CN101593224A - Mos晶体管噪声模型形成方法、装置和电路模拟方法 - Google Patents
Mos晶体管噪声模型形成方法、装置和电路模拟方法 Download PDFInfo
- Publication number
- CN101593224A CN101593224A CNA2008101136978A CN200810113697A CN101593224A CN 101593224 A CN101593224 A CN 101593224A CN A2008101136978 A CNA2008101136978 A CN A2008101136978A CN 200810113697 A CN200810113697 A CN 200810113697A CN 101593224 A CN101593224 A CN 101593224A
- Authority
- CN
- China
- Prior art keywords
- centerdot
- mos transistor
- frequency
- value
- sid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种MOS晶体管噪声模型的形成方法,包括:在常温下获得MOS晶体管的电流噪声密度Sid和频率f对应的测试值;根据MOS晶体管的电流噪声密度Sid和频率f的数学关系如图所示,获得常温系数Kf0和Af0的值;改变测试温度,获得MOS晶体管的在不同温度下电流噪声密度Sid和频率f对应的测试值;根据电流噪声密度Sid和频率f的数学关系获得与不同测试温度对应的Kf0·[1+B·(T/Tn-1)]和Af0·[1+A·(T/Tn-1)]的值;拟合温度T与Kf0·[1+B·(T/Tn-1)]和Af0·[1+A·(T/Tn-1)]的测试值,获得参数A和B的值。本发明还提供一种MOS晶体管噪声模型的形成装置及电路模拟方法,通过在MOS晶体管的噪声模型中加入温度的影响,使得在电路设计中模拟结果更为可靠。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及MOS晶体管噪声模型形成方法、装置和电路模拟方法。
背景技术
随着CMOS技术中器件尺寸的持续缩小,对于模拟电路来说,栅电压下漏端电流的1/f噪声参数变得越来越重要,漏端电流的1/f噪声越大,放大器、数模转换器或者模数转换器中的信噪比(SNR)越小。因此,在电路设计中,需精确控制漏端电流的1/f噪声参数,而对1/f噪声参数的控制的关键在于所采用的模型的精确程度。
目前,比较流行的MOS晶体管模型主要是BSIM(Berkeley Short-channelIGFET Model)模型,在BSIM模型中通常采用其中的SPICE(SimulationProgram with Integrated Circuit Emphasis)模型,SPICE模型有两个主要的版本:HSPICE和PSPICE,HSPICE主要应用于集成电路设计,而PSPICE主要应用于PCB板和系统级的设计。
MOS晶体管模型中的电流噪声密度模型是MOS晶体管一个非常重要的性能指标,通常采用下式作为其数学模型:
其中,Kf、Af为与温度无关的常数,Cox为MOS晶体管的栅介质层的单位面积电容,Leff为MOS晶体管的有效沟道长度,Weff为MOS晶体管的有效沟道宽度,gm为MOS晶体管的跨导,f为频率,Sid为电流噪声密度。
在HSPICE使用手册的2005年9月版本中第119页还可以发现更多与上述技术方案相关的信息。
采用上述MOS晶体管的电流噪声密度模型模拟了沟道导电类型为n型的MOS晶体管在-40℃、25℃和125℃温度下的电流噪声密度,如图1中曲线所示,可以看出,在上述三种温度下,三条曲线所代表的三个温度下的电流噪声密度无法区分,说明采用现有技术的MOS晶体管的噪声模型无法模拟温度对电流噪声的影响。
然而,当电路在实际工作中,器件温度通常比室温要高,而不同温度下电流噪声密度Sid值与频率f的关系是不同的。图2给出沟道导电类型为n型的MOS晶体管在实际工作中的三个温度(-40℃,25℃和125℃)下的电流噪声密度Sid值与频率f的关系。图2中三条细曲线分别表示125℃,25℃和-40℃的噪声曲线,为了清楚起见,平滑了三条噪声曲线并分别用曲线I、II和III表示,曲线I代表在125℃下的电流噪声密度Sid和频率f的关系,曲线II代表在25℃下的电流噪声密度Sid和频率f的关系,曲线III代表在-25℃下的电流噪声密度Sid和频率f的关系,可以看出,在不同工作温度下,沟道导电类型为n型的MOS晶体管的电流噪声密度不同。
因此,现有技术的BSIM的MOS晶体管模型的噪声模型仅描述了MOS晶体管在常温下的噪声特性,而没有考虑MOS晶体管的温度变化效应的影响,这与在实际中沟道导电类型为n型的MOS晶体管在不同温度下的电流噪声密度表现不同而不相符。同时由于现有技术中的MOS晶体管的噪声模型未考虑温度与噪声关系,在进行电路设计和模拟过程中,会影响电路设计的精确度,从而影响整个电路的性能。
发明内容
本发明解决的问题是提供MOS晶体管噪声模型形成方法、装置和电路模拟方法,提高电路设计的精确度。
为解决上述问题,本发明提供一种MOS晶体管噪声模型的形成方法,包括:在常温下获得MOS晶体管的电流噪声密度Sid和频率f对应的测试值;根据所述测试值和MOS晶体管的电流噪声密度Sid和频率f的数学关系 获得常温系数Kf0和Af0的值,其中,Tn为常温的温度,Cox为MOS晶体管的栅介质层的单位面积电容,Leff为MOS晶体管的有效沟道长度,Weff为MOS晶体管的有效沟道宽度,gm为MOS晶体管的跨导,T为温度,A和B为与温度相关参数;改变测试温度,获得MOS晶体管在不同温度下的电流噪声密度Sid和频率f对应的测试值;根据各温度下的测试值、常温系数Kf0和Af0的值、以及电流噪声密度Sid和频率f的数学关系: 获得与不同温度对应的和的值;拟合温度T与和的值,获得参数A和B的值。
可选地,所述获得常温系数Kf0和Af0的值的步骤为:将电流噪声密度Sid和频率f对应的测试值中的电流噪声密度Sid和频率f取对数,所述电流噪声密度Sid和频率f对数关系的斜率为常温系数Af0的1/2的值;将电流噪声密度Sid和频率f测试值、Af0的值代入电流噪声密度Sid和频率f的数学关系 获得常温系数Kf0的值。
可选地,所述常温Tn为25℃。
可选地,所述各温度下的测试值包括常温下电流噪声密度Sid和频率f对应的测试值。
可选地,所述测试温度范围为-50℃~150℃。
可选地,所述gm为在漏源电压Vds和栅源电压Vgs均为1.8V电压下的跨导。
本发明还提供一种MOS晶体管噪声模型的形成装置,包括:常温测试单元,用于在常温下获得MOS晶体管的电流噪声密度Sid和频率f对应的测试值;曲线方程单元,用于提供MOS晶体管的电流噪声密度Sid和频率f的数学关系 其中,Kf0和Af0为常温系数,Tn为常温的温度,Cox为MOS晶体管的栅介质层的单位面积电容,Leff为MOS晶体管的有效沟道长度,Weff为MOS晶体管的有效沟道宽度,gm为MOS晶体管的跨导,T为温度,A和B为与温度相关参数;常温系数确定单元,用于根据常温测试单元的电流噪声密度Sid和频率f对应的测试值、以及曲线方程单元中的MOS晶体管的电流噪声密度Sid和频率f的数学关系,获得常温系数Kf0和Af0的值;测试单元,用于在不同温度下获得MOS晶体管的电流噪声密度Sid和频率f对应的测试值;参数确定单元,用于根据各温度下的电流噪声密度Sid和频率f对应的测试值、常温系数确定单元中的常温系数Kf0和Af0的值、以及曲线方程单元中的MOS晶体管的电流噪声密度Sid和频率f的数学关系,获得上述数学关系中的与不同测试温度对应的和的值,拟合温度T与和的值,获得参数A和B的值。
可选地,所述各温度下的电流噪声密度Sid和频率f对应的测试值包括常温测试单元的电流噪声密度Sid和频率f对应的测试值以及测试单元的电流噪声密度Sid和频率f对应的测试值。
可选地,所述常温系数确定单元获得常温系数Kf0和Af0的值的步骤为:将电流噪声密度Sid和频率f对应的测试值中的电流噪声密度Sid和频率f取对数,所述电流噪声密度Sid和频率f对数关系的斜率为曲线方程单元中的常温系数Af0的1/2的值;将电流噪声密度Sid和频率f测试值、Af0的值代入曲线方程单元中的电流噪声密度Sid和频率f的数学关系 获得常温系数Kf0的值。
可选地,所述常温为25℃。
可选地,所述测试温度范围为-50℃~150℃。
可选地,所述gm为在漏源电压Vds和栅源电压Vgs均为1.8V电压下的跨导。
本发明还提供一种含有MOS晶体管的电路模拟方法,包括以下步骤:提供MOS晶体管的模块库,所述MOS晶体管的模块库根据半导体工艺分为不同次级模块库;根据工艺选取MOS晶体管的次级模块库,其中,所述次级模块库含有根据MOS晶体管的沟道导电类型、工作电压范围分类的不同MOS晶体管模型,所述MOS晶体管模型中的噪声模型为 其中,Kf0和Af0为常温系数,Tn为常温的温度,Cox为MOS晶体管的栅介质层的单位面积电容,Leff为MOS晶体管的有效沟道长度,Weff为MOS晶体管的有效沟道宽度,gm为MOS晶体管的跨导,T为温度,A和B为与温度相关参数;根据MOS晶体管的沟道导电类型和工作电压范围从所述次级模块库选取MOS晶体管模型;把选定的MOS晶体管的模型放入电路中进行模拟。
可选地,所述常温为25℃。
可选地,所述温度T范围为-50℃~150℃。
与现有技术相比,本技术方案具有以下优点:通过获得常温系数Kf0和Af0的值以及参数A和B的值,在MOS晶体管的噪声模型中加入温度的影响,使得MOS晶体管的噪声模型更为精确,根据该MOS晶体管的噪声模型获得的电路的模拟结果与该电路在实际工作中的电流噪声系数(Sid)与频率(f)的关系更为吻合。
附图说明
图1是采用现有技术的MOS晶体管的噪声模型模拟的n型的MOS晶体管的在不同温度下的电流噪声系数(Sid)与频率(f)的关系;
图2是实际工作中的n型的MOS晶体管的在不同温度下的电流噪声系数(Sid)与频率(f)的关系;
图3是本发明的一个MOS晶体管的噪声模型的形成方法的具体实施方式的流程示意图;
图4是本发明的一个实施例的MOS晶体管的噪声模型的形成装置的示意图;
图5是本发明的一个电路模拟方法的具体实施方式的流程示意图。
具体实施方式
本发明通过获得常温系数Kf0和Af0的值以及参数A和B的值,在MOS晶体管的噪声模型中加入温度的影响,使得MOS晶体管的噪声模型更为精确,根据该MOS晶体管的噪声模型获得的电路的模拟结果与该电路在实际工作中的电流噪声系数(Sid)与频率(f)的关系更为吻合。
首先,本发明提供MOS晶体管的噪声模型的形成方法的一个具体实施方式的流程示意图,参照图3,包括如下步骤:
执行步骤S101,在常温下获得MOS晶体管的电流噪声密度Sid和频率f对应的测试值。
执行步骤S102,根据MOS晶体管的电流噪声密度Sid和频率f的数学关系 获得常温系数Kf0和Af0的值,其中,Kf0和Af0为常温系数,Tn为常温的温度,Cox为MOS晶体管的栅介质层的单位面积电容,Leff为MOS晶体管的有效沟道长度,Weff为MOS晶体管的有效沟道宽度,gm为MOS晶体管的跨导,T为温度,A和B为与温度相关参数。
执行步骤S103,改变测试温度,获得MOS晶体管的在各温度下的电流噪声密度Sid和频率f对应的测试值;根据电流噪声密度Sid和频率f的数学关系: 获得与不同测试温度对应的和的值;拟合温度T与和的值,获得参数A和B的值。
所述步骤S102中获得常温系数Kf0和Af0的值的步骤为:将电流噪声密度Sid和频率f对应的测试值中的电流噪声密度Sid和频率f取对数,所述电流噪声密度Sid和频率f对数关系的斜率为曲线方程单元中的常温系数Af0的1/2的值;将电流噪声密度Sid和频率f测试值、Af0的值代入曲线方程单元中的电流噪声密度Sid和频率f的数学关系 获得常温系数Kf0的值。
所述电流噪声密度Sid和频率f的数学关系式中的常温Tn为25℃。
所述gm为在漏源电压Vds和栅源电压Vgs均为1.8V电压下的跨导。
所述MOS晶体管的栅介质层的单位面积电容Cox根据公式 获得,其中,εox为栅介质层的介电常数,d为栅介质层的厚度。
所述步骤S103中的测试温度范围为-50℃~150℃。所述拟合温度T与和的值为采用微软的excel软件进行拟合,举例来说,具体步骤为:将Af0、Kf0的值代入电流噪声密度Sid和频率f的数学关系 将电流噪声密度Sid和频率f测试的数据画于由电流噪声密度Sid和频率f构成的坐标中,其中电流噪声密度Sid作为y轴,频率f作为x轴,且均取10的对数坐标,同时对电流噪声密度Sid和频率f的数学关系 取10的对数,获得与温度对应的和的值,将的值作为y值,将作为x值,采用微软的excel软件,拟合x和y组成的数据点成拟合曲线,根据拟合曲线的斜率确定参数B的值;然后将的值作为y值,将作为x值,采用微软的excel软件,拟合x和y组成的数据点成拟合曲线,根据拟合曲线的斜率确定参数A的值。
在确定参数A和B的值的过程中,还可以将的值作为y值,将温度T作为x值,采用微软的excel软件,拟合x和y组成的数据点成拟合曲线,根据拟合曲线的斜率和截距确定参数B的值;然后将的值作为y值,将T作为x值,采用微软的excel软件,拟合x和y组成的数据点成拟合曲线,根据拟合曲线的斜率和截距确定参数A的值。
基于上述步骤后形成本发明的MOS晶体管的噪声模型,所述MOS晶体管噪声模型为 其中,Kf0和Af0为常温系数,Tn为常温的温度,Cox为MOS晶体管的栅介质层的单位面积电容,Leff为MOS晶体管的有效沟道长度,Weff为MOS晶体管的有效沟道宽度,gm为MOS晶体管的跨导,T为温度,A和B为与温度相关参数。
所述常温为25℃,所述测试温度范围为-50℃~150℃,所述参数A和B的值与MOS晶体管的形成工艺有关,所述gm为在漏源电压Vds和栅源电压Vgs均为1.8V电压下的跨导。所述MOS晶体管的栅介质层的单位面积电容Cox为根据公式获得 其中,εox为栅介质层的介电常数,d为栅介质层的厚度。
本发明还提供一种MOS晶体管噪声模型的形成装置,参照图4,包括:
常温测试单元201,用于在常温下获得MOS晶体管的电流噪声密度Sid和频率f对应的测试值。
曲线方程单元202,用于提供MOS晶体管的电流噪声密度Sid和频率f的数学关系 其中,Kf0和Af0为常温系数,Tn为常温的温度,Cox为MOS晶体管的栅介质层的单位面积电容,Leff为MOS晶体管的有效沟道长度,Weff为MOS晶体管的有效沟道宽度,gm为MOS晶体管的跨导,T为温度,A和B为与温度相关参数。
常温系数确定单元203,用于根据常温测试单元201的电流噪声密度Sid和频率f对应的测试值、以及曲线方程单元202中的电流噪声密度Sid和频率f的数学关系,获得常温系数Kf0和Af0的值。
测试单元204,用于在不同温度下获得MOS晶体管的电流噪声密度Sid和频率f对应的测试值。
参数确定单元205,用于根据各温度下的电流噪声密度Sid和频率f对应的测试值、常温系数确定单元203中的常温系数Kf0和Af0的值、以及曲线方程单元202中的电流噪声密度Sid和频率f的数学关系,获得与不同测试温度对应的和的值,拟合温度T与和的值,获得参数A和B的值。所述各温度下的电流噪声密度Sid和频率f对应的测试值包括常温测试单元201的电流噪声密度Sid和频率f对应的测试值、以及测试单元204的电流噪声密度Sid和频率f对应的测试值。同时,各温度下的电流噪声密度Sid和频率f对应的测试值还可以不包括常温测试单元201的电流噪声密度Sid和频率f对应的测试值,在此不应过多限制本发明的保护范围。
所述常温为25℃,所述测试温度范围为-50℃~150℃,所述参数A和B的值与MOS晶体管的形成工艺有关,所述gm为在漏源电压Vds和栅源电压Vgs均为1.8V电压下的跨导。所述MOS晶体管的栅介质层的单位面积电容Cox为根据公式获得 其中,εox为栅介质层的介电常数,d为栅介质层的厚度。
所述MOS晶体管噪声模型的形成装置以如下方式工作,首先常温测试单元201在常温下获得MOS晶体管的电流噪声密度Sid和频率f对应的测试值;曲线方程单元202提供MOS晶体管的电流噪声密度Sid和频率f的数学关系 其中,Kf0和Af0为常温系数,Tn为常温的温度,Cox为MOS晶体管的栅介质层的单位面积电容,Leff为MOS晶体管的有效沟道长度,Weff为MOS晶体管的有效沟道宽度,gm为MOS晶体管的跨导,T为温度,A和B为与温度相关参数;接着,常温系数确定单元203根据常温测试单元201的电流噪声密度Sid和频率f对应的测试值、以及曲线方程单元202的电流噪声密度Sid和频率f的数学关系,获得常温系数Kf0和Af0的值;测试单元204在不同温度下获得MOS晶体管的电流噪声密度Sid和频率f对应的测试值;参数确定单元205根据各温度下的电流噪声密度Sid和频率f对应的测试值、常温系数确定单元203中的常温系数Kf0和Af0的值、以及曲线方程单元202中的电流噪声密度Sid和频率f的数学关系,获得与不同测试温度对应的和的值,拟合温度T与和的值,获得参数A和B的值。所述各温度下的电流噪声密度Sid和频率f对应的测试值包括常温测试单元201的电流噪声密度Sid和频率f对应的测试值、以及测试单元204的电流噪声密度Sid和频率f对应的测试值。同时,各温度下的电流噪声密度Sid和频率f对应的测试值还可以不包括常温测试单元201的电流噪声密度Sid和频率f对应的测试值,在此不应过多限制本发明的保护范围。
所述常温为25℃,所述测试温度范围为-50℃~150℃,所述参数A和B的值与MOS晶体管的形成工艺有关,所述gm为在漏源电压Vds和栅源电压Vgs均为1.8V电压下的跨导。所述MOS晶体管的栅介质层的单位面积电容Cox为根据公式获得 其中,εox为栅介质层的介电常数,d为栅介质层的厚度。
本发明还提供一种含有MOS晶体管的电路模拟方法,参照图5为本发明的电路模拟方法的一个具体实施方式的流程示意图,包括以下步骤:
首先,执行步骤S301,提供MOS晶体管的模块库,所述MOS晶体管的模块库根据半导体工艺分为不同次级模块库。
执行步骤S302,根据工艺选取MOS晶体管的次级模块库,其中,所述次级模块库含有根据MOS晶体管的沟道导电类型、工作电压范围分类的不同MOS晶体管模型,所述MOS晶体管模型中的噪声模型为 其中,Kf0和Af0为常温系数,Tn为常温的温度,Cox为MOS晶体管的栅介质层的单位面积电容,Leff为MOS晶体管的有效沟道长度,Weff为MOS晶体管的有效沟道宽度,gm为MOS晶体管的跨导,T为温度,A和B为与温度相关参数。
执行步骤S303,根据MOS晶体管的沟道导电类型和工作电压范围从所述次级模块库选取MOS晶体管模型。
执行步骤S304,把选定的MOS晶体管的模型放入电路中进行模拟。若模拟结果符合电路需求,完成模拟过程;若模拟结果不符合电路需求,改变MOS晶体管的栅极长度和宽度直至符合电路需求。
所述参数A和B的值与MOS晶体管的形成工艺、MOS晶体管的沟道导电类型、工作电压范围有关。所述MOS晶体管的形成工艺比如包括65nm工艺、90nm工艺等,所述MOS晶体管的沟道导电类型包括n型和p型,所述MOS晶体管工作电压范围可以分为±5.0V、±3.3V、±2.5V、±1.8V、±1.5V、±1.2V、±1.0V等。
本发明通过对现有技术中的MOS晶体管的噪声模型 中的系数Kf和Af加入温度的影响,以和代替与温度无关的常数数Kf和Af,使得MOS晶体管模型中的噪声模型更为精确,根据该MOS晶体管的噪声模型获得的电路的模拟结果与该电路在实际工作中的电流噪声系数(Sid)与频率(f)的关系更为吻合。在电路设计中采用上述噪声模型使电路模拟结果更为可靠。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种MOS晶体管噪声模型的形成方法,其特征在于,包括:
在常温下获得MOS晶体管的电流噪声密度Sid和频率f对应的测试值;
根据所述测试值和MOS晶体管的电流噪声密度Sid和频率f的数学关系 获得常温系数Kf0和Af0的值,其中,Tn为常温的温度,Cox为MOS晶体管的栅介质层的单位面积电容,Leff为MOS晶体管的有效沟道长度,Weff为MOS晶体管的有效沟道宽度,gm为MOS晶体管的跨导,T为温度,A和B为与温度相关参数;
改变测试温度,获得MOS晶体管在不同温度下的电流噪声密度Sid和频率f对应的测试值;
根据各温度下的测试值、常温系数Kf0和Af0的值、以及电流噪声密度Sid和频率f的数学关系:
2.根据权利要求1所述的MOS晶体管噪声模型的形成方法,其特征在于,所述获得常温系数Kf0和Af0的值的步骤为:
将电流噪声密度Sid和频率f对应的测试值中的电流噪声密度Sid和频率f取对数,所述电流噪声密度Sid和频率f对数关系的斜率为常温系数Af0的1/2的值;将电流噪声密度Sid和频率f测试值、Af0的值代入电流噪声密度Sid和频率f的数学关系 获得常温系数Kf0的值。
3.根据权利要求1所述的MOS晶体管噪声模型的形成方法,其特征在于,所述常温Tn为25℃。
4.根据权利要求3所述的MOS晶体管噪声模型的形成方法,其特征在于,所述各温度下的测试值包括常温下电流噪声密度Sid和频率f对应的测试值。
5.根据权利要求1所述的MOS晶体管噪声模型的形成方法,其特征在于,所述测试温度范围为-50℃~150℃。
6.根据权利要求1所述的MOS晶体管噪声模型的形成方法,其特征在于,所述gm为在漏源电压Vds和栅源电压Vgs均为1.8V下的跨导。
7.一种MOS晶体管噪声模型的形成装置,其特征在于,包括:
常温测试单元,用于在常温下获得MOS晶体管的电流噪声密度Sid和频率f对应的测试值;
曲线方程单元,用于提供MOS晶体管的电流噪声密度Sid和频率f的数学关系 其中,Kf0和Af0为常温系数,Tn为常温的温度,Cox为MOS晶体管的栅介质层的单位面积电容,Leff为MOS晶体管的有效沟道长度,Weff为MOS晶体管的有效沟道宽度,gm为MOS晶体管的跨导,T为温度,A和B为与温度相关参数;
常温系数确定单元,用于根据常温测试单元的电流噪声密度Sid和频率f对应的测试值、以及曲线方程单元中的MOS晶体管的电流噪声密度Sid和频率f的数学关系,获得常温系数Kf0和Af0的值;
测试单元,用于在不同温度下获得MOS晶体管的电流噪声密度Sid和频率f对应的测试值;
8.根据权利要求7所述的MOS晶体管噪声模型的形成装置,其特征在于,所述各温度下的电流噪声密度Sid和频率f对应的测试值包括常温测试单元的电流噪声密度Sid和频率f对应的测试值以及测试单元的电流噪声密度Sid和频率f对应的测试值。
9.根据权利要求7所述的MOS晶体管噪声模型的形成装置,其特征在于,所述常温系数确定单元获得常温系数Kf0和Af0的值的步骤为:
将电流噪声密度Sid和频率f对应的测试值中的电流噪声密度Sid和频率f取对数,所述电流噪声密度Sid和频率f对数关系的斜率为曲线方程单元中的常温系数Af0的1/2的值;将电流噪声密度Sid和频率f测试值、Af0的值代入曲线方程单元中的电流噪声密度Sid和频率f的数学关系 获得常温系数Kf0的值。
10.根据权利要求7所述的MOS晶体管噪声模型的形成装置,其特征在于,所述常温为25℃。
11.根据权利要求7所述的MOS晶体管噪声模型的形成装置,其特征在于,所述测试温度范围为-50℃~150℃。
12.根据权利要求7所述的MOS晶体管噪声模型的形成装置,其特征在于,所述gm为在漏源电压Vds和栅源电压Vgs均为1.8V下的跨导。
13.一种含有MOS晶体管的电路模拟方法,其特征在于,包括以下步骤:
提供MOS晶体管的模块库,所述MOS晶体管的模块库根据半导体工艺分为不同次级模块库;
根据工艺选取MOS晶体管的次级模块库,其中,所述次级模块库含有根据MOS晶体管的沟道导电类型、工作电压范围分类的不同MOS晶体管模型,所述MOS晶体管模型中的噪声模型为 其中,Kf0和Af0为常温系数,Tn为常温的温度,Cox为MOS晶体管的栅介质层的单位面积电容,Leff为MOS晶体管的有效沟道长度,Weff为MOS晶体管的有效沟道宽度,gm为MOS晶体管的跨导,T为温度,A和B为与温度相关参数;
根据MOS晶体管的沟道导电类型和工作电压范围从所述次级模块库选取MOS晶体管模型;
把选定的MOS晶体管的模型放入电路中进行模拟。
14.根据权利要求13所述的电路模拟方法,其特征在于,所述常温为25℃。
15.根据权利要求13所述的电路模拟方法,其特征在于,所述温度T范围为-50℃~150℃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101136978A CN101593224B (zh) | 2008-05-29 | 2008-05-29 | Mos晶体管噪声模型形成方法、装置和电路模拟方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101136978A CN101593224B (zh) | 2008-05-29 | 2008-05-29 | Mos晶体管噪声模型形成方法、装置和电路模拟方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101593224A true CN101593224A (zh) | 2009-12-02 |
CN101593224B CN101593224B (zh) | 2011-10-05 |
Family
ID=41407877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101136978A Expired - Fee Related CN101593224B (zh) | 2008-05-29 | 2008-05-29 | Mos晶体管噪声模型形成方法、装置和电路模拟方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101593224B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101957883A (zh) * | 2010-10-12 | 2011-01-26 | 上海宏力半导体制造有限公司 | 建立场效晶体管噪声模型的方法 |
CN105513984A (zh) * | 2014-09-24 | 2016-04-20 | 北大方正集团有限公司 | Mos管的实际沟道长度的测试方法及装置 |
CN105844026A (zh) * | 2016-03-25 | 2016-08-10 | 东南大学 | 基于田口方法确定永磁直线电机工作电流与时间的方法 |
CN106570212A (zh) * | 2015-10-13 | 2017-04-19 | 三星电子株式会社 | 基于随机电报信号噪声的电路设计方法和仿真方法 |
CN107843824A (zh) * | 2017-10-18 | 2018-03-27 | 武汉大学苏州研究院 | 石墨烯场效应管的电路级噪声模型及建模方法 |
CN108846171A (zh) * | 2018-05-28 | 2018-11-20 | 北京智芯微电子科技有限公司 | 仿真mosfet温度电学特性的子电路模型的建立方法 |
CN110658436A (zh) * | 2019-09-29 | 2020-01-07 | 天津大学 | 一种在射频应力下mos晶体管性能退化的表征方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100474315C (zh) * | 2005-11-22 | 2009-04-01 | 上海华虹Nec电子有限公司 | 一种改进的高压器件仿真模型的建模方法 |
-
2008
- 2008-05-29 CN CN2008101136978A patent/CN101593224B/zh not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101957883A (zh) * | 2010-10-12 | 2011-01-26 | 上海宏力半导体制造有限公司 | 建立场效晶体管噪声模型的方法 |
CN105513984A (zh) * | 2014-09-24 | 2016-04-20 | 北大方正集团有限公司 | Mos管的实际沟道长度的测试方法及装置 |
CN105513984B (zh) * | 2014-09-24 | 2018-06-26 | 北大方正集团有限公司 | Mos管的实际沟道长度的测试方法及装置 |
CN106570212A (zh) * | 2015-10-13 | 2017-04-19 | 三星电子株式会社 | 基于随机电报信号噪声的电路设计方法和仿真方法 |
CN106570212B (zh) * | 2015-10-13 | 2021-11-12 | 三星电子株式会社 | 基于随机电报信号噪声的电路设计方法和仿真方法 |
CN105844026A (zh) * | 2016-03-25 | 2016-08-10 | 东南大学 | 基于田口方法确定永磁直线电机工作电流与时间的方法 |
CN105844026B (zh) * | 2016-03-25 | 2019-03-12 | 东南大学 | 基于田口方法确定永磁直线电机工作电流与时间的方法 |
CN107843824A (zh) * | 2017-10-18 | 2018-03-27 | 武汉大学苏州研究院 | 石墨烯场效应管的电路级噪声模型及建模方法 |
CN107843824B (zh) * | 2017-10-18 | 2020-01-07 | 武汉大学苏州研究院 | 石墨烯场效应管的电路级噪声模型及建模方法 |
CN108846171A (zh) * | 2018-05-28 | 2018-11-20 | 北京智芯微电子科技有限公司 | 仿真mosfet温度电学特性的子电路模型的建立方法 |
CN108846171B (zh) * | 2018-05-28 | 2021-06-29 | 北京智芯微电子科技有限公司 | 仿真mosfet温度电学特性的子电路模型的建立方法 |
CN110658436A (zh) * | 2019-09-29 | 2020-01-07 | 天津大学 | 一种在射频应力下mos晶体管性能退化的表征方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101593224B (zh) | 2011-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101593224B (zh) | Mos晶体管噪声模型形成方法、装置和电路模拟方法 | |
CN101329695B (zh) | 检测及建立应用于噪声的mos管模型的方法 | |
CN105184026B (zh) | 一种mos可变电容的仿真模型建立方法和仿真方法 | |
CN109635488B (zh) | 一种平板显示集成电路工艺设计方法及工具 | |
CN105138803A (zh) | 一种考虑温度效应的通用失配模型及其提取方法 | |
CN100468421C (zh) | 基于集成电路制程性能变化建立模型的方法 | |
US20050257077A1 (en) | Method for voltage drop analysis in integreted circuits | |
CN104021239A (zh) | 一种采用温度模型进行曲线拟合的方法 | |
KR100859475B1 (ko) | 파라미터의 직접 추출법으로 가변 커패시터를 모델링하는방법 | |
CN102004814B (zh) | 生成场效晶体管spice工艺角落模型的方法 | |
Fasching et al. | Technology CAD systems | |
JP2001035930A (ja) | 特性抽出装置、特性評価装置、および、半導体装置 | |
CN105302943A (zh) | 一种偏置电压显性相关的失配模型及其提取方法 | |
CN101196936B (zh) | Mos晶体管电学统计模型的快速建模方法 | |
CN101957883A (zh) | 建立场效晶体管噪声模型的方法 | |
CN101866380B (zh) | 对集成电路建模的方法和系统 | |
CN100561488C (zh) | Mos管电阻的建模方法 | |
CN109933897B (zh) | GaN MIS-HEMT大信号PSPICE模型的建模方法及模型 | |
CN108846171B (zh) | 仿真mosfet温度电学特性的子电路模型的建立方法 | |
US20080141189A1 (en) | Method for robust statistical semiconductor device modeling | |
CN101329692A (zh) | 变容器电容-电压模型及其形成装置和方法、使用方法 | |
CN108038322B (zh) | 一种spice集中模型的建模方法及系统 | |
CN109117528A (zh) | 基于bsim4模型的mos器件子电路温度模型及建模方法 | |
JP4777227B2 (ja) | パラメータ抽出方法及び回路動作検証方法並びに当該パラメータ抽出方法を実行させるためのプログラムを具備する記憶媒体 | |
CN113536723A (zh) | 一种功率器件漏源寄生电容子电路模型及其建模方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111005 Termination date: 20190529 |