CN106570212A - 基于随机电报信号噪声的电路设计方法和仿真方法 - Google Patents

基于随机电报信号噪声的电路设计方法和仿真方法 Download PDF

Info

Publication number
CN106570212A
CN106570212A CN201610887556.6A CN201610887556A CN106570212A CN 106570212 A CN106570212 A CN 106570212A CN 201610887556 A CN201610887556 A CN 201610887556A CN 106570212 A CN106570212 A CN 106570212A
Authority
CN
China
Prior art keywords
rts
netlist
rts noise
models
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610887556.6A
Other languages
English (en)
Other versions
CN106570212B (zh
Inventor
全倧旭
朴孝恩
李根浩
权义熙
金宗哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106570212A publication Critical patent/CN106570212A/zh
Application granted granted Critical
Publication of CN106570212B publication Critical patent/CN106570212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/14—Network analysis or design
    • H04L41/145—Network analysis or design involving simulating, designing, planning or modelling of a network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/08—Probabilistic or stochastic CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供一种基于随机电报信号噪声的电路设计方法和仿真方法。一种仿真方法包括：接收描述多个装置的网表；通过使用分别与所述多个装置对应的随机电报信号(RTS)噪声因子的值，来执行算术运算；基于算术运算的结果，来生成与所述多个装置中的每个装置对应的RTS模型；生成反映RTS模型的网表。

Description

基于随机电报信号噪声的电路设计方法和仿真方法
本申请要求于2015年10月13日提交到韩国知识产权局的第10-2015-0143047号韩国专利申请的权益，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开涉及一种电路设计方法和仿真方法，更具体地说，涉及一种准确反映电路的实际特性的电路设计方法和仿真方法。
背景技术
一般使用用于设计和仿真集成电路(IC)的工具。通常，通过使用电路原理图工具(以下称为原理图工具(schematic tool))布置多个电路来实现集成电路(IC)，并且可通过使用仿真工具来验证使用原理图工具实现的IC的操作。仿真工具的示例包括被称为集成电路专用仿真程序(SPICE)的程序。
原理图工具提供与设计的IC对应的网表(netlist)。可通过使用网表来说明IC中彼此连接的电路元件的连接关系。此外，原理图工具可作为仿真工具提供包括具有在设计的IC中包括的电路元件(例如，装置)的特性的各种装置模型的模型库。
装置(诸如，包括在IC中的场效应晶体管(FET)等)可生成因随机电报信号(RTS)而引起的噪声(以下称为RTS噪声)。包括在IC中的多个FET可随机生成RTS噪声，但是一般的电路仿真难以考虑到通过FET随机生成的RTS噪声。由于这个原因，在对设计的电路进行仿真中，难以反映装置(诸如，FET)的实际特性。
发明内容
本公开提供更加准确地反映电路的实际特性的电路设计方法和仿真方法。
根据本公开的一方面，提供一种仿真方法，包括：接收描述多个装置的网表；通过使用分别与所述多个装置对应的随机电报信号(RTS)噪声因子的值，来执行算术运算；基于算术运算的结果，来生成与所述多个装置中的每个装置对应的RTS模型；生成反映RTS模型的网表。
根据本公开的另一方面，提供一种电路设计方法，包括：接收未反映随机电报信号(RTS)噪声的网表和模型库；确定与在网表中描述的多个装置中的每个装置对应的RTS噪声信息；基于确定RTS噪声信息的结果，来生成与所述多个装置中的每个装置对应的RTS模型；基于生成的RTS模型，来输出反映RTS噪声的网表和模型库。
根据本公开的另一方面，提供一种仿真方法，包括：接收描述多个装置的网表；通过使用网表，来执行未反映随机电报信号(RTS)噪声的第一仿真；基于第一仿真的结果，来生成与所述多个装置中的每个装置对应的RTS噪声信息；基于RTS噪声信息，来生成与所述多个装置中的每个装置对应的RTS模型；基于生成RTS模型的结果，通过使用修改的网表来执行反映RTS噪声的第二仿真。
根据本公开的另一方面，提供一种原理图工具，包括：接收器，被配置为接收未反映随机电报信号(RTS)噪声的网表和RTS噪声信息；计算器，被配置为对与包括在网表中的多个装置中的每个装置对应的RTS噪声信息执行算术运算，来生成与所述多个装置中的每个装置对应的RTS模型；生成器，被配置为生成反映RTS模型的网表。
附图说明
从结合附图进行的以下详细描述，将更清楚地理解本公开的实施例，其中：
图1是示出根据实施例的仿真装置的实现示例的框图；
图2A、图2B、图3和图4是示出以各种形式将根据实施例的功能加入到电路原理图工具或仿真工具中的示例的框图；
图5是用于晶体管的引起RTS噪声的电子陷阱的概念图；
图6A至图6D是示出RTS噪声的信号波形和RTS模型的示例的示图；
图7和图8是示出根据实施例的仿真方法的流程图；
图9是示出应用到实施例的RTS噪声信息的示例的示图；
图10是示出在反映RTS噪声的网表中包括的电路的等效模型的电路图；
图11是示出基于晶体管的结构的电子陷阱特性和由此引起的RTS噪声的信号特性的曲线图；
图12是示出根据实施例的仿真方法的流程图；
图13是示出根据实施例的RTS噪声应用工具的输入/输出信息的示例的示图；
图14A和图14B是示出根据另一实施例的仿真方法的流程图；
图15是示出根据另一实施例的仿真方法的流程图；
图16是示出根据实施例的用于执行仿真方法的计算系统的框图。
图17是示出以软件实现根据实施例的功能的示例的框图。
具体实施方式
以下，将参照附图对本公开的示例实施例进行详细地描述。提供本公开的实施例，从而本公开将是彻底和完全的，并且将本公开的构思充分地传达给本领域的普通技术人员。由于本公开具有多种修改的实施例，因此在附图中示出优选实施例并在本公开的具体实施方式中详细描述优选实施例。然而，这不将本公开限制到具体实施例，应该理解的是，本公开涵盖落入本公开的构思和技术范围内的所有修改、等同物和替代。相同的参考标号表示相同的元件。在附图中，为了描述的方便和清楚起见，各个结构的维度和大小可被夸大、缩小或被示意性示出。图1是示出根据实施例的仿真装置10的实现示例的框图。根据实施例，可将图1的仿真装置10定义为用于执行各种功能的系统。例如，仿真装置10可以是通过使用包括多个装置模型的模型库来布置和连接多个电路元件并提供与布置和连接对应的网表的装置。可选地，仿真装置10可以是生成与电路元件的布置和连接对应的网表并通过使用生成的网表和模型库来对电路进行仿真的装置。此外，仿真装置10可以是接收网表和模型库并执行算术运算以提供已经改变了特性的网表和模型库的装置。此外，可以以各种形式来定义仿真装置10。
网表可指示在设计的电路中包括的电路元件之间的连接关系、配置有电路元件的功能块之间的连接关系和基于电路元件的连接的节点信息。可通过网表获得电路的结构。以下，在描述的实施例中，电路(或设计的电路)可表示IC，并且包括在电路中的装置可被定义为包括在IC中的电路元件。
仿真装置10可包括输入单元11、存储器12、输出单元13和控制器14。此外，控制器14可包括计算器15。输入单元11、存储器12、输出单元13和控制器14可通过总线彼此连接。控制器14可控制输入单元11、存储器12和输出单元13。
输入单元11可配置有，例如，键盘、操作面板或各种数据读取装置。存储器12可配置有各种半导体存储器、硬盘等。输出单元13可配置有显示器、打印机、记录装置等。控制器14可执行与仿真相关联的各种处理操作。例如，根据实施例，控制器14可生成反映RTS噪声的网表和模型库，或者控制器14可执行将被执行的允许反映RTS噪声的仿真的控制操作。
计算器15可基于存储在存储器12中的与在不反映RTS噪声的网表中包括的每个装置有关的各条信息，来执行算术运算。例如，计算器15可通过使用每个装置的RTS噪声的因子的值来执行算术运算。每个装置的RTS噪声的因子可指示表示RTS噪声的分量(或基于RTS噪声的电流)。例如，参照作为装置的示例的晶体管(诸如，金属氧化物半导体场效应晶体管(MOSFET))，发生在MOSFET中的RTS噪声可具有特定的信号波形，表示RTS噪声的因子可包括被电介质束缚的电子的数量、指示电子被电介质束缚的时间的束缚时间常数以及流经晶体管的电流的差值“ΔId”等。
考虑到RST噪声的特性，RTS噪声可针对在设计的电路中包括的多个晶体管而随机发生。即，电子陷阱特性出现在针对多个晶体管的随机模式中，因此，针对晶体管计算的RTS噪声因子的值可具有随机特性。
计算器15可通过使用RTS噪声的因子的值来执行算术运算。作为算术运算的结果，可生成与RTS噪声对应的RTS模型。例如，RTS模型可对应于具有特定的功率水平的电流源或电压源。控制器14可基于生成的RTS模型，针对每个装置(例如，晶体管)来生成反映RTS噪声的网表。与每个装置对应的RTS模型可被反映为生成的网表中的示例参数。
在一个实施例中，可基于算术运算结果针对多个装置中的每个装置，来生成具有与RTS噪声相关联的不同参数的多个装置模型。例如，每个装置模型可包括指示装置的操作特性的各种参数，与RTS噪声相关联的参数可针对每个装置而具有不同的值。
例如，可从对应于共同的多个晶体管的装置模型，来生成与第一晶体管对应的第一装置模型和与第二晶体管对应的第二装置模型，并且第一装置模型和第二装置模型可具有参数，该参数具有与RTS噪声相关联的不同值。具有不同值的参数可对应于与RTS噪声相关联的各条信息。例如，可生成新加入基于RTS模型的与电压源或电流源相关联的参数的多个装置模型，或可生成新加入与用于表示RTS噪声的各种RTS噪声因子的值相关联的参数的多个装置模型。
此外，当通过上面描述的方法新生成包括多个装置模型的模型库时，具有改变前的层次结构的网表的状态被改变为扁平状态(flattened state)。例如，多个装置可根据层次结构来共享装置模型，因此，改变前的网表可具有离差信息被多个装置共享的特性。另一方面，当根据实施例新生成模型库时，网表的装置的状态可被改变为扁平状态，来代替层次结构，因此，不同的装置模型可应用到装置，从而不同的RTS模型可应用到装置。
存储器12可将RTS噪声信息存储作为应用到根据实施例的算术运算的各条信息。RTS噪声信息可包括RTS噪声的因子的值，并且可根据各种方法来计算(或预测)RTS噪声的因子的值。例如，RTS噪声可与多个晶体管中的每个晶体管的结构(例如，晶体管的沟道的宽度和长度)有关，并且与每个晶体管的结构对应的RTS噪声因子的值可被计算。可选地，可基于晶体管的操作来测量发生在具有特定的结构的晶体管中的RTS噪声信号，并且可基于测量的结果来计算RTS噪声因子的值。
此外，可通过对RTS噪声因子执行算术运算来生成RTS模型，并且可将用于算术运算的等式信息存储在存储器12中。此外，通过使用根据实施例生成的网表和模型库执行的仿真的结果可被存储在存储器12中。此外，存储器12可存储用于控制器14的控制程序，以控制输入单元11、存储器12和输出单元13。
此外，RTS噪声可随机发生在多个装置中的每个装置中，可基于多个装置中的每个装置的结构(例如，沟道的长度和宽度)或实现每个装置的电路的测量操作，通过仿真结果来检测RTS噪声的信号波形。RTS噪声可随机发生在多个装置中的每个装置中。因此，基于每个装置计算的RTS噪声因子的值可具有特定的变化，RTS噪声因子的平均值和离差(deviation)(例如，西格玛“σ”)可基于每个装置来计算。
RTS模型的平均值和离差可基于RTS噪声因子的值的平均值/离差来定义。例如，当RTS模型是电流源时，可将电流源的电流水平定义为具有特定的平均值和离差。即，针对多个装置中的每个装置生成的RTS模型可具有与随机发生在每个装置中的RTS噪声对应的离差。可通过反映如上所述的根据实施例生成的RTS模型来执行仿真，因此，可获得基于随机发生在每个装置中的RTS噪声的仿真结果。
装置的RTS噪声特性可根据多个装置中的每个装置的操作环境(例如，偏置条件等)而不同。例如，RTS噪声随机发生在多个装置中的每个装置中，但是根据每个装置的操作环境，一些装置可被设置为具有相同的RTS噪声特性。
将参照图2A、图2B、图3和图4对图1中示出的根据实施例的详细操作进行描述。图2A、图2B、图3和图4是示出以各种形式将根据实施例的功能加入到电路原理图工具或仿真工具中的示例的框图。以下，在描述的实施例中，假设随机发生RTS噪声的装置是晶体管。
参照图2A，根据实施例，仿真系统100A可包括原理图工具110A和仿真工具120A。原理图工具110A和仿真工具120A均可使用由计算机可执行的程序来实现。原理图工具110A可根据其功能被不同地定义。例如，原理图工具110A可以是根据用户输入设计电路并且基于电路设计的结果将网表和模型库提供到仿真工具120A的工具。可选地，根据实施例的原理图工具110A可以是这样的工具：接收普通的网表(例如，未反映RTS噪声的网表)和普通的模型库，并且输出用于执行反映RTS噪声的仿真的网表和模型库。
提供到仿真工具120A的网表和模型库可以分别是根据实施例的反映RTS噪声的网表和模型库。例如，提供到仿真工具120A的网表可以是反映装置的不同RTS模型的网表(具有RTS噪声的网表)，提供到仿真工具120A的模型库可以是包括具有与RTS噪声相关联的不同值的参数的多个装置模型的模型库(具有RTS噪声的模型库)。
原理图工具110A可包括电路设计单元111A和噪声模型应用单元112A。噪声模型可以是通过对多个装置中的每个装置的RTS噪声进行建模而生成的RTS模型。此外，RTS模型可以是连接到晶体管的至少一个节点的电流源或电压源。电路设计单元111A可基于用户输入生成指示电路设计(例如，装置的布置和装置之间的连接状态)的网表，并且可将网表提供到噪声模型应用单元112A。用户输入可包括用于装置的连接和选择的信息。
RTS噪声信息可被提供到噪声模型应用单元112A。RTS噪声信息可包括RTS噪声因子的值。可基于通过对具有特定的结构的晶体管进行仿真而获得的仿真结果，来预先生成RTS噪声因子的值，并且可将RTS噪声因子的值存储在原理图工具110A中。可选地，可基于通过测量包括晶体管的电路的信号波形获得的结果，来预先生成RTS噪声因子的值，并且可将RTS噪声因子的值存储在原理图工具110A中。可选地，未反映RTS噪声的网表和模型库可被提供到仿真工具120A并且通过仿真工具120A进行仿真，基于仿真的结果生成的RTS噪声信息可被提供到噪声模型应用单元112A。
噪声模型应用单元112A可生成与在来自电路设计单元111A的网表中包括的多个晶体管中的每个晶体管对应的RTS模型。例如，噪声模型应用单元112A可参照来自电路设计单元111A的网表来检查电路的晶体管，并且可使用晶体管和与多个晶体管中的每个晶体管对应的RTS噪声信息基于算术运算，生成与多个晶体管中的每个晶体管对应的RTS模型。例如，包括在网表中的第一晶体管和第二晶体管可分别对应于具有不同值的RTS噪声因子，因此，可生成与第一晶体管和第二晶体管对应的不同的RTS模型。例如，与第一晶体管的RTS模型对应的电流源的电流波形可不同于与第二晶体管的RTS模型对应的电流源的电流波形。例如，与第一晶体管的RTS模型对应的电流源的电流水平的平均值和离差可不同于与第二晶体管的RTS模型对应的电流源的电流水平的平均值和离差。
根据上述实施例，可根据针对多个晶体管中的每个晶体管生成的RTS模型来改变网表和模型库。通过所述改变而生成的网表可被提供到仿真工具120A，通过所述改变而生成的模型库可被存储在原理图工具110A中，并且被提供到仿真工具120A。
仿真工具120A可通过使用来自原理图工具110A的网表和模型库来执行仿真。例如，SPICE可用作为用于预测电路特性的仿真工具120A。例如，当设计的电路未根据设计者的意图而准确运行时，电路可被校准和再次仿真，因此，可在制造IC前检查IC的操作是否合适。
参照图2B，根据实施例，仿真系统100B可包括原理图工具110B和仿真工具120B。仿真工具120B可包括通过使用网表和模型库执行仿真的仿真单元122B，根据上述实施例，仿真工具120B还可包括用于将RTS模型应用到多个晶体管中的每个晶体管的噪声模型应用单元121B。图2B的仿真系统100B的详细操作与上面参照图2A描述的操作相同或类似，因此，不重复它的详细描述。
噪声模型应用单元121B可从原理图工具110B接收未反映RTS噪声的网表和模型库。此外，噪声模型应用单元121B可接收与设计的电路对应的RTS噪声信息，例如，RTS噪声信息可从原理图工具110B提供到仿真工具120B。噪声模型应用单元121B可通过使用接收的信息来改变网表和/或模型库，并且可将通过改变生成的修改的网表和/或改变的模型库提供到仿真单元122B。修改的网表可以是反映RTS模型的网表。可选地，可通过反映RTS模型来生成新装置模型，并且在修改的网表中，装置可分别对应于具有不同RTS模型的装置模型。
参照图3，根据实施例，仿真系统200可包括原理图工具210、噪声模型应用工具220和仿真工具230。原理图工具210、噪声模型应用工具220和仿真工具230均可使用可由计算机执行的程序来实现。根据实施例的噪声模型应用工具220可提供应用到仿真的网表，因此可被称为原理图工具。在描述仿真系统200的详细操作的示例中，不提供与上述实施例相同或类似的操作的详细描述。
原理图工具210可输出指示基于用户输入设计的电路的网表，还可输出包括分别与包括在网表中的装置对应的参数的模型库。从原理图工具210输出的网表和模型库均可具有未反映多个装置中的每个装置的RTS噪声的信息。此外，RTS噪声信息可预先存储在噪声模型应用工具220中，或者RTS噪声信息可从原理图工具210提供到噪声模型应用工具220。
噪声模型应用单元220可包括接收网表、模型库和RTS噪声信息的接收器221，以及根据上述实施例针对多个装置中的每个装置生成RTS模型的计算器222。此外，噪声模型应用工具220还可包括网表生成器223，网表生成器223基于为了生成RTS模型而执行的算术运算的结果，来生成反映RTS模型的网表。
噪声模型应用工具220可通过基于RTS噪声信息执行算术运算，来输出反映RTS噪声的网表和模型库。例如，噪声模型应用工具220可通过使用与每个装置对应的RTS噪声因子的值(例如，束缚电子(trap electron)的数量、电流值差和时间常数等)，来生成与多个装置中的每个装置对应的RTS模型，并且噪声模型应用工具220可在网表和模型库中反映生成的RTS模型。此外，反映RTS模型的网表和模型库可被提供到仿真工具230。
参照图4，仿真系统可使用仿真工具300来实现。即，根据上述实施例的电路设计功能、噪声模型应用功能和仿真功能可通过仿真工具300来执行。在描述仿真工具300的详细操作示例中，不重复与上述实施例的操作相同或类似的操作的详细描述。
仿真工具300可包括设计器310和仿真器320。此外，设计器310可包括电路设计单元311和噪声模型应用单元312，电路设计单元311和噪声模型应用单元312与上述实施例等同或类似地操作。电路设计单元311可提供根据用户输入设计的电路，噪声模型应用单元312可基于通过使用RTS噪声信息执行的算术运算，来生成反映RTS模型的网表和模型库。仿真器320可通过使用反映RTS模型的网表和模型库来执行仿真操作，以生成设计的电路的分析结果。
根据上述实施例，提供了一种基于随机发生在多个装置中的每个装置中的RTS噪声的设计方案。即，可针对每个装置预测由RTS噪声引起的操作的改变，并且可做出表示预测的操作改变的电路设计。因此，可根据噪声开发稳健的电路。
图5是用于晶体管的引起RTS噪声的电子陷阱的概念图。图6A至图6D是示出RTS噪声的信号波形和RTS模型的示例的示图。以下，在描述的实施例中，假设被施加RTS噪声的装置是晶体管。
如图5中所示的，在形成在半导体基底上的晶体管中，电子可通过源极与漏极之间形成的沟道移动，沟道的电子的数量可以是随机的，并且沟道的电子可被电介质束缚。此外，在一个实施例中，被电介质束缚的电子E1至电子E3可位于电介质中的不同的水平位置和竖直位置y1至y3。此外，RTS噪声可根据被电介质束缚的电子的数量和位置而表现不同的信号波形。例如，靠近电介质中的沟道被束缚的电子(或以竖直最短距离被束缚的电子E1)很有可能再次移动到沟道，由电子E1引起的RTS噪声可相对地具有信号宽度。
图6A是示出RTS噪声的信号波形的示例的示图。如图6A中所示的，流过晶体管的电流(例如，漏极电流“Id”)可能不是随时间的常数，并且该电流可包括根据被电介质随机束缚的电子而具有随机波形的RTS噪声。
在RTS噪声的信号波形中，可基于各种RTS噪声因子的值来表示RTS噪声，因此，可通过分析RTS噪声的信号波形来计算各种RTS噪声因子的值。例如，在RTS噪声的信号波形中，当在各个阶段改变信号波形的水平时，信号波形的水平可与被电介质束缚的电子的数量“#E”有关，信号波形的宽度可与时间常数T1至时间常数T3有关，RTS噪声的信号水平可与差值“ΔId”有关，该差值“ΔId”是没有RTS噪声时的电流(例如，漏极电流)的水平与电流包括RTS噪声时的电流的水平之间的差值。时间常数T1至时间常数T3可包括指示电子被束缚的区间的因子和指示电子被放电的区间的因子。
可基于针对RTS噪声因子执行的算术运算，来生成与多个晶体管中的每个晶体管对应的RTS模型，例如，RTS模型可包括用于改变流过每个晶体管的电流的各种元件。例如，RTS模型可被定义为电流源或电压源，或者可被定义为连接到晶体管的至少一个节点以改变晶体管的特性(例如，电压和/或电流)的一个或多个元件。
参照图6B，RTS模型可被定义为连接在晶体管的源极与漏极之间的一个或多个电流源I1至电流源In。例如，包括在RTS模型中的电流源I1至电流源In的数量可对应于被晶体管的电介质束缚的电子的数量。此外，如上所述，电流源I1至电流源In中的每个电流源的水平可被定义为具有基于RTS噪声因子的值的平均值和离差。
如图6C中所示，RST模型可被定义为连接在晶体管的源极S与栅极G之间的一个或多个电流源I。例如，电流源I可沿从源极S到栅极G方向提供电流，栅极G处的电压可根据电流源I而改变，因此，可改变流过晶体管的电流的水平。此外，例如，RTS模型还可包括具有连接到栅极G的一个节点的电容器C，可通过一个或多个电流源I和电容器C来改变栅极G处的电压。即，包括一个或多个电流源I和电容器C的RTS模型可被生成。
此外，作为另一示例，如图6D中所示，RTS模型可被定义为包括连接到晶体管的栅极G的一个或多个元件D1至元件Dk。例如，在图6D中示出的一个或多个元件可以是引起电压降的元件，例如，RTS模型可包括连接到晶体管的栅极G的一个或多个电阻器。此外，例如，连接到晶体管的栅极G的元件D1至元件Dk的数量可对应于与RTS模型的因子对应的捕获电子的数量。
在图6A至图6D中的每个图中示出的RTS模型对应于实施例，除了示出的方法外，RTS模型可根据各种方法来定义。
图7和图8是示出根据实施例的仿真方法的流程图。可通过图1至图4中示出的上述各种仿真系统来执行仿真方法。
图7示出接收RTS噪声信息以生成反映RTS噪声的网表和/或模型库的原理图工具(例如，噪声模型应用工具)的操作示例，例如，示出束缚电子的数量、束缚时间常数和电流差值用作RTS噪声因子的示例。参照图7，在操作S11中，当接收到RTS噪声信息和未反映RTS噪声的网表时，可将束缚电子的数量“Ntrap”、束缚时间常数“Ttrap”和电流差值“ΔI”随机地应用到在网表中包括的多个晶体管中的每个晶体管；在操作S12中，可通过基于应用到每个晶体管的RTS噪声信息执行算术运算，来生成与每个晶体管对应的RTS模型。
在操作S13中，可通过使用生成的RTS模型来改变接收的网表和/或模型库。例如，与对应于晶体管的RTS模型对应的电流源可作为示例参数被加入到网表，或者可与针对多个晶体管中的每个晶体管的RTS噪声相关联地新生成具有不同值的参数的多个装置模型。此外，在操作S14中，当网表和模型库被改变时，噪声模型应用工具可输出反映RTS噪声的网表和模型库。
图8示出生成反映RTS噪声的网表并计算RTS噪声因子的值的原理图工具的操作示例。参照图8，可通过使用与基于用户输入设计的电路对应的网表和模型库来执行仿真，因此，在操作S21中，可执行未反映RTS噪声的仿真。在操作S22中，可基于仿真的结果通过分析信号波形来计算多个装置中的每个装置的RTS噪声因子的值，例如，可根据多个装置中的每个装置的结构或操作条件来计算装置的RTS噪声因子的不同值。
随后，类似于上述实施例，在操作S23中，可通过基于RTS噪声因子的值执行算术运算来生成与每个装置对应的RTS模型，在操作S24中，可基于生成的RTS模型来改变网表和/或模型库。在操作S25中，可通过使用通过所述改变而生成的网表和/或模型库来执行反映RST噪声的仿真。
图9是示出应用到实施例的RTS噪声信息的示例的示图。
如上所述，根据实施例，多个晶体管的RTS噪声因子的值可被计算用于生成RTS模型，计算的结果可作为RTS噪声信息提供到原理图工具(或噪声模型应用工具)。多个晶体管中的每个晶体管的各个RTS噪声因子的平均值和离差可被提供为RTS噪声信息。此外，例如，RTS噪声因子可包括束缚电子的数量、电流差值和多个电子中的每个电子的束缚位置，但是根据实施例，可通过各种类型的因子的组合来设置用于生成RTS模型的因子。
例如，可根据各种方法将晶体管分类为多种类型“类型1至类型M”。例如，可将包括在电路中的多个区域分类为单独的类型，因此，可将包括在相同区域中多个装置分类为相同的类型。可选地，可将具有相同或相似的结构的多个晶体管分类为相同的类型。可针对晶体管的多个类型中的每个类型来计算RTS噪声信息。因此，可通过将具有相同的值的RTS噪声因子应用到具有相同的类型的晶体管来生成RTS模型，还可通过将具有不同的值的RTS噪声因子应用到具有不同的类型的晶体管来生成RTS模型。例如，可针对具有第一类型“类型1”的多个晶体管中的每个晶体管，通过使用RTS噪声因子的相同值来生成RTS模型，因此，可针对具有第一类型“类型1”的多个晶体管中的每个晶体管来定义相同的RTS模型。
未反映RTS噪声的网表和模型库可包括与多个装置中的每个装置的结构(例如，沟道的宽度和长度)相关联的信息以及与每个装置的操作条件(例如，栅极-源极电压等)相关联的信息。此外，如图9中所示，RTS噪声信息可包括与可以以各种类型实现的多个装置中的每个装置相关联的多条信息。在生成与多个装置中的每个装置对应的RTS模型中，可基于每个装置的结构和/或操作条件，从多条RTS噪声信息中选择与每个装置对应的RTS噪声信息。即，可通过使用基于每个装置的结构和/或操作条件选择的RTS噪声信息，来生成与每个装置对应的RTS模型。
图10是示出在反映RTS噪声的网表中包括的电路的等效模型的电路图。在图10中，静态随机存取存储器(SRAM)被示出为仿真目标电路的示例。
如图10中所示，SRAM可包括用于存储数据的锁存器和用于将数据提供到锁存器或从锁存器输出数据的多个晶体管。例如，SRAM可包括连接在字线WL与位线BL之间的第一晶体管M1和第二晶体管M2。包括在SRAM中的第一晶体管M1和第二晶体管M2可具有不同的RTS噪声特性。在图10中，示出了RTS噪声发生在第一晶体管M1中的示例。
可通过基于包括第一晶体管M1的网表(例如，未反映RTS噪声的网表)和/或与具有与第一晶体管M1对应的结构的晶体管相关联的测量操作执行仿真，来计算与第一晶体管M1对应的RTS噪声因子的值。根据实施例，包括SRAM的网表、模型库和RTS噪声因子的值可被提供到原理图工具。原理图工具可通过使用与第一晶体管M1对应的RTS噪声因子的值来执行算术运算，作为算术运算的结果，可生成与在第一晶体管M1中发生的RTS噪声对应的RTS模型(例如，电流源Irtn)。例如，当通过反映RTS模型改变网表时，连接在第一晶体管M1的漏极与源极之间的电流源Irtn可作为示例参数被加入到通过所述改变生成的网表中。可选地，当反映RTS模型的装置模型被生成时，第一晶体管M1可对应于包括作为参数的电流源Irtn的晶体管模型。
图11是示出基于晶体管的结构的电子陷阱特性和由此引起的RTS噪声的信号特性的曲线图。
参照图11中的(a)，影响RTS噪声的特性的晶体管的结构可基于晶体管的沟道的长度“L”和宽度“W”大小。此外，晶体管的栅极-源极电压“Vgs”可被视为影响RTS噪声的特性的晶体管的操作条件的示例。在图11中，假设漏极-源极电压“Vds”在晶体管的所述操作条件中具有固定的电平。例如，纵坐标指示基于晶体管的结构和操作状态的束缚电子的生成概率，如曲线图中所示，具有高的栅极-源极电压“Vgs”的晶体管具有高的电子被束缚的概率。此外，随着晶体管的沟道的宽度“W”大小增加，存在束缚的电子的数量降低的特性，随着晶体管的沟道的长度“L”增加，存在束缚的电子的数量增加的特性。
参照图11中的(b)和(c)，电子被束缚的概率可根据晶体管的沟道的长度“L”和宽度“W”大小以及晶体管的栅极-源极电压“Vgs”而改变，因此，由发生在多个晶体管中的每个晶体管中的RTS噪声引起的电流信号的平均值和离差可被改变。例如，在流过晶体管的电流(例如，漏极电流“Id”)中，由RTS噪声引起的电流的水平(例如，平均水平)的比率可根据电子被束缚的概率而改变，此外，由RTS噪声引起的电流的水平的变化可改变。
可通过使用基于图11中示出的晶体管的特性(诸如，结构等)的各种仿真结果或测量结果，来计算用于实施例的RTS噪声因子的值，如上所述，RTS噪声因子的值可被预先生成并且可被存储在原理图工具中。可选地，可通过基于未反映RTS噪声的网表和模型库执行仿真来计算RTS噪声因子的值，因此RTS噪声因子的值可用于生成反映RTS噪声的修改的网表和/或改变的模型库。
图12是示出根据实施例的仿真方法的流程图。在图12中，示出了改变网表以执行反映RTS噪声的仿真的示例。例如，图12示出操作生成反映RTS噪声的网表和/或模型库的RTS噪声应用工具的方法。
参照图12，在操作S31中，可接收未反映RTS噪声的网表，在操作S32中，可接收包括在网表中的多个装置中的每个装置的RTS噪声因子信息。此外，如上所述，在操作S33中，可将具有不同的值的RTS噪声因子应用到包括在网表中的装置，在操作S34中，可通过基于RTS噪声因子信息执行算术运算，来针对包括在网表中的每个装置生成与电流源或电压源对应的RTS模型。
RTS噪声应用工具可在网表中反映生成的RTS模型，并且可根据反映的结果来改变并输出网表。例如，在操作S35中，RTS噪声应用工具可输出包括生成的RTS模型作为示例参数的网表。
图13是示出根据实施例的RTS噪声应用工具的输入/输出信息的示例的示图。在图13中，未应用输入到根据实施例的RTS噪声应用工具的RTS噪声的网表以及应用从RTS噪声应用工具输出的RTS噪声的网表被示出为示例。
如在图13中所示，输入到RTS噪声应用工具的网表可具有特定的层次结构，但是从RTS噪声应用工具输出的网表的结构可从层次状态改变为扁平状态。此外，在从RTS噪声应用工具输出的网表中，示例参数可分别被添加到在特定的下级结构“等级1(level 1)”中包括的装置xm1和装置xm2。例如，与基于第一装置xm1和第二装置xm2生成的RTS模型有关的信息可作为示例参数被添加到通过改变生成的网表中。
图14A和图14B是示出根据另一实施例的仿真方法的流程图。
参照图14A，在操作S41中，可接收未反映RTS噪声的网表，在操作S42中，可接收包括在网表中的多个装置中的每个装置的RTS噪声因子信息。此外，在操作S43中，可将具有不同的值的一个或多个RTS噪声因子应用到包括在网表中的装置，在操作S44中，可通过基于RTS噪声因子信息执行算术运算来生成每个装置的RTS模型。
RTS噪声应用工具可在网表和模型库中反映生成的RTS模型。例如，在操作S45中，RTS噪声应用工具可生成并且输出反映生成的RTS模型的多个新装置模型，其中，多个新装置模型对应于具有不同的RTS模型的多个装置。新装置模型可包括具有与RTS噪声相关联的不同的值的参数。此外，在操作S46中，RTS噪声应用工具可输出反映新装置模型的网表，例如，包括在修改的网表中的多个装置可分别对应于新生成的多个装置模型。
图14B是示出在模型库中反映RTS噪声的另一示例的流程图。参照图14B，在操作S51中，可执行第一仿真，在操作S52中，可根据第一仿真来提取与多个装置中的每个装置相关联的偏差(bias)。可与上述实施例等同或类似地来执行第一仿真，例如，可通过基于未反映RTS噪声的网表执行仿真来提取应用到每个装置的偏差。
在操作S53中，可基于第一仿真的结果和偏差提取的结果重新计算各种参数，诸如，与每个装置对应的移动性和/或阈值电压。每个重新计算的参数可对应于用于改变流过晶体管的电流(例如，漏极电流)的水平的参数。重新计算的参数可具有与包括在原始装置模型中的参数的值不同的值，例如，具有重新计算的不同的参数的装置模型可针对每个装置来生成。此外，在多个装置模型中的每个装置模型中，重新计算的参数的值可随时间改变。在操作S54中，可通过使用如上所述生成的装置模型来执行第二仿真。第二仿真可对应于反映根据上述实施例的RTS噪声的仿真。
图15是示出根据另一实施例的仿真方法的流程图。图15示出在随机改变装置的特定的值的同时蒙特卡罗(Monte Carlo)仿真获得电路响应的示例。
根据实施例，在操作S61中，可基于针对多个装置中的每个装置计算的RTS噪声因子的值来定义RTS模型，仿真工具可接收反映RTS模型的网表和模型库。反映RTS模型的网表或模型库可包括与对应于每个装置的RTS模型相关联的信息，例如，与RTS模型相关联的信息可包括用于表示RTS噪声的电流源的电流水平的平均值和离差。
在操作S62中，为了执行反映RTS模型的仿真，仿真工具可检查在网表或模型库中包括的RTS模型，在操作S63中，仿真工具可基于在RTS模型中定义的值(例如，电流水平)的平均值和离差，随机地改变RTS模型的值。在操作S64中，可执行反映通过随机改变获得的RTS模型的值的蒙特卡罗仿真，在操作S65中，可输出仿真的结果。
根据实施例的电路仿真可提供与用于半导体装置(例如，SRAM或CIS等)的实际电路的操作类似的仿真结果，半导体装置对噪声敏感或在信号的时序特性中很重要。因此，可在电路设计阶段确定每个装置的噪声特性RTS，因此，可校准设计，从而降低电路的开发成本。
图16是示出根据实施例的用于执行仿真方法的计算系统400的框图。参照图16，计算系统400可包括系统总线410、处理器420、主存储器430、输入/输出(I/O)装置440、显示单元450和存储单元460。处理器420可被配置有单核或多核。I/O装置440可包括键盘、鼠标、打印机等。主存储器430可以是易失性存储器，诸如，动态随机存取存储器(DRAM)、SRAM等。显示单元450可包括显示装置，诸如，液晶显示器(LCD)、发光二极管(LED)显示器、有机发光显示器(OLED)显示器等。存储单元460可包括非易失性存储器，诸如，硬盘驱动器(HDD)或固态驱动器(SSD)等。
存储单元460可存储用于执行根据上述实施例的仿真方法的程序代码，例如，计算机可读程序代码。程序代码可被加载到主存储器430中，并且可被处理器420执行，作为执行的结果的仿真结果可被输出到I/O装置440或显示单元450。根据实施例，存储单元460可存储用于通过使用输入的RTS噪声因子信息生成RTS模型的算术运算信息，此外，程序代码可包括用于生成反映RTS噪声的网表和/或模型库的代码。
图17是示出以软件实现根据实施例的功能的示例的框图。
参照图17，中央处理器(CPU)可执行存储在工作存储器中的程序。所述程序根据它的功能可包括操作模块、网表修改模块和模型库修改模块。可通过执行所述程序来执行根据上述实施例的反映RTS噪声的网表和/或模型库。
例如，可通过执行操作模块来执行基于RTS噪声因子的值的算术运算，可基于算数运算的结果来生成RTS模型。例如，可通过执行操作模块来计算与多个装置中的每个装置对应的RTS模型的平均值和离差值。
此外，可通过执行网表修改模块来修改网表，以将针对RTS模型的计算结果反映到网表。此外，可通过执行模型库修改模块来生成反映针对RTS模型的计算结果的装置模型。即，作为通过执行存储在工作存储器中的程序而获得的结果，可针对多个装置中的每个装置生成反映RTS噪声的网表和/或模型库。
在图17中示出的实施例中，CPU和工作存储器可配置噪声模型应用工具，或者存储CPU可读程序的存储介质可配置噪声模型应用工具。
如上所述，在根据实施例的基于RTS噪声的电路设计方法和仿真方法中，RTS噪声被反映在包括在IC中的装置中的仿真可被执行，因此，电路的特性被更加准确地验证。
按照本领域中的惯例，可根据执行描述的一个功能或多个功能的框来描述和示出实施例。这些框(这里可被称为单元或模块等)通过模拟电路和/或数字电路(诸如，逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组和硬件电路等)来物理地实现，并可通过固件和/或软件选择性地驱动。例如，电路可嵌入在一个或多个半导体芯片中或衬底支撑物(诸如，印刷电路板等)上。可通过专用硬件，或通过处理器(例如，一个或多个编程的微处理器和相关电路)，或通过用于执行框的一些功能的专用硬件和用于执行框的其他功能的处理器的组合，来实现构成框的电路。在不脱离本公开的范围的情况下，可将实施例的每个框物理地分割成相互作用和独立的两个或更多个框。同样地，在不脱离本公开的范围的情况下，可将实施例的框物理地组合成多个复杂的框。
虽然已经参照其实施例对本公开进行了具体地示出和描述，但是将理解，在不脱离权利要求的精神和范围的情况下，可对其进行形式和细节上的各种改变。

Claims (25)

1.一种仿真方法，包括：
接收描述多个装置的网表；
通过使用分别与所述多个装置对应的随机电报信号RTS噪声因子的值，来执行算术运算；
基于算术运算的结果，来生成与所述多个装置中的每个装置对应的RTS模型；
生成反映RTS模型的网表。
2.如权利要求1所述的仿真方法，还包括：
接收与接收的网表对应的模型库；
生成反映RTS模型的模型库。
3.如权利要求2所述的仿真方法，其中：
生成模型库的步骤包括：通过将与所述多个装置中的每个装置对应的RTS模型反映到接收的模型库中对应的原始装置模型，来生成与所述多个装置分别对应的多个装置模型，生成的所述多个装置模型中的每个装置模型包括与RTS模型相关联的参数，
在反映RTS模型的网表中包括的多个装置分别对应于生成的所述多个装置模型。
4.如权利要求1所述的仿真方法，还包括：
接收与接收的网表对应的模型库；
将反映RTS模型的模型库和网表输出到仿真工具。
5.如权利要求1所述的仿真方法，其中：
RTS模型是连接到装置的至少一个节点的电流源或电压源，
反映RTS模型的网表包括作为示例参数的与电流源或电压源相关联的信息。
6.如权利要求1所述的仿真方法，其中：
所述多个装置中的每个装置是晶体管，
与晶体管对应的RTS噪声因子包括晶体管的束缚电子数量、束缚时间常数、电子陷阱位置和电流差值中的至少一个。
7.如权利要求1所述的仿真方法，还包括：
接收基于通过对未反映RTS噪声的网表进行仿真而获得的结果计算的RTS噪声因子的值，其中，
通过基于RTS噪声因子的值执行算术运算来生成RTS模型。
8.如权利要求1所述的仿真方法，其中，通过与所述多个装置的结构对应的电路的测量操作来计算RTS噪声因子的值，并且RTS噪声因子的值被预先存储在执行仿真的工具中。
9.如权利要求1所述的仿真方法，其中：
与所述多个装置中的每个装置对应的RTS模型对应于电流源，
与所述多个装置中的每个装置对应的RTS模型包括电流源的电流水平的平均值和离差。
10.如权利要求9所述的仿真方法，还包括：在离差的范围内随机改变RTS模型的电流水平的同时，执行蒙特卡罗仿真。
11.一种电路设计方法，包括：
接收未反映随机电报信号RTS噪声的网表和模型库；
确定与在网表中包括的多个装置中的每个装置对应的RTS噪声信息；
基于确定RTS噪声信息的结果，来生成与所述多个装置中的每个装置对应的RTS模型；
基于生成的RTS模型，来输出反映RTS噪声的网表和模型库。
12.如权利要求11所述的电路设计方法，其中：
未反映RTS噪声的网表包括：所述多个装置被一个装置模型表示的层次结构，
反映RTS噪声的网表包括：不同的示例参数被应用到所述多个装置的扁平结构。
13.如权利要求12所述的电路设计方法，其中，反映RTS噪声的网表包括：作为示例参数的与针对所述多个装置生成的多个RTS模型相关联的信息。
14.如权利要求11所述的电路设计方法，还包括：
接收RTS噪声信息，其中，
RTS噪声信息包括：表示在所述多个装置中的每个装置中发生的RTS噪声信号的波形的多个RTS噪声因子的值。
15.如权利要求14所述的电路设计方法，其中，所述多个RTS噪声因子的值基于所述多个装置中的每个装置的结构和操作条件中的至少一个而不同。
16.如权利要求15所述的电路设计方法，其中：
接收的网表和模型库均包括：指示所述多个装置中的每个装置的结构和操作条件中的至少一个的信息，
确定RTS噪声信息的步骤包括：确定与所述多个装置中的每个装置的结构和操作条件中的至少一个对应的RTS噪声因子的值。
17.如权利要求11所述的电路设计方法，其中：
所述多个装置中的每个装置是晶体管，
RTS模型包括连接在晶体管的源极与漏极之间的一个或多个电流源。
18.如权利要求17所述的电路设计方法，其中，与晶体管对应的RTS模型包括所述一个或多个电流源的电流水平的平均值和离差。
19.一种仿真方法，包括：
接收描述多个装置的网表；
通过使用网表，来执行未反映随机电报信号RTS噪声的第一仿真；
基于第一仿真的结果，来生成与所述多个装置中的每个装置对应的RTS噪声信息；
基于RTS噪声信息，来生成与所述多个装置中的每个装置对应的RTS模型；
基于生成RTS模型的结果，通过使用改变的网表来执行反映RTS噪声的第二仿真。
20.如权利要求19所述的仿真方法，其中，RTS噪声信息包括：表示在所述多个装置中的每个装置中发生的RTS噪声信号的波形的多个RTS噪声因子的值。
21.如权利要求20所述的仿真方法，其中：
所述多个装置中的每个装置是晶体管，
所述多个RTS噪声因子包括从束缚电子的数量、束缚时间常数、电流差值和电子陷阱位置中选择的一个或多个因子。
22.如权利要求19所述的仿真方法，其中，基于所述多个装置中的每个装置的结构和/或操作条件，针对所述多个装置中的每个装置来生成不同的RTS模型。
23.一种原理图工具，包括：
接收器，被配置为接收未反映随机电报信号RTS噪声的网表和RTS噪声信息；
计算器，被配置为通过对与包括在网表中的多个装置中的每个装置对应的RTS噪声信息执行算术运算，来生成与所述多个装置中的每个装置对应的RTS模型；
生成器，被配置为生成反映RTS模型的网表。
24.如权利要求23所述的原理图工具，其中，RTS噪声信息包括：表示在所述多个装置中的每个装置中发生的RTS噪声信号的波形的多个RTS噪声因子的值。
25.如权利要求23所述的原理图工具，其中：
未反映RTS噪声的网表包括：所述多个装置被一个装置模型表示的层次结构，
反映RTS噪声的网表包括：不同的示例参数被应用到所述多个装置的扁平结构。
CN201610887556.6A 2015-10-13 2016-10-11 基于随机电报信号噪声的电路设计方法和仿真方法 Active CN106570212B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0143047 2015-10-13
KR1020150143047A KR102400557B1 (ko) 2015-10-13 2015-10-13 알티에스(rts) 노이즈를 고려한 회로 설계 방법 및 시뮬레이션 방법

Publications (2)

Publication Number Publication Date
CN106570212A true CN106570212A (zh) 2017-04-19
CN106570212B CN106570212B (zh) 2021-11-12

Family

ID=58499617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610887556.6A Active CN106570212B (zh) 2015-10-13 2016-10-11 基于随机电报信号噪声的电路设计方法和仿真方法

Country Status (4)

Country Link
US (1) US10311187B2 (zh)
KR (1) KR102400557B1 (zh)
CN (1) CN106570212B (zh)
TW (1) TWI718192B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109612999A (zh) * 2017-09-26 2019-04-12 三星电子株式会社 用于晶圆图分析的系统和方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11308253B2 (en) * 2017-07-27 2022-04-19 Synopsys, Inc. Partitioning in post-layout circuit simulation
TWI759817B (zh) * 2020-08-11 2022-04-01 大陸商昆山吉崴微電子科技有限公司 系統單晶片級電源完整性模擬系統及其方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010048298A1 (en) * 2000-03-22 2001-12-06 Murata Manufacturing Co. , Ltd. Method and apparatus for analyzing noise in a digital circuit, and storage medium storing an analysis program
US20030177427A1 (en) * 2002-03-13 2003-09-18 Farag Fattouh Circuit modeling
US20070067747A1 (en) * 2005-09-19 2007-03-22 Massachusetts Institute Of Technology Substrate noise tool
CN101470768A (zh) * 2007-12-28 2009-07-01 富士通株式会社 电路板模型创建单元及其创建方法、分析模型创建方法
CN101593224A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 Mos晶体管噪声模型形成方法、装置和电路模拟方法
CN101957883A (zh) * 2010-10-12 2011-01-26 上海宏力半导体制造有限公司 建立场效晶体管噪声模型的方法
US20130132920A1 (en) * 2011-11-17 2013-05-23 Renesas Electronics Corporation Noise analysis model and noise analysis method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701785B2 (ja) 1995-04-17 1998-01-21 日本電気株式会社 トラップ測定装置及びトラップ測定方法
FR2897178B1 (fr) * 2006-02-07 2008-09-05 Coupling Wave Solutions Cws Sa Procede d'estimation d'un bruit genere dans un systeme electronique et procede de test d'immunite au bruit associe
US8085596B2 (en) 2007-09-11 2011-12-27 Micron Technology, Inc. Reducing noise in semiconductor devices
US7916544B2 (en) 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
JP2009283649A (ja) * 2008-05-22 2009-12-03 Panasonic Corp 固体撮像装置及びその製造方法
US8615034B2 (en) 2008-10-19 2013-12-24 Agilent Technologies, Inc. Method for analyzing random telegraph signal and threshold level determination method therefor
US8362622B2 (en) * 2009-04-24 2013-01-29 Synopsys, Inc. Method and apparatus for placing transistors in proximity to through-silicon vias
US8155905B2 (en) 2009-07-21 2012-04-10 Hitachi, Ltd. Method of extracting a time constant from complex random telegraph signals
KR20110013987A (ko) 2009-08-04 2011-02-10 고려대학교 산학협력단 반도체 트랜지스터의 공정 효용성을 분석하는 방법 및 분석 장치
JP2012060016A (ja) * 2010-09-10 2012-03-22 Renesas Electronics Corp 半導体装置の評価方法、評価装置、及びシミュレーション方法
US8513102B2 (en) 2010-11-08 2013-08-20 Leonard Forbes Reduction of random telegraph signal (RTS) and 1/f noise in silicon MOS devices, circuits, and sensors
US8850277B2 (en) 2011-07-15 2014-09-30 Synopsys, Inc. Detecting random telegraph noise induced failures in an electronic memory
US8994082B2 (en) 2011-09-30 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors, methods of manufacturing thereof, and image sensor circuits with reduced RTS noise
US9363451B2 (en) 2011-12-19 2016-06-07 Sony Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR102017713B1 (ko) 2012-05-31 2019-09-03 삼성전자주식회사 시모스 이미지 센서
US8707234B1 (en) * 2012-11-09 2014-04-22 Lsi Corporation Circuit noise extraction using forced input noise waveform
KR20140065244A (ko) 2012-11-21 2014-05-29 서울대학교산학협력단 랜덤텔레그래프 노이즈 영향을 억제하기 위한 반도체 소자에서의 읽기 방법
US9304741B2 (en) 2013-04-22 2016-04-05 Omnivision Technologies, Inc. Apparatus, method and system for random number generation
US9723578B2 (en) * 2015-06-09 2017-08-01 Cirrus Logic, Inc. Random telegraph signal identification and measurement

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010048298A1 (en) * 2000-03-22 2001-12-06 Murata Manufacturing Co. , Ltd. Method and apparatus for analyzing noise in a digital circuit, and storage medium storing an analysis program
US20030177427A1 (en) * 2002-03-13 2003-09-18 Farag Fattouh Circuit modeling
US20070067747A1 (en) * 2005-09-19 2007-03-22 Massachusetts Institute Of Technology Substrate noise tool
CN101470768A (zh) * 2007-12-28 2009-07-01 富士通株式会社 电路板模型创建单元及其创建方法、分析模型创建方法
CN101593224A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 Mos晶体管噪声模型形成方法、装置和电路模拟方法
CN101957883A (zh) * 2010-10-12 2011-01-26 上海宏力半导体制造有限公司 建立场效晶体管噪声模型的方法
US20130132920A1 (en) * 2011-11-17 2013-05-23 Renesas Electronics Corporation Noise analysis model and noise analysis method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109612999A (zh) * 2017-09-26 2019-04-12 三星电子株式会社 用于晶圆图分析的系统和方法
CN109612999B (zh) * 2017-09-26 2022-02-01 三星电子株式会社 用于晶圆图分析的系统和方法
US11282695B2 (en) 2017-09-26 2022-03-22 Samsung Electronics Co., Ltd. Systems and methods for wafer map analysis

Also Published As

Publication number Publication date
CN106570212B (zh) 2021-11-12
TWI718192B (zh) 2021-02-11
TW201729131A (zh) 2017-08-16
US20170103155A1 (en) 2017-04-13
KR102400557B1 (ko) 2022-05-20
US10311187B2 (en) 2019-06-04
KR20170043370A (ko) 2017-04-21

Similar Documents

Publication Publication Date Title
Makrani et al. Pyramid: Machine learning framework to estimate the optimal timing and resource usage of a high-level synthesis design
US8601416B2 (en) Method of circuit design yield analysis
Mishchenko et al. SAT-based complete don't-care computation for network optimization
US10268787B2 (en) Hybrid timing analysis method and associated system and non-transitory computer readable medium
US20070044051A1 (en) Method and system for validating a hierarchical simulation database
US8826202B1 (en) Reducing design verification time while maximizing system functional coverage
TW201723901A (zh) 電路設計方法、電路模擬方法以及電腦式模擬系統
US20110153529A1 (en) Method and apparatus to efficiently generate a processor architecture model
CN106570212A (zh) 基于随机电报信号噪声的电路设计方法和仿真方法
US9424379B2 (en) Simulation system and method for testing a simulation of a device against one or more violation rules
CN105335379B (zh) 突变测试中对突变、测试用例、随机种子的组合排序的方法和设备
US6799153B1 (en) Cross coupling delay characterization for integrated circuits
Ostrau et al. Benchmarking neuromorphic hardware and its energy expenditure
US7890902B1 (en) Methods and apparatus for merging coverage for multiple verification and design scenarios
US9658947B2 (en) Method for ranking fault-test pairs based on waveform statistics in a mutation-based test program evaluation system
US7363604B2 (en) Accurate noise modeling in digital designs
KR100688525B1 (ko) 이벤트 구동 스위치 레벨 시뮬레이션 방법 및 시뮬레이터
Chou et al. Finding reset nondeterminism in RTL designs-scalable X-analysis methodology and case study
US8676547B2 (en) Parameter extraction method
US20110257943A1 (en) Node-based transient acceleration method for simulating circuits with latency
US20170032062A1 (en) Simulating electostatic discharges
Wu et al. qatg: Automatic test generation for quantum circuits
Chen et al. Mitigating Slow-to-Write Errors in Memristor-Mapped Graph Neural Networks Induced by Adversarial Attacks
CN110377924A (zh) 硬错误模拟及其使用
US20120017190A1 (en) Implementing and checking electronic circuits with flexible ramptime limits and tools for performing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant