CN109612999A - 用于晶圆图分析的系统和方法 - Google Patents

用于晶圆图分析的系统和方法 Download PDF

Info

Publication number
CN109612999A
CN109612999A CN201811101527.8A CN201811101527A CN109612999A CN 109612999 A CN109612999 A CN 109612999A CN 201811101527 A CN201811101527 A CN 201811101527A CN 109612999 A CN109612999 A CN 109612999A
Authority
CN
China
Prior art keywords
wafer
training
group
reconstruction
detection mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811101527.8A
Other languages
English (en)
Other versions
CN109612999B (zh
Inventor
许诺
陈帆
金宗哲
齐伟艺
王敬
崔佑晟
鲁扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109612999A publication Critical patent/CN109612999A/zh
Application granted granted Critical
Publication of CN109612999B publication Critical patent/CN109612999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/12—Computing arrangements based on biological models using genetic models
    • G06N3/126—Evolutionary algorithms, e.g. genetic algorithms or genetic programming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Molecular Biology (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Computational Linguistics (AREA)
  • Biomedical Technology (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Biology (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Genetics & Genomics (AREA)
  • Physiology (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种用于重建半导体晶圆的晶圆图的系统，包括：处理器；和存储器，其具有被存储在其上的指令，当由处理器执行该指令时使得处理器：接收在晶圆的稀疏采样位置处的晶圆的测试数据，基于探测掩模选择稀疏采样位置；和通过利用Zernike多项式对在晶圆的稀疏采样位置处的测试数据执行压缩感测来计算重建晶圆图。

Description

用于晶圆图分析的系统和方法
相关申请的交叉引用
本申请要求于2017年9月26日在美国专利与商标局提交的美国临时专利申请号为62/563,625的优先权和权益，其全部公开内容通过引用结合于此。
技术领域
本发明的实施例的各方面涉及半导体器件制备领域中的缺陷检测和分析。
背景技术
在半导体器件制备和半导体制造操作的领域中，许多单独的集成电路(IC)在晶圆衬底(通常是单晶硅)上形成。在半导体制备工艺的各个步骤期间，将包括沉积、去除、图案化和电特性修改(例如，掺杂)的各种工艺步骤施加到晶圆以产生IC。每个IC形成在晶圆的特定部分中，并且与一个IC相对应的一块半导体材料通常被称为裸芯。许多晶圆可以同时经历制备工艺(例如，并行或在流水线工艺中)。
晶圆上的裸芯的集成电路通常在完成制备工艺之后进行测试。可以使用晶圆探测器来测试晶圆上每个裸芯的功能和性能，诸如通过向裸芯提供已知输入波形(测试图案)并测量由裸芯的IC产生的输出波形。然后基于测量的性能对裸芯进行分类(或“装箱”)。分类的示例包括“良好”、“开路”、“短路”或更精细的分类，诸如阻抗、时钟速度、或裸芯的特定部分的部分故障(例如，多核处理器的一个或多个非功能核或高速缓冲存储器的故障部分)。所得到的分类通常在有颜色编码或阴影的网格上表示，其中网格上的每个位置对应于不同的裸芯，并且颜色(或阴影)标识该位置处的裸芯已经如何被分类(或装箱)。在测试晶圆之后，对晶圆进行评分，然后将其分解成单个裸芯(称为晶圆切割)，并且包含已知良好的集成电路的裸芯被封装(例如，封装到支撑塑料或陶瓷壳体中)。半导体制造工艺的产量可以指具有良好(功能)集成电路的裸芯的百分比。
发明内容
本发明的实施例的各方面涉及用于生成完整晶圆图的系统和方法，其在无需测试晶圆上的所有裸芯的情况下示出晶圆的裸芯的预测分类。
根据本发明的一个实施例，一种用于重建半导体晶圆的晶圆图的系统，包括：处理器；和存储器，具有被存储在其上的指令，当由处理器执行该指令时使得处理器：接收在晶圆的稀疏采样位置处的晶圆的测试数据，基于探测掩模选择该稀疏采样位置；和通过利用Zernike多项式对在晶圆的稀疏采样位置处的测试数据执行压缩感测来计算重建晶圆图。
可以随机选择探测掩模的稀疏采样位置。
探测掩模的稀疏采样位置可以通过以下方式生成：接收一组训练的真实数据晶圆图；基于一组初始稀疏采样位置设置探测掩模；基于探测掩模从该组训练的真实数据晶圆图中选择样本；在多代上迭代地应用遗传算法以计算定制的探测掩模：基于从稀疏采样位置获取的测试数据使用压缩感测来计算重建晶圆图；根据该组训练的真实数据晶圆图对重建晶圆图进行评分；根据得分更新探测掩模的稀疏采样位置；和当满足阈值误差率时或当多代达到代数限制时，从遗传算法返回更新的探测掩模的稀疏采样位置。
存储器还可以存储指令，该指令在由处理器执行时使该处理器将通过压缩感测重建的重建晶圆图提供给第一卷积神经网络，第一卷积神经网络被配置为更新重建晶圆图。
第一卷积神经网络可以通过以下方式训练：接收一组训练的真实数据晶圆图；基于探测掩模从该组训练的真实数据晶圆图中选择样本；根据从该组训练的真实数据晶圆图中选择的样本计算训练的重建晶圆图；和应用反向传播来训练第一卷积神经网络，以从训练的重建晶圆图计算该组训练的真实数据晶圆图。
存储器还可以存储指令，该指令在由处理器执行时使处理器使用分类器利用多个标签中的一个对所述重建晶圆图进行分类，以及其中，使用以下方法训练分类器：一组训练的真实数据晶圆图；和该组训练的真实数据晶圆图的多个标签，通过将异常检测技术应用于该组训练的真实数据晶圆图来计算多个标签以识别一类或多类晶圆，晶圆的类别包括异常晶圆和非异常晶圆。
异常检测技术可以包括主成分分析或双重聚类中的至少一种。
存储器还可以存储指令，该指令在由处理器执行时使处理器将对应于所述重建晶圆图的多个Zernike多项式系数提供给所述分类器，以及其中通过以下方式训练分类器：基于探测掩模从该组训练的真实数据晶圆图中选择样本；根据从该组训练的真实数据晶圆图中选择的样本计算训练的重建晶圆图；和训练分类器以基于来自训练的重建晶圆图的多个训练的Zernike多项式系数来预测多个标签。
存储器还可以存储指令，该指令在由处理器执行时使处理器：将重建晶圆图提供给特征提取器以计算特征图；和将特征图提供给第二训练分类器，以利用多个标签中的一个对重建晶圆图进行分类，其中特征提取器是第二卷积神经网络，第二卷积神经网络通过训练分类器来训练，以基于该组训练的真实数据晶圆图来预测多个标签。
系统可以被配置为基于重建晶圆图向半导体制备工艺的批次(run-to-run)控制器提供反馈。
根据本发明的一个实施例，一种用于重建半导体晶圆的晶圆图的方法，包括：由处理器接收晶圆的稀疏采样位置处的晶圆的测试数据，基于探测掩模选择稀疏采样位置；和由处理器通过利用Zernike多项式对在晶圆的稀疏采样位置处的测试数据执行压缩感测来计算重建晶圆图。
探测掩模的稀疏采样位置可以随机选择。
探测掩模的稀疏采样位置可以通过以下方式生成：接收一组训练的真实数据晶圆图；基于一组初始稀疏采样位置设置探测掩模；基于探测掩模从该组训练的真实数据晶圆图中选择样本；在多代上迭代地应用遗传算法以计算定制的探测掩模：基于从稀疏采样位置获取的测试数据使用压缩感测来计算重建晶圆图；根据该组训练的真实数据晶圆图对重建晶圆图进行评分；根据得分更新探测掩模的稀疏采样位置；和当满足阈值误差率时或当多代达到代数限制时，从遗传算法返回更新的探测掩模的稀疏采样位置。
该方法还可以包括将通过压缩感测重建的重建晶圆图提供给第一卷积神经网络，该第一卷积神经网络被配置为更新重建晶圆图。
第一卷积神经网络可以通过以下方式训练：接收一组训练的真实数据晶圆图；基于探测掩模从该组训练的真实数据晶圆图中选择样本；根据从该组训练的真实数据晶圆图中选择的样本计算训练的重建晶圆图；和应用反向传播来训练第一卷积神经网络，以从训练的重建晶圆图计算该组训练的真实数据晶圆图。
该方法还可以包括使用分类器利用多个标签中的一个对所述重建晶圆图进行分类，以及其中，使用以下方式训练分类器：一组训练的真实数据晶圆图；和该组训练的真实数据晶圆图的多个标签，通过将异常检测技术应用于该组训练的真实数据晶圆图来计算多个标签以识别一类或多类晶圆，晶圆的类别包括异常晶圆和非异常晶圆。
异常检测技术可以包括主成分分析或双重聚类中的至少一种。
该方法还可以包括将对应于所述重建晶圆图的多个Zernike多项式系数提供给所述分类器，以及其中通过以下方法训练分类器：基于探测掩模从该组训练的真实数据晶圆图中选择样本；根据从该组训练的真实数据晶圆图中选择的样本计算训练的重建晶圆图；和训练分类器以基于来自训练的重建晶圆图的多个训练的Zernike多项式系数来预测多个标签。
该方法还可以包括：将重建晶圆图提供给特征提取器以计算特征图；和将特征图提供给第二训练分类器，以利用多个标签中的一个对重建晶圆图进行分类，其中特征提取器可以是第二卷积神经网络，第二卷积神经网络通过训练分类器来训练，以基于该组训练的真实数据晶圆图来预测多个标签。
该方法还可以包括基于重建晶圆图控制半导体制备工艺的批次控制器。
附图说明
附图与说明书一起示出了本发明的示例性实施例，并且与说明书一起用于解释本发明的原理。
图1A是示出比较半导体工艺控制流程的示意框图。
图1B是定性地描绘在各种工艺控制方案下随着额外的工艺的过程运行的半导体制造工艺的工艺漂移的幅度的图。
图1C是示出根据本发明的一些实施例的使用虚拟计量的半导体工艺控制流程的示意框图。
图2描绘了前21个Zernike多项式，其按径向角度垂直排序并且按方位角度水平排序。
图3是示出根据本发明的一个实施例的从一组49个晶圆样本重建晶圆图的示意图。
图4是示出根据本发明的一个实施例的用于从获取自测试晶圆组的样本生成完整晶圆图的方法的流程图。
图5A是示出根据本发明的一个实施例的用于使用定制的或优化的探测掩模从获取自测试晶圆组的样本生成完整晶圆图的方法的流程图。
图5B是示出根据本发明的一个实施例的用于基于一组训练晶圆计算用于一批的晶圆的定制的或优化的探测掩模的方法的流程图。
图5C将晶圆的真实数据(ground truth)晶圆图与根据本发明的一个实施例的基于晶圆的随机采样的晶圆重建和基于由定制的或优化的探测掩模引导的晶圆采样的晶圆重建进行比较。
图5D包括将晶圆的真实数据晶圆图与根据本发明的一个实施例的基于晶圆的随机采样的晶圆重建和基于由定制的或优化的探测掩模引导的晶圆采样的晶圆重建进行比较的图。
图6是示出根据本发明的一个实施例的用于从获取自测试晶圆组的样本生成重建晶圆图并且使用训练的卷积神经网络进一步改进重建晶圆图的方法的流程图。
图7是示出根据本发明的一个实施例的用于使用定制的或优化的探测掩模从获取自测试晶圆组的样本生成重建晶圆图并且使用训练的卷积神经网络进一步改进重建晶圆图的方法的流程图。
图8是描绘根根据本发明一个实施例的用于训练特征提取器的方法的流程图，该特征提取器用于产生晶圆的足迹(footprints)或签名。
图9描绘了根据本发明的一个实施例的异常检测的示例。
图10A描绘了根据本发明的一个实施例的对重建晶圆图的统计分析的示例。
图10B描绘了根据本发明的一个实施例的按照图8中描述的系统对提取的晶圆图足迹的分析的示例。
图11是被配置为实现本发明的实施例的各方面的计算机系统的框图。
具体实施方式
在以下详细描述中，通过图示的方式仅示出和描述了本发明的某些示例性实施例。如本领域技术人员将认识到的，本发明可以以许多不同的形式实施，并且不应该被解释为限于这里阐述的实施例。贯穿说明书，相似的附图标记表示相似的元件。
本发明的实施例的各方面涉及通过仅采样晶圆的裸芯的子集来生成晶圆上的所有裸芯的预测分类的完整晶圆图。通过仅对裸芯的子集进行采样，减少了测试晶圆的各个裸芯所花费的时间，从而缩短了用于生成晶圆图的周转时间(TAT)，允许更早地检测半导体制备工艺中的问题和调整解决这些问题的半导体制造设备。这进而减少了由半导体制备工艺生产的晶圆中的非功能集成电路的比例并提高了产量，从而减少了浪费并提高了效率。
图1A示出了比较系统，其中半导体晶圆10经历半导体制造工艺20，在此期间可以通过故障检测和分类系统30检测故障，并且其中晶圆可以经历测量和分析(计量)40以确定晶圆的各种特征。所得到的测量结果可用于重新配置工艺(批次控制50)以调整工艺漂移(例如，所制造的半导体器件的属性随时间的变化，例如，从晶圆到晶圆)。
图1B是定性地描绘在各种工艺控制方案下随着额外的工艺的过程运行半导体制造工艺的工艺漂移的幅度的图。图1B示出，在不受控制的情况下，随着工艺运行次数的增加，工艺可能偏离设计状态，从而也降低了产量，因为工艺漂移会导致裸芯上的集成电路被不正确地制备。另一方面，在标准的批次控制下，如图1A所示，可以周期性地调整该工艺以使工艺返回到其设计状态。
图1C示出了半导体制造系统，其中虚拟计量也用于提供更严格的批次控制。虚拟计量是指使用工艺数据(来自故障检测和分类系统)或部分计量数据(例如，来自工艺的各个步骤，诸如工艺的“步骤-N”)对计量变量(可测量的或不可测量的)的预测。由于虚拟计量能够具有比传统的计量技术更短的周转时间，因此可以更频繁地向批次控制系统提供反馈，从而减少工艺变化的量，如在图1B中标记为“虚拟计量引导控制”的线所示。
因此，本发明的实施例的各方面涉及用于生成虚拟计量数据的系统和方法。本发明的实施例的方面包括：仅使用从晶圆的所选择的裸芯收集的稀疏样本生成晶圆的所有裸芯的特征的完整重建晶圆图(例如，通过使用晶圆探测器收集以测试晶圆的裸芯的稀疏采样)；计算一组将用于晶圆组(例如，预期具有相关特征的一组晶圆)的所有晶圆的采样点(探测掩模)；并识别多个工艺步骤中的隐藏变量，以便能够更早以及更可靠地检测工艺漂移或其他问题。从稀疏样本产生完整晶圆图可以在本文中称为晶圆图的“重建”，并且隐藏变量的识别和计算可以被称为“索引”晶圆并计算晶圆的“特征图”。根据本发明实施例的实现技术提高了对半导体制造工艺的控制的质量，从而提高了产量。
压缩感测是一种信号处理技术，其用于通过寻找欠定线性系统的解决方案来有效地重建信号。在某些情况下，压缩感测允许从低于(或小于)奈奎斯特(Nyquist)速率获得的样本精确重建信号。压缩感测的一般工艺涉及识别其中信号被稀疏的变换域，并用L0或L1范数作为正则项来解决稀疏回归问题。压缩感测技术的具体示例包括使用原-对偶内点法(Primal-Dual interior point method)的“基追踪”方法、“匹配追踪”(参见例如J.Troppand A.C.Gilbert,“Signal recovery from partial information via orthogonalmatching pursuit,”IEEE Trans.Inform.Theory,vol.53,no.12,pp.4655-4666,2007.)和凸优化，也称为LASSO(参见例如R.Tibshirani,“Regression shrinkage and selectionvia the lasso,”J.Roy.Stat.Soc.Ser.B,vol.58,no.1,pp.267-288,1996.)。另外，通常参见J.Romberg,“Compressed Sensing:A Tutorial,”IEEE Statistical SignalProcessing Workshop,(2007)和Candès,Emmanuel J.,and Michael B.Wakin.“Anintroduction to compressive sampling.”IEEE signal processing magazine 25.2(2008):21-30。
半导体晶圆内的可变性通常呈现径向形状。这可能是由于在处理期间为了增加工艺均匀性而旋转晶圆造成的。在化学气相沉积(CVD)中，物质耗尽，温度不均匀性受到晶圆边界条件的影响(参见例如J.Sali,“Hot-wire CVD growth simulation for thicknessuniformity,”Proc.Int.Conf.Cat-CVD Process,2001.)在物理气相沉积(PVD)和蚀刻步骤中，再沉积效应和射频电场的分布也可以引起径向形状的可变性(T.W.Kim,“Investigation of etch rate uniformity of 60MHz plasma etching equipment,”JJAP,2001&J.Electrochem.2003.)此外，晶圆的温度通常在其中心处更高(参见，例如，Q.Zhang,“One step forward from run-to-run critical dimension control:Across-wafer level critical dimension control through lithography and etch process,”J.Process Control,2008.)。具有径向形状特征的其他可变性源包括光刻胶涂层和晶圆变形。(其他非径向形状的可变性也可能由诸如随机掺杂剂波动、线边缘粗糙度等因素引起。)
Zernike多项式使用一组径向基为圆域上的空间变化函数提供基。图2描绘了前21个Zernike多项式，其按径向角度垂直排序并且按方位角度水平排序。Zernike多项式的偶数模式由下式给出：
奇数模式由下式给出：
其中，当n-m为偶数时：
并且，当n-m为奇数时，zero(0)。
因此，在半导体晶圆的晶圆图的背景下，Zernike多项式是用于压缩感测的合适的基，并且是比诸如离散余弦变换的其他潜在基更合适的基。鉴于从晶圆获取的样本通常会显示大的噪声分量和一些不规则的图案，可以应用正则化和验证(例如，交叉验证和超参数的网格搜索)来找到正确的解决方案：
其中G是指要被求解的转移域(Zernike域)系数以及B是指观察(样本)，以及其中k＜＜nm(表明这是一个欠定问题)。
为了解决压缩感测的欠定系统，可以应用使用正则化的欠定线性编程技术，诸如LASSO：
和诸如匹配追踪：
其中λ是一个正则化术语。
单独地，深度神经网络(DNN)广泛用于图像分类(例如，识别图像是否是热狗)。另外，卷积神经网络(CNN)可用于对图像的不同部分进行分类(例如，街道的图像的哪些部分对应于路面、人行道、树木、车辆和行人)。深度卷积神经网络(DCNN)也可以用于图像的特征提取器(例如，在一个或多个最终分类层(或“分类器”)之前将神经网络层的输出作为一组“特征”)。
因此，本发明的实施例的各方面涉及获取晶圆的所选择的位置的稀疏样本并且组合压缩感测方法(例如，使用Zernike多项式)和深度卷积神经网络(DCNN)来从稀疏样本重建丢失的空间信息(例如，完整晶圆图)并从重建的空间信息中提取晶圆图的“足迹”或“特征”。
图3是示出根据本发明的一个实施例的从晶圆的一组样本重建晶圆图的示意图。如图3所示，在49个位置处对晶圆10进行采样以生成网格300。Zernike多项式基200用于重建极坐标310中的晶圆图，其可以被转换为笛卡尔坐标320中的晶圆图。然后可以分析所得到的晶圆图，如直方图330所示。为了比较，由49个探测器采样的直接值也被显示在直方图340中。如图3所示，来自通过压缩感测重建晶圆图的直方图330提供了比单独稀疏样本的直方图340更精确的晶圆上的值的实际分布的表示。
表1显示了各种网格尺寸样本的重新提取的统计值。随着网格尺寸的增加，方差和偏度减小，表明样本分布和统计分析的有效性得到改善。因此，增加的采样网格的密度(或降低的稀疏度)可以改善采样数据的质量，同时权衡更密集的数据通常会增加采集数据的时间和/或成本(由于样本数量较多)。
表格1
图4是示出根据本发明的一个实施例的用于从获取自测试晶圆组的样本生成完整晶圆图的方法的流程图。如图4所示，待分析的晶圆(例如，从半导体制造工艺的一些步骤中或在半导体制造工艺完成之后取回的晶圆)被供应到晶圆探测器410，晶圆探测器410仅测试晶圆100的所有裸芯的子集，其中基于探测掩模选择被测试的特定裸芯。在本发明的一些实施例中，探测掩模是晶圆上随机选择的一组位置。在一些实施例中，相同的探测掩模用于一批晶圆中的所有晶圆。晶圆探测器410将空间稀疏测试数据(例如，由探测掩模识别的每个位置的测试数据)，称为“样本”420，输出到完整晶圆重建模块的压缩感测模块430，其使用基于Zernike多项式的压缩感测技术生成重建晶圆图440，如上所述。在本发明的一些实施例中，探测掩模识别晶圆的所有裸芯的5％至10％。
图5A是示出根据本发明的一个实施例的用于使用定制的或优化的探测掩模从获取自测试晶圆组的样本生成完整晶圆图的方法的流程图。图5A中示出的方法基本类似于图4的方法，除了晶圆探测器410使用定制的或优化的探测掩模590之外。在本发明的一些实施例中，定制的或优化的探测掩模590由探测掩模生成器500从一组训练晶圆150自动计算。
本发明的实施例的一些方面涉及在对一批晶圆(晶圆组)的测量下通过自动确定被测晶圆上的采样(或探测)位置来改善样本的质量。图5B是示出根据本发明的一个实施例的用于基于一组训练晶圆计算用于一批晶圆的定制的或优化的探测掩模的方法的流程图。
如图5B所示，在操作510中，探测掩模生成器500从完整晶圆组100接收一组训练晶圆150的一组真实数据晶圆图。为了生成完整晶圆图，每个晶圆的每个裸芯被完全测试以生成针对训练集的每个晶圆的完整(“真实数据”)晶圆图。可以选择该组训练晶圆以代表完整晶圆组(例如，完整晶圆组的随机选择的子集)。在操作520中，将探测掩模初始化为例如随机选择的一组位置(如上所述，在本发明的一些实施例中，位置可对应于晶圆上的所有裸芯的5％至10％，其中样本的特定数量或百分比取决于待测试的特定特征)，并且在操作530中，执行压缩感测以从样本生成压缩感测生成的晶圆图(例如，使用凸优化或LASSO)。在操作540中，当将CS(compressed sensing，压缩感测)生成的晶圆图与真实数据晶圆图进行比较时，通过对它们的L1和L2范数求和来评估(“评分”)这些CS生成的晶圆图。在操作550中将得分与CS生成的晶圆图组合以生成遗传算法(GA)的初始数据，以识别该组晶圆的一组样本位置(例如，一组最佳采样位置)。
在一个实施例中，遗传算法560基于先前采样位置的得分迭代地生成新一代采样位置。更详细地，在操作562中，将计算的得分与得分阈值进行比较。如果满足得分阈值(例如，误差足够低或者重建与真实数据之间的一致性百分比足够高)，则遗传算法结束并输出当前探测掩模590。如果不满足得分阈值，则递增代计数器并且通过根据遗传算法更新采样位置来继续该工艺(例如，基于扰乱当前掩模的一些位置来生成多个潜在掩模以生成一组新的掩模)。在新一代掩模的采样位置处的数据值用于执行操作566中的压缩感测以生成新的晶圆图，在操作568中相对真实数据晶圆图对该新的晶圆图进行评分。将新一代掩模的得分与各种质量标准进行比较，并且如果不满足条件，则该工艺返回到操作564以基于前一代生成另一代采样位置。该工艺继续进行直到满足评估标准或直到达到最大的代数，此时最终代的样本位置被输出作为探测掩模(或“优化的”探测掩模)590。
下面的等式1表示用于最小化训练集xB和交叉验证集yB上的误差(L1和L2范数)的最小二乘最小化函数。该技术对应于LASSO在该域的应用。
交叉验证集yB用于验证所选择的采样位置是否合理并且给出好的结果并确保晶圆当中的主要可变性源是相同或相似的。特别地，当样本相对冗余时(例如，>最小要求的10％)，样本可以被分成子组，其中一个子组可以用于每次训练模型，而另一个子组可以用于测试训练模型的准确性。在一些实施例中，对于多个循环重复该测试验证以选择最佳模型。优化的模型可用于预测同一批次的晶圆图。
根据本发明的一些实施例，该定制的或优化的探测掩模590可以用于预期具有基本相似特征的一组晶圆(例如，从相同的圆柱形锭切割并在相同的制备线上运行的晶圆)。因此，在本发明的一些实施例中，新的探测掩模是为每个晶圆组(例如，为晶圆的每个批次)计算的。
图5C将晶圆的真实数据晶圆图515与根据本发明的一个实施例的基于10％的晶圆的随机采样的晶圆重建和基于由定制的或优化的探测掩模590引导的10％的晶圆的采样的晶圆重建进行比较。如图5C所示，基于定制的或优化的探测掩模590的晶圆重建595，与基于随机采样570的晶圆重建575相比，在外观上与真实数据晶圆图515定性地更相似。
图5D包括将晶圆的真实数据晶圆图与根据本发明的一个实施例的基于晶圆的随机采样的晶圆重建和基于由定制的或优化的探测掩模引导的晶圆的采样的晶圆重建进行比较的图。图5D(a)示出了根据本发明的一个实施例的，随着按照生成定制的或优化的探测掩模的技术(诸如图5B所示的技术)所生成的定制的或优化的探测掩模的第一代到第一百代，使用定制的或优化的探测掩模590的晶圆重建和使用真实数据晶圆掩模之间的误差减少。如图5D(a)所示，误差随着图5B中所示的技术生成选择更相关的样本(例如，传达关于总体晶圆图的更多信息的样本)的探测掩模而降低，其中使用32个CPU线程和1,380秒的周转时间(例如，计算100代探测掩模经过的时间)来执行训练。图5D(b)、图5D(c)和图5D(d)是描绘与随机探测掩模570相比晶圆重建的统计特征的定量改进的图。分别如图5D(b)和图5D(c)所示，基于使用定制的或优化的探测掩模590获取的样本的晶圆重建和真实数据晶圆图515之间的平均值差异和方差差异小于真实数据晶圆图515和基于使用随机探测掩模570获取的样本的晶圆重建之间的平均值差异和方差差异。此外，如图5D(d)所示，从基于定制的或优化的探测掩模的晶圆重建计算的偏度值比基于使用随机探测掩模获取的样本重建晶圆图的偏度更接近真实数据晶圆图的偏度。这样，图5D示出了当使用定制的或优化的探测掩模时压缩感测晶圆重建的改进。
图6是示出根据本发明的一个实施例的用于从获取自测试晶圆组的样本生成重建晶圆图并且使用训练的卷积神经网络进一步改进该重建晶圆图的方法的流程图。如图6所示，在本发明的一些实施例中，卷积神经网络(例如，深度卷积神经网络)由完整晶圆重建模块训练，以改善重建晶圆图的质量。更详细地，晶圆探测器410完全分析训练晶圆组150(例如，来自完整晶圆组的代表性样本)以生成多个真实数据晶圆图。另外，通过采样器610从真实数据晶圆图中的各个位置获取样本(例如，使用随机的探测掩模或使用定制的探测掩模，如上面参考图5A、5B、5C和5D所描述的)，并且将压缩感测430应用于样本以生成重建晶圆图。重建晶圆图和真实数据图被提供作为用于训练620卷积神经网络的训练数据，以从重建晶圆图计算真实数据晶圆图。卷积神经网络的训练可以使用例如反向传播来进行。在一些情况下，使用一组测试晶圆来验证训练工艺已经生成了有用的模型(例如，检测模型的过度拟合)。
然后，完整晶圆重建模块可以使用训练的模型或训练的卷积神经网络来执行推断630。换句话说，训练的神经网络被用于完整晶圆组中的剩余晶圆上，以生成比仅仅从压缩感测重建的晶圆图更精确的重建晶圆图。在操作430中，应用压缩感测以从获取自晶圆的各种裸芯的稀疏样本420生成压缩感测重建晶圆图。在操作630中，压缩感测重建晶圆图将作为输入提供给训练的模型(例如，训练的卷积神经网络)以生成(更新的)重建晶圆图640。
这样，本发明的一些实施例涉及使用深度卷积神经网络来改善压缩感测重建晶圆图的输出(例如，以生成更接近真实数据晶圆图的重建晶圆图)。
图7是示出根据本发明的一个实施例的用于使用定制的或优化的探测掩模从获取自测试晶圆组的样本生成重建晶圆图并且使用训练的卷积神经网络进一步改进该重建晶圆图的方法的流程图。如图7所示，在本发明的一些实施例中，结合了上面关于图5A、5B、5C、5D和图6描述的技术。更详细地，可以以与关于图5A、5B、5C和5D描述的方式类似的方式计算定制的或优化的探测掩模590。然后，可以使用所得到的定制的或优化的探测掩模590来生成用于训练620卷积神经网络的输入训练数据。相同的定制的或优化的探测掩模也用于从完整晶圆组中选择稀疏样本，并且压缩感测重建晶圆图被提供给训练的卷积神经网络以生成输出的重建晶圆图740。
这样，本发明的实施例的各方面涉及基于来自晶圆的稀疏样本生成完整晶圆的重建晶圆图的系统和方法，从而减少用于生成完整晶圆图的周转时间，并且从而缩短用于控制半导体制备工艺的反馈回路或控制回路。这进而减少了浪费并提高了产量，因为比传统系统更快地检测到诸如工艺漂移的问题。
本发明实施例的某些方面还涉及产生晶圆的“足迹”或“签名”，其中这些足迹或签名可用于对晶圆进行分类以供稍后处理，例如检测“坏”晶圆、“好”晶圆或表现出异常特征的晶圆(例如，由于半导体制造工艺中的故障步骤而缺少层)。特别地，可以使用训练的特征提取器来计算这些足迹或签名，并且可以将由特征提取器计算的特征提供给训练的分类器以对晶圆进行分类。
图8是描绘根根据本发明一个实施例的用于训练特征提取器的方法的流程图，该特征提取器用于使用根据本发明实施例的虚拟计量系统的分类器训练模块产生晶圆的足迹或签名。在本发明的一些实施例中，该特征提取器是无监督学习模型，诸如卷积自动编码器(CAE)，其被配置为将晶圆图作为输入并计算晶圆图作为输出。如图8所示，训练晶圆组150用于训练该特征提取器和分类器，其中晶圆探测器410测试训练晶圆组150的所有裸芯以产生真实数据晶圆图515，其中真实数据晶圆图515包括用于训练晶圆组150的每个晶圆的每个裸芯的测试数据。在操作810和820中，执行晶圆图的初始预处理。具体地，在操作810中，移除异常值晶圆(例如，基于晶圆中的数据的值和数据中的图案，诸如通过移除最大值和最小值或使用晶圆的Z得分来移除异常值晶圆)，以及在操作820中，应用去噪滤波器(例如，使用高斯内核模糊数据)。在本发明的一些实施例中，如果输入晶圆图是稀疏的(例如，真实数据晶圆图515中的一个或多个缺少许多样本)，则在操作830中使用正交基(例如，Zernike多项式)的压缩感测被应用到预处理数据以生成完整晶圆图。然后，异常晶圆检测模块使用例如主成分分析(PCA)或双聚集方法来为预处理的完整晶圆图生成标签，以利用多个不同标签中的一个(例如，“异常”标签和“非异常”标签)来自动标记晶圆。
图9描绘了根据本发明的一个实施例的异常检测的示例。图9A描绘了一些样本预处理(例如，去噪)晶圆图。图9A左侧所示的四个晶圆图反映了大多数晶圆中发现的各种晶圆图，而图9右侧所示的四个异常晶圆图描绘了各种类型的有缺陷的晶圆(图9A特别地示出了150个晶圆的特定实验组中的晶圆#48、#49、#50和#121)。
在图9A中是明显的大多数晶圆和异常晶圆之间的定性差异可以通过主成分分析(PCA)来量化。在9B所示的示例中，应用PCA已经识别出两个主要成分，标记为PC1和PC2，其中大多数晶圆聚集在PC1得分附近，范围为约-0.26至约-0.17，以及PC2得分为约-0.05至约+0.05。相反，图9A中所示的四个异常晶圆与大多数晶圆分开。例如，晶圆#48具有约为(-0.25,0.1)的PC1，PC2得分、晶圆#49是在大约(0.255,0.19)、晶圆#50是在大约(-0.38,0.6)，以及晶圆#121是在大约(-0.24，-0.8)。
而图9A示出了异常晶圆和大多数晶圆之间的一些分离(一些晶圆，诸如晶圆#48、#49和#121)稍微靠近大多数晶圆。因此，进一步使用阈值模糊数据可以揭示异常晶圆和大多数晶圆之间的进一步分离。例如，图9C示出了基于对数据应用阈值的“明亮PC1”和“明亮PC2”得分(例如，用黑色像素替换比特定阈值水平更暗的像素，并且将比阈值更亮的所有像素的值调整为数据格式的动态范围)。在图9C中，晶圆#48、#49和#50进一步与大多数晶圆分离，从而提高了它们被确定为异常值的置信度。类似地，图9D示出了基于对数据应用阈值的“暗PC1”和“暗PC2”得分(例如，用白色替换比阈值更亮的像素并且将比阈值更暗的所有像素的值调整到数据格式的动态范围)。在图9D中，晶圆#121进一步与大多数晶圆分离，从而改善了可以确定为异常值的置信度。
因此，本发明的实施例的一些方面涉及将主成分分析应用于多组预处理的完整晶圆图以自动生成标签，以进一步训练卷积神经网络用于自动分类晶圆。
回到图8，在操作850中，分类器训练模块基于预处理的数据组和由异常晶圆检测模块生成的标签来训练卷积神经网络，其中一个(或多个)卷积层的输出对应于提供给分类器网络以分配特定标签的高级别功能。卷积神经网络可以是例如深度卷积神经网络，诸如卷积自动编码器。在一些实施例中，卷积神经网络的一个或多个层实现诸如Gabor滤波器的滤波器。另外，在操作860中可以对预处理的完整晶圆图执行压缩感测，以生成附加特征(例如，Zernike多项式的系数)。
在本发明的一些实施例中，训练两个单独的分类器854和874-一个采用来自卷积神经网络的特征图作为输入，并且另一个采用压缩感测重建晶圆图(例如，Zernike多项式的系数)作为输入。在本发明的一些实施例中，训练单个分类器，其将来自压缩感测分析的CNN特征图和Zernike多项式的系数作为输入。由训练的神经网络的卷积部分852和/或压缩感测860计算的值在本文中将被称为晶圆(或其“特征图”)853和873的“足迹”或“签名”，其中将特征图提供给分类器网络将基于其特征图生成输入晶圆的分类(例如，关于晶圆是否异常的分类)。
图10A和10B呈现了一组43个晶圆的示例，其中该组的前20个晶圆是异常的，并且除了晶圆#32之外的其余23个晶圆具有更好(例如，更典型)的空间均匀性。
图10A描绘了来自该组43个示例性晶圆的真实数据数据的统计分析的示例。图10A中的图表描绘了对晶圆的裸芯的统计分析，包括计算晶圆的平均值，平均值的标准偏差和晶圆的偏度。如图10A所示，对于晶圆#21至#43(晶圆#32除外)，标准偏差和偏度值较小，这与该示例组的已知特征(即，晶圆1至20和32是异常的(例如，有缺陷的))相对应。另外，图10A描绘了每个晶圆的值的直方图，其中晶圆#1至#20示出比晶圆#21至#43更宽的值分布。
这样，根据本发明的实施例通过压缩感测重建的重建晶圆图提供了用于精确分析晶圆图的统计特征的数据，而不需要测试晶圆上的每个裸芯。
图10B描绘了根据本发明的一个实施例的根据图8中描述的系统对提取的晶圆图足迹的分析的示例。在图10B所示的情况下，压缩感测(监督学习)基于提取的特征(例如，Zernike多项式的系数)比卷积自动编码器(无监督学习)特征实现更好的聚类结果。这通过以下对比可以看出来：自动编码器将晶圆21-24、26、27、30、33、36和39标记为异常(值为1，如图10B所示)并且未将晶圆#32标记为异常(相反，用值2标记，如图10B所示)，而压缩感测特征正确地将晶圆21-31和晶圆33-43标记为非异常(值为2)，并将晶圆1-20和32标记为异常(值为1或0)。
这样，本发明的实施例的各方面涉及基于从由晶圆的裸芯的稀疏样本重建的完整晶圆图生成的特征图或足迹，自动地将晶圆标记为异常或非异常(例如，正常)。因此，本发明的实施例允许监视由半导体制造工艺生产的晶圆上的集成电路的质量，其具有比执行晶圆上的每个裸芯的完整测试更短的周转时间。该更短的周转时间允许更快地检测工艺漂移，允许调整半导体制造设备以更快地补偿该工艺漂移，从而减小工艺漂移的幅度。换句话说，本发明的实施例的各方面使得能够实现更短的控制回路(例如，更快的反馈)，从而提高总产量，至少因为更快地检测和纠正问题而实现更少的有缺陷的晶圆的制造。
本发明实施例的各个方面，包括故障检测、计量、虚拟计量(例如，完整晶圆重建模块、探测掩模生成器、分类器训练模块和分类模块)，以及系统的批次控制可以在一个或多个计算机系统或控制器中实现。例如，从晶圆的裸芯的稀疏样本计算重建晶圆图、计算定制的或优化的探测掩模、训练和推断(前向传播使用)卷积神经网络以改善重建晶圆图、基于压缩感测输入和卷积神经网络的分类器的训练和推断可以全部使用一个或多个计算机系统或控制器来执行。可以一起使用一个或多个计算设备(例如，跨通过网络连接的多个计算机和/或单个计算机的多个处理器分布计算)。为方便起见，术语“计算机系统”将用于指代被配置为执行本文描述的各种操作的一个或多个计算设备或计算机。
图11是被配置为实现本发明的实施例的各方面的计算机系统的框图。如图11所示，计算机系统1100可以包括处理器1110和存储器1120，存储器1120存储配置或使处理器执行特定方法的指令。存储在存储器中的指令使处理器执行特定目的任务。在一些情况下，一个或多个特定目的处理器1130可以与处理器1110结合使用。特定目的处理器的示例包括图形处理单元(GPU)或其他矢量处理器(其适用于包括训练神经网络的特定计算任务)。特定目的处理器的其他示例包括现场可编程门阵列(FPGA)和专用集成电路(ASIC)，其可以被配置为执行特定于环境的特定操作。例如，在神经网络被训练之后，配置参数(例如，神经网络内的连接的权重)可以用于配置FPGA以实现神经网络，并且配置的FPGA可以用于基于接收的样本执行对输入数据进行分类的推断功能。FPGA还可以包括被配置为在输入晶圆图上执行各种预处理操作(例如，异常值去除和去噪)的部分。计算机系统还可以包括一个或多个输入/输出控制器1140，诸如网络适配器(例如，用于通过网络与其他计算机通信)、显示适配器(例如，用于向显示面板输出信息)、外围适配器(例如，用于连接到例如用户输入设备的通用串行总线或USB适配器)等。
虽然已经结合某些示例性实施例描述了本发明，但是应该理解，本发明不限于所公开的实施例，但是，相反地，旨在覆盖包括在所附的权利要求的精神和范围中的各种修改和等同布置，及其等同物。

Claims (20)

1.一种用于重建半导体晶圆的晶圆图的系统，包括：
处理器；和
存储器，其具有被存储在其上的指令，当由处理器执行所述指令时使得处理器：
接收在晶圆的稀疏采样位置处的晶圆的测试数据，基于探测掩模选择稀疏采样位置；和
通过利用Zernike多项式对在晶圆的稀疏采样位置处的测试数据执行压缩感测来计算重建晶圆图。
2.如权利要求1所述的系统，其中所述探测掩模的稀疏采样位置是随机选择的。
3.如权利要求1所述的系统，其中所述探测掩模的稀疏采样位置通过以下方式生成：
接收一组训练的真实数据晶圆图；
基于一组初始稀疏采样位置设置探测掩模；
基于探测掩模从该组训练的真实数据晶圆图中选择样本；
在多代上迭代地应用遗传算法以计算定制的探测掩模：
基于从稀疏采样位置获取的测试数据使用压缩感测来计算重建晶圆图；
相对于该组训练的真实数据晶圆图对重建晶圆图进行评分；
根据得分更新探测掩模的稀疏采样位置；和
当满足阈值误差率时或当多代达到代数限制时，从遗传算法返回探测掩模的更新的稀疏采样位置。
4.如权利要求1所述的系统，其中所述存储器还存储指令，所述指令在由所述处理器执行时使所述处理器将通过压缩感测重建的重建晶圆图提供给第一卷积神经网络，所述第一卷积神经网络被配置为更新所述重建晶圆图。
5.如权利要求4所述的系统，其中所述第一卷积神经网络通过以下方式被训练：
接收一组训练的真实数据晶圆图；
基于探测掩模从该组训练的真实数据晶圆图中选择样本；
根据从该组训练的真实数据晶圆图中选择的样本计算训练的重建晶圆图；和
应用反向传播来训练第一卷积神经网络，以从训练的重建晶圆图计算该组训练的真实数据晶圆图。
6.如权利要求1所述的系统，其中所述存储器还存储指令，所述指令在由所述处理器执行时使所述处理器使用分类器利用多个标签中的一个对所述重建晶圆图进行分类，以及
其中，使用以下方式训练分类器：
一组训练的真实数据晶圆图；和
该组训练的真实数据晶圆图的多个标签，通过将异常检测技术应用于该组训练的真实数据晶圆图来计算多个标签以识别一类或多类晶圆，晶圆的类别包括异常晶圆和非异常晶圆。
7.如权利要求6所述的系统，其中所述异常检测技术包括主成分分析或双重聚类中的至少一种。
8.如权利要求6所述的系统，其中所述存储器还存储指令，所述指令在由所述处理器执行时使所述处理器将对应于所述重建晶圆图的多个Zernike多项式系数提供给所述分类器，以及
其中通过以下方式训练所述分类器：
基于探测掩模从该组训练的真实数据晶圆图中选择样本；
根据从该组训练的真实数据晶圆图中选择的样本计算训练的重建晶圆图；和
训练分类器以基于来自训练的重建晶圆图的多个训练的Zernike多项式系数来预测多个标签。
9.如权利要求6所述的系统，其中所述存储器还存储指令，所述指令在由所述处理器执行时使所述处理器：
将重建晶圆图提供给特征提取器以计算特征图；和
将特征图提供给第二训练分类器，以利用多个标签中的一个对重建晶圆图进行分类，
其中特征提取器是第二卷积神经网络，所述第二卷积神经网络通过训练分类器来训练，以基于该组训练的真实数据晶圆图来预测多个标签。
10.如权利要求1所述的系统，其中，所述系统被配置为基于所述重建晶圆图向半导体制备工艺的批次控制器提供反馈。
11.一种用于重建半导体晶圆的晶圆图的方法，包括：
由处理器接收晶圆的稀疏采样位置处的晶圆的测试数据，基于探测掩模选择稀疏采样位置；和
由处理器通过利用Zernike多项式对在晶圆的稀疏采样位置处的测试数据执行压缩感测来计算重建晶圆图。
12.如权利要求11所述的方法，其中所述探测掩模的稀疏采样位置是随机选择的。
13.如权利要求11所述的方法，其中所述探测掩模的稀疏采样位置通过以下方式生成：
接收一组训练的真实数据晶圆图；
基于一组初始稀疏采样位置设置探测掩模；
基于探测掩模从该组训练的真实数据晶圆图中选择样本；
在多代上迭代地应用遗传算法以计算定制的探测掩模：
基于从稀疏采样位置获取的测试数据使用压缩感测来计算重建晶圆图；
根据该组训练的真实数据晶圆图对重建晶圆图进行评分；
根据得分更新探测掩模的稀疏采样位置；和
当满足阈值误差率时或当多代达到代数限制时，从遗传算法返回探测掩模的更新的稀疏采样位置。
14.如权利要求11所述的方法，还包括将通过压缩感测重建的重建晶圆图提供给第一卷积神经网络，所述第一卷积神经网络被配置为更新所述重建晶圆图。
15.根据权利要求14所述的方法，其中所述第一卷积神经网络通过以下方式训练：
接收一组训练的真实数据晶圆图；
基于探测掩模从该组训练的真实数据晶圆图中选择样本；
根据从该组训练的真实数据晶圆图中选择的样本计算训练的重建晶圆图；和
应用反向传播来训练第一卷积神经网络，以从训练的重建晶圆图计算该组训练的真实数据晶圆图。
16.如权利要求11所述的方法，还包括使用分类器利用多个标签中的一个对所述重建晶圆图进行分类，
其中，使用以下方式训练分类器：
一组训练的真实数据晶圆图；和
该组训练的真实数据晶圆图的多个标签，通过将异常检测技术应用于该组训练的真实数据晶圆图来计算多个标签以识别一类或多类晶圆，晶圆的类别包括异常晶圆和非异常晶圆。
17.如权利要求16所述的方法，其中所述异常检测技术包括主成分分析或双重聚类中的至少一种。
18.如权利要求16所述的方法，还包括将对应于所述重建晶圆图的多个Zernike多项式系数提供给所述分类器，
其中通过以下方式训练分类器：
基于探测掩模从该组训练的真实数据晶圆图中选择样本；
根据从该组训练的真实数据晶圆图中选择的样本计算训练的重建晶圆图；和
训练分类器以基于来自训练的重建晶圆图的多个训练的Zernike多项式系数来预测多个标签。
19.如权利要求16所述的方法，还包括：
将重建晶圆图提供给特征提取器以计算特征图；和
将特征图提供给第二训练分类器，以利用多个标签中的一个对重建晶圆图进行分类，
其中特征提取器是第二卷积神经网络，所述第二卷积神经网络通过训练分类器来训练，以基于该组训练的真实数据晶圆图来预测多个标签。
20.如权利要求11所述的方法，还包括基于所述重建晶圆图控制半导体制备工艺的批次控制器。
CN201811101527.8A 2017-09-26 2018-09-20 用于晶圆图分析的系统和方法 Active CN109612999B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762563625P 2017-09-26 2017-09-26
US62/563,625 2017-09-26
US16/107,942 2018-08-21
US16/107,942 US11282695B2 (en) 2017-09-26 2018-08-21 Systems and methods for wafer map analysis

Publications (2)

Publication Number Publication Date
CN109612999A true CN109612999A (zh) 2019-04-12
CN109612999B CN109612999B (zh) 2022-02-01

Family

ID=65808335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811101527.8A Active CN109612999B (zh) 2017-09-26 2018-09-20 用于晶圆图分析的系统和方法

Country Status (3)

Country Link
US (1) US11282695B2 (zh)
KR (1) KR102170473B1 (zh)
CN (1) CN109612999B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112200219A (zh) * 2020-09-11 2021-01-08 浙江大学 一种超大规模晶圆缺陷数据的特征提取方法
CN112433472A (zh) * 2019-08-26 2021-03-02 长鑫存储技术有限公司 半导体生产控制方法及控制系统

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2549073B (en) * 2016-03-24 2020-02-26 Imagination Tech Ltd Generating sparse sample histograms
US11029359B2 (en) * 2018-03-09 2021-06-08 Pdf Solutions, Inc. Failure detection and classsification using sensor data and/or measurement data
US11790212B2 (en) * 2019-03-18 2023-10-17 Microsoft Technology Licensing, Llc Quantization-aware neural architecture search
JP2020181959A (ja) 2019-04-26 2020-11-05 東京エレクトロン株式会社 学習方法、管理装置および管理プログラム
US11954615B2 (en) 2019-10-16 2024-04-09 International Business Machines Corporation Model management for non-stationary systems
KR20210065285A (ko) * 2019-11-26 2021-06-04 삼성전자주식회사 생성적 적대망들에 기반하여 웨이퍼 맵을 생성하는 프로그램 코드를 저장하는 비일시적 컴퓨터 판독가능 매체 및 컴퓨팅 장치
CN113406464A (zh) * 2020-03-17 2021-09-17 瑞昱半导体股份有限公司 晶圆测试机台及训练人工智能模型以测试晶圆的方法
CN113850749A (zh) * 2020-06-09 2021-12-28 英业达科技有限公司 训练缺陷侦测器的方法
US11868428B2 (en) * 2020-07-21 2024-01-09 Samsung Electronics Co., Ltd. Apparatus and method with compressed neural network computation
US11810284B2 (en) * 2020-08-21 2023-11-07 Kla Corporation Unsupervised learning for repeater-defect detection
US11967060B2 (en) * 2020-08-25 2024-04-23 Kla Corporation Wafer level spatial signature grouping using transfer learning
FI20215699A1 (en) * 2021-06-15 2022-12-16 Elisa Oyj Monitoring and controlling the semiconductor manufacturing process
US20240151637A1 (en) * 2022-11-07 2024-05-09 Halliburton Energy Services, Inc. Determining Ion Concentration Through Downhole Optical Spectroscopy

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160297A (ja) * 1992-11-13 1994-06-07 Takano Co Ltd 表面欠陥検出装置
US20030103189A1 (en) * 2001-09-11 2003-06-05 The Regents Of The University Of California Characterizing aberrations in an imaging lens and applications to visual testing and integrated circuit mask analysis
US20070288185A1 (en) * 2003-12-31 2007-12-13 Richard Burch Method and System for Failure Signal Detention Analysis
CN102393248A (zh) * 2011-10-26 2012-03-28 中国科学院空间科学与应用研究中心 一种时间分辨极弱光多光谱成像系统及方法
CN104155302A (zh) * 2014-07-03 2014-11-19 胜科纳米（苏州）有限公司 检测硅晶体缺陷的方法
CN105004729A (zh) * 2015-06-30 2015-10-28 西安工程大学 一种基于压缩感知的坯布织物疵点检测方法
CN106295521A (zh) * 2016-07-29 2017-01-04 厦门美图之家科技有限公司 一种基于多输出卷积神经网络的性别识别方法、装置及计算设备
CN106485324A (zh) * 2016-10-09 2017-03-08 成都快眼科技有限公司 一种卷积神经网络优化方法
CN106570212A (zh) * 2015-10-13 2017-04-19 三星电子株式会社 基于随机电报信号噪声的电路设计方法和仿真方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156135A (ja) 1999-11-29 2001-06-08 Hitachi Ltd 欠陥画像の分類方法及びその装置並びにそれを用いた半導体デバイスの製造方法
US20070282480A1 (en) 2003-11-10 2007-12-06 Pannese Patrick D Methods and systems for controlling a semiconductor fabrication process
US7236848B2 (en) * 2005-09-12 2007-06-26 Advanced Micro Devices, Inc. Data representation relating to a non-sampled workpiece
JP4825569B2 (ja) 2006-04-12 2011-11-30 株式会社東芝 測定座標設定システム及び測定座標設定方法
KR101808819B1 (ko) 2011-08-16 2017-12-13 삼성전자주식회사 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법
US9546862B2 (en) 2012-10-19 2017-01-17 Kla-Tencor Corporation Systems, methods and metrics for wafer high order shape characterization and wafer classification using wafer dimensional geometry tool
US9518916B1 (en) 2013-10-18 2016-12-13 Kla-Tencor Corporation Compressive sensing for metrology
KR102211093B1 (ko) 2014-02-12 2021-02-03 에이에스엠엘 네델란즈 비.브이. 프로세스 윈도우를 최적화하는 방법
WO2015189026A2 (en) 2014-06-10 2015-12-17 Asml Netherlands B.V. Computational wafer inspection
US9865047B1 (en) 2014-10-28 2018-01-09 Kla-Tencor Corporation Systems and methods for effective pattern wafer surface measurement and analysis using interferometry tool
US9779202B2 (en) 2015-06-22 2017-10-03 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
US10030971B2 (en) 2015-08-04 2018-07-24 GlobalFoundries, Inc. Measurement system and method for measuring in thin films
US10234401B2 (en) * 2016-02-22 2019-03-19 Qoniac Gmbh Method of manufacturing semiconductor devices by using sampling plans
US10346740B2 (en) * 2016-06-01 2019-07-09 Kla-Tencor Corp. Systems and methods incorporating a neural network and a forward physical model for semiconductor applications

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160297A (ja) * 1992-11-13 1994-06-07 Takano Co Ltd 表面欠陥検出装置
US20030103189A1 (en) * 2001-09-11 2003-06-05 The Regents Of The University Of California Characterizing aberrations in an imaging lens and applications to visual testing and integrated circuit mask analysis
US20070288185A1 (en) * 2003-12-31 2007-12-13 Richard Burch Method and System for Failure Signal Detention Analysis
CN102393248A (zh) * 2011-10-26 2012-03-28 中国科学院空间科学与应用研究中心 一种时间分辨极弱光多光谱成像系统及方法
CN104155302A (zh) * 2014-07-03 2014-11-19 胜科纳米（苏州）有限公司 检测硅晶体缺陷的方法
CN105004729A (zh) * 2015-06-30 2015-10-28 西安工程大学 一种基于压缩感知的坯布织物疵点检测方法
CN106570212A (zh) * 2015-10-13 2017-04-19 三星电子株式会社 基于随机电报信号噪声的电路设计方法和仿真方法
CN106295521A (zh) * 2016-07-29 2017-01-04 厦门美图之家科技有限公司 一种基于多输出卷积神经网络的性别识别方法、装置及计算设备
CN106485324A (zh) * 2016-10-09 2017-03-08 成都快眼科技有限公司 一种卷积神经网络优化方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112433472A (zh) * 2019-08-26 2021-03-02 长鑫存储技术有限公司 半导体生产控制方法及控制系统
CN112200219A (zh) * 2020-09-11 2021-01-08 浙江大学 一种超大规模晶圆缺陷数据的特征提取方法
CN112200219B (zh) * 2020-09-11 2022-04-19 浙江大学 一种超大规模晶圆缺陷数据的特征提取方法

Also Published As

Publication number Publication date
US20190096659A1 (en) 2019-03-28
KR20190035511A (ko) 2019-04-03
KR102170473B1 (ko) 2020-10-28
CN109612999B (zh) 2022-02-01
US11282695B2 (en) 2022-03-22

Similar Documents

Publication Publication Date Title
CN109612999A (zh) 用于晶圆图分析的系统和方法
TWI751376B (zh) 識別在一晶圓上偵測到之缺陷中之損害及所關注缺陷
TWI755613B (zh) 基於機器學習之圖案分組方法
JP5624660B2 (ja) 検査レシピ作成システムおよびその方法
TWI684000B (zh) 產生檢查配方的方法及其系統
KR20190128745A (ko) 컨투어 기반 결함 검출
TWI683103B (zh) 於樣品上判定所關注圖案之一或多個特性
JP4090683B2 (ja) パターン評価方法、パターン評価装置およびコンピュータ読み取り可能な記録媒体
IL259969A (en) Feature selection and automated processing window monitoring by detecting anomalies
CN108291878A (zh) 单一图像检测
CN112840205B (zh) 基于设计及噪声的关注区域
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
JP2019512166A (ja) 光学的計測における精度改良
CN108463875A (zh) 使用具有晶片图像数据的设计数据改进半导体晶片检验器的缺陷敏感度
TWI791930B (zh) 用於分類半導體樣本中的缺陷的系統、方法及電腦可讀取媒體
TW201731004A (zh) 減少配準及設計附近所引發之晶粒內檢查之雜訊
TWI798521B (zh) 選擇一或多個設計檔案以供在測試影像與設計對準中使用之系統及電腦實施之方法，以及非暫時性電腦可讀媒體
CN115699279B (zh) 针对含样品内及样品间变异的样品使用无监督学习及适应性数据库产生方法的图像对准设置
TW201514513A (zh) 晶圓的可適性電性測試
US20210097673A1 (en) Root cause analysis for fabrication processes of semiconductor structures
Jiang et al. A Gaussian mixture model clustering ensemble regressor for semiconductor manufacturing final test yield prediction
Shintani et al. Wafer-level variation modeling for multi-site RF IC testing via hierarchical Gaussian process
TW202013186A (zh) 資料處理方法、裝置與系統、以及電腦可讀取記錄媒體
KR20220104776A (ko) 노이즈 특성에 기초한 서브케어 영역의 클러스터링
US20100021040A1 (en) Pattern evaluation apparatus and pattern evaluation method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant