KR102170473B1 - 웨이퍼 맵 분석 시스템 및 방법 - Google Patents

웨이퍼 맵 분석 시스템 및 방법 Download PDF

Info

Publication number
KR102170473B1
KR102170473B1 KR1020180107931A KR20180107931A KR102170473B1 KR 102170473 B1 KR102170473 B1 KR 102170473B1 KR 1020180107931 A KR1020180107931 A KR 1020180107931A KR 20180107931 A KR20180107931 A KR 20180107931A KR 102170473 B1 KR102170473 B1 KR 102170473B1
Authority
KR
South Korea
Prior art keywords
wafer
learning
maps
probing
mask
Prior art date
Application number
KR1020180107931A
Other languages
English (en)
Other versions
KR20190035511A (ko
Inventor
누오 슈
퐌 첸
?p 첸
웨이 퀴
김종철
징 왕
양 루
최우성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20190035511A publication Critical patent/KR20190035511A/ko
Application granted granted Critical
Publication of KR102170473B1 publication Critical patent/KR102170473B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/12—Computing arrangements based on biological models using genetic models
    • G06N3/126—Evolutionary algorithms, e.g. genetic algorithms or genetic programming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

반도체 웨이퍼들의 웨이퍼 맵들을 복원하는 시스템은 프로세서 및, 프로세서에 의해 실행되는 명령어들을 저장하는 메모리를 포함한다. 프로세서는 명령어들을 실행함으로써, 웨이퍼의 희소 샘플링 위치들에 대한 웨이퍼의 테스트 데이터를 수신하고, 웨이퍼의 희소 샘플링 위치들에 대한 테스트 데이터에 대해 제르니케 다항식을 이용한 압축센싱을 수행함으로써 복원 웨이퍼 맵을 계산한다. 희소 샘플링 위치들은 프로빙 마스크에 기초하여 선택된다.

Description

웨이퍼 맵 분석 시스템 및 방법{SYSTEMS AND METHODS FOR WAFER MAP ANALYSIS}
본 개시의 실시예들의 양상들은 반도체소자 제조 분야에서의 결함 검출 및 분석에 관한 것이다.
반도체소자 제조 및 반도체 제조공정 분야에서 많은 개별 집적회로(IC)들이 웨이퍼 기판(일반적으로, 단결정 실리콘)상에 형성된다. 반도체 제조공정의 다양한 단계 수행 시, 집적회로들을 생성하기 위하여 증착, 제거, 패터닝 및 전기적 특성 변경(예: 도핑)을 포함한 다양한 공정단계들이 웨이퍼에 적용된다. 각각의 집적회로는 웨이퍼의 특정 부분에 형성되며, 하나의 집적회로에 대응하는 한 블록의 반도체 재료를 다이라 지칭한다. 많은 웨이퍼들이 동시에 및/또는 함께(예: 병렬식으로 또는 파이프라인 공정식으로) 제조공정을 거칠 수 있다.
웨이퍼 상의 다이들의 집적회로들은 일반적으로 제조공정이 완료된 후에 테스트된다. 웨이퍼 프로버는 웨이퍼 상의 각각의 다이에 대한 기능성 및 성능 테스트를 수행(예: 다이들에 이미 알고 있는 입력파형들(테스트 패턴들)을 인가하여 다이들의 집적회로들에 의해 생성된 출력파형들을 측정)하는데 사용된다. 그런 다음, 다이들은 측정된 성능에 기초하여 분류(또는 비닝(binning))된다. 분류의 예시로는 "양호", "개방회로", "단락회로", 또는 임피던스, 클록속도, 다이의 특정부분들의 부분적인 장애(예: 멀티-코어 프로세서의 하나 이상의 비기능적 코어, 또는 캐시메모리의 불량부분)와 같은 보다 세분화된 분류가 포함된다. 분류 결과는 보통 색상으로 구분되거나 음영처리된 그리드 상에 표시되며, 그리드 상의 각 위치는 상이한 다이에 대응되고, 색상(또는 음영)은 해당 위치의 다이가 어떻게 분류(또는 비닝)되었는지를 나타낸다. 테스트 이후, 웨이퍼에 대한 평가(scoring)가 이루어진 뒤 웨이퍼는 개별 다이들로 분리되고(웨이퍼 다이싱이라 지칭), 양호한 것으로 밝혀진 집적회로들을 포함하는 다이들이 패키징된다(예: 지지 플라스틱 또는 세라믹 케이스로 둘러싸임). 반도체 제조공정의 수율은 양호한 (기능을 수행하는) 집적회로들을 갖는 다이들의 비율을 지칭할 수 있다.
본 개시의 실시예들에 따른 과제는 보다 신속하고 정확하게 공정편차를 검출하여 수율을 향상시킬 수 있는 웨이퍼 맵 복원 및 분석 시스템과 방법을 제공하는데 있다.
본 개시의 실시예들의 양상들은 웨이퍼 상의 모든 다이들을 테스트하지 않고도 웨이퍼의 다이들에 대한 예측된 분류를 나타내는 전체 웨이퍼 맵들을 생성하는 시스템 및 방법에 관한 것이다.
본 개시의 일 실시예에 따르면, 반도체 웨이퍼들의 웨이퍼 맵들을 복원하는 시스템은 프로세서; 및, 프로세서에 의해 실행되는 명령어들을 저장하는 메모리를 포함한다. 프로세서는 명령어들을 실행함으로써, 웨이퍼의 희소 샘플링 위치들에 대한 웨이퍼의 테스트 데이터를 수신하고, 웨이퍼의 희소 샘플링 위치들에 대한 테스트 데이터에 대해 제르니케 다항식을 이용한 압축센싱을 수행함으로써 복원 웨이퍼 맵을 계산한다. 희소 샘플링 위치들은 프로빙 마스크에 기초하여 선택된다.
프로빙 마스크의 희소 샘플링 위치들은 임의로 선택될 수 있다.
프로빙 마스크의 희소 샘플링 위치들은, 실측 웨이퍼 맵들로 이루어진 학습집합을 수신하고; 희소 샘플링 위치들로 이루어진 초기집합에 기초하여 프로빙 마스크를 설정하고; 프로빙 마스크에 기초하여 실측 웨이퍼 맵들로 이루어진 학습집합에서 샘플들을 선택하고; 맞춤화된 프로빙 마스크를 계산하도록 유전알고리즘을 적용하되, 유전알고리즘이 복수의 세대들에 걸쳐서 반복적으로 희소 샘플링 위치들로부터 획득된 테스트 데이터에 기초한 압축센싱을 이용하여 복원 웨이퍼 맵들을 계산하고, 실측 웨이퍼 맵들로 이루어진 학습집합과 비교하여 복원 웨이퍼 맵들을 스코어링하고, 스코어링에 의한 스코어들에 따라 프로빙 마스크의 희소 샘플링 위치들을 업데이트하고; 임계 오차율이 충족되거나 복수의 세대들이 세대 한도수에 도달하는 경우, 업데이트된 프로빙 마스크의 희소 샘플링 위치들을 반환함으로써 생성될 수 있다.
메모리는 프로세서에 의해 실행되는 추가적인 명령어들을 저장할 수 있고, 프로세서는 추가적인 명령어들을 실행함으로써 제1 콘볼루션신경망에 압축센싱에 의해 복원된 복원 웨이퍼 맵을 제공하여 복원 웨이퍼 맵을 업데이트할 수 있다.
제1 콘볼루션신경망은 실측 웨이퍼 맵들로 이루어진 학습집합을 수신하고; 프로빙 마스크에 기초하여 실측 웨이퍼 맵들로 이루어진 학습집합에서 샘플들을 선택하고; 실측 웨이퍼 맵들로 이루어진 학습집합에서 선택된 샘플들로부터 학습 복원 웨이퍼 맵들을 계산하고; 학습 복원 웨이퍼 맵들로부터 실측 웨이퍼 맵들로 이루어진 학습집합을 계산하도록 제1 콘볼루션신경망을 학습시키기 위해 역전파 알고리즘을 적용함으로써 학습될 수 있다.
메모리는 프로세서에 의해 실행되는 추가적인 명령어들을 저장할 수 있고, 프로세서는 추가적인 명령어들을 실행함으로써, 분류기를 이용하여 복수의 라벨들 중 하나로 복원 웨이퍼 맵을 분류할 수 있고, 분류기는 실측 웨이퍼 맵들로 이루어진 학습집합; 및 실측 웨이퍼 맵들로 이루어진 학습집합의 복수의 라벨들을 이용하여 학습될 수 있으며, 복수의 라벨들은 이상 웨이퍼 및 정상 웨이퍼를 포함한 하나 이상의 웨이퍼 종류를 식별하기 위해 실측 웨이퍼 맵들로 이루어진 학습집합에 이상검출기법을 적용함으로써 계산될 수 있다.
이상검출기법은 주성분분석 또는 바이클러스터링 중 적어도 하나를 포함할 수 있다.
메모리는 프로세서에 의해 실행되는 추가적인 명령어들을 저장할 수 있고, 프로세서는 추가적인 명령어들을 실행함으로써, 복원 웨이퍼 맵에 대응하는 복수의 제르니케 다항식 계수들을 분류기에 제공할 수 있으며, 분류기는 프로빙 마스크에 기초하여 실측 웨이퍼 맵들로 이루어진 학습집합에서 샘플들을 선택하고; 실측 웨이퍼 맵들로 이루어진 학습집합에서 선택된 샘플들로부터 학습 복원 웨이퍼 맵들을 계산하고; 학습 복원 웨이퍼 맵들로부터 복수의 학습 제르니케 다항식 계수들에 기초하여 복수의 라벨들을 예측하도록 분류기를 학습시킴으로써 학습될 수 있다.
메모리는 프로세서에 의해 실행되는 추가적인 명령어들을 저장할 수 있고, 프로세서는 추가적인 명령어들을 실행함으로써, 복원 웨이퍼 맵을 특징추출기에 제공하여 특징맵을 계산하고; 특징맵을 학습된 제2 분류기에 제공하여 복수의 라벨들 중 하나로 복원 웨이퍼 맵을 분류할 수 있으며, 특징추출기는 실측 웨이퍼 맵들로 이루어진 학습집합에 기초하여 복수의 라벨들을 예측하도록 분류기를 학습시킴으로써 학습된 제2 콘볼루션신경망일 수 있다.
시스템은 복원 웨이퍼 맵에 기초하여 반도체 제조공정의 런-투-런 제어기에 피드백을 제공할 수 있다.
본 개시의 일 실시예에 따르면, 반도체 웨이퍼들의 웨이퍼 맵들을 복원하는 방법은 프로세서에 의해, 웨이퍼의 희소 샘플링 위치들에 대한 웨이퍼의 테스트 데이터를 수신하는 단계; 및 프로세서에 의해, 웨이퍼의 희소 샘플링 위치들에 대한 테스트 데이터에 대해 제르니케 다항식을 이용한 압축센싱을 수행함으로써 복원 웨이퍼 맵을 계산하는 단계를 포함하되, 희소 샘플링 위치들은 프로빙 마스크에 기초하여 선택된다.
프로빙 마스크의 희소 샘플링 위치들은 임의로 선택될 수 있다.
프로빙 마스크의 희소 샘플링 위치들은, 실측 웨이퍼 맵들로 이루어진 학습집합을 수신하고; 희소 샘플링 위치들로 이루어진 초기집합에 기초하여 프로빙 마스크를 설정하고; 프로빙 마스크에 기초하여 실측 웨이퍼 맵들로 이루어진 학습집합에서 샘플들을 선택하고; 맞춤화된 프로빙 마스크를 계산하도록 유전알고리즘을 적용하되, 유전알고리즘이 복수의 세대들에 걸쳐서 반복적으로 희소 샘플링 위치들로부터 획득된 테스트 데이터에 기초한 압축센싱을 이용하여 복원 웨이퍼 맵들을 계산하고, 실측 웨이퍼 맵들로 이루어진 학습집합과 비교하여 복원 웨이퍼 맵들을 스코어링하고, 스코어링에 의한 스코어들에 따라 프로빙 마스크의 희소 샘플링 위치들을 업데이트하고; 임계 오차율이 충족되거나 복수의 세대들이 세대 한도수에 도달하는 경우, 업데이트된 프로빙 마스크의 희소 샘플링 위치들을 반환함으로써 생성될 수 있다.
본 실시예에 따른 방법은 제1 콘볼루션신경망에 압축센싱에 의해 복원된 복원 웨이퍼 맵을 제공하여 복원 웨이퍼 맵을 업데이트하는 단계를 더 포함할 수 있다.
제1 콘볼루션신경망은 실측 웨이퍼 맵들로 이루어진 학습집합을 수신하고; 프로빙 마스크에 기초하여 실측 웨이퍼 맵들로 이루어진 학습집합에서 샘플들을 선택하고; 실측 웨이퍼 맵들로 이루어진 학습집합에서 선택된 샘플들로부터 학습 복원 웨이퍼 맵들을 계산하고; 학습 복원 웨이퍼 맵들로부터 실측 웨이퍼 맵들로 이루어진 학습집합을 계산하도록 제1 콘볼루션신경망을 학습시키기 위해 역전파 알고리즘을 적용함으로써 학습될 수 있다.
본 실시예에 따른 방법은 분류기를 이용하여 복수의 라벨들 중 하나로 복원 웨이퍼 맵을 분류하는 단계를 더 포함할 수 있고, 분류기는 실측 웨이퍼 맵들로 이루어진 학습집합; 및 실측 웨이퍼 맵들로 이루어진 학습집합의 복수의 라벨들을 이용하여 학습될 수 있으며, 복수의 라벨들을 이상 웨이퍼 및 정상 웨이퍼를 포함한 하나 이상의 웨이퍼 종류를 식별하기 위해 실측 웨이퍼 맵들로 이루어진 학습집합에 이상검출기법을 적용함으로써 계산될 수 있다.
이상검출기법은 주성분분석 또는 바이클러스터링 중 적어도 하나를 포함할 수 있다.
본 실시예에 따른 방법은 복원 웨이퍼 맵에 대응하는 복수의 제르니케 다항식 계수들을 분류기에 제공하는 단계를 더 포함할 수 있으며, 분류기는 프로빙 마스크에 기초하여 실측 웨이퍼 맵들로 이루어진 학습집합에서 샘플들을 선택하고; 실측 웨이퍼 맵들로 이루어진 학습집합에서 선택된 샘플들로부터 학습 복원 웨이퍼 맵들을 계산하고; 학습 복원 웨이퍼 맵들로부터 복수의 학습 제르니케 다항식 계수들에 기초하여 복수의 라벨들을 예측하도록 분류기를 학습시킴으로써 학습될 수 있다.
본 실시예에 따른 방법은 복원 웨이퍼 맵을 특징추출기에 제공하여 특징맵을 계산하는 단계; 및 특징맵을 학습된 제2 분류기에 제공하여 복수의 라벨들 중 하나로 복원 웨이퍼 맵을 분류하는 단계를 더 포함할 수 있으며, 특징추출기는 실측 웨이퍼 맵들로 이루어진 학습집합에 기초하여 복수의 라벨들을 예측하도록 분류기를 학습시킴으로써 학습된 제2 콘볼루션신경망일 수 있다.
본 실시예에 따른 방법은 복원 웨이퍼 맵에 기초하여 반도체 제조공정의 런-투-런 제어기를 제어하는 단계를 더 포함할 수 있다.
본 개시의 실시예들에 따른 웨이퍼 맵 복원 시스템 및 방법은 웨이퍼 상의 모든 다이에 대해 전체 테스트를 수행하는 것보다 짧은 턴-어라운드 시간으로, 반도체 제조공정에 의해 생산된 웨이퍼들 상의 집적회로들의 품질을 모니터링할 수 있게 한다. 이에 따라 공정편차를 줄여 수율을 향상시킬 수 있다.
도 1a는 비교를 위한 반도체공정 제어흐름을 도시하는 개략적인 블록도이다.
도 1b는 다양한 공정 제어방식에 따른 추가 공정 런들이 진행되는 동안 반도체 제조공정의 공정편차의 크기를 정성적으로 나타내는 그래프이다.
도 1c는 본 개시의 일부 실시예들에 따라 가상계측을 이용한 반도체공정 제어흐름을 도시하는 개략적인 블록도이다.
도 2는 수직방향을 따라 반경차수 순으로, 수평방향을 따라 방위각차수 순으로 나열된 처음 21개의 제르니케 다항식들을 도시한다.
도 3은 본 개시의 일 실시예에 따라 49개의 웨이퍼 샘플 집합으로부터 웨이퍼 맵 복원을 도시하는 개략도이다.
도 4는 본 개시의 일 실시예에 따라 테스트 웨이퍼 집합들에서 획득된 샘플들로부터 전체 웨이퍼 맵들을 생성하는 방법을 도시하는 흐름도이다.
도 5a는 본 개시의 일 실시예에 따라 맞춤화 또는 최적화된 프로빙 마스크들을 이용하여 테스트 웨이퍼 집합들에서 획득된 샘플들로부터 전체 웨이퍼 맵들을 생성하는 방법을 도시하는 흐름도이다.
도 5b는 본 개시의 일 실시예에 따라 학습웨이퍼들의 집합에 기초하여 한 런의 웨이퍼들에 대해 맞춤화 또는 최적화된 프로빙 마스크를 계산하는 방법을 도시하는 흐름도이다.
도 5c는 웨이퍼의 랜덤 샘플링에 기초한 웨이퍼 복원과 본 개시의 일 실시예에 따라 맞춤화 또는 최적화된 프로빙 마스크에 의해 유도된 웨이퍼의 샘플링에 기초한 웨이퍼 복원을 웨이퍼의 실측 웨이퍼 맵과 비교한다.
도 5d는 웨이퍼들의 랜덤 샘플링에 기초한 웨이퍼 복원들과 본 개시의 일 실시예에 따라 맞춤화 또는 최적화된 프로빙 마스크에 의해 유도된 웨이퍼들의 샘플링에 기초한 웨이퍼 복원들을 실측 웨이퍼 맵들과 비교하는 그래프들을 도시한다.
도 6은 본 개시의 일 실시예에 따라 학습된 콘볼루션신경망을 이용하여 보다 개선된, 테스트 웨이퍼 집합들에서 획득된 샘플들로부터 복원 웨이퍼 맵들을 생성하는 방법을 도시하는 흐름도이다.
도 7은 본 개시의 일 실시예에 따라 학습된 콘볼루션신경망을 이용하여 보다 개선된, 맞춤화 또는 최적화된 프로빙 마스크들을 이용하여 테스트 웨이퍼 집합들에서 획득된 샘플들로부터 복원 웨이퍼 맵들을 생성하는 방법을 도시하는 흐름도이다.
도 8은 본 개시의 일 실시예에 따라 웨이퍼들의 풋프린트 또는 시그니처를 생성하기 위한 특징추출기를 학습시키기 위한 방법을 도시하는 흐름도이다.
도 9는 본 개시의 일 실시예에 따른 이상 검출의 예시를 도시한다.
도 10a는 본 개시의 일 실시예에 따른 복원 웨이퍼 맵들의 통계적 분석의 예시를 도시한다.
도 10b는 본 개시의 일 실시예에 따른 도 8과 관련하여 설명된 시스템에 따라 추출된 웨이퍼 맵 풋프린트 분석의 예시를 도시한다.
도 11은 본 개시의 실시예들의 양상들을 구현하는 컴퓨터 시스템의 블록도이다.
이하의 상세한 설명에서는 본 개시의 예시적인 특정 실시예들이 본 개시의 이해를 돕기 위한 일례로서 도시되고 설명된다. 본 개시의 기술분야에 속한 통상의 기술자가 인식하는 바와 같이 본 개시는 여러 가지 다양한 방식으로 구체화될 수 있으며, 본 명세서에 기재된 실시예들로 제한 해석되어서는 안 된다. 명세서 전반에 걸쳐 동일한 참조부호는 동일한 구성요소를 지칭한다.
본 개시의 실시예들의 양상들은 웨이퍼의 다이들의 부분집합만을 샘플링함으로써 웨이퍼 상의 모든 다이들에 대해 예측된 분류들의 전체 웨이퍼 맵들을 생성하는 것에 관한 것이다. 다이들의 부분집합만을 샘플링함으로써, 웨이퍼의 개개의 다이들을 테스트하는데 소요되는 시간이 감축되고, 이에 따라 웨이퍼 맵 생성에 대한 턴-어라운드 시간(Turn-Around Times)이 단축되어 반도체 제조공정에서 발생한 문제들을 조기에 검출하고 검출된 문제들을 해결하기 위해 반도체 제조장비를 조정할 수 있도록 한다. 따라서 이는 반도체 제조공정에 의해 생성된 웨이퍼들의 비기능적 집적회로들의 비율을 낮춰 수율을 향상시킴으로써 낭비를 줄이고 효율을 증대시킨다.
도 1a는 반도체 웨이퍼(10)가 반도체 제조공정(20)을 거치는 비교 시스템을 도시한다. 제조공정(20)이 진행되는 동안 결함 검출 및 분류 시스템(30)에 의해 결함이 검출될 수 있으며, 웨이퍼들은 웨이퍼의 다양한 특성들을 판단하기 위한 측정 및 분석(계측)(40) 과정을 거칠 수 있다. 측정결과들은 공정을 재설정(런-투-런 제어(run-to-run control)(50))하여 공정편차(process drift)(예: 제조된 반도체소자들의 시간에 따른 속성 변화, 웨이퍼에서 웨이퍼로의 변화)를 조절하는데 이용될 수 있다.
도 1b는 다양한 공정 제어방식에 따른 추가 공정 런들이 진행되는 동안 반도체 제조공정의 공정편차의 크기를 정성적으로 나타내는 그래프이다. 도 1b는 제어되지 않은(이하, "비제어") 환경에서 공정이 공정 런(run) 횟수가 증가할수록 설계된 상태로부터 크게 변화하여 수율을 감소시킬 수 있음을 나타낸다. 이러한 공정편차는 다이들 상의 집적회로들이 잘못 제조되게 할 수 있으므로 수율을 감소시킨다. 한편, 통상적인 런-투-런 제어 하에서는 도 1a에 도시된 바와 같이 주기적으로 공정이 조정되어 설계된 상태로 다시 돌아갈 수 있다.
도 1c는 가상계측이 사용되어 보다 엄격한 런-투-런 제어를 제공하는 반도체 제조시스템을 도시한다. 가상계측은 공정 데이터(결함 검출 및 분류 시스템으로부터 획득) 또는 부분 계측 데이터(예: 공정의 "N 단계"와 같이 공정의 다양한 단계들로부터 획득)를 이용하여 계측변수들(측정가능 변수 또는 측정불가능 변수)을 예측하는 것을 지칭한다. 가상계측은 종래의 계측기법들보다 더욱 턴-어라운드 시간을 단축시킬 수 있기 때문에 런-투-런 제어시스템에 피드백이 더 자주 제공될 수 있으며, 이에 따라 도 1b에 "가상계측 유도 제어"로 표시된 선이 도시하는 바와 같이 공정편차량이 감소한다.
따라서, 본 개시의 실시예들의 양상들은 가상계측 데이터를 생성하는 시스템 및 방법에 관한 것이다. 본 개시의 실시예들의 양상들은 웨이퍼 중에서 선택된 다이들로부터 수집한 소량의 샘플들(sparse samples, 이하 "희소 샘플들"이라 지칭)(예: 웨이퍼의 다이들의 희소 샘플링을 테스트하기 위해 웨이퍼 프로버를 이용하여 수집)만을 이용하여 웨이퍼의 모든 다이들의 특성에 대한 전체 복원 웨이퍼 맵을 생성하는 단계; 웨이퍼 집합(예: 상관특성들을 나타낼 것으로 기대되는 웨이퍼들의 집합)의 모든 웨이퍼들에 대해 사용될 샘플링 포인트 집합(프로빙 마스크)을 계산하는 단계; 및 공정편차 또는 다른 문제들을 보다 빠르고 정확하게 검출할 수 있도록 여러 공정 단계들 가운데 숨은 변수들을 식별하는 단계를 포함한다. 희소 샘플들로부터 전체 웨이퍼 맵을 생성하는 것은 본 명세서에서 웨이퍼 맵의 "복원"이라는 용어로 지칭될 수 있으며, 숨은 변수들을 식별 및 계산하는 것은 각각 웨이퍼를 "인덱싱"하는 것, 웨이퍼에 대한 "특징맵"을 계산하는 것으로 지칭될 수 있다. 본 개시의 실시예들에 따른 기술들을 구현함으로써 반도체 제조공정에 대한 제어품질이 향상되고, 이에 따라 수율도 개선된다.
압축센싱(Compressed Sensing: CS)은 비결정 선형시스템(underdetermined linear system)의 해를 구함으로써 신호를 효율적으로 복원하는 신호처리기술이다. 일부 환경에서는, 압축센싱을 이용하여 나이키스트율(Nyquist rate)보다 낮은 주파수로 획득된 샘플들로부터 정확히 신호복원을 할 수 있다. 압축센싱의 일반적인 과정에는 신호가 희소성(sparsity)을 갖는 변환도메인을 식별하는 단계 및 정규항(regularized term)으로 L0 또는 L1 놈(norm)을 이용하여 희소회귀문제(sparse regression problem)를 푸는 단계를 포함한다. 압축센싱기술의 특정 예시로는 주-쌍대 내점법(Primal-Dual interior point method)을 이용한 "기저추구(basis pursuit)" 기법, "매칭추구(matching pursuit)" 기법(예: J. Tropp과 A.C. Gilbert의 "Signal recovery from partial information via orthogonal matching pursuit," IEEE Trans. Theory, vol. 53, no. 12, pp. 4655-4666, 2007. 참고), 및 일명 LASSO라 불리는 콘벡스 최적화(convex optimization) 기법(예: R. Tibshirani의 "Regression shrinkage and selection via the lasso," J. Roy. Stat. Soc. Ser. B, vol. 58, no. 1, pp. 267-288, 1996. 참고)이 포함된다. 또한, J. Romberg의 "Compressed Sensing: A Tutorial," IEEE Statistical Signal Processing Workshop, (2007), 및 Cand
Figure 112018089831372-pat00001
s, Emmanuel J.와 Michael B. Wakin.의 "An introduction to compressive sampling." IEEE signal processing magazine 25.2 (2008): 21-30을 참고할 수 있다.
반도체 웨이퍼의 변이성(variability)은 일반적으로 방사형을 띈다. 이는 공정의 균일성을 증가시키기 위해 공정 중에 웨이퍼를 회전시키는 관행때문일 수 있다. 화학기상증착법(Chemical Vapor Deposition: CVD)에 있어서, 종 고갈, 온도 불균일은 웨이퍼 경계조건에 의해 영향을 받는다(예: J. Sali의 "Hot-wire CVD growth simulation for thickness uniformity," Proc. Int. Conf. Cat-CVD Process, 2001. 참고). 물리기상증착법(Physical Vapor Deposition: PVD) 및 식각단계에 있어서, 재증착 효과 및 무선주파수 전계의 분포 역시 방사형 변이성의 원인이 될 수 있다(예: T.W. Kim의 "Investigation of etch rate uniformity of 60 MHz plasma etching equipment," JJAP, 2001 & J. Electrochem. 2003. 참고). 또한, 일반적으로 웨이퍼의 온도는 웨이퍼 중심에서 더 높다(예: Q. Zhang의 "One step forward from run-to-run critical dimension control: Across-wafer level critical dimension control through lithography and etch process," J. Process Control, 2008. 참고). 방사형 특성을 갖는 변이성의 다른 원인으로는 포토레지스트 코팅과 웨이퍼 변형이 포함된다. (한편, 방사형이 아닌 변이성은 랜덤도펀트 변동(random dopant fluctuation), 라인에지 거칠기(line-edge roughness) 등과 같은 요인에 의해 발생할 수 있음).
제르니케 다항식은 방사형 기저(radial basis) 집합을 이용하여 원형영역에 대한 공간변화함수에 기저를 제공한다. 도 2는 수직방향을 따라 반경차수 순으로, 수평방향을 따라 방위각차수 순으로 나열된 처음 21개의 제르니케 다항식들을 도시한다. 제르니케 다항식의 짝수모드는 다음과 같다.
Figure 112018089831372-pat00002
홀수모드는 다음과 같다
Figure 112018089831372-pat00003
여기서 n-m은 짝수값을 갖는다.
Figure 112018089831372-pat00004
그리고 n-m이 홀수인 경우에는 0이다.
따라서, 제르니케 다항식은 반도체 웨이퍼에 대한 웨이퍼 맵과 관련하여 압축센싱에 사용하기 적합한 기저이며, 이산코사인변환과 같은 다른 기저보다 더욱 적절한 기저이다. 웨이퍼들로부터 획득한 샘플들은 일반적으로 큰 노이즈 성분 및 일부 불규칙 패턴을 나타낼 것이라는 점에서, 정확한 해를 구하기 위해 정규화와 검증(예: 하이퍼파라미터에 대한 교차검증 및 그리드탐색)이 적용될 수 있다.
Figure 112018089831372-pat00005
Figure 112018089831372-pat00006
여기서, G는 구해야 할 변환도메인(제르니케 도메인) 계수를 나타내고 B는 관측값(샘플)을 나타내며, k≪nm(이는 비결정 문제임을 나타냄)이다.
압축센싱에 대한 비결정 시스템을 풀기 위해, LASSO와 같은 정규화를 이용한 비결정 선형 프로그래밍 기법들이 적용될 수 있다(아래 수식 참고).
Figure 112018089831372-pat00007
매칭추구와 같은 기법도 적용될 수 있다(아래 수식 참고).
Figure 112018089831372-pat00008
여기서, λ는 정규항이다.
이와 별개로, 심층신경망(Deep Neural Network: DNN)이 이미지 분류(예: 이미지가 핫도그인지 아닌지 식별)에 널리 사용된다. 또한, 콘볼루션신경망(Convolutional Neural Network: CNN)이 이미지 내 다른 부분들을 분류(예: 거리 이미지에서 어느 부분들이 보도, 인도, 나무, 차량 및 보행자인지 분류)하는데 사용될 수 있다. 심층콘볼루션신경망(Deep Convolutional Neural Network: DCNN)도 이미지들에 대한 특징추출기(예: 최종 분류 계층/계층들(또는 "분류기") 앞단의 신경망 계층의 출력을 "특징(feature)" 집합으로 사용)로 사용될 수 있다.
따라서, 본 개시의 실시예들의 양상들은 웨이퍼의 선택된 위치들에서 희소 샘플들을 획득하는 것과, 압축센싱 계측(예: 제르니케 다항식 이용)과 심층콘볼루션신경망(DCNN)들을 결합하여 희소 샘플들로부터 누락된 공간정보를 복원(예: 전체 웨이퍼 맵)하고 복원된 공간정보로부터 웨이퍼 맵의 "풋프린트(footprint)" 또는 "시그니처(signature)"를 추출하는 것에 관한 것이다.
도 3은 본 개시의 일 실시예에 따라 웨이퍼의 샘플 집합으로부터 웨이퍼 맵의 복원을 도시하는 개략도이다. 도 3에 도시된 바와 같이, 웨이퍼(10)는 49개의 위치에서 샘플링되어 격자(300)를 생성한다. 제르니케 다항식 기저(200)는 직교좌표계의 웨이퍼맵(320)으로 변환될 수 있는 극좌표계의 웨이퍼맵(310)을 복원하는데 이용된다. 결과적인 웨이퍼 맵은 히스토그램(330)에 의해 도시된 바와 같이 분석될 수 있다. 비교를 위하여, 49개의 프로브들에 의해 직접 샘플링된 값들도 히스토그램(340)에 도시하였다. 도 3에서 알 수 있듯이, 압축센싱을 통해 복원된 웨이퍼 맵에 따른 히스토그램(330)은 희소 샘플들만의 히스토그램(340)에 비하여 웨이퍼 상의 값들의 실제 분포를 보다 정확하게 표현한다.
표 1은 다양한 격자 크기의 샘플들에 대해 재추출된 통계값을 나타낸다. 격자 크기가 증가함에 따라 분산과 비대칭도가 감소하여 샘플의 분포 및 통계분석의 타당성이 증가함을 보여준다. 따라서, 샘플링 격자의 밀도를 증가(희소성 감소)시키면 샘플링된 데이터의 품질을 향상시킬 수 있다. 다만, 밀도가 높은 데이터는 일반적으로 데이터 획득을 위한 시간 및/또는 비용을 증가시킨다는 점(샘플 수가 많으므로)에서 트레이드오프가 존재한다.
Figure 112018089831372-pat00009
도 4는 본 개시의 일 실시예에 따라 테스트 웨이퍼 집합들에서 획득된 샘플들로부터 전체 웨이퍼 맵들을 생성하는 방법을 도시하는 흐름도이다. 도 4에 도시된 바와 같이, 분석될 웨이퍼들(예: 반도체 제조공정의 일부 단계에서, 또는 반도체 제조공정이 완료된 후에 회수된 웨이퍼들)은 웨이퍼 프로버(410)에 공급되어 웨이퍼들(100)의 모든 다이들 중 부분집합만이 테스트된다. 여기서, 테스트되는 특정 다이들은 프로빙 마스크를 기초로 선택된다. 본 개시의 일부 실시예들에 있어서, 프로빙 마스크는 웨이퍼 상의 위치들 중에서 임의로 선택된 집합이다. 일부 실시예들에 있어서, 한 런(run)의 웨이퍼들에 있어서 모든 웨이퍼들에 대해 동일한 프로빙 마스크가 사용된다. 웨이퍼 프로버(410)는 공간적으로 희소한(sparse) 테스트 데이터(예: 프로빙 마스크에 의해 식별된 각 위치에 대한 테스트 데이터) 즉, "샘플들"(420)을 전체 웨이퍼 복원 모듈의 압축센싱 모듈(430)로 출력한다. 압축센싱 모듈(430)은 전술한 제르니케 다항식에 기초한 압축센싱 기술을 이용하여 복원 웨이퍼 맵들(440)을 생성한다. 본 개시의 일부 실시예들에 있어서, 프로빙 마스크는 웨이퍼의 모든 다이들 중 5% 내지 10%를 식별한다.
도 5a는 본 개시의 일 실시예에 따라 맞춤화 또는 최적화된 프로빙 마스크들을 이용하여 테스트 웨이퍼 집합들에서 획득된 샘플들로부터 전체 웨이퍼 맵들을 생성하는 방법을 도시하는 흐름도이다. 도 5a에 도시된 방법은 웨이퍼 프로버(410)가 맞춤화 또는 최적화된 프로빙 마스크(590)를 이용한다는 점을 제외하고는 도 4에 도시된 방법과 실질적으로 유사하다. 본 개시의 일부 실시예들에 있어서, 맞춤화 또는 최적화된 프로빙 마스크(590)는 학습집합인 웨이퍼들(150)로부터 프로빙 마스크 생성기(500)에 의해 자동 계산된다.
본 개시의 실시예들의 일부 양상들은 한 런의 웨이퍼들(웨이퍼 집합)에 대한 측정 시 웨이퍼 상의 샘플링(또는 프로빙) 위치들을 자동으로 결정함으로써 샘플들의 품질을 향상시키는 것에 관한 것이다. 도 5b는 본 개시의 일 실시예에 따라 학습웨이퍼들의 집합에 기초하여 한 런의 웨이퍼들에 대해 맞춤화 또는 최적화된 프로빙 마스크를 계산하는 방법을 도시하는 흐름도이다.
도 5b에 도시된 바와 같이, 단계 510에서 프로빙 마스크 생성기(500)는 전체 웨이퍼 집합(100) 중에서 선택된 학습웨이퍼들의 집합(150)에 대한 실측 웨이퍼 맵들의 집합을 수신한다. 전체 웨이퍼 맵들을 생성하기 위해, 각각의 웨이퍼의 각 다이는 완전히 테스트되어 학습집합의 각 웨이퍼에 대한 전체("실측") 웨이퍼 맵들을 생성한다. 학습웨이퍼들의 집합은 전체 웨이퍼 집합을 대표하도록 선택될 수 있다(예: 전체 웨이퍼 집합 중에서 임의로 선택된 부분집합). 단계 520에서, 프로빙 마스크는 예를 들어, 임의로 선택된 위치집합으로 초기화되고(전술한 바와 같이 본 개시의 일부 실시예들에서 위치들은 웨이퍼 상의 모든 다이들 중 5% 내지 10%와 대응될 수 있음. 여기서, 샘플들의 특정 수 또는 백분율은 테스트되는 구체적인 특성에 따라 달라짐), 단계 530에서, (예를 들어, 콘벡스 최적화 또는 LASSO를 이용하여) 샘플들로부터 압축센싱-생성 웨이퍼 맵들을 생성하도록 압축센싱이 수행된다. 단계 540에서, 이러한 압축센싱-생성 웨이퍼 맵들은 압축센싱-생성 웨이퍼 맵들을 실측 웨이퍼 맵들과 비교하는 경우에 압축센싱-생성 웨이퍼 맵들의 L1 놈 및 L2 놈을 합산함으로써 평가("스코어링(scoring)")된다. 이러한 스코어들은 단계 550에서 압축센싱-생성 웨이퍼 맵들과 결합되어, 웨이퍼 집합의 샘플위치 집합을 식별하는 유전알고리즘(Genetic Algorithm: GA)을 위한 초기 데이터를 생성한다.
일 실시예에 있어서, 유전알고리즘(560)은 이전 샘플링 위치들의 스코어들에 기초하여 새로운 세대의 샘플링 위치들을 반복적으로 생성한다. 보다 구체적으로, 단계 562에서, 계산된 스코어는 스코어 임계값과 비교된다. 스코어 임계값이 충족되면(예: 오차가 충분히 낮거나 복원값과 실측값 간의 일치율이 충분히 높으면), 유전알고리즘은 종료되고 현재의 프로빙 마스크(590)가 출력된다. 스코어 임계값이 충족되지 않으면, 세대 카운터가 증가하고 유전알고리즘에 따라 샘플링 위치들을 업데이트함으로써 프로세스가 계속된다(예: 현재 마스크의 위치들 중 일부를 교란(perturbing)시킴으로써 다수의 잠재적인 마스크들을 생성). 새로운 세대의 마스크들의 샘플링 위치들에서의 데이터 값들은 단계 566에서 압축센싱을 수행하는데 사용되어 새로운 웨이퍼 맵들을 생성하고, 새로운 웨이퍼 맵들은 단계 568에서 실측 웨이퍼 맵들과 비교하여 스코어링된다. 새로운 세대의 마스크들에 대한 스코어들은 품질과 관련된 다양한 기준과 비교되고, 기준이 충족되지 않으면 프로세스는 다시 단계 564로 되돌아가 이전 세대에 기초하여 다른 세대의 샘플링 위치들을 생성한다. 이 프로세스는 평가기준이 충족될 때까지 또는 최대 세대수에 도달할 때까지 계속되며, 평가기준이 충족되거나 최대 세대수에 도달하는 시점에서 최종 세대의 샘플 위치들이 프로빙 마스크(또는 "최적화된" 프로빙 마스크)(590)로서 출력된다.
아래의 수학식 1은 학습집합 xB와 교차검증집합 yB에 대한 오차들(L1 놈 및 L2 놈)을 최소화하는 최소제곱 최소화함수를 나타낸다. 이 기법은 본 도메인에 LASSO를 적용하는 것에 해당한다.
Figure 112018089831372-pat00010
교차검증집합 yB는 선택된 샘플링 위치들이 적절하여 양호한 결과값을 제공하는지를 검증하고 웨이퍼들 중에 주된 변이성 원인이 되는 웨이퍼들이 동일 또는 유사하도록 보장하는데 사용된다. 특히, 샘플들이 상대적으로 중복되는 경우(예: 최소 요건의 10% 초과), 샘플들은 하위그룹들로 나누어질 수 있고, 하위그룹들 중 하나는 모델을 학습시킬 때마다 사용될 수 있다. 한편, 다른 하위그룹들은 학습된 모델의 정확도를 테스트하는데 사용될 수 있다. 일부 실시예들에 있어서, 이러한 테스트-검증은 최적화 모델을 선택하도록 여러 번 반복된다. 최적화된 모델은 동일 로트(lot)로부터 웨이퍼 맵들을 예측하는데 사용될 수 있다.
본 개시의 일부 실시예들에 따르면, 이러한 맞춤화 또는 최적화된 프로빙 마스크(590)는 실질적으로 유사한 특성들을 가질 것으로 기대되는 웨이퍼 집합에 대해 사용될 수 있다(예: 동일한 원통형 잉곳으로부터 절단되어 동일 생산라인에서 작업된 웨이퍼들). 따라서, 본 개시의 일부 실시예들에 있어서, 각 웨이퍼 집합에 대해(예: 각 런의 웨이퍼들에 대해) 새로운 프로빙 마스크가 계산된다.
도 5c는 웨이퍼의 10%의 랜덤 샘플링(570)에 기초한 웨이퍼 복원(575)과 본 개시의 일 실시예에 따라 맞춤화 또는 최적화된 프로빙 마스크(590)에 의해 유도된 웨이퍼의 10%의 샘플링에 기초한 웨이퍼 복원(595)을 실측 웨이퍼 맵(515)과 비교한다. 도 5c에서 알 수 있듯이, 맞춤화 또는 최적화된 프로빙 마스크(590)에 기초한 웨이퍼 복원(595)이 랜덤 샘플링(570)에 기초한 웨이퍼 복원(575)보다 실측 웨이퍼 맵(151)과 훨씬 더 정성적으로 외관상 유사하다.
도 5d는 웨이퍼들의 랜덤 샘플링에 기초한 웨이퍼 복원들과 본 개시의 일 실시예에 따라 맞춤화 또는 최적화된 프로빙 마스크에 의해 유도된 웨이퍼들의 샘플링에 기초한 웨이퍼 복원들을 실측 웨이퍼 맵들과 비교하는 그래프들을 도시한다. 도 5d (a)는 도 5b에 도시된 기술과 같이 본 개시의 일 실시예에 따른 맞춤화 또는 최적화된 프로빙 마스크를 생성하는 기술에 따라 생성된 맞춤형 또는 최적화된 프로빙 마스크의 제1 세대부터 제100 세대까지, 맞춤형 또는 최적화된 프로빙 마스크(590)를 이용한 웨이퍼 복원과 실측 웨이퍼 마스크들 간의 오차가 감소함을 나타낸다. 도 5d (a)에 도시된 바와 같이, 도 5b에 도시된 기술에 의해 보다 적절한 샘플들(예: 전체 웨이퍼 맵에 대한 보다 많은 정보를 전달하는 샘플들)을 선택하는 프로빙 마스크들이 생성됨에 따라 오차가 감소한다. 여기서, 학습은 32개의 CPU 스레드들을 이용하여 1,380초의 턴-어라운드 시간(예: 100개의 세대의 프로빙 마스크들을 계산하는데 소요되는 시간) 동안 수행되었다. 도 5d (b), (c) 및 (d)는 랜덤 프로빙 마스크(570)에 비해 웨이퍼 복원들의 통계적 특성이 양적으로 개선되었음을 도시하는 그래프들이다. 도 5d (b) 및 (c)에 각각 도시된 바와 같이, 맞춤화 또는 최적화된 프로빙 마스크(590)를 이용하여 획득한 샘플들에 기초한 웨이퍼 복원들과 실측 웨이퍼 맵들(515) 간의 평균차이와 분산차이는, 랜덤 프로빙 마스크(570)를 이용하여 획득한 샘플들에 기초한 웨이퍼 복원들과 실측 웨이퍼 맵들(515) 간의 평균차이와 분산차이보다 작다. 또한, 도 5d (d)에 도시된 바와 같이 맞춤화 또는 최적화된 프로빙 마스크에 기초한 웨이퍼 복원들로부터 계산된 비대칭도 값들은 랜덤 프로빙 마스크를 이용하여 획득한 샘플들에 기초하여 복원된 웨이퍼 맵들의 비대칭도에 비하여 실측 웨이퍼 맵들의 비대칭도에 더 가깝다. 이와 같이, 도 5d는 맞춤화 또는 최적화된 프로빙 마스크를 이용하는 경우에 압축센싱 웨이퍼 복원이 개선됨을 도시한다.
도 6은 본 개시의 일 실시예에 따라 학습된 콘볼루션신경망을 이용하여 보다 개선된, 테스트 웨이퍼 집합들에서 획득된 샘플들로부터 복원 웨이퍼 맵들을 생성하는 방법을 도시하는 흐름도이다. 도 6에 도시된 바와 같이, 본 개시의 일부 실시예들에 있어서, 콘볼루션신경망(예: 심층콘볼루션신경망)은 전체 웨이퍼 복원 모듈에 의해 복원 웨이퍼 맵들의 품질을 향상시키도록 학습된다. 보다 구체적으로, 학습웨이퍼 집합(150)(예: 전체 웨이퍼 집합으로부터의 대표 샘플)은 복수의 실측 웨이퍼 맵들을 생성하도록 웨이퍼 프로버(410)에 의해 완전히 분석된다. 또한, 샘플러(610)에 의해 실측 웨이퍼 맵들의 다양한 위치들 중에서 샘플들이 획득되고(예: 도 5a, 5b, 5c 및 5d와 관련하여 전술한 바와 같이, 랜덤 프로빙 마스크 이용 또는 맞춤화된 프로빙 마스크 이용), 압축센싱(430)이 샘플들에 적용되어 복원 웨이퍼 맵들이 생성된다. 복원된 웨이퍼 맵들 및 실측 맵들은 복원 웨이퍼 맵들로부터 실측 웨이퍼 맵을 계산하도록 콘볼루션신경망을 학습시키는 학습기(620)에 학습데이터로서 제공된다. 콘볼루션신경망의 학습은 예를 들어, 역전파 알고리즘을 이용하여 진행될 수 있다. 일례로, 학습프로세스가 유용한 모델을 생성했는지 검증(예: 모델의 과적합을 검출)하기 위해 테스트 웨이퍼 집합이 사용된다.
그런 다음, 학습된 모델들 또는 학습된 콘볼루션신경망은 추론(630)을 수행하는 전체 웨이퍼 복원 모듈에 의해 사용된다. 다시 말해, 학습된 신경망은 전체 웨이퍼 집합 중 나머지 웨이퍼들에 대해 사용되어 압축센싱만으로 복원된 웨이퍼 맵들로부터 더욱 정확한 복원 웨이퍼 맵들을 생성한다. 단계 430에서, 압축센싱이 적용되어 웨이퍼들의 다양한 다이들에서 획득된 희소 샘플들(420)로부터 압축센싱 복원 웨이퍼 맵들이 생성된다. 단계 630에서, 압축센싱 복원 웨이퍼 맵들은 학습된 모델(예: 학습된 콘볼루션신경망)에 입력으로 제공되어 (업데이트된) 복원 웨이퍼 맵들(640)이 생성된다.
이와 같이, 본 개시의 일부 실시예들은 심층콘볼루션신경망을 이용하여 압축센싱 복원 웨이퍼 맵의 출력을 향상시킨다(예: 실측 웨이퍼 맵에 더욱 가까운 복원 웨이퍼 맵 생성).
도 7은 본 개시의 일 실시예에 따라 학습된 콘볼루션신경망을 이용하여 보다 개선된, 맞춤화 또는 최적화된 프로빙 마스크들을 이용하여 테스트 웨이퍼 집합들에서 획득된 샘플들로부터 복원 웨이퍼 맵들을 생성하는 방법을 도시하는 흐름도이다. 도 7에서 알 수 있듯이, 본 개시의 일부 실시예들에 있어서 도 5a, 5b, 5c, 5d 및 6과 관련하여 전술한 기술들이 결합된다. 보다 구체적으로, 맞춤화 또는 최적화된 프로빙 마스크(590)는 도 5a, 5b, 5c 및 5d와 관련하여 설명된 바와 유사한 방식으로 계산될 수 있다. 계산된 맞춤화 또는 최적화된 프로빙 마스크(590)는 콘볼루션신경망을 학습시키기 위한 학습기(620)의 입력 학습데이터를 생성하는데 사용될 수 있다. 전체 웨이퍼 집합으로부터 희소 샘플들을 선택하는 데에도 동일한 맞춤화 또는 최적화된 프로빙 마스크가 사용되며, 출력 복원 웨이퍼 맵들(740)을 생성하도록 압축센싱 복원 웨이퍼 맵들이 학습된 콘볼루션신경망에 제공된다.
이와 같이, 본 개시의 실시예들의 양상들은 웨이퍼들로부터 획득된 희소 샘플들에 기초하여 전체 웨이퍼들에 대한 복원 웨이퍼 맵들을 생성함으로써 전체 웨이퍼 맵들을 생성하는데 소요되는 턴-어라운드 시간을 줄이고 반도체 제조공정을 제어하기 위한 피드백루프 또는 제어루프를 단축시킬 수 있는 시스템 및 방법에 관한 것이다. 결국, 이는 공정편차와 같은 문제들을 종래 시스템에 비해 보다 조기에 검출하기 때문에 낭비를 줄이고 수율을 높인다.
또한, 본 개시의 실시예들의 일부 양상들은 웨이퍼들의 "풋프린트" 또는 "시그니처" 생성에 관한 것이다. 이러한 풋프린트 또는 시그니처는 추후 공정 시, "불량" 웨이퍼, "양호" 웨이퍼 또는 이상 특성들(예: 반도체 제조공정 중 장애가 발생한 단계로 인해 소정의 층이 누락됨)을 나타내는 웨이퍼와 같이 웨이퍼들을 분류하는데 사용될 수 있다. 특히, 이러한 풋프린트 또는 시그니처는 학습된 특징추출기들을 이용하여 계산될 수 있고, 특징추출기들에 의해 계산된 특징들은 웨이퍼들을 분류하도록 학습된 분류기들에 제공될 수 있다.
도 8은 본 개시의 실시예들에 따른 가상계측 시스템의 분류기 학습모듈을 이용하여 웨이퍼들의 풋프린트 또는 시그니처를 생성하는 특징추출기들을 학습시키기 위한 본 개시의 일 실시예에 따른 방법을 도시하는 흐름도이다. 본 개시의 일부 실시예들에 있어서, 특징추출기들은 웨이퍼 맵들을 입력받고 웨이퍼 맵들을 계산하여 출력하는 CAE(Convolutional Auto-Encoder)와 같은 비지도 학습모델이다. 도 8에 도시된 바와 같이, 학습웨이퍼 집합(150)은 특징검출기 및 분류기를 학습시키는데 사용된다. 웨이퍼 프로버(410)는 학습웨이퍼 집합(150)의 모든 다이들을 테스트하여 실측 웨이퍼 맵들(515)을 생성하며, 실측 웨이퍼 맵들(515)은 학습웨이퍼 집합(150)의 모든 웨이퍼의 모든 다이에 대한 테스트 데이터를 포함한다. 단계 810 및 820에서, 웨이퍼 맵들의 초기 전처리가 수행된다. 특히, 단계 810에서 이상 웨이퍼들이 제거되고(예: 최대값 및 최소값을 제거하거나 웨이퍼들의 Z-스코어를 이용함으로써 웨이퍼들의 데이터값과 데이터의 패턴들에 기초하여 제거), 단계 820에서 노이즈제거 필터가 적용된다(예: 가우시안 커널(Gaussian kernel)을 이용하여 데이터를 블러처리). 본 개시의 일부 실시예들에 있어서, 입력 웨이퍼 맵이 희소성이 있다면(예: 실측 웨이퍼 맵들(515) 중 하나 이상에 많은 샘플들이 누락), 단계 830에서 직교기저(예: 제르니케 다항식)를 이용한 압축센싱이 전처리 데이터에 적용되어 전체 웨이퍼 맵을 생성한다. 이상 웨이퍼 검출 모듈은 예컨대 많은 여러 가지 라벨들(예: "이상" 라벨 및 "정상" 라벨) 중 하나로 웨이퍼들을 자동분류하는 주성분분석(Principal Component Analysis: PCA) 기법이나 바이클러스터링(biclustering) 기법을 이용하여, 전처리된 전체 웨이퍼 맵들에 대한 라벨들을 생성한다.
도 9는 본 개시의 일 실시예에 따른 이상 검출의 예시를 도시한다. 도 9(a)는 전처리된(예: 노이즈제거) 웨이퍼 맵들의 몇 가지 샘플을 도시한다. 도 9(a)의 좌측에 도시된 4가지 웨이퍼 맵들은 대다수의 웨이퍼들에서 발견되는 종류의 웨이퍼 맵들을 나타내며, 도 9(a)의 우측에 도시된 4가지 이상 웨이퍼 맵들은 다양한 유형의 결함을 포함하는 웨이퍼들(특히, 도 9(a)는 150개의 웨이퍼들로 이루어진 특정 실험 집합 중에서 48번, 49번, 50번 및 121번 웨이퍼들을 도시함)을 도시한다.
도 9(a)에서 보이는 대다수의 웨이퍼들과 이상 웨이퍼들 간의 정성적 차이는 주성분분석(PCA)을 통해 정량화될 수 있다. 도 9(b)에 도시된 예시에 있어서, 주성분분석(PCA)을 적용하면 PC1 및 PC2로 분류된 2가지 주성분들이 식별된다. 이 때, 대다수의 웨이퍼들은 약 -0.26에서 약 -0.17 범위의 PC1 스코어들과 약 -0.05에서 약 +0.05 범위의 PC2 스코어들 주위로 클러스터링된다. 반면, 도 9(a)에 도시된 4개의 이상 웨이퍼들은 대다수의 웨이퍼들과 떨어져있다. 예를 들어, 48번 웨이퍼는 대략 (-0.25, 0.1)의 PC1 스코어, PC2 스코어를 갖고, 49번 웨이퍼는 대략 (0.255, 0.19), 50번 웨이퍼는 대략 (-0.38, 0.6), 121번 웨이퍼는 대략 (-0.24, -0.8)의 PC1 스코어, PC2 스코어를 갖는다.
도 9(a)가 이상 웨이퍼들과 대다수의 웨이퍼들 간의 분리를 도시하였으나, 48번, 49번 및 121번 웨이퍼들과 같은 일부 웨이퍼들은 대다수의 웨이퍼들에 다소 근접한다. 따라서, 추가로 임계화-블러처리된(thresholding-blurred) 데이터를 사용하면 이상 웨이퍼들과 대다수의 웨이퍼들 사이를 더 멀리 분명하게 떨어트릴 수 있다. 예를 들어, 도 9(c)는 데이터에 임계값을 적용한 것에 기초한 "bright PC1" 스코어 및 "bright PC2" 스코어를 도시한다(예: 소정의 임계레벨보다 어두운 픽셀들은 검정 픽셀로 대체하고, 임계값보다 밝은 모든 픽셀들의 값은 데이터 포맷의 다이나믹레인지로 조정). 도 9(c)에서, 48번, 49번 및 50번 웨이퍼들은 대다수의 웨이퍼들로부터 더 멀리 떨어져있으므로, 더 높은 신뢰도로 이상 웨이퍼들로 판정될 수 있다. 이와 유사하게, 도 9(d)는 데이터에 임계값을 적용한 것에 기초한 "dark PC1" 스코어 및 "dark PC2" 스코어를 도시한다(예: 임계값보다 밝은 픽셀들을 흰색 픽셀로 대체하고, 임계값보다 어두운 모든 픽셀들의 값은 데이터 포맷의 다이나믹레인지로 조정). 도 9(d)에서, 121번 웨이퍼는 대다수의 웨이퍼들로부터 더 멀리 떨어져있으므로, 더 높은 신뢰도로 이상 웨이퍼로 판정될 수 있다.
따라서, 본 개시의 실시예들의 일부 양상들은 전처리된 전체 웨이퍼 맵 집합들에 주성분분석을 적용하여, 웨이퍼들을 자동분류할 콘볼루션신경망을 더 학습시키기 위한 라벨들을 자동생성하는 것에 관한 것이다.
다시 도 8을 참조하면, 단계 850에서 콘볼루션신경망은 전처리 데이터 집합 및 이상 웨이퍼 검출모듈에 의해 생성된 라벨들에 기초하여 분류기 학습모듈에 의해 학습된다. 이 때, 콘볼루션층(들)의 출력은 특정 라벨들을 지정하는 분류기망에 제공되는 상위레벨 특징들과 대응된다. 콘볼루션신경망은 예컨대 CAE와 같은 심층콘볼루션신경망일 수 있다. 일부 실시예들에 있어서, 콘볼루션신경망의 하나 이상의 계층들은 가보(Gabor) 필터와 같은 필터들을 구현한다. 또한, 단계 860에서, 전처리된 전체 웨이퍼 맵들에 대해 압축센싱이 수행되어 추가적인 특징들(예: 제르니케 다항식의 계수들)이 생성될 수 있다.
본 개시의 일부 실시예들에 있어서, 별도의 2가지 분류기들(854 및 874)이 학습된다. 하나는 콘볼루션신경망으로부터 생성된 특징맵을 입력으로 하고, 다른 하나는 압축센싱 복원 웨이퍼 맵(예: 제르니케 다항식의 계수들)을 입력으로 한다. 본 개시의 일부 실시예들에 있어서는 CNN 특징맵과, 압축센싱 분석에 따른 제르니케 다항식의 계수들을 입력으로 하는 단일 분류기가 학습된다. 이하, 신경망의 학습된 콘볼루션부(852) 및/또는 압축센싱(860)에 의해 계산된 값들은 웨이퍼의 "풋프린트" 또는 "시그니처"(또는 "특징맵")(853 및 873)로 지칭된다. 분류기망에 특징맵을 제공하면 특징맵에 기초하여 입력 웨이퍼의 분류(예: 웨이퍼에 이상이 있는지 없는지에 대한 분류)가 생성될 것이다.
도 10a 및 10b는 43개의 웨이퍼들로 이루어진 집합의 예시를 나타낸다. 집합의 처음 20개의 웨이퍼들은 이상 웨이퍼들이고, 나머지 23개의 웨이퍼들은 32번 웨이퍼를 제외하고는 양호한(예: 보다 전형적인) 공간 균일성을 갖는 웨이퍼들이다.
도 10a는 43개의 예시적인 웨이퍼들의 집합으로부터 실측 데이터에 대한 통계적 분석의 예시를 도시한다. 도 10a의 그래프들은 웨이퍼들의 평균값, 평균의 표준편차 및 웨이퍼들의 비대칭도를 포함한, 웨이퍼들의 다이들에 대한 통계적 분석을 도시한다. 도 10a에 도시된 바와 같이, 표준편차 및 비대칭도는 21번에서 43번 웨이퍼들(32번 웨이퍼 제외)에 있어서 작은 값들을 나타내는데, 이는 1번 내지 20번 및 32번 웨이퍼들이 이상(예: 결함) 웨이퍼라는 본 예시집합의 특성에 대응된다. 또한, 도 10a는 각 웨이퍼의 값들에 대한 히스토그램을 도시한다. 여기서, 1번 내지 20번 웨이퍼들의 값들은 21번 내지 43번 웨이퍼들의 값들보다 더 넓은 분포를 나타낸다.
이로써, 본 개시의 실시예들에 따라 압축센싱을 통해 복원된 복원 웨이퍼 맵들은 웨이퍼 상의 모든 다이에 대해 테스트할 필요없이 웨이퍼 맵들의 통계적 특성을 정확히 분석할 수 있는 데이터를 제공한다.
도 10b는 본 개시의 일 실시예에 따른 도 8과 관련하여 설명된 시스템에 따라 추출된 웨이퍼 맵 풋프린트 분석의 예시를 도시한다. 도 10b에 도시된 조건 하에서, 압축센싱(지도학습)은 추출된 특징들(예: 제르니케 다항식의 계수들)에 기초하여 CAE(비지도학습) 특징들 보다 더 양호한 클러스터링 결과들을 획득한다. 이는 CAE에 의해 21번-24번, 26번, 27번, 30번, 33번, 36번 및 39번 웨이퍼들이 이상 웨이퍼(도 10b에 도시된 바와 같이 1의 값)로 분류되고, 32번 웨이퍼는 이상 웨이퍼로 분류되지 않은(대신, 도 10b에 도시된 바와 같이 2의 값으로 분류) 반면, 압축센싱 특징들은 정확하게 21번-31번 및 33번-43번 웨이퍼들을 정상 웨이퍼(2의 값)로 분류하고 1번-20번 및 32번 웨이퍼들을 이상 웨이퍼(1 또는 0의 값)로 분류한 것을 통해 나타난다.
이와 같이, 본 개시의 실시예들의 양상들은 웨이퍼의 다이들의 희소 샘플들로부터 복원된 전체 웨이퍼 맵들로부터 생성된 특징맵들 또는 풋프린트들에 기초하여, 웨이퍼들을 이상 또는 비-이상(예: 정상)으로 자동분류하는 것에 관한 것이다. 따라서, 본 개시의 실시예들은 웨이퍼 상의 모든 다이에 대해 전체 테스트를 수행하는 것보다 짧은 턴-어라운드 시간으로, 반도체 제조공정에 의해 생산된 웨이퍼들 상의 집적회로들의 품질을 모니터링할 수 있게 한다. 턴-어라운드 시간이 짧으면 공정편차를 더욱 빨리 검출할 수 있고, 검출된 공정편차를 보상하도록 반도체 제조장비를 조기에 조정할 수 있으므로 공정편차의 크기가 줄어든다. 다시 말해, 본 개시의 실시예들의 양상들은 제어루프를 단축시키므로(예: 신속한 피드백) 전체 수율을 향상시킨다. 이는 적어도 문제들을 조기에 검출하여 교정하면 결함이 있는 웨이퍼들을 더 적게 제조하게 되기 때문이다.
결함검출, 계측, 가상계측(예: 전체 웨이퍼 복원 모듈, 프로빙 마스크 생성기, 분류기 학습 모듈 및 분류 모듈) 및 시스템의 런-투-런 제어를 포함한 본 개시의 실시예들의 다양한 양상들은 하나 이상의 컴퓨터 시스템 또는 컨트롤러에 구현될 수 있다. 예를 들어, 웨이퍼들의 다이들의 희소 샘플들로부터 복원된 웨이퍼 맵들의 계산, 맞춤화 또는 최적화된 프로빙 마스크들의 계산, 복원 웨이퍼 맵들을 개선하기 위한 콘볼루션신경망들의 학습 및 추론(순전파 사용), 압축센싱 입력들 및 콘볼루션신경망들에 기초한 분류기들의 학습 및 추론은 모두 하나 이상의 컴퓨터 시스템 또는 컨트롤러를 이용하여 수행될 수 있다. 하나 이상의 컴퓨팅 장치들이 함께 사용될 수 있다(예: 네트워크를 통해 연결된 다수의 컴퓨터들 및/또는 단일 컴퓨터의 다수의 프로세서들로 계산 분배). 편의상, "컴퓨터 시스템"이라는 용어는 본 명세서에 설명된 다양한 동작들을 수행하는 하나 이상의 컴퓨팅 장치들 또는 컴퓨터들을 지칭하는데 사용될 것이다.
도 11은 본 개시의 실시예들의 양상들을 구현하는 컴퓨터 시스템의 블록도이다. 도 11에 도시된 바와 같이, 컴퓨터 시스템(1100)은 프로세서(1110) 및 프로세서가 특정 방법을 수행하게 하는 명령어들을 저장하는 메모리(1120)를 포함할 수 있다. 메모리에 저장된 명령어들은 프로세서가 특수목적(전용)의 작업을 수행하게 한다. 일부 경우에, 하나 이상의 전용 프로세서들(1130)은 프로세서(1110)와 함께 사용될 수 있다. 전용 프로세서들의 예시로는 그래픽처리장치(GPU) 또는 다른 벡터프로세서(신경망 학습을 포함한 특정 연산작업들에 적합)가 포함된다. 전용 프로세서들의 다른 예시로는 소정의 환경에 특화된 특정 동작들을 수행할 수 있는, 필드 프로그래머블 게이트 어레이(Field Programmable Gate Arrays: FPGA) 및 주문형집적회로(Application Specific Integrated Circuit: ASIC)가 포함된다. 예를 들어, 신경망이 학습된 이후, 설정 파라미터들(예: 신경망 내 연결 가중치)은 신경망을 구현하도록 FPGA를 설정하는데 사용될 수 있으며, 설정된 FPGA는 수신 샘플들에 기초하여 입력데이터를 분류하는 추론함수를 수행하는데 사용될 수 있다. 또한, FPGA는 입력 웨이퍼 맵들에 대한 다양한 전처리 동작들(예: 이상 웨이퍼 제거 및 노이즈제거)을 수행하는 부분들을 포함할 수 있다. 컴퓨터 시스템은 네트워크 어댑터(예: 네트워크를 통해 다른 컴퓨터들과의 통신을 위한), 디스플레이 어댑터(예: 디스플레이 패널로 정보를 출력하기 위한), 주변 어댑터(예: USB 또는, 예컨대 사용자 입력장치와의 연결을 위한 USB 어댑터) 등과 같은 하나 이상의 입력/출력 컨트롤러들(1140)을 포함할 수 있다.
본 개시는 예시적인 소정의 실시예들과 관련하여 설명되었으나, 개시된 실시예들로 발명이 한정되는 것은 아니며, 청구범위 및 그 균등범위의 사상 및 범위 내에 포함되는 다양한 변형들 및 균등한 구성들을 포함하는 것으로 이해되어야 한다.

Claims (20)

  1. 반도체 웨이퍼들의 웨이퍼 맵들을 복원하는 시스템에 있어서,
    프로세서; 및
    상기 프로세서에 의해 실행되는 명령어들을 저장하는 메모리를 포함하되,
    상기 프로세서는 상기 명령어들을 실행함으로써, 웨이퍼의 희소 샘플링 위치들에 대한 상기 웨이퍼의 테스트 데이터를 수신하고;
    상기 웨이퍼의 희소 샘플링 위치들에 대한 상기 테스트 데이터에 대해 제르니케 다항식을 이용한 압축센싱을 수행함으로써 복원 웨이퍼 맵을 계산하며,
    상기 웨이퍼의 희소 샘플링 위치들은 학습웨이퍼들의 집합에 기초하여 웨이퍼들에 대해 맞춤화된 프로빙 마스크에 기초하여 선택되되,
    상기 맞춤화된 프로빙 마스크의 희소 샘플링 위치들은,
    상기 맞춤화된 프로빙 마스크를 계산하도록 유전 알고리즘을 적용하여 생성되는, 웨이퍼 맵 복원 시스템.
  2. 제1항에 있어서,
    상기 프로빙 마스크의 상기 희소 샘플링 위치들은 임의로 선택되는, 웨이퍼 맵 복원 시스템.
  3. 제1항에 있어서,
    상기 프로빙 마스크의 상기 희소 샘플링 위치들은,
    실측 웨이퍼 맵들로 이루어진 학습집합을 수신하고;
    희소 샘플링 위치들로 이루어진 초기집합에 기초하여 프로빙 마스크를 설정하고;
    상기 프로빙 마스크에 기초하여 상기 실측 웨이퍼 맵들로 이루어진 학습집합에서 샘플들을 선택하고;
    상기 유전알고리즘이 복수의 세대들에 걸쳐서 반복적으로 상기 희소 샘플링 위치들로부터 획득된 상기 테스트 데이터에 기초한 압축센싱을 이용하여 복원 웨이퍼 맵들을 계산하고, 상기 실측 웨이퍼 맵들로 이루어진 학습집합과 비교하여 상기 복원 웨이퍼 맵들을 스코어링하고, 상기 스코어링에 의한 스코어들에 따라 상기 프로빙 마스크의 상기 희소 샘플링 위치들을 업데이트하고;
    임계 오차율이 충족되거나 상기 복수의 세대들이 세대 한도수에 도달하는 경우, 상기 업데이트된 상기 프로빙 마스크의 희소 샘플링 위치들을 반환함으로써 생성되는, 웨이퍼 맵 복원 시스템.
  4. 제1항에 있어서,
    상기 메모리는 상기 프로세서에 의해 실행되는 추가적인 명령어들을 저장하고,
    상기 프로세서는 상기 추가적인 명령어들을 실행함으로써, 제1 콘볼루션신경망에 압축센싱에 의해 복원된 상기 복원 웨이퍼 맵을 제공하여 상기 복원 웨이퍼 맵을 업데이트하는, 웨이퍼 맵 복원 시스템.
  5. 제4항에 있어서,
    상기 제1 콘볼루션신경망은,
    실측 웨이퍼 맵들로 이루어진 학습집합을 수신하고;
    상기 프로빙 마스크에 기초하여 상기 실측 웨이퍼 맵들로 이루어진 학습집합에서 샘플들을 선택하고;
    상기 실측 웨이퍼 맵들로 이루어진 학습집합에서 선택된 상기 샘플들로부터 학습 복원 웨이퍼 맵들을 계산하고;
    상기 학습 복원 웨이퍼 맵들로부터 상기 실측 웨이퍼 맵들로 이루어진 학습집합을 계산하도록 상기 제1 콘볼루션신경망을 학습시키기 위해 역전파 알고리즘을 적용함으로써 학습되는, 웨이퍼 맵 복원 시스템.
  6. 제1항에 있어서,
    상기 메모리는 상기 프로세서에 의해 실행되는 추가적인 명령어들을 저장하고,
    상기 프로세서는 상기 추가적인 명령어들을 실행함으로써, 분류기를 이용하여 복수의 라벨들 중 하나로 상기 복원 웨이퍼 맵을 분류하고,
    상기 분류기는,
    실측 웨이퍼 맵들로 이루어진 학습집합; 및
    상기 실측 웨이퍼 맵들로 이루어진 학습집합의 복수의 라벨들을 이용하여 학습되며,
    상기 복수의 라벨들은 이상 웨이퍼 및 정상 웨이퍼를 포함한 하나 이상의 웨이퍼 종류를 식별하기 위해 상기 실측 웨이퍼 맵들로 이루어진 학습집합에 이상검출기법을 적용함으로써 계산되는, 웨이퍼 맵 복원 시스템.
  7. 제6항에 있어서,
    상기 이상검출기법은 주성분분석 또는 바이클러스터링 중 적어도 하나를 포함하는, 웨이퍼 맵 복원 시스템.
  8. 제6항에 있어서,
    상기 메모리는 상기 프로세서에 의해 실행되는 추가적인 명령어들을 저장하고,
    상기 프로세서는 상기 추가적인 명령어들을 실행함으로써, 상기 복원 웨이퍼 맵에 대응하는 복수의 제르니케 다항식 계수들을 상기 분류기에 제공하며,
    상기 분류기는,
    상기 프로빙 마스크에 기초하여 상기 실측 웨이퍼 맵들로 이루어진 학습집합에서 샘플들을 선택하고;
    상기 실측 웨이퍼 맵들로 이루어진 학습집합에서 선택된 상기 샘플들로부터 학습 복원 웨이퍼 맵들을 계산하고;
    상기 학습 복원 웨이퍼 맵들로부터 복수의 학습 제르니케 다항식 계수들에 기초하여 상기 복수의 라벨들을 예측하도록 상기 분류기를 학습시킴으로써 학습되는, 웨이퍼 맵 복원 시스템.
  9. 제6항에 있어서,
    상기 메모리는 상기 프로세서에 의해 실행되는 추가적인 명령어들을 저장하고,
    상기 프로세서는 상기 추가적인 명령어들을 실행함으로써,
    상기 복원 웨이퍼 맵을 특징추출기에 제공하여 특징맵을 계산하고;
    상기 특징맵을 학습된 제2 분류기에 제공하여 상기 복수의 라벨들 중 하나로 상기 복원 웨이퍼 맵을 분류하며,
    상기 특징추출기는 상기 실측 웨이퍼 맵들로 이루어진 학습집합에 기초하여 상기 복수의 라벨들을 예측하도록 상기 분류기를 학습시킴으로써 학습된 제2 콘볼루션신경망인, 웨이퍼 맵 복원 시스템.
  10. 제1항에 있어서,
    상기 시스템은 상기 복원 웨이퍼 맵에 기초하여 반도체 제조공정의 런-투-런 제어기에 피드백을 제공하는, 웨이퍼 맵 복원 시스템.
  11. 반도체 웨이퍼들의 웨이퍼 맵들을 복원하는 방법에 있어서,
    프로세서에 의해, 웨이퍼의 희소 샘플링 위치들에 대한 상기 웨이퍼의 테스트 데이터를 수신하는 단계; 및
    상기 프로세서에 의해, 상기 웨이퍼의 희소 샘플링 위치들에 대한 상기 테스트 데이터에 대해 제르니케 다항식을 이용한 압축센싱을 수행함으로써 복원 웨이퍼 맵을 계산하는 단계를 포함하되,
    상기 웨이퍼의 희소 샘플링 위치들은 학습웨이퍼들의 집합에 기초하여 한 런의 웨이퍼들에 대해 맞춤화된 프로빙 마스크에 기초하여 선택되되,
    상기 프로빙 마스크의 희소 샘플링 위치들은,
    상기 맞춤화된 프로빙 마스크를 계산하도록 유전 알고리즘을 적용하여 생성되는, 웨이퍼 맵 복원 방법.
  12. 제11항에 있어서,
    상기 프로빙 마스크의 상기 희소 샘플링 위치들은 임의로 선택되는, 웨이퍼 맵 복원 방법.
  13. 제11항에 있어서,
    상기 프로빙 마스크의 상기 희소 샘플링 위치들은,
    실측 웨이퍼 맵들로 이루어진 학습집합을 수신하고;
    희소 샘플링 위치들로 이루어진 초기집합에 기초하여 프로빙 마스크를 설정하고;
    상기 프로빙 마스크에 기초하여 상기 실측 웨이퍼 맵들로 이루어진 학습집합에서 샘플들을 선택하고;
    상기 유전알고리즘이 복수의 세대들에 걸쳐서 반복적으로 기 희소 샘플링 위치들로부터 획득된 상기 테스트 데이터에 기초한 압축센싱을 이용하여 복원 웨이퍼 맵들을 계산하고, 기 실측 웨이퍼 맵들로 이루어진 학습집합과 비교하여 상기 복원 웨이퍼 맵들을 스코어링하고, 상기 스코어링에 의한 스코어들에 따라 상기 프로빙 마스크의 상기 희소 샘플링 위치들을 업데이트하고;
    임계 오차율이 충족되거나 상기 복수의 세대들이 세대 한도수에 도달하는 경우, 상기 업데이트된 상기 프로빙 마스크의 희소 샘플링 위치들을 반환함으로써 생성되는, 웨이퍼 맵 복원 방법.
  14. 제11항에 있어서,
    제1 콘볼루션신경망에 압축센싱에 의해 복원된 상기 복원 웨이퍼 맵을 제공하여 상기 복원 웨이퍼 맵을 업데이트하는 단계를 더 포함하는, 웨이퍼 맵 복원 방법.
  15. 제14항에 있어서,
    상기 제1 콘볼루션신경망은,
    실측 웨이퍼 맵들로 이루어진 학습집합을 수신하고;
    상기 프로빙 마스크에 기초하여 상기 실측 웨이퍼 맵들로 이루어진 학습집합에서 샘플들을 선택하고;
    상기 실측 웨이퍼 맵들로 이루어진 학습집합에서 선택된 상기 샘플들로부터 학습 복원 웨이퍼 맵들을 계산하고;
    상기 학습 복원 웨이퍼 맵들로부터 상기 실측 웨이퍼 맵들로 이루어진 학습집합을 계산하도록 상기 제1 콘볼루션신경망을 학습시키기 위해 역전파 알고리즘을 적용함으로써 학습되는, 웨이퍼 맵 복원 방법.
  16. 제11항에 있어서,
    분류기를 이용하여 복수의 라벨들 중 하나로 상기 복원 웨이퍼 맵을 분류하는 단계를 더 포함하고,
    상기 분류기는,
    실측 웨이퍼 맵들로 이루어진 학습집합; 및
    상기 실측 웨이퍼 맵들로 이루어진 학습집합의 복수의 라벨들을 이용하여 학습되며,
    상기 복수의 라벨들은 이상 웨이퍼 및 정상 웨이퍼를 포함한 하나 이상의 웨이퍼 종류를 식별하기 위해 상기 실측 웨이퍼 맵들로 이루어진 학습집합에 이상검출기법을 적용함으로써 계산되는, 웨이퍼 맵 복원 방법.
  17. 제16항에 있어서,
    상기 이상검출기법은 주성분분석 또는 바이클러스터링 중 적어도 하나를 포함하는, 웨이퍼 맵 복원 방법.
  18. 제16항에 있어서,
    상기 복원 웨이퍼 맵에 대응하는 복수의 제르니케 다항식 계수들을 상기 분류기에 제공하는 단계를 더 포함하고,
    상기 분류기는,
    상기 프로빙 마스크에 기초하여 상기 실측 웨이퍼 맵들로 이루어진 학습집합에서 샘플들을 선택하고;
    상기 실측 웨이퍼 맵들로 이루어진 학습집합에서 선택된 상기 샘플들로부터 학습 복원 웨이퍼 맵들을 계산하고;
    상기 학습 복원 웨이퍼 맵들로부터 복수의 학습 제르니케 다항식 계수들에 기초하여 상기 복수의 라벨들을 예측하도록 상기 분류기를 학습시킴으로써 학습되는, 웨이퍼 맵 복원 방법.
  19. 제16항에 있어서,
    상기 복원 웨이퍼 맵을 특징추출기에 제공하여 특징맵을 계산하는 단계; 및
    상기 특징맵을 학습된 제2 분류기에 제공하여 상기 복수의 라벨들 중 하나로 상기 복원 웨이퍼 맵을 분류하는 단계를 더 포함하고,
    상기 특징추출기는 상기 실측 웨이퍼 맵들로 이루어진 학습집합에 기초하여 상기 복수의 라벨들을 예측하도록 상기 분류기를 학습시킴으로써 학습된 제2 콘볼루션신경망인, 웨이퍼 맵 복원 방법.
  20. 제11항에 있어서,
    상기 복원 웨이퍼 맵에 기초하여 반도체 제조공정의 런-투-런 제어기를 제어하는 단계를 더 포함하는, 웨이퍼 맵 복원 방법.
KR1020180107931A 2017-09-26 2018-09-10 웨이퍼 맵 분석 시스템 및 방법 KR102170473B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762563625P 2017-09-26 2017-09-26
US62/563,625 2017-09-26
US16/107,942 2018-08-21
US16/107,942 US11282695B2 (en) 2017-09-26 2018-08-21 Systems and methods for wafer map analysis

Publications (2)

Publication Number Publication Date
KR20190035511A KR20190035511A (ko) 2019-04-03
KR102170473B1 true KR102170473B1 (ko) 2020-10-28

Family

ID=65808335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180107931A KR102170473B1 (ko) 2017-09-26 2018-09-10 웨이퍼 맵 분석 시스템 및 방법

Country Status (3)

Country Link
US (1) US11282695B2 (ko)
KR (1) KR102170473B1 (ko)
CN (1) CN109612999B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2549073B (en) * 2016-03-24 2020-02-26 Imagination Tech Ltd Generating sparse sample histograms
US11029359B2 (en) * 2018-03-09 2021-06-08 Pdf Solutions, Inc. Failure detection and classsification using sensor data and/or measurement data
US11790212B2 (en) * 2019-03-18 2023-10-17 Microsoft Technology Licensing, Llc Quantization-aware neural architecture search
JP2020181959A (ja) 2019-04-26 2020-11-05 東京エレクトロン株式会社 学習方法、管理装置および管理プログラム
CN112433472B (zh) * 2019-08-26 2022-10-18 长鑫存储技术有限公司 半导体生产控制方法及控制系统
US11954615B2 (en) 2019-10-16 2024-04-09 International Business Machines Corporation Model management for non-stationary systems
KR20210065285A (ko) * 2019-11-26 2021-06-04 삼성전자주식회사 생성적 적대망들에 기반하여 웨이퍼 맵을 생성하는 프로그램 코드를 저장하는 비일시적 컴퓨터 판독가능 매체 및 컴퓨팅 장치
CN113406464A (zh) * 2020-03-17 2021-09-17 瑞昱半导体股份有限公司 晶圆测试机台及训练人工智能模型以测试晶圆的方法
CN113850749A (zh) * 2020-06-09 2021-12-28 英业达科技有限公司 训练缺陷侦测器的方法
US11868428B2 (en) * 2020-07-21 2024-01-09 Samsung Electronics Co., Ltd. Apparatus and method with compressed neural network computation
US11810284B2 (en) 2020-08-21 2023-11-07 Kla Corporation Unsupervised learning for repeater-defect detection
US11967060B2 (en) * 2020-08-25 2024-04-23 Kla Corporation Wafer level spatial signature grouping using transfer learning
CN112200219B (zh) * 2020-09-11 2022-04-19 浙江大学 一种超大规模晶圆缺陷数据的特征提取方法
FI20215699A1 (en) * 2021-06-15 2022-12-16 Elisa Oyj Monitoring and controlling the semiconductor manufacturing process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030103189A1 (en) 2001-09-11 2003-06-05 The Regents Of The University Of California Characterizing aberrations in an imaging lens and applications to visual testing and integrated circuit mask analysis
JP2007287742A (ja) * 2006-04-12 2007-11-01 Toshiba Corp 測定座標設定システム及び測定座標設定方法
US20170076440A1 (en) 2013-10-18 2017-03-16 Kla-Tencor Corporation Compressive sensing for metrology

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160297A (ja) 1992-11-13 1994-06-07 Takano Co Ltd 表面欠陥検出装置
JP2001156135A (ja) 1999-11-29 2001-06-08 Hitachi Ltd 欠陥画像の分類方法及びその装置並びにそれを用いた半導体デバイスの製造方法
US20070282480A1 (en) 2003-11-10 2007-12-06 Pannese Patrick D Methods and systems for controlling a semiconductor fabrication process
US7415386B2 (en) * 2003-12-31 2008-08-19 Pdf Solutions, Inc. Method and system for failure signal detection analysis
US7236848B2 (en) * 2005-09-12 2007-06-26 Advanced Micro Devices, Inc. Data representation relating to a non-sampled workpiece
KR101808819B1 (ko) 2011-08-16 2017-12-13 삼성전자주식회사 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법
CN102393248B (zh) 2011-10-26 2013-09-11 中国科学院空间科学与应用研究中心 一种时间分辨极弱光多光谱成像系统及方法
US9546862B2 (en) 2012-10-19 2017-01-17 Kla-Tencor Corporation Systems, methods and metrics for wafer high order shape characterization and wafer classification using wafer dimensional geometry tool
KR102211093B1 (ko) 2014-02-12 2021-02-03 에이에스엠엘 네델란즈 비.브이. 프로세스 윈도우를 최적화하는 방법
WO2015189026A2 (en) 2014-06-10 2015-12-17 Asml Netherlands B.V. Computational wafer inspection
CN104155302B (zh) 2014-07-03 2017-02-15 胜科纳米（苏州）有限公司 检测硅晶体缺陷的方法
US9865047B1 (en) 2014-10-28 2018-01-09 Kla-Tencor Corporation Systems and methods for effective pattern wafer surface measurement and analysis using interferometry tool
US9779202B2 (en) 2015-06-22 2017-10-03 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
CN105004729B (zh) 2015-06-30 2017-10-03 西安工程大学 一种基于压缩感知的坯布织物疵点检测方法
KR20180038477A (ko) 2015-08-04 2018-04-16 노바 메주어링 인스트루먼츠 엘티디. 박막 내 하이브리드 측정 시스템 및 측정 방법
KR102400557B1 (ko) 2015-10-13 2022-05-20 삼성전자주식회사 알티에스(rts) 노이즈를 고려한 회로 설계 방법 및 시뮬레이션 방법
US10234401B2 (en) * 2016-02-22 2019-03-19 Qoniac Gmbh Method of manufacturing semiconductor devices by using sampling plans
US10346740B2 (en) * 2016-06-01 2019-07-09 Kla-Tencor Corp. Systems and methods incorporating a neural network and a forward physical model for semiconductor applications
CN106295521B (zh) 2016-07-29 2019-06-04 厦门美图之家科技有限公司 一种基于多输出卷积神经网络的性别识别方法、装置及计算设备
CN106485324A (zh) 2016-10-09 2017-03-08 成都快眼科技有限公司 一种卷积神经网络优化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030103189A1 (en) 2001-09-11 2003-06-05 The Regents Of The University Of California Characterizing aberrations in an imaging lens and applications to visual testing and integrated circuit mask analysis
JP2007287742A (ja) * 2006-04-12 2007-11-01 Toshiba Corp 測定座標設定システム及び測定座標設定方法
US20170076440A1 (en) 2013-10-18 2017-03-16 Kla-Tencor Corporation Compressive sensing for metrology

Also Published As

Publication number Publication date
US11282695B2 (en) 2022-03-22
CN109612999A (zh) 2019-04-12
CN109612999B (zh) 2022-02-01
KR20190035511A (ko) 2019-04-03
US20190096659A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
KR102170473B1 (ko) 웨이퍼 맵 분석 시스템 및 방법
TWI751376B (zh) 識別在一晶圓上偵測到之缺陷中之損害及所關注缺陷
US11275361B2 (en) Systems and methods for predicting defects and critical dimension using deep learning in the semiconductor manufacturing process
KR102083706B1 (ko) 반도체 검사 레시피 생성, 결함 리뷰 및 계측을 위한 적응적 샘플링
TWI708301B (zh) 透過異常值偵測之特徵選擇及自動化製程窗監控
TWI750553B (zh) 對樣本的缺陷檢測的方法及其系統
Yuan-Fu A deep learning model for identification of defect patterns in semiconductor wafer map
TWI683103B (zh) 於樣品上判定所關注圖案之一或多個特性
CN108463875A (zh) 使用具有晶片图像数据的设计数据改进半导体晶片检验器的缺陷敏感度
US11686689B2 (en) Automatic optimization of an examination recipe
TW202036474A (zh) 最佳度量衡指導之系統及方法
TWI791930B (zh) 用於分類半導體樣本中的缺陷的系統、方法及電腦可讀取媒體
Jiang et al. A Gaussian mixture model clustering ensemble regressor for semiconductor manufacturing final test yield prediction
US11940390B2 (en) Selecting a representative subset of potential defects to improve defect classifier training and estimation of expected defects of interest
Shintani et al. Wafer-level variation modeling for multi-site RF IC testing via hierarchical Gaussian process
KR101803119B1 (ko) 웨이퍼 검사 또는 계측 구성을 위한 데이터 섭동
Lin et al. AdaTest: An efficient statistical test framework for test escape screening
CN116646281A (zh) 异常测试结构获取方法、验证方法及相关装置
TW202213191A (zh) 錯誤因素之推定裝置及推定方法
JP5566616B2 (ja) 特性解析装置、特性解析方法をコンピュータに実行させるためのプログラム、上記プログラムを記録したコンピュータ読み取り可能な記録媒体
TW201620057A (zh) 晶圓的良率判斷方法以及晶圓合格測試的多變量偵測方法
JP7482624B2 (ja) 不良検知方法および不良検知装置
Kim et al. A few-shot machine learning-based OCD metrology algorithm with anomaly detection and wafer-level data augmentation
KR20240042627A (ko) 다차원 동적 부품 평균 테스트를 위한 시스템 및 방법
KR20220041126A (ko) 광학 검사를 이용한 프로세스 모니터링 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant