CN101577548A - 基于可控负载电容的时间域比较器 - Google Patents

Abstract

基于可控负载电容的时间域比较器(Shunt Capacitor Based Time－mode Comparator(SCTMC)，属于数据转换器技术领域，其特征在于，该比较器由可控负载电容电压控制延迟的电压时间转换电路和数据触发器的时间－数字转换电路依次串连组成；由于采用电容负载可控的电压控制延迟电路代替传统的电压－时间转换电路，因而能在38MHz的速度下分辨出低于10uV的输入电压差，同时本发明没有采用任何电阻器件因而面积小，功耗低。

Description

基于可控负载电容的时间域比较器

技术领域

基于可控负载电容的时间域比较器直接应用的技术领域是超低功耗模拟数字转换器电路设计。所提出电路是一类可以适用于主要低功耗ADC结构的重要模块。

背景技术

无线传感器网络(WSN)在社会和自然环境中具有越来越广泛的应用。由于无线传感器网络具有的可靠性和精确性的优势，尤其重点应用于军事，国家安全，医疗和环境观察等领域。一般无线传感器网络都是由大量传感器节点组成，由此使得功耗成为传感器网络设计的重要约束，要求传感器节点中每个模块必须消耗很低的能量。

在WSN节点中一般集成一个模拟数字转换器(ADC)把来自传感器的模拟信号转换成数字信号并由处理器进行下一步的处理。为了达到超低功耗的要求，适用的ADC也应该是超低功耗的(见参考文献Benton H.Calhoun，Denis C.Daly，Naveen Verma，Daniel F.Finchelstein，David D.Wentzloff，Alice Wang，Seong-Hwan Cho，and Anantha P.Chandrakasan，“Design Considerations for Ultra-Low Energy Wireless MicrosensorNodes”)。逐次逼近型ADC(SAR ADC)是实现超低功耗ADC的一种合适的电路结构。这是因为，SAR ADC硬件电路比较少，只包括三个模块：数字模拟转换器(DAC)，比较器和数字逻辑模块。其中，比较器模块是消耗能量最多的模块。

传统比较器是先把输入电压转换成电流然后把这电流再转换成电压，最后用一个低功耗高速的锁存器(latch)来对所得的电压进行比较得到结果。在进行功耗优化时，这种比较器性能会有很大下降。为了降低这种比较器的失调，会在latch前边用一个或几个运放；但是这种方法会引入更大的功耗和复杂度。(见参考文献Naveen Verma，and Anantha P.Chandrakasan，“An Ultra Low Energy 12-bit Rate-Resolution Scalable SAR ADC forWireless Sensor Nodes”，IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.42，NO.6，JUNE2007).

为了解决以上问题，可以采用基于时间模式的比较器(TMC)。这种比较器结构非常简单而且消耗能量很低，并且可以应用到超低功耗SAR ADC的设计中。这种比较器的工作模式不同于传统比较器。它首先用一个电压-时间转换电路(VTC)把输入电压转换成时间脉冲，然后又通过一个触发器对时间作比较或锁定。代表性工作包括，Andrea Agnes et al提出的一种基于时间域的比较器.(见参考文献Andrea Agnes，Edoardo Bonizzoni，Piero Malcovatiand Franco Maloberti，“A 9.4-ENOB 1V 3.8μW 100kSs SAR ADC with Time_domaincomparator”，2008IEEE International Solid-State Circuits Conference).虽然AndreaAgnes所提出的时间域比较器比传统的比较器要简单且功耗低，但是具有几个缺点：首先，这个比较器采用了含有比较大的电阻的静态的VTC。所以速度，功耗效率以及精度都比较底。另外面积比较大。

发明内容

本发明的目的是在现有的时间域比较器电路的基础上，提出一种基于可控负载电容的时间域比较器(Shunt Capacitor Based Time-mode Comparator(SCTMC))结构。

基于可控负载电容的时间域比较器，其特征在于，主要含有一个可控负载电容的电压一时间转换电路、一个D触发器、以及两个负载电容，其中：

所述可控负载电容的电压-时间转换电路，含有八个NMOS管和十个PMOS管，其中：

在所述八个NMOS管仲，第一NMOS管至第八NMOS管依次标志为N1，N2，N3，N4，N5，N6，N7，N8。

在所述十个PMOS管中，第一PMOS管至第十PMOS管依次标志为P1，P2，P3，P4，P5，P6，P7，P8，P9，P10。

在所述第一NMOS管N1，第二NMOS管N2，第五NMOS管N5，第六NMOS管N6，第七NMOS管N7、第八NMOSN8管N8，这六个NMOS管的源极共地，

在所述两个负载电容中，第一负载电容C1的和第二负载电容C2的下极板共地，

在所述十个PMOS管中，第一PMOS管(P1)，第三PMOS管(P3)，第五PMOS管P5，第九PMOS管P9，第二PMOS管P2，第四PMOS管P4，第六PMOS管P6，以及第十PMOS管P10这八个PMOS管的源极共同接电源V_DD，

所述第三NOS管N3的栅极接输入电压VIN，

所述第四NOS管(N4)的栅极接参考电压VREF，

所述第一PMOS管P1、第三PMOS管P3、第二PMOS管P2、第四PMOS管P4、第七PMOS管P7、第八PMOS管P8这六个PMOS管的栅极、以及所述第一NMOS管(N1)，第二NMOS管N2这八个MOS管的栅极接时钟信号CLK，

所述第一负载电容C1的上极板同时和所述第三PMOS管(P3)的漏极、第三NMOS管N3的漏极、以及第五PMOS管P5的栅极相连，

所述第二负载电容器C2的上极板同时和第四PMOS管P4的漏极、第四NMOS管N4的*极、以及第六PMOS管的栅极相连，

所述第一NMOS管N1的漏极、第三NMOS管N3的源极、以及第五NMOS管N5的栅板互连，

所述第五PMOS管P5的漏极、第五NMOS管N5的漏极、第九PMOS管P9的栅板，以及第七NMOS管(N7)的栅极互连，

所述第二NMOS管(N2)的漏极、第四NMOS管N4的源板、以及第六NMOS管N6的栅板互连，

所述第六PMOS管P6的漏极、第六NMOS管N6的漏极、第十PMOS管P10的栅极、以及第八NMOS管N8的栅极互连，

所述第七PMOS管P7的漏极和所述第七NMOS管N7的漏极相连后，再正向通过第一反相管11连接到所述D触发器的D端，所述第八PMOS管P8的漏极和所述第八NMOS管N8的漏极相连后，再通过第二反相管12连接到所述D触发器的控制端所述D触发器的输出为所述基于可控负载电容的时间域比较器的输出信号Dout。

本发明的有益效果是：与传统的时间域比较器结构相比较，本发明提出一种基于可控负载电容电压-时间转换电路的时间域比较器结构，在相同的测试条件下，消耗低的动态功耗；其工作速度也提高了20倍；没有使用任何电阻；同时精度达到10uV，所提出的电路技术非常适合作为超低功耗高速高精度SAR ADC电路的重要模块；它含有：可控负载电容的电压-时间转换电路(SCVTC)，还含有，一个D触发器(DFF)。

附图说明

图1.TMC比较器框图。VIN为输入信号，VREF为比较参考电压，CLK为比较器控制信号而DOUT为比较器的输出。

图2.Andrea Agnes所提出的TMC。VIN，VREF，CLK和DOUT的意义与图1类似。

图3.本发明的电路结构图。VIN，VREF，CLK和DOUT的意义与图2意义相同。

图4.本发明中用自偏置管代替图3中输入管的改动。

图5.本发明改用动态电压-时间转换电路的改动。

图6.最小输入电压差的比较结果。

图7.模拟数字转换器的通用框图。

图8.SAR ADC框图。

图9.Flash ADC框图。

图10.Pipeline框图。

图11.sigma-delta框图。

图12.并联ADC框图。

具体实施方式

本发明解决其技术问题的技术方案是：本发明提出的SCVTC，如图3所示。本发明的TMC具有采用SCVTC作电压-时间的转换然后用D触发器(DFF)锁存比较结果降低了功耗。

图2是传统的时间域比较器电路。主要由两个部分组成：电压-时间转换器(VTC)和输出D触发器。电压-时间转换器由两个支路组成：V2T Input和V2T Reference.V2T Input的输出经过三个反相器(I1，I2和I3)连到DFF的数据端(D)而V2T Reference的输出也经过三个反相器(I4，I5，和I6)连到DFF的触发端。比较器的工作包括两模式。首先在复位模式，CLK为低电平并通过M5和M6把两个电容C1和C2充电到V_DD.同时VTC两端通过M7和M8接地。这时触发器的输出即比较器的输出保持不变。在比较模式，CLK会变为高电平并打开M3和M4，同时关断M5，M6，M7，M8.这时两个电容会开始放电而放电的速度由VIN和VREF决定。当M2或M8栅极电压降低到PMOS的阈值(V_TP)时，相应的管子会把其漏极节点充电到V_DD。当V2TReference翻转后会触发DFF，所著比较结果。因为这里的DFF是在下降延触发的，所以如果VIN＞VREF，V2T Input会先翻转，当DFF被触发后DOUT得到“0”。如果VIN＜VREF，V2TReference会先翻转触发DFF使得DOUT得到“1”，完成比较功能。这比较器是把输入电压变为延迟而对产生的延迟作比较。

TMC技术是基于以下方程。

$\mathrm{\Δt}=\frac{C.\mathrm{\ΔV}}{I}---\left(1\right)$

其中，Δt是使电容C上的电压变化为ΔV所需要的时间，I是电流。

在传统的TMC中，触发器DFF有两个功能：第一个功能是检测时间差；第二个功能是锁存数据。使用DFF有两个大问题：比较器能够分辨的最小时间差，也就是最小输入电压差由DFF的建立时间决定。第二个问题是，几乎所有的DFF的输入端的负载时不对称的，这种不对称性会给比较器的检测功能带来很多误差。

本发明由可控负载电容电压-时间转换电路(SCVTC)，和一个D触发器组成。。SCVTC由N1～N8，P1～P10和两个反相器I1和I2组成。

本发明的工作原理与传统TMC类似，也包括两个模式：在复位模式时，CLK为低电平，N1和N2关断，P1，P2，P3，P4，N5和N6导通使连个电容冲到V_DD。当CLK变为高电平时，N1和N2道通，P1，P2，P3，P4，N5和N6关断。电容C1通过N1和N3放电，同时电容C2通过N2和N4放电。当P5道通后和反相器I1产生脉冲信号，同样，当P6道通后和反相器I2产生一个参考脉象冲。电容C1的放电速度由输入电压V_IN决定而C2的放电速度由参考电压V_REF决定。如果V_REF＞V_IN，P6会先道通触发DFF后使比较器输出DOUT变为低电平。如果V_REF＜V_IN，P5先道通。参考脉冲触发DFF后使比较器输出DOUT变为高电平。

为了验证本发明的性能和所带来的改进的效果，我们用了spectre^TM仿真工具对电路进行仿真。仿真结果比较参见表1。

Table 1：比较器性能

	Andrea Agnes	本发明
			工艺(um)	0.18	0.18
电源电压(V)	0.8～1.8	0.8～1V
			最高工作速度(MHz)	1.875	38
能耗(pJ)	1.6	0.9
			分辨率(uV)	73	10
电阻值(KΩ)	125	无
			输入信号范围	0～Vdd	0～Vdd

图7是本发明最小输入电压差的比较结果。可以看出，本发明在输入电压差(VREF-VIN)为10uV仍然可以给出正确的比较结果说明比较器有很高的精度。本发明可以达到高于38MHz的速度而总能耗小于0.9pJ。

总结：

这个比较器电路包括：负载电容可控电压到时间的转换电路把两个输入电压值转换为两个输出时间信号。输出信号的产生时间有输入电压的大小决定。用DFF对时间作比较完成比较功能，比较器输出可以变为脉冲或可以通过滤波后得到直流信号。两个输入管子N3和N4也可以改用如图4的自偏置管，为了避免不必要的能耗也可以用如图5中的动态电压-时间转换。

本发明的另外一个优点是它不需要任何放大器，电流源或电阻。本发明可以在各种ADC(图7)里面应用。包括，逐次逼近ADC(如图8)，Flash ADC(如图9)，Pipeline ADC(如图10)和sigma-delta ADC(如图11)，以及并联ADC(如图12)。图11和图12结构中的每个子ADC可以根据应用需求和性能要求分别采用图8、9、10中应用了SCTMC技术的ADC。

Claims (1)

1、基于可控负载电容的时间域比较器，其特征在于，含有一个可控负载电容的电压-时间转换电路、一个D触发器、以及两个负载电容，其中：

所述可控负载电容的电压-时间转换电路，含有八个NMOS管和十个PMOS管，其中：

在所述八个NMOS管仲，第一NMOS管至第八NMOS管依次标志为(N1，N2，N3，N4，N5，N6，N7，N8)；

在所述十个PMOS管中，第一PMOS管至第十PMOS管依次标志为(P1，P2，P3，P4，P5，P6，P7，P8，P9，P10)；

在所述第一NMOS管(N1)，第二NMOS管(N2)，第五NMOS管(N5)，第六NMOS管(N6)，第七NMOS管(N7)、第八NMOSN8管(N8)，这六个NMOS管的源极共地，

在所述两个负载电容中，第一负载电容(C1)的和第二负载电容(C2)的下极板共地，

在所述十个PMOS管中，第一PMOS管(P1)，第三PMOS管(P3)，第五PMOS管(P5)，第九PMOS管(P9)，第二PMOS管(P2)，第四PMOS管(P4)，第六PMOS管(P6)，以及第十PMOS管(P10)这八个PMOS管的源极共同接电源VDD，

所述第三NOS管(N3)的栅极接输入电压(VIN)，

所述第四NOS管(N4)的栅极接参考电压(VREF)，

所述第一PMOS管(P1)、第三PMOS管(P3)、第二PMOS管(P2)、第四PMOS管(P4)、第七PMOS管(P7)、第八PMOS管(P8)这六个PMOS管的栅极、以及所述第一NMOS管(N1)，第二NMOS管(N2)这八个MOS管的栅极接时钟信号(CLK)，

所述第一负载电容(C1)的上极板同时和所述第三PMOS管(P3)的漏极、第三NMOS管(N3)的漏极、以及第五PMOS管(P5)的栅极相连，

所述第二负载电容器(C2)的上极板同时和第四PMOS管(P4)的漏极、第四NMOS管(N4)的漏极、以及第六PMOS管的栅极相连，

所述第一NMOS管(N1)的漏极、第三NMOS管(N3)的源极、以及第五NMOS管(N5)的栅板互连，

所述第五PMOS管(P5)的漏极、第五NMOS管(N5)的漏极、第九PMOS管(P9)的栅板，以及第七NMOS管(N7)的栅极互连，

所述第二NMOS管(N2)的漏极、第四NMOS管(N4)的源板、以及第六NMOS管(N6)的栅板互连，

所述第六PMOS管(P6)的漏极、第六NMOS管(N6)的漏极、第十PMOS管(P10)的栅极、以及第八NMOS管(N8)的栅极互连，

所述第七PMOS管(P7)的漏极和所述第七NMOS管(N7)的漏极相连后，再正向通过第一反相管(11)连接到所述D触发器的D端，所述第八PMOS管(P8)的漏极和所述第八NMOS管(N8)的漏极相连后，再通过第二反相管(12)连接到所述D触发器的控制端所述D触发器的输出为所述基于可控负载电容的时间域比较器的输出信号(Dout)。

Images