CN106533428A - 基于多米诺的高速触发器 - Google Patents

基于多米诺的高速触发器 Download PDF

Info

Publication number
CN106533428A
CN106533428A CN201610806610.XA CN201610806610A CN106533428A CN 106533428 A CN106533428 A CN 106533428A CN 201610806610 A CN201610806610 A CN 201610806610A CN 106533428 A CN106533428 A CN 106533428A
Authority
CN
China
Prior art keywords
terminal
transistor
input
trigger
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610806610.XA
Other languages
English (en)
Other versions
CN106533428B (zh
Inventor
马修·铂金斯
林政贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106533428A publication Critical patent/CN106533428A/zh
Application granted granted Critical
Publication of CN106533428B publication Critical patent/CN106533428B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H03K3/356139—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)

Abstract

提供基于多米诺的高速触发器。提供用于触发器的设备。一种用于触发器的设备包括：多米诺逻辑触发器，包括用于多米诺逻辑触发器中将被预充电的所有节点的单标尾晶体管，其中，单标尾晶体管包括标尾节点；预充电晶体管，连接到标尾节点，以在评估周期之前对标尾节点进行预充电。用于触发器的另一设备包括：多米诺逻辑触发器；组合逻辑，被配置为结合电路事件对互补信号进行评估。

Description

基于多米诺的高速触发器
本申请要求于2015年9月10日提交到美国专利商标局的第62/216,867号美国临时专利申请、2015年10月6日提交到美国专利商标局的第62/237,784号美国临时专利申请，所述两个申请的全部内容通过引用包含于此。
技术领域
本公开总体上涉及一种触发器，更具体地讲，涉及一种基于多米诺(domino)的高速触发器。
背景技术
具有最小化的面积和降低的功率的高速触发器在诸如移动终端的很多应用中是期望的。
触发器的时钟信号(CK)控制触发器的输出(例如，Q)转变为预定的输出逻辑电平的时间与触发器的输出实际转变为预定的逻辑电平的时间(tckq)之间的差(通常被称为CK到Q延迟)是确定触发器的最大工作频率(例如，时钟周期(Tck)的最小时间周期)的因素。建立(setup)时间(tsetup)(即，在时钟信号命令触发器的输出转变为预定的逻辑电平之前，对触发器的输入必须存在和稳定的时间)也是确定触发器的最大工作频率的因素。与触发器一起被使用的任意组合逻辑的传播延迟(tpd)也是确定触发器的最大工作频率的因素。如在下面的等式(1)所示，这三个因素之和确定触发器的最小时钟周期：
Tck≥tckq+tpd+tsetup (1)
无时钟偏差(absent clock skew)(仅tckq和tsetup)是触发器的设计的函数。因此，降低触发器的tckq和tsetup将增加触发器的工作频率(即，降低触发器的Tck)。
包括主锁存器和从锁存器的传统的基于多米诺的置位复位(SR)触发器使用触发器的时钟信号(CK)对主锁存器的逻辑电平进行预充电(pre-charge)和评估。即，传统的基于多米诺的触发器在CK为低时对主锁存器和从锁存器的节点进行预充电，在CK为高时对它们进行评估。传统的基于多米诺的触发器还包括标尾(footer)，如果输入指示节点应该是低，则标尾在评估周期期间被用于对预充电的节点进行放电。如果输入指示预充电的节点应该保持高，则节点在评估周期期间不放电。
与不使用多米诺逻辑的SR触发器(例如，使用所有静态逻辑的SR触发器)相比，基于多米诺的SR触发器的建立时间被降低。然而，无论SR触发器中被评估的节点是否由于到SR触发器的输入的值而需要改变，基于多米诺的SR触发器在每个时钟周期期间执行预充电周期和评估周期。因此，当基于多米诺的触发器不需要这样做时，基于多米诺的触发器消耗功率。
SR触发器使用互补数据信号将SR触发器复位，这需要互补数据信号的评估。生成信号的互补耗费时间(例如，用于生成输入到反相器的信号的互补的反相器的传播时间)。此外，生成和评估互补信号消耗功率。其结果是更长的评估时间(这增加了CK到Q延迟)和更高的功耗。
因此，存在对于具有更低的CK到Q延迟、更低的建立时间以及消耗更少功率的触发器的需求。
发明内容
提供一种用于触发器的设备。所述用于触发器的设备包括：多米诺逻辑触发器，包括用于多米诺逻辑触发器中将被预充电的所有节点的单标尾晶体管，其中，单标尾晶体管包括标尾节点；预充电晶体管，连接到标尾节点，以在评估周期之前对标尾节点进行预充电。
一种用于触发器的设备。所述用于触发器的设备包括：多米诺逻辑触发器；组合逻辑，被配置为结合电路事件对互补信号进行评估。
附图说明
通过下面结合附图进行的详细描述，本公开的特定实施例的上述以及其他方面、特点和优点将会更加清楚，其中：
图1是根据本公开的实施例的触发器的示意图；
图2是根据本公开的实施例的触发器的示意图。
具体实施方式
以下，参照附图对本公开的实施例进行详细描述。应注意，虽然相同的元件在不同的示图中被示出，但是它们将由相同的参考标号指定。在以下描述中，仅提供具体的细节(诸如，具体的配置和组件)来帮助全面理解本公开的实施例。因此，本领域技术人员应清楚，在不脱离本公开的范围和精神的情况下，可以对在此描述的实施例进行各种改变和变形。此外，为了清楚和简明而省略对公知的功能和构造的描述。下面描述的术语是考虑到本公开中的功能而定义的术语，并可根据用户、用户的意图或习惯而不同。因此，应基于贯穿本说明书的内容来确定术语的定义。
本公开可具有各种变形和各种实施例，其中，下面参照附图对实施例进行详细描述。然而，应理解，本公开不限于这些实施例，而是包括本公开的精神和范围内的所有变形、等同物和替换。
虽然包括普通数字(诸如，第一和第二等)的术语可被用于描述各种元件，但是结构元件不受这些术语限制。这些术语仅被用于将一个元件与另一元件进行区分。例如，在不脱离本公开的范围的情况下，第一结构元件可被称为第二结构元件。类似地，第二结构元件也可被称为第一结构元件。如这里所使用，术语“和/或”包括一个或多个相关所列项的任意和全部组合。
这里使用的术语仅被用于描述本公开的各种实施例，而不是意图限制本公开。除非上下文另外清楚地指出，否则单数形式意图包括复数形式。在本公开中，应理解，术语“包括”或“具有”表明存在特征、数量、步骤、操作、结构元件、部件或其组合，但不排除可能存在或添加一个或多个其它特征、数量、步骤、操作、结构元件、部件或其组合。
除非有不同地定义，否则这里使用的所有术语具有与本公开所属领域的技术人员理解的含义相同的含义。除非在本公开中清楚地定义，否则如在通用字典中定义的这些术语将被解释为具有与相关领域中的上下文的含义相同的含义，而不被解释为具有理想化或过于正式的含义。
本公开的一方面提供一种用于降低建立时间的触发器的设备。
本公开的另一方面提供一种用于使评估处理减速以降低建立时间的触发器的设备。
本公开的另一方面提供一种用于降低CK到Q延迟的触发器的设备。
本公开的另一方面提供一种用于包括用于评估所有预充电的节点的一个标尾晶体管(footer transistor)的触发器的设备。
本公开的另一方面提供一种用于对标尾晶体管的漏极进行预充电的触发器的设备。
本公开的另一方面提供一种用于减少CK上的电容性负载的触发器的设备。
本公开的另一方面提供一种用于比传统的基于多米诺的SR触发器具有更少的晶体管和更小的集成电路面积的触发器的设备。
本公开的另一方面提供一种用于比传统的高速触发器具有更少的CK到Q延迟和更高的速度的触发器的设备。
本公开的另一方面提供一种用于比传统的脉冲多米诺SR触发器具有更低功率的触发器的设备。
本公开的另一方面提供一种用于结合其他电路事件评估互补信号以增加速度并且降低功耗的触发器的设备。
基于多米诺的SR触发器基于输入的值，对两个锁存器节点进行预充电，并且当CK升高时下拉所述锁存器节点中的一个节点。在CK升高之后，整个锁存器在锁存器节点被评估之前的短时间段处于暂时浮置状态。在本公开的一个实施例中，通过仅使用一个标尾晶体管并且对标尾晶体管的端子(例如，标尾节点(footer node))进行预充电来延长暂时浮置状态(例如，建立窗口)的时间段，以降低来自CK到Q延迟的整个时间、降低CK上的电容性负载、增加速度、降低功耗、降低晶体管的数量并且降低集成电路面积。
本公开的触发器包括多米诺逻辑触发器，其中，单标尾晶体管(single footertransistor)被用于评估多米诺逻辑触发器中将被预充电的所有节点，单标尾晶体管包括标尾节点；预充晶体管连接到标尾节点，以在评估周期之前对标尾节点进行预充电。在本公开的一个实施例中，触发器是SR触发器。
单标尾晶体管被使用，其中，单标尾晶体管具有在CK为低时被预充电的标尾节点。这会减慢评估处理(例如，加宽建立窗口)，降低整个CK到Q延迟，并且降低CK上的电容性负载。通过在评估周期之前共享时钟标尾和对触发器进行预充电，触发器的速度被提高。
本公开的触发器比传统的基于多米诺的SR触发器，需要更少的晶体管，并且占据更小的集成电路面积。此外，本公开的触发器比传统的高速触发器，展现出降低的CK到Q延迟和更高的可能的时钟频率。
此外，本公开的触发器比脉冲多米诺SR触发器，消耗更少的功率。
图1是根据本公开的实施例的触发器100的示意图；
参照图1，触发器100包括第一晶体管101，第一晶体管101包括连接到电源电压(VDD)的第一端子、用于接收时钟信号(CK)的第二端子和第三端子。当CK为低时，触发器100被预充电(例如，SR触发器的锁存器被预充电)；当CK为高时，触发器100根据输入值来评估预充电的节点。这向触发器100提供了负建立时间。即，在CK转变为用于改变触发器100的输出的逻辑电平之后，输入可被接收并变得稳定。在本公开的一个实施例中，评估处理被减慢以降低更多的建立时间，因此来增加触发器100的工作频率。
第二晶体管103包括：连接到VDD的第一端子、用于接收内部信号data的第二端子、以及用于输出内部信号的第三端子。
第三晶体管105包括：连接到第一晶体管101的第三端子的第一端子、用于接收选择信号(SE)的第二端子、以及第三端子。
第四晶体管107包括：连接到第二晶体管103的第三端子的第一端子、用于接收外部数据输入(D)的第二端子、以及连接到第三晶体管105的第三端子的第三端子。
第五晶体管109包括：连接到第三晶体管105的第三端子的第一端子、连接到在第二晶体管103的第二端子处的data的第二端子、以及第三端子。
第六晶体管111包括：连接到第一晶体管101的第三端子的第一端子、第二端子、以及连接到第五晶体管109的第三端子的第三端子。
第一反相器113包括：连接到第一晶体管101的第三端子的输入、以及连接到第六晶体管111的第二端子的输出。
第七晶体管115包括：连接到VDD的第一端子、用于接收时钟信号(CK)的第二端子、以及连接到第二晶体管103的第二端子的第三端子。
第八晶体管117包括：连接到VDD的第一端子、连接到在第二晶体管103的第三端子处的的第二端子、以及连接到第七晶体管115的第三端子的第三端子。
第九晶体管119包括：连接到第七晶体管115的第三端子的第一端子、连接到第一晶体管101的第三端子的第二端子、以及第三端子。
第十晶体管121包括：连接到第九晶体管119的第三端子的第一端子、第二端子、以及连接到第五晶体管109的第三端子的第三端子。
逻辑门123包括：连接到在第四晶体管107的第二端子处的D的第一输入、连接到在第三晶体管105的第二端子处的SE的第二输入、以及连接到第十晶体管121的第二端子的输出。
第十一晶体管125包括：连接到第八晶体管117的第三端子的第一端子、第二端子、以及连接到第十晶体管121的第三端子的第三端子。
第二反相器127包括：连接到第七晶体管115的第三端子的输入、以及连接到第十一晶体管125的第二端子的输出。
第十二晶体管129包括：连接到VDD的第一端子、连接到第二晶体管103的第三端子的第二端子、以及第三端子。
第十三晶体管131包括：连接到第十二晶体管129的第三端子的第一端子、连接到在第一晶体管101的第二端子处的CK的第二端子、以及第三端子。
第十四晶体管133包括：连接到第十三晶体管131的第三端子的第一端子、连接到第十二晶体管129的第二端子的第二端子、以及连接到地的第三端子。
第十五晶体管135包括：连接到VDD的第一端子、第二端子、以及第三端子。
第十六晶体管137包括：连接到第十五晶体管135的第三端子的第一端子、连接到第一晶体管101的第二端子的第二端子、以及产生触发器100的第一输出q(例如，Q)的第三端子。
第十七晶体管139包括：连接到在第十六晶体管137的第三端子处的第一输出q的第一端子、连接到第十五晶体管135的第二端子的第二端子、以及连接到第十三晶体管131的第三端子的第三端子。
第三反相器141包括：连接到第十二晶体管129的第三端子的输入、以及连接到第十五晶体管135的第二端子的输出。
第四反相器143包括：连接到第十六晶体管137的第三端子的输入、以及产生触发器100的第二输出QN的输出。
预充电晶体管145包括：连接到VDD的第一端子、连接到在第一晶体管101的第二端子处的CK的第二端子、以及连接到第五晶体管109的第三端子的第三端子。
单标尾晶体管147包括：连接到预充电晶体管145的第三端子的第一端子、连接到在预充电晶体管145的第二端子处的CK的第二端子、以及连接到地的第三端子。单标尾晶体管147的第一端子产生CKB。
在本公开的一个实施例中，第一晶体管101、第二晶体管103、第七晶体管115、第八晶体管117、第十二晶体管129、第十五晶体管135、第十六晶体管137和预充电晶体管145均为p沟道金属氧化物半导体(PMOS)晶体管。
在本公开的一个实施例中，第三晶体管105、第四晶体管107、第五晶体管109、第六晶体管111、第九晶体管119、第十晶体管121、第十一晶体管125、第十三晶体管131、第十四晶体管133、第十七晶体管139和单标尾晶体管147均为n沟道金属氧化物半导体(NMOS)晶体管。
在本公开的一个实施例中，每个PMOS晶体管的第一端子和第三端子是源极端子或漏极端子，每个PMOS晶体管的第二端子是栅极端子。
在本公开的一个实施例中，每个NMOS晶体管的第一端子和第三端子是源极端子或漏极端子，每个NMOS晶体管的第二端子是栅极端子。
在本公开的一个实施例中，逻辑门123是或非(NOR)门。然而，逻辑门不限于或非门。其他逻辑门或逻辑门的组合也可被用于逻辑门123。
在本公开的一个实施例中，可结合其他电路事件对触发器的互补信号进行评估。通过这样做，通过结合其他电路事件对触发器的互补信号进行评估，触发器的速度被增加并且功耗被降低。
此外，与传统的触发器相比，在降低功耗的同时增加了触发器的工作频率。
传统的基于多米诺的触发器对触发器的锁存器进行预充电，并且当时钟为高时对锁存器进行评估。SR锁存器或互补级联逻辑需要互补评估。
SR触发器使用互补数据信号来将SR触发器复位，这需要互补数据信号的评估。生成信号的互补耗费时间(例如，用于生成输入到反相器的信号的互补的反相器的传播时间)。此外，在生成和评估互补信号时消耗功率。其结果是更长的评估时间(这增加了CK到Q延迟)和更高的功耗。
在本公开的一个实施例中，用于触发器的设备包括：多米诺逻辑触发器；以及被配置为结合电路事件对互补信号进行评估的组合逻辑。
在本公开的一个实施例中，触发器是SR触发器。
图2是根据本公开的实施例的触发器200的示意图。
参照图2，多米诺逻辑触发器200包括第一晶体管201。第一晶体管201包括：连接到VDD的第一端子、用于接收时钟信号(CK)的第二端子、以及第三端子。
第二晶体管203包括：连接到VDD的第一端子、用于接收内部信号data的第二端子、以及用于输出内部信号的第三端子。
第三晶体管205包括：连接到第一晶体管201的第三端子的第一端子、用于接收外部数据输入(D)的第二端子、以及第三端子。
第四晶体管207包括：连接到第二晶体管203的第三端子的第一端子、用于接收外部选择信号(SE)的第二端子、以及连接到第三晶体管205的第三端子的第三端子。
第五晶体管209包括：连接到第三晶体管205的第三端子的第一端子、连接到在第一晶体管201的第二端子处的CK的第二端子、以及第三端子。
第六晶体管211包括：连接到第五晶体管209的第三端子的第一端子、连接到在第二晶体管203的第二端子处的data的第二端子、以及连接到地的第三端子。
第七晶体管213包括：连接到在第一晶体管201的第三端子处的的第一端子、第二端子、以及第三端子。
第一反相器215包括：连接到在第一晶体管201的第三端子处的的输入、以及连接到第七晶体管213的第二端子的输出。
第八晶体管217包括：连接到VDD的第一端子、用于接收逻辑输入信号(SIN)的第二端子、以及第三端子。
第九晶体管219包括：连接到VDD的第一端子、连接到在第四晶体管207的第二端子处的SE的第二端子、以及连接到第八晶体管217的第三端子的第三端子。
第十晶体管221包括：连接到第八晶体管217的第三端子的第一端子、连接到在第一晶体管201的第二端子处的CK的第二端子、以及连接到在第六晶体管211的第二端子处的data的第三端子。
第十一晶体管223包括：连接到VDD的第一端子、连接到第二晶体管203的第三端子的第二端子、以及连接到第十晶体管221的第三端子的第三端子。
第十二晶体管225包括：连接到在第十晶体管221的第三端子处的data的第一端子、连接到在第一晶体管201的第三端子处的的第二端子、以及第三端子。
第十三晶体管227包括：连接到第十二晶体管225的第三端子的第一端子、连接到在第四晶体管207的第二端子处的SE的第二端子、以及第三端子。
第十四晶体管229包括：连接到第十三晶体管227的第三端子的第一端子、第二端子、以及第三端子。
第十五晶体管231包括：连接到第十四晶体管229的第三端子第一端子、连接到第十四晶体管229的第二端子的第二端子、以及连接到地的第三端子。
第二反相器233包括：第一反相输入、连接到第一反相输入的第二反相输入、连接到第一反相输入的第三非反相输入、以及连接到第十四晶体管229的第二端子的输出。
第一逻辑门235包括：连接到在第八晶体管217的第二端子处的SIN的第一输入、连接到在第四晶体管207的第二端子处的SE的第二输入、以及连接到第二反相器233的第一反相输入的输出。
第十六晶体管237包括：连接到第十二晶体管225的第三端子的第一端子、第二端子、以及连接到第七晶体管213的第三端子的第三端子。
第二逻辑门239包括：连接到在第十一晶体管223的第三端子处的data的第一输入、第二输入、以及连接到第十六晶体管237的第二端子的输出。
第三逻辑门241包括：连接到在第三晶体管205的第二端子处的D的第一输入、连接到第四晶体管207的第二端子的第二输入、以及连接到第二逻辑门239的第二输入的输出。
第十七晶体管243包括：连接到第十六晶体管237的第三端子的第一端子、连接到在第一晶体管201的第二端子处的CK的第二端子、以及连接到地的第三端子。
第十八晶体管245包括：连接到VDD的第一端子、连接到在第二晶体管203的第三端子处的的第二端子、以及第三端子。
第十九晶体管247包括：连接到第十八晶体管245的第三端子的第一端子、连接到在第一晶体管201的第二端子处的CK的第二端子、以及第三端子。
第二十晶体管249包括：连接到第十九晶体管247的第三端子的第一端子、连接到在第十八晶体管245的第二端子处的的第二端子、以及连接到地的第三端子。
第二十一晶体管251包括：连接到VDD的第一端子、第二端子、以及第三端子。
第二十二晶体管253包括：连接到第二十一晶体管251的第三端子的第一端子、连接到在第一晶体管201的第二端子处的CK的第二端子、以及产生触发器200的第一输出q的第三端子。
第二十三晶体管255包括：连接到在第二十二晶体管253的第三端子处的q的第一端子、连接到第二十一晶体管251的第二端子的第二端子、以及连接到第十九晶体管247的第三端子的第三端子。
第三反相器257包括：连接到第十八晶体管245的第三端子的输入、以及连接到第二十一晶体管251的第二端子的输出。
第四反相器259包括：连接到第二十二晶体管253的第三端子的输入、以及产生触发器200的第二输出QN的输出。
在本公开的一个实施例中，第一晶体管201、第二晶体管203、第八晶体管217、第九晶体管219、第十晶体管221、第十一晶体管223、第十八晶体管245、第二十一晶体管251和第二十二晶体管253均为p沟道金属氧化物半导体(PMOS)晶体管。
在本公开的一个实施例中，第三晶体管205、第四晶体管207、第五晶体管209、第六晶体管211、第七晶体管213、第十二晶体管225、第十三晶体管227、第十四晶体管229、第十五晶体管231、第十六晶体管237、第十七晶体管243、第十九晶体管247、第二十晶体管249和第二十三晶体管255均为n沟道金属氧化物半导体(NMOS)晶体管。
在本公开的一个实施例中，每个PMOS晶体管的第一端子和第三端子是源极端子或漏极端子，每个PMOS晶体管的第二端子是栅极端子。
在本公开的一个实施例中，每个NMOS晶体管的第一端子和第三端子是源极端子或漏极端子，其中，每个NMOS晶体管的第二端子是栅极端子。
在本公开的一个实施例中，第一逻辑门235是与非(NAND)门。
在本公开的一个实施例中，第二逻辑门239是与非(NAND)门。
在本公开的一个实施例中，第三逻辑门241是或(OR)门。
虽然已在本公开的详细描述中对本公开的特定实施例进行了描述，但是在不脱离本公开的范围的情况下，可以以各种形式对本公开进行修改。因此，不应仅基于描述的实施例来确定本公开的范围，而是基于权利要求及其等同物来确定本公开的范围。

Claims (19)

1.一种用于触发器的设备，包括：
多米诺逻辑触发器，包括用于多米诺逻辑触发器中将被预充电的所有节点的单标尾晶体管，其中，单标尾晶体管包括标尾节点；
预充电晶体管，连接到标尾节点，以在评估周期之前对标尾节点进行预充电。
2.如权利要求1所述的设备，其中，触发器是置位复位(SR)触发器。
3.如权利要求1所述的设备，其中，多米诺逻辑触发器包括：
第一晶体管，包括：连接到电源电压VDD的第一端子、用于接收时钟信号(CK)的第二端子、第三端子；
第二晶体管，包括：连接到VDD的第一端子、用于接收内部信号data的第二端子、用于输出内部信号的第三端子；
第三晶体管，包括：连接到第一晶体管的第三端子的第一端子、用于接收选择信号(SE)的第二端子、第三端子；
第四晶体管，包括：连接到第二晶体管的第三端子的第一端子、用于接收外部数据输入(D)的第二端子、连接到第三晶体管的第三端子的第三端子；
第五晶体管，包括：连接到第三晶体管的第三端子的第一端子、连接到第二晶体管的第二端子的第二端子、第三端子；
第六晶体管，包括：连接到第一晶体管的第三端子的第一端子、第二端子、连接到第五晶体管的第三端子的第三端子；
第一反相器，包括：连接到第一晶体管的第三端子的输入、连接到第六晶体管的第二端子的输出；
第七晶体管，包括：连接到VDD的第一端子、用于接收时钟信号(CK)的第二端子；连接到第二晶体管的第二端子的第三端子；
第八晶体管，包括：连接到VDD的第一端子、连接到第二晶体管的第三端子的第二端子、连接到第七晶体管的第三端子的第三端子；
第九晶体管，包括：连接到第七晶体管的第三端子的第一端子、连接到第一晶体管的第三端子的第二端子、第三端子；
第十晶体管，包括：连接到第九晶体管的第三端子的第一端子、第二端子、连接到第五晶体管的第三端子的第三端子；
逻辑门，包括：连接到第四晶体管的第二端子的第一输入、连接到第三晶体管的第二端子的第二输入、连接到第十晶体管的第二端子的输出；
第十一晶体管，包括：连接到第八晶体管的第三端子的第一端子、第二端子、连接到第十晶体管的第三端子的第三端子；
第二反相器，包括：连接到第七晶体管的第三端子的输入、连接到第十一晶体管的第二端子的输出；
第十二晶体管，包括：连接到VDD的第一端子、连接到第二晶体管的第三端子的第二端子、第三端子；
第十三晶体管，包括：连接到第十二晶体管的第三端子的第一端子、连接到第一晶体管的第二端子的第二端子、第三端子；
第十四晶体管，包括：连接到第十三晶体管的第三端子的第一端子、连接到第十二晶体管的第二端子的第二端子、连接到地的第三端子；
第十五晶体管，包括：连接到VDD的第一端子、第二端子、第三端子；
第十六晶体管，包括：连接到第十五晶体管的第三端子的第一端子、连接到第一晶体管的第二端子的第二端子、产生触发器的第一输出q的第三端子；
第十七晶体管，包括：连接到第十六晶体管的第三端子的第一端子、连接到第十五晶体管的第二端子的第二端子、连接到第十三晶体管的第三端子的第三端子；
第三反相器，包括：连接到第十二晶体管的第三端子的输入、连接到第十五晶体管的第二端子的输出；
第四反相器，包括：连接到第十六晶体管的第三端子的输入、产生触发器的第二输出QN的输出。
4.如权利要求3所述的设备，其中，预充电晶体管包括：连接到VDD的第一端子、连接到第一晶体管的第二端子的第二端子、连接到第五晶体管的第三端子的第三端子，
其中，单标尾晶体管包括：连接到预充电晶体管的第三端子的第一端子、连接到预充电晶体管的第二端子的第二端子、连接到地的第三端子。
5.如权利要求4所述的设备，其中，第一晶体管、第二晶体管、第七晶体管、第八晶体管、第十二晶体管、第十五晶体管、第十六晶体管和预充电晶体管均为p沟道金属氧化物半导体PMOS晶体管。
6.如权利要求4所述的设备，其中，第三晶体管、第四晶体管、第五晶体管、第六晶体管、第九晶体管、第十晶体管、第十一晶体管、第十三晶体管、第十四晶体管、第十七晶体管和单标尾晶体管均为n沟道金属氧化物半导体NMOS晶体管。
7.如权利要求5所述的设备，其中，每个PMOS晶体管的第一端子和第三端子是源极端子或漏极端子，其中，每个PMOS晶体管的第二端子是栅极端子。
8.如权利要求6所述的设备，其中，每个NMOS晶体管的第一端子和第三端子是源极端子或漏极端子，其中，每个NMOS晶体管的第二端子是栅极端子。
9.如权利要求3所述的设备，其中，逻辑门是或非门。
10.一种用于触发器的设备，包括：
多米诺逻辑触发器；
组合逻辑，被配置为结合电路事件对互补信号进行评估。
11.如权利要求10所述的设备，其中，触发器是置位复位(SR)触发器。
12.如权利要求10所述的设备，其中，多米诺逻辑触发器包括：
第一晶体管，包括：连接到电源电压VDD的第一端子、用于接收时钟信号(CK)的第二端子、第三端子；
第二晶体管，包括：连接到VDD的第一端子、用于接收内部信号data的第二端子、用于输出内部信号的第三端子；
第三晶体管，包括：连接到第一晶体管的第三端子的第一端子、用于接收外部数据输入(D)的第二端子、第三端子；
第四晶体管，包括：连接到第二晶体管的第三端子的第一端子、用于接收外部选择信号(SE)的第二端子、连接到第三晶体管的第三端子的第三端子；
第五晶体管，包括：连接到第三晶体管的第三端子的第一端子、连接到第一晶体管的第二端子的第二端子、第三端子；
第六晶体管，包括：连接到第五晶体管的第三端子的第一端子、连接到第二晶体管的第二端子的第二端子、连接到地的第三端子；
第七晶体管，包括：连接到第一晶体管的第三端子的第一端子、第二端子、第三端子；
第一反相器，包括：连接到第一晶体管的第三端子的输入、连接到第七晶体管的第二端子的输出；
第八晶体管，包括：连接到VDD的第一端子、用于接收逻辑输入信号(SIN)的第二端子、第三端子；
第九晶体管，包括：连接到VDD的第一端子、连接到第四晶体管的第二端子的第二端子、连接到第八晶体管的第三端子的第三端子；
第十晶体管，包括：连接到第八晶体管的第三端子的第一端子、连接到第一晶体管的第二端子的第二端子、连接到第六晶体管的第二端子的第三端子；
第十一晶体管，包括：连接到VDD的第一端子、连接到第二晶体管的第三端子的第二端子、连接到第十晶体管的第三端子的第三端子；
第十二晶体管，包括：连接到第十晶体管的第三端子的第一端子、连接到第一晶体管的第三端子的第二端子、第三端子；
第十三晶体管，包括：连接到第十二晶体管的第三端子的第一端子、连接到第四晶体管的第二端子的第二端子、第三端子；
第十四晶体管，包括：连接到第十三晶体管的第三端子的第一端子、第二端子、第三端子；
第十五晶体管，包括：连接到第十四晶体管的第三端子的第一端子、连接到第十四晶体管的第二端子的第二端子、连接到地的第三端子；
第二反相器，包括：第一反相输入、连接到第一反相输入的第二反相输入、连接到第一反相输入的第三非反相输入、连接到第十四晶体管的第二端子的输出；
第一逻辑门，包括：连接到第八晶体管的第二端子的第一输入、连接到第四晶体管的第二端子的第二输入、连接到第二反相器的第一反相输入的输出；
第十六晶体管，包括：连接到第十二晶体管的第三端子的第一端子、第二端子、连接到第七晶体管的第三端子的第三端子；
第二逻辑门，包括：连接到第十一晶体管的第三端子的第一输入、第二输入、连接到第十六晶体管的第二端子的输出；
第三逻辑门，包括：连接到第三晶体管的第二端子的第一输入、连接到第四晶体管的第二端子的第二输入、连接到第二逻辑门的第二输入的输出；
第十七晶体管，包括：连接到第十六晶体管的第三端子的第一端子、连接到第一晶体管的第二端子的第二端子、连接到地的第三端子；
第十八晶体管，包括：连接到VDD的第一端子、连接到第二晶体管的第三端子的第二端子、第三端子；
第十九晶体管，包括：连接到第十八晶体管的第三端子的第一端子、连接到第一晶体管的第二端子的第二端子、第三端子；
第二十晶体管，包括：连接到第十九晶体管的第三端子的第一端子、连接到第十八晶体管的第二端子的第二端子、连接到地的第三端子；
第二十一晶体管，包括：连接到VDD的第一端子、第二端子、第三端子；
第二十二晶体管，包括：连接到第二十一晶体管的第三端子的第一端子、连接到第一晶体管的第二端子的第二端子、产生触发器的第一输出q的第三端子；
第二十三晶体管，包括：连接到第二十二晶体管的第三端子的第一端子、连接到第二十一晶体管的第二端子的第二端子、连接到第十九晶体管的第三端子的第三端子；
第三反相器，包括：连接到第十八晶体管的第三端子的输入、连接到第二十一晶体管的第二端子的输出；
第四反相器，包括：连接到第二十二晶体管的第三端子的输入、连接到触发器的第二输出QN的输出。
13.如权利要求12所述的设备，其中，第一晶体管、第二晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十八晶体管、第二十一晶体管和第二十二晶体管均为p沟道金属氧化物半导体PMOS晶体管。
14.如权利要求12所述的设备，其中，第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管、第十九晶体管、第二十晶体管和第二十三晶体管均为n沟道金属氧化物半导体NMOS晶体管。
15.如权利要求13所述的设备，其中，每个PMOS晶体管的第一端子和第三端子是源极端子或漏极端子，其中，每个PMOS晶体管的第二端子是栅极端子。
16.如权利要求14所述的设备，其中，每个NMOS晶体管的第一端子和第三端子是源极端子或漏极端子，其中，每个NMOS晶体管的第二端子是栅极端子。
17.如权利要求12所述的设备，其中，第一逻辑门是与非门。
18.如权利要求12所述的设备，其中，第二逻辑门是与非门。
19.如权利要求12所述的设备，其中，第三逻辑门是或门。
CN201610806610.XA 2015-09-10 2016-09-06 基于多米诺的高速触发器 Active CN106533428B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201562216867P 2015-09-10 2015-09-10
US62/216,867 2015-09-10
US201562237784P 2015-10-06 2015-10-06
US62/237,784 2015-10-06
US15/018,454 2016-02-08
US15/018,454 US10581410B2 (en) 2015-09-10 2016-02-08 High speed domino-based flip flop

Publications (2)

Publication Number Publication Date
CN106533428A true CN106533428A (zh) 2017-03-22
CN106533428B CN106533428B (zh) 2022-01-11

Family

ID=58237382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610806610.XA Active CN106533428B (zh) 2015-09-10 2016-09-06 基于多米诺的高速触发器

Country Status (4)

Country Link
US (1) US10581410B2 (zh)
KR (1) KR102535664B1 (zh)
CN (1) CN106533428B (zh)
TW (1) TW201711386A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210017309A (ko) * 2019-08-07 2021-02-17 삼성전자주식회사 멀티-하이트 스탠다드 셀로 구현되는 세미-다이나믹 플립-플롭 및 이를 포함하는 집적 회로의 설계 방법
US11043937B1 (en) * 2019-12-13 2021-06-22 Texas Instruments Incorporated Reduced area, reduced power flip-flop

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764089A (en) * 1995-09-11 1998-06-09 Altera Corporation Dynamic latching device
US6448831B1 (en) * 2001-06-12 2002-09-10 Rf Micro Devices, Inc. True single-phase flip-flop
US20020175726A1 (en) * 2000-12-08 2002-11-28 Intel Corporation Flip flop circuit
CN1617448A (zh) * 2003-12-06 2005-05-18 智权第一公司 动态逻辑归零锁存器、锁存方法与动态锁存电路
CN1652463A (zh) * 2005-03-29 2005-08-10 清华大学 低时钟信号摆幅条件预充cmos触发器
CN1667954A (zh) * 2004-04-28 2005-09-14 威盛电子股份有限公司 具有加速估算路径的n多米诺输出闩锁器
CN1679237A (zh) * 2002-09-03 2005-10-05 加利福尼亚大学董事会 用于减小功耗的事件驱动动态逻辑
CN1929306A (zh) * 2004-12-27 2007-03-14 威盛电子股份有限公司 P型多米诺寄存器
CN1983813A (zh) * 2006-06-16 2007-06-20 威盛电子股份有限公司 非反向多米诺寄存器及其暂存方法
CN101577548A (zh) * 2009-06-22 2009-11-11 清华大学 基于可控负载电容的时间域比较器
CN102487270A (zh) * 2010-12-02 2012-06-06 三星电子株式会社 触发器电路
US20130088273A1 (en) * 2011-10-11 2013-04-11 Oracle International Corporation Semi-dynamic flip-flop with partially floating evaluation window
US20130246834A1 (en) * 2012-03-19 2013-09-19 Ken Keon Shim Pseudo-static domino logic circuit and apparatuses including same

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4527075A (en) 1983-07-11 1985-07-02 Sperry Corporation Clock source with automatic duty cycle correction
US5189319A (en) 1991-10-10 1993-02-23 Intel Corporation Power reducing buffer/latch circuit
US5317202A (en) 1992-05-28 1994-05-31 Intel Corporation Delay line loop for 1X on-chip clock generation with zero skew and 50% duty cycle
US5867036A (en) 1996-05-29 1999-02-02 Lsi Logic Corporation Domino scan architecture and domino scan flip-flop for the testing of domino and hybrid CMOS circuits
US6316960B2 (en) * 1999-04-06 2001-11-13 Intel Corporation Domino logic circuit and method
US6181180B1 (en) * 1999-06-28 2001-01-30 Intel Corporation Flip-flop circuit
US6654893B1 (en) * 2000-04-25 2003-11-25 Sun Microsystems, Inc. System and method of operating a dynamic flip-flop in power down mode with shut-off circuit
US6496038B1 (en) 2000-06-30 2002-12-17 Intel Corporation Pulsed circuit topology including a pulsed, domino flip-flop
US6456133B1 (en) 2000-12-28 2002-09-24 Intel Corporation Duty cycle control loop
US6771136B1 (en) 2001-12-10 2004-08-03 Cypress Semiconductor Corp. System and method for restoring the mark and space ratio of a clocking signal output from an oscillator
KR100510522B1 (ko) 2003-03-13 2005-08-26 삼성전자주식회사 지연동기루프의 듀티 사이클 보정회로 및 이를 구비하는지연동기루프
US7064584B2 (en) * 2003-04-28 2006-06-20 Via Technologies, Inc. P-domino output latch with accelerated evaluate path
US7109776B2 (en) 2004-09-23 2006-09-19 Intel Corporation Gating for dual edge-triggered clocking
US7596732B2 (en) 2005-06-30 2009-09-29 Texas Instruments Incorporated Digital storage element architecture comprising dual scan clocks and gated scan output
US7487417B2 (en) 2005-06-30 2009-02-03 Texas Instruments Incorporated Digital storage element with enable signal gating
JP2007274422A (ja) * 2006-03-31 2007-10-18 Oki Electric Ind Co Ltd 駆動回路
US7332938B2 (en) 2006-06-23 2008-02-19 The Curators Of The University Of Missouri Domino logic testing systems and methods
US7639057B1 (en) 2006-12-07 2009-12-29 Marvell International Ltd. Clock gater system
US7868677B2 (en) * 2006-12-28 2011-01-11 Stmicroelectronics Pvt. Ltd. Low power flip-flop circuit
US7541832B1 (en) 2007-04-30 2009-06-02 Arizona Board Of Regents For And On Behalf Of Arizona State University Low power, race free programmable logic arrays
US7570094B2 (en) 2007-06-22 2009-08-04 Promos Technologies Pte.Ltd. Automatic duty cycle correction circuit with programmable duty cycle target
US7772889B2 (en) 2008-04-09 2010-08-10 Globalfoundries Inc. Programmable sample clock for empirical setup time selection
US7622955B2 (en) 2008-04-17 2009-11-24 Texas Instruments Incorporated Power savings with a level-shifting boundary isolation flip-flop (LSIFF) and a clock controlled data retention scheme
US7902878B2 (en) 2008-04-29 2011-03-08 Qualcomm Incorporated Clock gating system and method
US8030982B2 (en) 2008-10-30 2011-10-04 Qualcomm Incorporated Systems and methods using improved clock gating cells
US8058905B1 (en) 2009-01-31 2011-11-15 Xilinx, Inc. Clock distribution to facilitate gated clocks
US8004331B2 (en) 2009-06-01 2011-08-23 Analog, Devices, Inc. CMOS clock receiver with feedback loop error corrections
US9018995B2 (en) 2009-12-03 2015-04-28 Cadence Design Systems, Inc. Integrated clock gating cell for circuits with double edge triggered flip-flops
WO2011107828A1 (en) 2010-03-03 2011-09-09 Freescale Semiconductor, Inc. Integrated circuit device comprising clock gating circuitry, electronic device and method for dynamically configuring clock gating
US8384457B2 (en) 2011-04-06 2013-02-26 Icera Inc. Duty cycle correction
US9899066B2 (en) 2012-09-10 2018-02-20 Texas Instruments Incorporated Priority based backup in nonvolatile logic arrays
US9366727B2 (en) 2012-12-28 2016-06-14 Texas Instruments Incorporated High density low power scan flip-flop
US9362910B2 (en) 2012-12-28 2016-06-07 Texas Instruments Incorporated Low clock-power integrated clock gating cell
US8975949B2 (en) 2013-03-14 2015-03-10 Samsung Electronics Co., Ltd. Integrated clock gater (ICG) using clock cascode complimentary switch logic
US9331680B2 (en) 2013-09-10 2016-05-03 Texas Instruments Incorporated Low power clock gated flip-flops

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764089A (en) * 1995-09-11 1998-06-09 Altera Corporation Dynamic latching device
US20020175726A1 (en) * 2000-12-08 2002-11-28 Intel Corporation Flip flop circuit
US6448831B1 (en) * 2001-06-12 2002-09-10 Rf Micro Devices, Inc. True single-phase flip-flop
CN1679237A (zh) * 2002-09-03 2005-10-05 加利福尼亚大学董事会 用于减小功耗的事件驱动动态逻辑
CN1617448A (zh) * 2003-12-06 2005-05-18 智权第一公司 动态逻辑归零锁存器、锁存方法与动态锁存电路
CN1667954A (zh) * 2004-04-28 2005-09-14 威盛电子股份有限公司 具有加速估算路径的n多米诺输出闩锁器
CN1929306A (zh) * 2004-12-27 2007-03-14 威盛电子股份有限公司 P型多米诺寄存器
CN1652463A (zh) * 2005-03-29 2005-08-10 清华大学 低时钟信号摆幅条件预充cmos触发器
CN1983813A (zh) * 2006-06-16 2007-06-20 威盛电子股份有限公司 非反向多米诺寄存器及其暂存方法
CN101577548A (zh) * 2009-06-22 2009-11-11 清华大学 基于可控负载电容的时间域比较器
CN102487270A (zh) * 2010-12-02 2012-06-06 三星电子株式会社 触发器电路
US20130088273A1 (en) * 2011-10-11 2013-04-11 Oracle International Corporation Semi-dynamic flip-flop with partially floating evaluation window
US20130246834A1 (en) * 2012-03-19 2013-09-19 Ken Keon Shim Pseudo-static domino logic circuit and apparatuses including same

Also Published As

Publication number Publication date
CN106533428B (zh) 2022-01-11
KR20170031013A (ko) 2017-03-20
US10581410B2 (en) 2020-03-03
US20170077908A1 (en) 2017-03-16
TW201711386A (zh) 2017-03-16
KR102535664B1 (ko) 2023-05-23

Similar Documents

Publication Publication Date Title
US9762214B2 (en) Flip-flop circuit
US7948263B2 (en) Power gating circuit and integrated circuit including same
US6798249B2 (en) Circuit for asynchronous reset in current mode logic circuits
US6486719B2 (en) Flip-flop circuits having digital-to-time conversion latches therein
US8766663B2 (en) Implementing linearly weighted thermal coded I/O driver output stage calibration
US7015600B2 (en) Pulse generator circuit and semiconductor device including same
CN106560999A (zh) 用于低功率高速集成时钟门控单元的设备
US7161390B2 (en) Dynamic latching logic structure with static interfaces for implementing improved data setup time
CN106533428A (zh) 基于多米诺的高速触发器
US6744282B1 (en) Latching dynamic logic structure, and integrated circuit including same
KR20120051406A (ko) 다이나믹 논리 게이트를 가지는 디지털 논리 회로
US6373290B1 (en) Clock-delayed pseudo-NMOS domino logic
US12015408B2 (en) Flip flop including serial stack structure transistors
US10727820B2 (en) Power- and area-efficient clock detector
US7557630B2 (en) Sense amplifier-based flip-flop for reducing output delay time and method thereof
US7961009B2 (en) Domino logic block having data holding function and domino logic including the domino logic block
WO2002080179A2 (en) Digital leakage compensation circuit
Venkatraman et al. A robust, fast pulsed flip-flop design
US6664836B1 (en) Dynamic phase splitter circuit and method for low-noise and simultaneous production of true and complement dynamic logic signals
US9607674B1 (en) Pulse latch reset tracking at high differential voltage
EP4372991A1 (en) Flip-flop based on clock signal and pulse signal
Kishore et al. Design and Validation of Domino CMOS D Flip Flop at 16nm Regime
US10090827B2 (en) Pulsed semi-dynamic fast flip-flop with scan
US20070188208A1 (en) Semiconductor integrated circuit
RU2412542C1 (ru) Тактируемый многовходовый элемент и

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant