CN101577233A - 集成电路元件的封装结构及其制造方法 - Google Patents
集成电路元件的封装结构及其制造方法 Download PDFInfo
- Publication number
- CN101577233A CN101577233A CNA2008100953632A CN200810095363A CN101577233A CN 101577233 A CN101577233 A CN 101577233A CN A2008100953632 A CNA2008100953632 A CN A2008100953632A CN 200810095363 A CN200810095363 A CN 200810095363A CN 101577233 A CN101577233 A CN 101577233A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- support plate
- insulating barrier
- extensible support
- extended
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种集成电路元件的封装结构及其制造方法。本发明的方法包含提供一晶片,该晶片具多个集成电路元件;提供一可延伸载板,其具有承载该晶片的一第一面;形成多个抗延伸层于该可延伸载板上的一第二面上,该第二面相对于(opposite)该第一面;形成多个沟槽于该晶片使该集成电路元件相互隔离;拉伸该可延伸载板以扩大该多个沟槽;及形成一绝缘层以填充该多个沟槽并覆盖该多个集成电路元件。
Description
技术领域
本发明涉及一种集成电路元件的封装结构及其制造方法,更具体地涉及晶片级封装结构及其制造方法。
背景技术
一般晶片级封装(wafer level package)是将已制好多个集成电路元件的晶片透过重布线、介电材料涂布及锡球工艺直接在晶片上完成封装结构。这种晶片级封装结构仅适用于尺寸较大,输出/输入端较少的集成电路元件。详言之,由于锡球需要对应到电路板的接点,其间距规范通常不能小于0.25mm,因此对于尺寸较小而无法提供足够间距的集成电路元件,就无法适用于一般锡球工艺。
已知已有利用二次封装方式来扩充集成电路元件的可接触面积的作法,例如将已封装的集成电路元件切割成粒,然后在一颗颗地移植到一块面积较大的载板上。接着在这块面积较大的载板上进行第二次封装并产生集成电路元件的接触延伸线进而扩大其可接触面积。这种已知二次封装方式工艺相当复杂且成本也很高,所以需要一种新颖的集成电路元件封装结构及其制法来改善已知的上述缺点。
发明内容
有鉴于上述的需求,本发明提供一种适用于较小尺寸的集成电路元件的晶片级封装结构。
本发明的一特点在于利用可延伸载板将已切割的晶片其裸芯与裸芯之间的距离扩大之后再封装,如此将可避免将裸芯一颗颗地移植到另一块面积较大载板的复杂工艺。
依据一实施例,本发明提供一种封装集成电路元件的方法,包含提供一晶片,该晶片具多个集成电路元件;提供一可延伸载板,具有一第一面及一相对于该第一面的第二面,该第一面承载该晶片;切割该晶片以形成多个沟槽,使该集成电路元件相互隔离;拉伸该可延伸载板以扩大该多个沟槽;及形成一绝缘层以填充该多个沟槽并覆盖该多个集成电路元件。
本发明的另一特点在于利用贴附在可延伸载板上的抗延伸层来控制可延伸载板所延伸位置。
依据一实施例,本发明提供一种封装集成电路元件的方法,提供一晶片,该晶片具多个集成电路元件;提供一可延伸载板,具有一第一面及一相对于该第一面的第二面,该第一面承载该晶片;形成多个抗延伸层于该第二面上;切割该晶片以形成多个沟槽,使该集成电路元件相互隔离;拉伸该可延伸载板以扩大该多个沟槽;及形成一绝缘层以填充该多个沟槽并覆盖该多个集成电路元件。
本发明的更一特点在于形成至少一通孔及表面导电层于封装好的集成电路元件上,该通孔及表面导电层可使封装好的集成电路元件于各个不同的面向都具有对外的接点,由此更加扩大集成电路元件对外接触的可利用面积。
依据更另一实施例,本发明提供一种封装集成电路元件的方法,包含提供一晶片,该晶片具多个集成电路元件;形成多个导电凸块于该多个集成电路元件上;提供一可延伸载板,该可延伸的载板具有一第一面及一相对于该第一面的第二面,该第一面承载该晶片;形成多个抗延伸层于该第二面上;切割该晶片以形成多个沟槽,使该集成电路元件相互隔离;拉伸该可延伸载板以扩大每个沟槽;形成一绝缘层以填充该多个沟槽并覆盖该多个集成电路元件;形成穿透该绝缘层及该可延伸载板的多个通孔;及形成一表面导体层以覆盖该通孔的内壁,该表面导体层往外延伸以覆盖该多个导电凸块及该多个抗延伸层;及去除该表面导体层的一部分以形成一第一线路以连接该多个导电凸块的顶表面及一第二线路以连接该多个抗延伸层的表面。
附图说明
图1至图12为本发明第一实施例的制作过程的剖面图;
图13为本发明第一实施例所示封装芯片的立体透视图;
图14为本发明第二实施例所示封装芯片的立体透视图;及
图15为本发明第三实施例所示封装芯片的立体透视图。
附图标记说明
100晶片
102集成电路元件
104输出/输入接点
110保护层
200导电凸块
300可延伸载板
300a第一面
300b第二面
301粘着层
302抗延伸层
400沟槽
500沟槽
501第一部分
502第二部分
600绝缘层
700绝缘层
800通孔
800a通孔内壁
900表面导体层
901导通孔
1001第一线路
1002第二线路
1101导电保护层
1200芯片
1201侧面导电层
1400芯片
1401侧面导电层
1500芯片
1501侧面导电层
具体实施方式
以下将参考所附图示示范本发明的优选实施例。所附图示中相似元件采用相同的元件符号。应注意为清楚呈现本发明,所附图示中的各元件并非按照实物的比例绘制,而且为避免模糊本发明的内容,以下说明亦省略已知的零组件、相关材料、及其相关处理技术。
图1至图12为剖面图,例示根据本发明的一第一实施例所形成一封装结构的方法。首先参照图1,提供一晶片100。晶片100具有多个集成电路元件102以及形成其上的输出/输入接点104与保护层110。集成电路元件102可为二极管,如发光二极管、光电二极管、激光二极管或整流型二极管;也可为晶体管,如MOS、CMOS等各种类型的晶体管。图1所示的多个集成电路元件102尚未隔开,故以虚线区隔以清楚显示其各别位置。输出/输入接点104的一材料可为铝,或任何其他合适导电材料。保护层110的材料可为氮氧化硅,或任何其他可供保护集成电路元件102的材料。
参照图2,形成多个导电凸块200于输出/输入接点104上。可用已知钢板印刷工艺制作,例如以经蚀刻或激光切割的一图案化网版(优选为一钢板)为掩模,利用印刷机将导体材料通过网版上的开孔印刷至输出/输入接点104的表面上以形成导电凸块200。除了上述方式,其它工艺例如电镀、无电镀、溅镀、及沉积光刻等等也适用。导体材料可为如铜、银、或锡膏的金属或非金属的导电高分子材料,而且也可视需要掺杂其它高分子粘着剂,例如环氧树脂等。
参照图3,提供一可延伸载板300。可延伸载板300具有一第一面300a及相对于第一面300a的一第二面300b。第一面300a承载晶片100。可涂布一粘着层301于可延伸载板300的第一面300a上以连接晶片100与可延伸载板300。可延伸载板300可为任何具有支撑功能的基板如软板、硬板或软硬板。可延伸载板300可含能被拉伸的弹性材料,例如硅橡胶、聚亚酰胺、聚乙烯或聚丙烯,其中更可含合适的填充料如硅酸盐等等。粘着层的材料可为丙烯酸酯、环氧树脂、聚氨酯、或硅胶。
同样参照图3所示,视需要在可延伸载板300的第二面300b形成多个抗延伸层302。抗延伸层302的材料可为任何能附着于可延伸载板300上的材料,优选为相对于可延伸载板300张力较强弹性较差的材料。抗延伸层302的功能至一在于控制可延伸载板300的延展位置。当拉伸可延伸载板300时,不被抗延伸层302所覆盖的部分将更容易拉开。本实施例的每个抗延伸层302对应每个输出/输入接点104,且以导电材料如铜、铝等金属或导电高分子等作为抗延伸层302,然不以此为限。导电性抗延伸层302的一优点在于除有抗延伸功能外,还可作为导电线路。除此以外,也可以图案化可延伸载板300而将抗延伸层302嵌设在可延伸载板300中,这样的结构同样可以达到控制可延伸载板300的延展位置的效果,而且可以降低整体厚度。
参照图4,沿虚线所示位置于晶片100上形成多个沟槽400使每个集成电路元件102相互隔离。沟槽400可穿透晶片100、粘着层301、及一部分的可延伸载板300,但不将可延伸载板300切断。换言之,在此阶段每个集成电路元件102仍通过可延伸载板300而相互连接。沟槽400的形成方式可利用切割刀、激光切割、干式蚀刻或湿式蚀刻等合适工艺。
参照图5,拉伸可延伸载板300以扩大每个沟槽400,增加每个集成电路元件102之间的间距。扩大后的沟槽以500表示。应注意,可延伸载板300具有对应沟槽500的一第一部分501及不对应沟槽500的一第二部分502。在拉伸步骤时,由于第二部分502有集成电路元件102设在上方,因此其拉伸程度将大于第一部分501的拉伸程度。抗延伸层302更是进一步覆盖第二部分502,第二部分502夹设在集成电路元件102与抗延伸层302之间,如此更可抑制第二部分502在该拉伸步骤时向外延伸。
参照图6,涂布绝缘层600于可延伸载板300上方,绝缘层600填充多个沟槽500并覆盖多个集成电路元件102、导电凸块200及保护层110。绝缘层600的材料可为环氧树脂、聚亚酰胺、苯并环丁烷、液晶高分子、或其组合,或任何其他合适的封装材料。若集成电路元件102为光学元件,如发光二极管、光电二极管、CMOS感应器等,绝缘层600的材料则以透明材料为佳。接着,参照图7,去除绝缘层600的一部分以使多个导电凸块200的顶表面露出。执行此步骤后的绝缘层以元件符号700称之。可以已知的化学机械抛光法来完成此步骤。
参照图8,形成多个通孔800以穿透位于沟槽500的绝缘层700及可延伸载板300。此多个通孔800优选环绕每个集成电路元件102的周围。可利用已知的机械钻孔机或激光钻孔技术来完成此步骤。如图所示,通孔800有一通孔内壁800a以露出绝缘层700及可延伸载板300的第一部分501。
参照图9,形成一表面导体层900以覆盖的图8所示结构整体。详言之,表面导体层900覆盖绝缘层700、可延伸载板300,包含通孔800的内壁800a,也覆盖抗延伸层302及多个导电凸块200。可利用电镀、溅镀、化学气相沉积、印刷、电镀或无电镀等合适的技术执行此步骤。材料可用铜、铝等金属或导电高分子。表面导体层900形成之后,通孔800成为可电连接导电凸块200的导通孔901。应注意表面导体层900可填满通孔800也可只覆盖通孔800的内壁800a表面而使导通孔901的仍为中空,本实施例即以后者作为示范说明。
参照图10,利用已知的光刻蚀刻技术去除表面导体层900的一部分而露出其下方的绝缘层700,此步骤可称为图案化表面导体层900的步骤。经图案化的表面导体层900形成一第一线路1001以连接该多个导电凸块200的顶表面及一第二线路1002以连接该多个抗延伸层1002的顶表面。
参照图11及图12,将表面导体层900的图案化之后,可视需要在其表面镀上导电保护层1101,材料可为镍或金;也可视需要再涂布一层防焊油墨(未显示)于导电保护层1101上方。完成上述步骤之后,沿图11所示的虚线进行切割以使完成封装及对外连接的延伸线路的多个集成电路元件102相互分离而成为颗粒状的芯片1200。如图12所示(仅显示两个芯片1200),经封装芯片1200包含集成电路元件102;经延伸的可延伸载板300,具有第一面300a及相对于第一面300a的第二面300b,第一面300a承载集成电路元件102;抗延伸层302设置第二面300b上;及绝缘层700包覆集成电路元件102。封装芯片1200还包含:导电凸块200,电连接集成电路元件102,导电凸块200嵌设于绝缘层700中;粘着层301,连接可延伸载板300与集成电路元件102;图案化表面金属层900,覆盖绝缘层700、导电凸块200及抗延伸层302;及导电保护层1101,覆盖图案化表面导体层900。更详言之,图案化表面金属层900包含第一线路1001以覆盖导电凸块200上方;及第二线路1002以覆盖抗延伸层302;及侧面导电层1201以电连接第一线路1101及第二线路1102。侧面导电层1201即为切割前覆盖通孔800的表面导体层900。由此可知,图案化表面金属层900可使集成电路元件102在各个不同的面向都具有对外的接点,由此更加扩大集成电路元件102对外接触的可利用面积。
参照图13,显示以第一实施例所示方法制作而成的封装芯片1200的立体透视图,所示虚线A-A’的剖面即为图12。如图13所示,封装芯片1200有八个侧面导电层1201,每个侧面导体层1201为半个圆形导通孔。
参照图14,显示依据本发明的第二实施例的封装芯片1400的立体透视图。第二实施例的方法与第一实施例的差别在于侧面导电层1401所在位置及外形。如图14所示,封装芯片1400有四个侧面导电层1401分别设置于封装芯片1400的四个角落,每个侧面导体层1401为四分的一个圆形的导通孔。
参照图15,显示依据本发明的第三实施例的封装芯片1500的立体透视图。第三实施例的方法与第一实施例的差别在于侧面导电层1501的外形。如图15所示,封装芯片1400有八个侧面导电层1501,每个侧面导体层1501为被绝缘层700所环绕的完整的圆形导通孔。
以上所述仅为本发明的优选实施例而已,并非用以限定本发明的权利要求;凡其它未脱离本发明所揭示的精神下所完成的等同改变或修饰,均应包含在所述的权利要求范围内。
Claims (30)
1、一种封装集成电路元件的方法,包含:
提供一晶片,该晶片具多个集成电路元件;
提供一可延伸载板,具有一第一面及相对于该第一面的一第二面,该第一面承载该晶片;
形成多个抗延伸层于该第二面上;
形成多个沟槽于该晶片,使该集成电路元件相互隔离;
拉伸该可延伸载板以扩大该多个沟槽;及
形成一绝缘层以填充该多个沟槽并覆盖该多个集成电路元件。
2、如权利要求1所述的方法,其中该可延伸载板具有对应该沟槽的一第一部分及一不对应该沟槽的第二部分,在该拉伸步骤时该第一部分的拉伸程度大于该第二部分的拉伸程度。
3、如权利要求2所述的方法,其中该多个抗延伸层覆盖该第二部分以抑制该第二部分在该拉伸步骤时向外延伸。
4、如权利要求1所述的方法,其中在拉伸该可延伸载板之后还包含形成多个通孔以穿透该绝缘层及该可延伸载板。
5、如权利要求4所述的方法,还包含:
形成多个导电凸块以电连接该多个集成电路元件;及
形成一表面导体层以覆盖多个通孔并形成一第一线路于该多个导电凸块的顶表面上。
6、如权利要求4所述的方法,还包含:
形成多个导电凸块电连接该多个集成电路元件;及
形成一表面导体层以覆盖多个通孔并形成一第二线路于该多个抗延伸层的顶表面上。
7、如权利要求1所述的方法,其中形成该绝缘层的步骤还包含:
形成多个导电凸块以电连接该多个集成电路元件;
使该绝缘层覆盖该多个导电凸块;及
去除该绝缘层的一部分以使该多个导电凸块的顶表面露出。
8、如权利要求1所述的方法,还包含切断该可延伸载板以使该多个集成电路元件互不相连。
9、如权利要求1所述的方法,包含形成一粘着层用以连接该晶片与该可延伸载板。
10、如权利要求1所述的方法,其中该多个抗延伸层以导电材料制成。
11、如权利要求1所述的方法,还包含:
形成多个导电凸块于该多个集成电路元件上;
形成多个通孔以穿透该绝缘层及该可延伸载板;及
形成一表面导体层以覆盖该通孔的内壁,该表面导体层往外延伸以覆盖该多个导电凸块及该多个抗延伸层;及
去除该表面导体层的一部分以形成连接该多个导电凸块的顶表面的一第一线路及连接该多个抗延伸层的顶表面的一第二线路。
12、如权利要求1所述的方法,其中该可延伸载板的材料包含硅橡胶、聚亚酰胺、聚乙烯或聚丙烯。
13、如权利要求1所述的方法,其中形成该多个沟槽的方法包含利用切割刀、激光切割、干式蚀刻或湿式蚀刻。
14、如权利要求1所述的方法,其中该绝缘层包含环氧树脂、聚亚酰胺、苯并环丁烷、液晶高分子、或上述的各种组合。
15、如权利要求4所述的方法,其中形成该多个通孔的方法包含机械钻孔或激光钻孔。
16、如权利要求5所述的方法,其中该多个导电凸块的材料包含铜、银、锡或导电高分子。
17、如权利要求9所述的方法,其中该粘着层的材料包含丙烯酸酯、环氧树脂、聚氨酯、或硅胶。
18、如权利要求11所述的方法,其中形成该第一线路或该第二线路的方法包含光刻、印刷、电镀或无电镀。
19、一种集成电路元件的封装结构,包含:
一集成电路元件;
一可延伸基板,具有一第一面及相对于该第一面的一第二面,该第一面承载该集成电路元件;
一抗延伸层设置于该二面上;及
一绝缘层包覆该集成电路元件。
20、如权利要求19所述的封装结构,还包含一导电凸块,电连接该集成电路元件,该导电凸块嵌设于该绝缘层中。
21、如权利要求19所述的封装结构,还包含一粘着层,连接该可延伸基板与该集成电路元件。
22、如权利要求19所述的封装结构,其中该抗延伸层以导电材料制成。
23、如权利要求20所述的封装结构,还包含:
一导通孔,于该封装结构的一侧面,该导通孔穿透该绝缘层与该可延伸基板且电连接该导电凸块与该抗延伸层。
24、如权利要求23所述的封装结构,还包含一第一线路,位于该导电凸块上方,该第一线路连接该导通孔与该导电凸块。
25、如权利要求23所述的封装结构,还包含一第二线路,覆盖该抗延伸层,该第二线路连接该导通孔与该抗延伸层。
26、如权利要求20所述的封装结构,还包含一表面金属层,覆盖该绝缘层、该导电凸块及该抗延伸层。
27、如权利要求19所述的方法,其中该可延伸基板的材料包含硅橡胶、聚亚酰胺、聚乙烯或聚丙烯。
28、如权利要求19所述的方法,其中该绝缘层包含环氧树脂、聚亚酰胺、苯并环丁烷、液晶高分子、或上述的各种组合。
29、如权利要求20所述的方法,其中该多个导电凸块的材料包含铜、银、锡或导电高分子。
30、如权利要求21所述的方法,其中该粘着层的材料包含丙烯酸酯、环氧树脂、聚氨酯、或硅胶。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100953632A CN101577233B (zh) | 2008-05-05 | 2008-05-05 | 集成电路元件的封装结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100953632A CN101577233B (zh) | 2008-05-05 | 2008-05-05 | 集成电路元件的封装结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101577233A true CN101577233A (zh) | 2009-11-11 |
CN101577233B CN101577233B (zh) | 2011-12-07 |
Family
ID=41272119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100953632A Active CN101577233B (zh) | 2008-05-05 | 2008-05-05 | 集成电路元件的封装结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101577233B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102800633A (zh) * | 2011-05-24 | 2012-11-28 | 矽品精密工业股份有限公司 | 半导体组件结构及其制法 |
CN103972072A (zh) * | 2013-02-04 | 2014-08-06 | 英飞凌科技股份有限公司 | 半导体器件和用于制造半导体器件的方法 |
CN115195360A (zh) * | 2021-04-13 | 2022-10-18 | 相丰科技股份有限公司 | 胎压侦测装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4058637B2 (ja) * | 2003-10-27 | 2008-03-12 | セイコーエプソン株式会社 | 半導体チップ、半導体装置、回路基板及び電子機器 |
CN2681355Y (zh) * | 2003-12-10 | 2005-02-23 | 玄基光电半导体股份有限公司 | 利用金属基板制作的发光二极管封装元件 |
-
2008
- 2008-05-05 CN CN2008100953632A patent/CN101577233B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102800633A (zh) * | 2011-05-24 | 2012-11-28 | 矽品精密工业股份有限公司 | 半导体组件结构及其制法 |
CN103972072A (zh) * | 2013-02-04 | 2014-08-06 | 英飞凌科技股份有限公司 | 半导体器件和用于制造半导体器件的方法 |
CN115195360A (zh) * | 2021-04-13 | 2022-10-18 | 相丰科技股份有限公司 | 胎压侦测装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101577233B (zh) | 2011-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9985336B2 (en) | Antenna apparatus and method | |
US10283455B2 (en) | Manufacturing method of package structure having embedded bonding film | |
TWI387076B (zh) | 積體電路元件之封裝結構及其製造方法 | |
US7071024B2 (en) | Method for packaging a microelectronic device using on-die bond pad expansion | |
US7416918B2 (en) | Direct build-up layer on an encapsulated die package having a moisture barrier structure | |
CN101483162B (zh) | 半导体装置及其制造方法 | |
JP5143451B2 (ja) | 半導体装置及びその製造方法 | |
CN101188231B (zh) | 半导体器件和半导体晶片及其制造方法 | |
US8211789B2 (en) | Manufacturing method of a bump structure having a reinforcement member | |
US9711403B2 (en) | Method for forming chip package | |
US20090321932A1 (en) | Coreless substrate package with symmetric external dielectric layers | |
KR20190017266A (ko) | 반도체 패키지 및 그 제조방법 | |
US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
TW201637138A (zh) | 半導體元件的堆疊結構 | |
US20130313121A1 (en) | Method of Forming Interconnects for Three Dimensional Integrated Circuit | |
CN101477980A (zh) | 具有减小尺寸的堆叠晶片水平封装 | |
US8173539B1 (en) | Method for fabricating metal redistribution layer | |
CN101577233B (zh) | 集成电路元件的封装结构及其制造方法 | |
US20110045668A1 (en) | Method of manufacturing wafer level device package | |
CN101673708A (zh) | 具有层间绝缘膜布线层叠构造部的半导体装置及其制造方法 | |
KR100361084B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US20050258536A1 (en) | Chip heat sink device and method | |
JP2008130880A (ja) | 半導体装置の製造方法 | |
US8258009B2 (en) | Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof | |
TWI512921B (zh) | 載板結構與晶片封裝結構及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |