CN101566658B - 瞬态侦测电路 - Google Patents
瞬态侦测电路 Download PDFInfo
- Publication number
- CN101566658B CN101566658B CN2008101851284A CN200810185128A CN101566658B CN 101566658 B CN101566658 B CN 101566658B CN 2008101851284 A CN2008101851284 A CN 2008101851284A CN 200810185128 A CN200810185128 A CN 200810185128A CN 101566658 B CN101566658 B CN 101566658B
- Authority
- CN
- China
- Prior art keywords
- node
- detection circuit
- control signal
- transient detection
- couples
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 43
- 230000001052 transient effect Effects 0.000 title claims abstract description 41
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000000872 buffer Substances 0.000 description 11
- 230000003068 static effect Effects 0.000 description 2
- 230000009885 systemic effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0046—Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00
- G01R19/0053—Noise discrimination; Analog sampling; Measuring transients
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
本发明涉及一种瞬态侦测电路,耦接于一第一电源线以及一第二电源线之间。该瞬态侦测电路包括,一第一控制单元、一设定单元、一稳压单元以及一重置单元。第一控制单元产生一第一控制信号。当一静电放电事件发生时,该第一控制信号为一第一位准。当该静电放电事件未发生时,该第一控制信号为一第二位准。设定单元用以设定一第一节点。当该第一控制信号为该第一位准,该第一节点被设定成该第二位准。稳压单元用以维持该第一节点的位准。当该第一控制信号为该第二位准时,该第一节点被维持在该第二位准。重置单元用以使该第一节点为该第一位准。
Description
技术领域
本发明有关于一种瞬态侦测电路(transient detection circuit),特别是有关于一种用以侦测静电放电(electrostatic discharge;ESD)的瞬态侦测电路。
背景技术
对于集成电路而言,静电放电(Electrostatic discharge;ESD)事件为可靠度上相当重要的课题之一。为了符合元件层级(component-level)的ESD规范,可将ESD保护电路加在CMOS IC的输入/输出单元(I/O cell)以及电源线(VDD及VSS)之中。除此之外,针对CMOS IC产品,在元件层级ESD应力中,系统层级(system level)的ESD可靠度逐渐受到重视。根据电磁兼容(electromagnetic compatibility;EMC)规范,对于系统层级的ESD可靠度测试需更将严格。
发明内容
本发明所要解决的技术问题在于提供一种瞬态侦测电路,用以侦测静电放电事件。
为了实现上述目的,本发明提出一种瞬态侦测电路,耦接于一第一电源线以及一第二电源线之间。该瞬态侦测电路包括,一第一控制单元、一设定单元、一稳压单元以及一重置单元。第一控制单元产生一第一控制信号。当一静电放电事件发生时,该第一控制信号为一第一位准。当该静电放电事件未发生时,该第一控制信号为一第二位准。设定单元用以设定一第一节点。当该第一控制信号为该第一位准,该第一节点被设定成该第二位准。稳压单元用以维持该第一节点的位准。当该第一控制信号为该第二位准时,该第一节点被维持在该第二位准。重置单元用以使该第一节点为该第一位准。
利用本发明的瞬态侦测电路,使用者可根据节点的位准,得知是否发生静电放电事件,从而更加严格地测试静电放电的可靠度。
为让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举出较佳实施例,并配合所附附图,作详细说明如下:
附图说明
图1为本发明的瞬态侦测电路的一可能实施例;
图2~6为本发明的瞬态侦测电路的其它可能实施例。
【主要组件符号说明】
100、400:瞬态侦测电路;
101、102:电源线;
110、150、410、450:控制单元;
120、320、420、620:设定单元;
130、330、430、630:稳压单元;
111、412:电阻器;
112、411:电容器;
113、160、413、460:节点;
121、331、341、431、441、622:P型晶体管;
131、141、322、421、631、641:N型晶体管;
140、340、440、640:重置单元;
151、321、451、621:反相器;
170、470:缓冲模块;
171、172、251、252、471、472、551、552:缓冲器;
250、550:控制电路。
具体实施方式
图1为本发明的瞬态侦测电路的一可能实施例。如图所示,瞬态侦测电路100耦接于电源线101以及102之间,用以侦测ESD事件。瞬态侦测电路100包括控制单元110、设定单元120、稳压单元130。控制单元110产生控制信号SC1。当ESD事件发生时,控制信号SC1为一第一位准(level)。当ESD事件未发生时,控制信号SC1为一第二位准。第一位准相对于第二位准。举例而言,当第一位准为高位准时,则第二位准为低位准。当第一位准为低位准时,则第二位准为高位准。
在本实施例中,控制单元110包括电阻器111以及电容器112。电容器112与电阻器111均耦接节点113,并与电阻器111串联于电源线101及102之间。电阻器111的阻抗及电容器112的容值可定义一延迟系数。该延迟系数大于ESD脉冲时间并且小于电源线101上电源信号的初始上升时间。因此,控制信号SC1的变化会比ESD脉冲缓慢。
举例而言,当ESD事件发生在电源线101,而电源线102为相对接地端时,由于延迟时间大于ESD脉冲的持续时间,因此节点113为低位准。当ESD事件未发生,并且电源线101的位准为高位准而电源线102的位准为低位准时,节点113为高位准。
设定单元120用以设定节点160。当控制信号SC1为第一位准时,节点160为第二位准。在本实施例中,设定单元120为一P型晶体管121。P型晶体管121的栅极耦接节点113,其源极耦接电源线101,其漏极耦接节点160。当ESD事件发生在电源线101,而电源线102为相对接地端时,控制信号SC1为低位准。因此,导通P型晶体管121,使得节点160为高位准。
稳压单元130用以维持节点160的位准。当控制信号SC1为第二位准时,稳压单元130维持节点160的位准。因此,节点160被维持在第二位准。在本实施例中,稳压单元130为一N型晶体管131。N型晶体管131根据控制信号SC2,设定节点160的位准。N型晶体管131的栅极接收控制信号SC2,其漏极耦接节点160,其源极耦接电源线102。当控制信号SC2为高位准时,节点160的位准将为低位准。
为了产生控制信号SC2,瞬态侦测电路100还包括控制单元150。控制单元150根据节点160的位准,产生控制信号SC2予稳压单元130。在本实施例中,控制单元150为一反相器151。反相器151反相节点160的位准,并将反相后的结果作为控制信号SC2。当ESD事件发生在电源线101,而电源线102为相对接地端时,节点160为高位准。因此,控制信号SC2为低位准。当ESD事件未发生,并且电源线101的位准为高位准而电源线102的位准为低位准时,若控制信号SC2为高位准,则可导通N型晶体管131,以确保节点160为低位准。
瞬态侦测电路160还包括一重置单元140,用以将节点160设定成第一位准。在本实施例中,重置单元140为一N型晶体管141。N型晶体管141的栅极接收一重置信号SR,其漏极耦接节点160,其源极耦接电源线102。当ESD事件发生在电源线101,而电源线102为相对接地端时,节点160为高位准。假设,ESD事件未发生,并且电源线101的位准为高位准而电源线102的位准为低位准。若重置信号SR为低位准时,由于节点160没有放电路径,故节点160维持在高位准。若重置信号SR为高位准时,则节点160由高位准变化至低位准。
使用者可根据节点160的位准,得知是否发生ESD事件。在本实施例中,瞬态侦测电路100还包括缓冲模块170。缓冲模块170处理节点160的位准,使其具有较大的驱动能力。经缓冲模块170处理后的结果,即为输出信号VOUT。缓冲模块170具有缓冲器171及172。当缓冲器的数量愈多时,输出信号VOUT的驱动能力也就愈大。在其它实施例中,也可省略缓冲模块170。
图2为本发明的瞬态侦测电路的另一可能实施例。图2相似于图1,不同之处在于,图2的控制电路250包括缓冲器251及252。缓冲器251串联缓冲器252,并且缓冲器251的输出信号作为控制信号SC2。
当ESD事件发生在电源线101,而电源线102为相对接地端时,节点160为高位准。因此,控制信号SC2为低位准。当ESD事件未发生,并且电源线101的位准为高位准而电源线102的位准为低位准时,由于控制信号SC1为高位准,故不导通P型晶体管121。此时,若重置信号SR为低位准时,由于N型晶体管131及141均未导通,故节点160保持在高位准。若重置信号SR为高位准时,则节点160为低位准。因此,控制信号SC2为高位准,故可导通N型晶体管131,用以确保节点160为低位准。
图3为本发明的瞬态侦测电路的另一可能实施例。图3所示的设定单元320、稳压单元330以及重置单元340不同于图2。在本实施例中,设定单元320包括反相器321以及N型晶体管322。反相器321的输入端耦接节点113。N型晶体管322的栅极耦接反相器321的输出端,其源极耦接电源线102,其漏极耦接节点160。
另外,在本实施例中,稳压单元330为P型晶体管331,重置单元340也为一P型晶体管341。P型晶体管331根据控制信号SC2,设定节点160的位准。P型晶体管331的栅极接收控制信号SC2,其源极耦接电源线101,其漏极耦接节点160。P型晶体管341的栅极接收重置信号SR,其漏极耦接节点160,其源极耦接电源线101。
图4为本发明的瞬态侦测电路的另一可能实施例。如图所示,控制单元410使控制信号SC1的变化会比ESD脉冲缓慢。在本实施例中,控制单元410包括电容器411以及电阻器412。电容器411与电阻器412耦接于节点413,并与电阻器412串联于电源线101及102之间。根据电容器411的特性,当ESD事件发生在电源线101时,控制信号SC1将为高位准。当ESD事件未发生,并且电源线101的位准为高位准而电源线102的位准为低位准时,控制信号SC1为低位准。
设定单元420为一N型晶体管421。N型晶体管421的栅极耦接节点413,其源极耦接电源线102,其漏极耦接节点460。当ESD事件发生在电源线101,而电源线102为相对接地端时,控制信号SC1为高位准。因此,导通N型晶体管421,使得节点460为低位准。
稳压单元430为一P型晶体管431。P型晶体管431根据控制信号SC2,设定节点460的位准。P型晶体管431的栅极接收控制信号SC2,其漏极耦接节点460,其源极耦接电源线101。
控制单元450为一反相器451。反相器451反相节点460的位准,并将反相后的结果作为控制信号SC2。当ESD事件发生在电源线101,而电源线102为相对接地端时,节点460为低位准。因此,控制信号SC2为高位准。当ESD事件未发生,并且电源线101的位准为高位准而电源线102的位准为低位准时,若控制信号SC2为低位准,则可导通P型晶体管431,以确保节点460为高位准。
重置单元440为一P型晶体管441。P型晶体管441的栅极接收一重置信号SR,其漏极耦接节点460,其源极耦接电源线101。当ESD事件发生在电源线101,而电源线102为相对接地端时,节点460为低位准。假设,ESD事件未发生,并且电源线101的位准为高位准而电源线102的位准为低位准。若重置信号SR为高位准时,由于节点460没有充电路径,故节点460维持在低位准。若重置信号SR为低位准时,则节点460由低位准变化至高位准。
在本实施例中,瞬态侦测电路400还包括缓冲模块470。缓冲模块470处理节点460的位准,使其具有较大的驱动能力。经缓冲模块470处理后的结果,即为输出信号VOUT。缓冲模块470具有缓冲器471及472。当缓冲器的数量愈多时,输出信号VOUT的驱动能力也就愈大。在其它实施例中,也可省略缓冲模块470。
图5为本发明的瞬态侦测电路的另一可能实施例。图5相似于图4,不同之处在于,图5的控制电路550包括缓冲器551及552。缓冲器551接收节点460的位准。缓冲器551的输出信号作为控制信号SC2。缓冲器551串联缓冲器552。
当ESD事件发生在电源线101,而电源线102为相对接地端时,节点460为低位准。因此,控制信号SC2为高位准。当ESD事件未发生,并且电源线101的位准为高位准而电源线102的位准为低位准时,由于控制信号SC1为低位准,故不导通N型晶体管421。此时,若重置信号SR为高位准时,由于P型晶体管431及441均未导通,故节点460保持在低位准。若重置信号SR为低位准时,则节点160为高位准。因此,控制信号SC2为低位准,故可导通P型晶体管431,用以确保节点460为低位准。
图6为本发明的瞬态侦测电路的另一可能实施例。图6所示的设定单元620、稳压单元630以及重置单元640不同于图5。在本实施例中,设定单元620包括反相器621以及P型晶体管622。反相器621的输入端耦接节点413。P型晶体管622的栅极耦接反相器621的输出端,其源极耦接电源线101,其漏极耦接节点460。
在本实施例中,稳压单元630为N型晶体管631,重置单元640也为一N型晶体管641。N型晶体管631根据控制信号SC2,设定节点460的位准。P型晶体管631的栅极接收控制信号SC2,其源极耦接电源线102,其漏极耦接节点460。N型晶体管641的栅极接收重置信号SR,其漏极耦接节点460,其源极耦接电源线102。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟悉本领域的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的权利要求所界定者为准。
Claims (15)
1.一种瞬态侦测电路,其特征在于,耦接于一第一电源线以及一第二电源线之间,该瞬态侦测电路包括:
一第一控制单元,产生一第一控制信号,当一静电放电事件发生时,该第一控制信号为一第一位准,当该静电放电事件未发生时,该第一控制信号为一第二位准;
一设定单元,用以设定一第一节点,当该第一控制信号为该第一位准,该第一节点被设定成该第二位准;
一稳压单元,用以维持该第一节点的位准,当该第一控制信号为该第二位准时,该第一节点被维持在该第二位准;以及
一重置单元,用以使该第一节点为该第一位准。
2.根据权利要求1所述的瞬态侦测电路,其特征在于,还包括一第二控制单元,用以根据该第一节点的位准,产生一第二控制信号予该稳压单元。
3.根据权利要求2所述的瞬态侦测电路,其特征在于,该稳压单元为一N型晶体管,其栅极接收该第二控制信号,其漏极耦接该第一节点,其源极耦接该第二电源线。
4.根据权利要求3所述的瞬态侦测电路,其特征在于,该第二控制单元包括:
一第一缓冲器,接收该第一节点的位准,并提供一输出信号以作为该第二控制信号;以及
一第二缓冲器,串联该第一缓冲器。
5.根据权利要求3所述的瞬态侦测电路,其特征在于,该第二控制单元为一反相器,用以反相该第一节点的位准,并将反相后的结果作为该第二控制信号。
6.根据权利要求2所述的瞬态侦测电路,其特征在于,该稳压单元为一P型晶体管,用以根据该第二控制信号,设定该第一节点的位准,该P型晶体管的栅极接收该第二控制信号,其源极耦接该第一电源线,其漏极耦接该第一节点。
7.根据权利要求6所述的瞬态侦测电路,其特征在于,该第二控制单元包括:
一第一缓冲器,接收该第一节点的位准,并产生一输出信号以作为该第二控制信号;以及
一第二缓冲器,串联该第一缓冲器。
8.根据权利要求6所述的瞬态侦测电路,其特征在于,该第二控制单元为一反相器,用以反相该第一节点的位准,并将反相后的结果作为该第二控制信号。
9.根据权利要求1所述的瞬态侦测电路,其特征在于,该重置单元为一N型晶体管,其栅极接收一重置信号,其漏极耦接该第一节点,其源极耦接该第二电源线。
10.根据权利要求1所述的瞬态侦测电路,其特征在于,该重置单元为一P型晶体管,其栅极接收一重置信号,其漏极耦接该第一节点,其源极耦接该第一电源线。
11.根据权利要求1所述的瞬态侦测电路,其特征在于,该第一控制单元具有:
一电阻器;
一电容器,与该电阻器耦接于一第二节点,并与该电阻器串联于该第一及第二电源线之间。
12.根据权利要求11所述的瞬态侦测电路,其特征在于,该设定单元为一P型晶体管,其栅极耦接该第二节点,其源极耦接该第一电源线,其漏极耦接该第一节点。
13.根据权利要求11所述的瞬态侦测电路,其特征在于,该设定单元包括:
一反相器,其有一输入端以及一输出端,该输入端耦接该第二节点;以及
一N型晶体管,其栅极耦接该输出端,其源极耦接该第二电源线,其漏极耦接该第一节点。
14.根据权利要求11所述的瞬态侦测电路,其特征在于,该设定单元为一N型晶体管,其栅极耦接该第二节点,其源极耦接该第二电源线,其漏极耦接该第一节点。
15.根据权利要求11所述的瞬态侦测电路,其特征在于,该设定单元包括:
一反相器,其有一输入端以及一输出端,该输入端耦接该第一节点;以及
一P型晶体管,其栅极耦接该输出端,其源极耦接该第一电源线,其漏极耦接该第一节点。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/107,902 | 2008-04-23 | ||
US12/107,902 US7826187B2 (en) | 2008-04-23 | 2008-04-23 | Transient detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101566658A CN101566658A (zh) | 2009-10-28 |
CN101566658B true CN101566658B (zh) | 2012-03-14 |
Family
ID=41214346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101851284A Expired - Fee Related CN101566658B (zh) | 2008-04-23 | 2008-12-09 | 瞬态侦测电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7826187B2 (zh) |
CN (1) | CN101566658B (zh) |
TW (1) | TWI379397B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI618220B (zh) * | 2016-11-01 | 2018-03-11 | 世界先進積體電路股份有限公司 | 靜電放電保護電路 |
US10523002B2 (en) | 2016-12-05 | 2019-12-31 | Vanguard International Semiconductor Corporation | Electrostatic discharge protection circuit |
KR102392336B1 (ko) * | 2017-11-15 | 2022-04-28 | 삼성전자주식회사 | 디스플레이 구동 장치 및 이를 포함하는 디스플레이 시스템 |
CN112350290B (zh) * | 2019-08-06 | 2023-01-31 | 世界先进积体电路股份有限公司 | 操作电路 |
US11424615B2 (en) | 2020-05-29 | 2022-08-23 | Nxp Usa, Inc. | Integrity monitoring for input/output (IO) circuits of a system on a chip (SOC) |
US12009657B2 (en) | 2021-07-09 | 2024-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | ESD clamp circuit for low leakage applications |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5255146A (en) * | 1991-08-29 | 1993-10-19 | National Semiconductor Corporation | Electrostatic discharge detection and clamp control circuit |
US5559659A (en) * | 1995-03-23 | 1996-09-24 | Lucent Technologies Inc. | Enhanced RC coupled electrostatic discharge protection |
EP0845862A3 (en) * | 1996-11-30 | 2000-02-23 | Daewoo Electronics Co., Ltd | Circuit for removing noise components of oscillator |
DE60321135D1 (de) * | 2002-02-06 | 2008-07-03 | Nxp Bv | Gegenüber grossen spannungsauslenkungen beständige eingangsstufe |
US20070171587A1 (en) * | 2006-01-26 | 2007-07-26 | Chien-Ming Lee | Esd protection circuit with feedback technique |
-
2008
- 2008-04-23 US US12/107,902 patent/US7826187B2/en not_active Expired - Fee Related
- 2008-11-12 TW TW097143656A patent/TWI379397B/zh active
- 2008-12-09 CN CN2008101851284A patent/CN101566658B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101566658A (zh) | 2009-10-28 |
US20090267584A1 (en) | 2009-10-29 |
TW200945540A (en) | 2009-11-01 |
TWI379397B (en) | 2012-12-11 |
US7826187B2 (en) | 2010-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101566658B (zh) | 瞬态侦测电路 | |
TWI447896B (zh) | 靜電防護電路 | |
US7729097B2 (en) | Over-voltage and under voltage protection circuit | |
US9118315B2 (en) | Scheme to improve the performance and reliability in high voltage IO circuits designed using low voltage devices | |
US7474132B2 (en) | Automatic self-adaptive keeper system with current sensor for real-time/online compensation for leakage current variations | |
CN111193249B (zh) | 一种可同时用于静电放电和浪涌保护的箝位电路 | |
CN102882198A (zh) | Rc触发esd保护器件 | |
CN103107528A (zh) | 一种电源钳位静电放电保护电路 | |
TW201316007A (zh) | 靜電偵測電路 | |
CN1979856A (zh) | 静电放电防护装置以及显示装置以及电子系统 | |
CN110957713B (zh) | 一种静电放电箝位电路 | |
CN101493489B (zh) | 瞬时侦测电路以及集成电路 | |
CN102315633B (zh) | 静电防护电路 | |
US9588859B2 (en) | Detecting circuit and related circuit detecting method | |
US9558841B2 (en) | Generating stabilized output signals during fuse read operations | |
WO2008097678A1 (en) | Integrated fault output/fault response delay circuit | |
CN216215876U (zh) | 信号端口的静电浪涌防护电路及电子设备 | |
Narita et al. | Low clamping voltage protection for improvements of powered ESD robustness | |
US8817436B2 (en) | Electrostatic discharge protection device | |
US11223199B2 (en) | Over current protection system having high operational endurance and capable of stabilizing voltages | |
US20100073833A1 (en) | Circuit apparatus having electrostatic discharge protection function | |
KR20030064392A (ko) | 플래시 메모리의 입력 버퍼를 위한 보호 장치 | |
TWI535208B (zh) | 具有防短路功能的輸出級 | |
US7262646B2 (en) | Power-on reset circuit | |
TWI583979B (zh) | 檢測裝置、檢測方法及包含其之電子設備 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120314 |
|
CF01 | Termination of patent right due to non-payment of annual fee |