CN101546996A - Mos集成电路、以及具备其的电子设备 - Google Patents

Mos集成电路、以及具备其的电子设备 Download PDF

Info

Publication number
CN101546996A
CN101546996A CN200910126853A CN200910126853A CN101546996A CN 101546996 A CN101546996 A CN 101546996A CN 200910126853 A CN200910126853 A CN 200910126853A CN 200910126853 A CN200910126853 A CN 200910126853A CN 101546996 A CN101546996 A CN 101546996A
Authority
CN
China
Prior art keywords
voltage
current
circuit
mos transistor
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910126853A
Other languages
English (en)
Inventor
青池昌洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101546996A publication Critical patent/CN101546996A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45344—At least one of the AAC sub-circuits being a current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种MOS集成电路以及具备其的电子设备，能降低比较器高速工作时的消耗功率。电压电流转换电路(103)将第1以及第2电压(Vinp、Vinn)转换成具有与第1电压(Vinp)对应的电流值的第1电流(I(Vinp))、以及具有与第2电压(Vinn)对应的电流值的第2电流(I(Vinn))。电流比较电路(104)比较第1以及第2电流(I(Vinp)、I(Vinn))的电流值的大小，输出表示比较结果的电压。构成电流比较电路(104)的MOS晶体管的氧化膜比构成电压电流转换电路(103)的MOS晶体管的氧化膜薄。

Description

MOS集成电路、以及具备其的电子设备
技术领域
本发明涉及构成比较器的MOS集成电路、以及具备其的电子设备。
背景技术
现有的比较器具备例如图14所示的结构。同图所示的比较器具备：电流源10；输入差动电压Vin、Vin’的P沟道型的MOS晶体管11、12，N沟道型的MOS晶体管13、14；以及缓冲器15。构成所述比较器的晶体管(构成P沟道型的MOS晶体管11、12，N沟道型的MOS晶体管13、14以及缓冲器15的晶体管)具有相同厚度的栅极氧化膜。
专利文献1：特开平5—259841号公报
专利文献2：特开平7—302842号公报
在所述现有的机构中，构成所述比较器的晶体管的栅极氧化膜按照比较器能够耐受住来自外部的高电压的输入的方式较厚地构成。但是，由于栅极氧化膜厚会导致晶体管的特性的偏差变大，所以为了抑制偏差，较大地设定晶体管的栅极的面积。其结果，电路面积变大的同时，缠绕的布线的布线长度也变长，由此增大了高速工作时的消耗功率。该消耗功率的增大特别是在以蓄电池(battery)工作的便携式设备上装载了所述比较器的情况下会成为问题。
发明内容
本发明鉴于所述问题，目的在于降低比较器的高速工作时的消耗功率。
为了解决所述问题，本发明提供一种MOS集成电路，比较第1以及第2电压的大小，具备：电压电流转换电路，将所述第1以及第2电压转换成具有与所述第1电压对应的电流值的第1电流、以及具有与所述第2电压对应的电流值的第2电流；和电流比较电路，比较所述第1以及第2电流的电流值的大小，输出表示比较结果的电压。从包含该MOS集成电路的LSI的外部输入所述第1以及第2电压，构成所述电流比较电路的MOS晶体管的氧化膜比构成所述电压电流转换电路的MOS晶体管的氧化膜薄。
由此，通过由栅极氧化膜厚的MOS晶体管构成电压电流转换电路，能维持对于高电压(第1以及第2电压)的输入的耐久性，另一方面，通过由栅极氧化膜薄的MOS晶体管构成电流比较电路，能够使电路的面积变小。因此，通过使电路面积变小，能使缠绕的布线的布线长度变短，能降低高速工作时的消耗功率。
根据本发明，能降低比较器的高速工作时的消耗功率。
附图说明
图1是表示本发明的实施方式1的比较器的结构的电路图。
图2是表示本发明的实施方式1的第1电压电流转换电路105的结构的电路图。
图3是表示本发明的实施方式1的电流比较电路104的结构的电路图。
图4是本发明的实施方式2的第1电压电流转换电路205的结构的电路图。
图5是表示本发明的实施方式2的第1电压的频率和第1电流的关系的曲线图。
图6是表示本发明的实施方式2的第1电压的频率和第1电流的关系的曲线图。
图7是表示本发明的实施方式3的电流比较电路304的结构的电路图。
图8是表示本发明的实施方式4的比较器的结构的电路图。
图9是表示本发明的实施方式4的电压电流转换电路403的结构的电路图。
图10是表示本发明的实施方式5的电流比较电路504的结构的电路图。
图11是表示本发明的实施方式6的电视装置的结构的框图。
图12是表示本发明的实施方式7的发送接收系统的结构的框图。
图13是表示本发明的实施方式8的电子设备800的结构的电路图。
图14是表示现有的比较器的结构的电路图。
图中：101—第1输入端子，102—第2输入端子，103—电压电流转换电路，104—电流比较电路，304—电流比较电路，403—电压电流转换电路，504—电流比较电路，600—电视装置(电子设备)，604—接收端子(比较器)，701—电子设备，800—电子设备，802—比较器。
具体实施方式
下面，参照附图，说明本发明的实施方式。另外，在下面的各实施方式中，对于具有与其他的实施方式相同的功能的构成要素，附加相同的标记省略说明。
(实施方式1)
本发明的实施方式1的比较器，如图1所示，具备第1输入端子101、第2输入端子102、电压电流转换电路103、和电流比较电路104，由MOS集成电路构成。
在第1输入端子101，输入第1电压Vinp，在第2输入端子102，输入第2电压Vinn。从包含该比较器(MOS集成电路)的LSI的外部输入第1电压Vinp以及第2电压Vinn。
电压电流转换电路103将输入到第1输入端子101的第1电压Vinp转换成第1电流I(Vinp)，并且将输入到第2输入端子102的第2电压Vinn转换成第2电流I(Vinn)。具体地，电压电流转换电路103具备第1电压电流转换电路105以及第2电压电流转换电路106。
第1电压电流转换电路105如图2所示，具备：P沟道型MOS晶体管105a；N沟道型MOS晶体管105b、105c；以及电阻元件105d。
P沟道型MOS晶体管105a能够考虑作为源极跟踪电路。P沟道型MOS晶体管105a的Gm(对于栅极/源极间电压的漏极电流的倾斜度)充分大，流过P沟道型MOS晶体管105a的漏极/源极间的电流i的电流值Id由P沟道型MOS晶体管105a的阈值电压Vt以及电阻元件105d的电阻值R来决定。即，若将输入电压Vinp的电压变动设为ΔVin，则电流值Id的变动ΔId通过式ΔId＝ΔVin/R来求取。这里，由于N沟道型MOS晶体管105b和N沟道型MOS晶体管105c构成电流镜(current mirror)电路，所以电流值Id的电流作为第1电流I(Vinp)流过N沟道型MOS晶体管105c。因此，将第1电压Vinp转换成第1电流(Vinp)的转换效率由电阻元件105d的电阻值R决定。
第2电压电流转换电路106与第1电压电流转换电路105结构相同，代替将第1电压Vinp转换成第1电流I(Vinp)，将第2电压Vinn转换成第2电流I(Vinn)。
另外，作为电阻元件105d，也能使用电阻值R可变的电阻元件。在这种情况下，通过使电阻元件的电阻值R变化，能使将电压转换为电流的变化效率变化。因此，在输入的差动电压即第1以及第2电压Vinp、Vinn的振幅变化的情况下，也能将第1电流I(Vinp)、第2电流I(Vinn)的电流值维持在最适合于后述的电流比较电路104的比较工作的值。
电流比较电路104对由第1电压电流转换电路105生成了的第1电流I(Vinp)以及由第2电压电流转换电路106生成的第2电流I(Vinn)的电流值的大小进行比较，输出表示比较结果的电压。
电流比较电路104如图3所示，具备P沟道型MOS晶体管104a～d和N沟道型MOS晶体管104e、f。P沟道型MOS晶体管104a～d的各源极连接于电源Vdd1，N沟道型MOS晶体管104e、f的各源极接地GND。另外，电流比较电路104将在相互的漏极连结了的P沟道型MOS晶体管104d以及N沟道型MOS晶体管104f之间设置了的节点104g的电压作为比较结果(Compare Output)输出。构成电流比较电路104的MOS晶体管(P沟道型MOS晶体管104a～d、N沟道型MOS晶体管104e、f)的栅极氧化膜比构成电压电流转换电路103的MOS晶体管(P沟道型MOS晶体管105a、N沟道型MOS晶体管105b、c)的栅极氧化膜要薄。因此，在比较了相同栅极面积的MOS晶体管的彼此的情况下，构成电流比较电路104的MOS晶体管的特性偏差比构成电压电流转换电路103的MOS晶体管要小。
在P沟道型MOS晶体管104a的漏极/源极之间，流过第1电流I(Vinp)。由于该P沟道型MOS晶体管104a与P沟道型MOS晶体管104b构成电流镜电路，所以，在P沟道型MOS晶体管104b，流过与第1电流I(Vinp)相同的值的电流。另外，由于N沟道型MOS晶体管104e和N沟道型MOS晶体管104f构成电流镜电路，所以在N沟道型MOS晶体管104f也流过与第1电流I(Vinp)相同的值的电流。
另一方面，在P沟道型MOS晶体管104c的漏极/源极之间，流过第2电流I(Vinn)。由于该P沟道型MOS晶体管104c与P沟道型MOS晶体管104d构成电流镜电路，所以在P沟道型MOS晶体管104d，也流过与第2电流I(Vinn)相同的值的电流。
因此，通过切换使第1电压Vinp为规定的H电平、使第2电压Vinn为规定的L电平的第1状态；和使第1电压Vinp为规定的L电平、使第2电压Vinn为规定的H电平的第2状态，能将比较结果(Compare Output)切换为接地GND的电压和电源Vdd1的电压。
详细地，在第1状态中，由于第1电压Vinp成为规定的H电平，第2电压Vinn成为规定的L电平，所以将要在N沟道型MOS晶体管104f流过的电流比将要在P沟道型MOS晶体管104d流过的电流大，输出接地GND的电压作为比较结果。
另一方面，在第2状态中，由于第1电压Vinp成为规定的L电平，第2电压Vinn成为规定的H电平，所以将要在P沟道型MOS晶体管104d流过的电流比将要在N沟道型MOS晶体管104f流过的电流大，输出电源Vdd1的电压作为比较结果。
根据本实施方式，通过以具有充分厚的栅极氧化膜的MOS晶体管来构成电压电流转换电路103，能维持对较高的电压(第1以及第2电压Vinp、Vinn)的输入的耐久性，另一方面，通过以栅极氧化膜较薄的MOS晶体管来构成电流比较电路104，能够使电路面积较小。因此，在装载数字电路的集成电路混载进行模拟工作的本实施方式的比较器变得容易。在电子设备设置数字电路和本实施方式的比较器的情况下，通过在集成电路上混载数字电路和比较器，比在各个集成电路上装载的情况，能减少电子设备的部件数量。另外，由于能使电路面积较小，所以能使缠绕的布线的布线长度变短，能降低高速工作时的消耗功率。
(实施方式2)
本发明的实施方式2的比较器，取代实施方式1的第1电压电流转换电路105，具备如图4所示的第1电压电流转换电路205。第1电压电流转换电路205除了第1电压电流转换电路105的结构以外，还具备电容器205a和电阻元件205b串联连接构成的RC串联电路205c。
这里，若设电容器205a的容量为C，电阻元件205b的电阻值为r，则RC串联电路205c的阻抗z按照下式来表示。
式1
z = r + 1 jωC
另外，将RC串联电路205c和电阻元件105d配合的电路205d的阻抗Z能如下式那样记述。
式2
1 z = 1 R + 1 r + 1 jωC
由于第1电压电流转换电路205的转换效率，即将第1电压Vinp转换成第1电流I(Vinp)的效率与1/Z成正比，所以在第1电压Vinp恒定的情况下，第1电流I(Vinp)的电流量如图5所示，随第1电压Vinp的频率(2πω)越高而越大。另外，虽然未在图5图示，但由于电容器的阻抗为1/jωC，所以若频率变得较高，则最终电阻元件205b与电阻元件105d并联连接情况下的值会变得收敛。
另外，在本实施方式的比较器中，第2电压电流转换电路106也与第1电压电流转换电路205结构相同。
一般，频率越高，在到比较器为止的传输路径上，信号越容易恶化，而根据本实施方式，电压电流转换电路103的转换效率随着第1以及第2电压Vinp、Vinn的输入频率的提高而上升，所以，能够补偿所述传输路径的恶化，能使系统整体的频率特性变平(flat)。因此，能不另外设置均衡器等，防止代码间的干扰等。
另外，电路205d的结构不仅限于图4所示的结构，只要是在第1输入端子101输入恒定的第1电压Vinp的情况下的第1电流I(Vinp)，即转换效率如图5的(1)、(2)所示那样随着频率的提高而上升的话，则也能是其他的结构。
另外，作为电容器205a，也能使用容量C可变的电容器。例如，在传输路径上的信号恶化于比较低的频率下开始变大的情况下，能按照第1电压Vinp的频率和第1电流I(Vinp)的电流量的关系如图5的(1)所示那样的方式设定电容器的容量C，另一方面，在信号恶化于比较高的频率下开始变大的情况下，能按照所述关系成为图5的(2)所示那样的方式设定容量C。通过这样使电容器的容量C变化，能变更转换效率达到公共的规定电平的频率。例如，在图5(1)中，在约220MHz的频率下，电流量与DC输入比较增加了10％，在图5(2)中，在约440Mhz的频率下，电流量与DC输入比较增加了10％。另外，容量C可变的电容器例如能并联连接或串联连接多个电容器，通过设置用于切换为有效的电容器的组合的开关等而构成。
另外，作为电阻元件205b，也能使用电阻值r可变的电阻元件。通过使电阻值r变化，例如如图6的(1)、(2)所示，能变更曲线图的倾斜度即转换效率相对频率的上升程度。电阻值r可变的电阻元件例如能并联连接或串联连接多个电阻元件，通过设置用于切换为有效的电阻元件的组合的开关等而构成。
另外，作为电容器205a，也能使用容量C可变的电容器，且作为电阻元件205b使用电阻值r可变的电阻元件。由此，对于第1以及第2电流I(Vinp)、I(Vinn)，能够进行与各个传输路径对应的适当的补偿。
(实施方式3)
本发明的实施方式3的比较器取代实施方式1的电流比较电路104，具备电流比较电路304，该电流比较电路304在第1以及第2电流I(Vinp)、I(Vinn)的电流值的差和作为比较结果输出的电压(输出电压)的关系中具有滞后特性。具体地，电流比较电路304如图7所示，除了电流比较电路104的结构以外，还具备P沟道型MOS晶体管304a、304b。P沟道型MOS晶体管304a、304b的栅极氧化膜与构成电流比较电路304的其他的MOS晶体管(P沟道型MOS晶体管104a～d，N沟道型MOS晶体管104e、f)相同，比起构成电压电流转换电路103的MOS晶体管的栅极氧化膜要薄。因此，P沟道型MOS晶体管304a、304b的特性偏差比起构成电压电流转换电路103的MOS晶体管要小。
在如上所述构成的电流比较电路304中，在输出接地GND的电压作为比较输出的状态下，由于在P沟道型MOS晶体管304a的漏极/源极之间流过电流，由此P沟道型MOS晶体管104c的漏极/源极间电流的流动变得困难，所以比较输出难以过渡到电源Vdd1。
另一方面，在输出电源Vdd1作为比较输出的状态下，由于在P沟道型MOS晶体管304b的漏极/源极之间流过电流，由此P沟道型MOS晶体管104a的漏极/源极间电流的流动变得困难，所以比较输出难以过渡到接地GND的电压。
根据本实施方式，由于以具有薄的栅极氧化膜的MOS晶体管构成具有滞后特性的电流比较电路304，所以，MOS晶体管的偏差特性变小，能够减小该部分的面积。另外，能够以小面积的晶体管获得精度良好的滞后特性。
另外，电流比较电路304不限于图7所示的电路，只要是由比构成电压电流转换电路103的MOS晶体管薄的栅极氧化膜的MOS晶体管构成的电路，也能是以其他的电路结构来实现滞后特性的电路。
另外，在实施方式2的比较器中，代替电流比较电路104，也能使用本实施方式的电流比较电路304。
(实施方式4)
本发明的实施方式4的比较器，如图8以及图9所示，取代实施方式1的电压电流转换电路103，具备转换成与第1电压Vinp以及第2电压Vinn的差值对应的第1电流Ip(Vinp，Vinn)以及第2电流In(Vinp，Vinn)的电压电流转换电路403。本发明的“第1电流”不限于具有仅与第1电压对应的电流值的电流，如本实施方式的第1电流Ip(Vinp，Vinn)，包含具有与第1电压以及第2电压双方对应的电流值的电流。同样地，本发明的“第2电流”不限于具有仅与第2电压对应的电流值的电流，如本实施方式的第2电流In(Vinp，Vinn)，包含具有与第1电压以及第2电压双方对应的电流值的电流。
在电压电流转换电路403中，由输入第1以及第2电压Vinp、Vinn的P沟道型MOS晶体管403a、403b构成差动对，由电流源403g输出的电流按照第1以及第2电压Vinp、Vinn形成分支，流过P沟道型MOS晶体管403a、403b的漏极/源极之间。并且，由于N沟道型MOS晶体管403c和N沟道型MOS晶体管403d构成电流镜电路，所以与在P沟道型MOS晶体管403a流过的电流相同的值的电流流过N沟道型MOS晶体管403d作为第1电流Ip(Vinp，Vinn)。并且，由于N沟道型MOS晶体管403e和N沟道型MOS晶体管403f构成电流镜电路，所以与在P沟道型MOS晶体管403b流过的电流相同的值的电流流过N沟道型MOS晶体管403f作为第2电流In(Vinp，Vinn)。
电压电流转换电路403也与实施方式1的电压电流转换电路103相同，由具有与构成电流比较电路104的MOS晶体管的栅极氧化膜相比较厚的栅极氧化膜的MOS晶体管构成。
另外，在本实施方式中，取代电流比较电路104，也能使用所述实施方式3的电流比较电路304。
(实施方式5)
本发明的实施方式5的比较器，取代实施方式1的电流比较电路104，具备图10所示的电流比较电路504。对电流比较电路504提供时钟Clock，电流比较电路504与提供了的时钟Clock同步来比较第1以及第2电流I(Vinp)、I(Vinn)的大小。
电流比较电路504如图10所示，具备：N沟道型MOS晶体管504a、b；在栅极输入时钟Clock的N沟道型MOS晶体管504c、d；和P沟道型MOS晶体管504e～h。
构成电流比较电路504的MOS晶体管(N沟道型MOS晶体管504a～d、P沟道型MOS晶体管504e～h)的栅极氧化膜比构成电压电流转换电路103的MOS晶体管的栅极氧化膜薄。
通过本实施方式的比较器，能构成与时钟同步地比较数据的时钟驱动比较器，能够以小规模电路实现具有较大的增益(gain)的比较器。
另外，电流比较电路504并不限于图10所示的电路，只要是由比构成电压电流转换电路103的MOS晶体管薄的栅极氧化膜的MOS晶体管构成的电路，也能由其他的电路结构实现与时钟Clock同步地比较电流的功能。
另外，电流比较电路504也能在第1以及第2电流I(Vinp)、I(Vinn)的电流值的差和作为比较结果输出的电压(输出电压)的关系中具有滞后特性。
另外，在实施方式2或实施方式4的比较器中，取代电流比较电路104，也能使用本实施方式的电流比较电路504。
(实施方式6)
本发明的实施方式6的电视装置(电子设备)600如图11所示，具备：根据由调谐器接收到的信号生成影像信号的集成电路601；以及根据由集成电路601生成的影像信号显示影像的LCD(Liquid Crystal Display)602。在集成电路601，设有多个发送生成的影像信号的发送端子603，另一方面，在LCD(Liquid Crystal Display)602，设有多个接收由发送端子603发送的影像信号的接收端子604。
各发送端子603发送相反相位的1对电信号。
各接收端子604由所述实施方式1的比较器构成，接收由对应的发送端子603发送的1对电信号作为第1以及第2电压Vinp、Vinn，并进行比较。
另外，各接收端子604并不限于所述实施方式1的比较器，也能由所述实施方式2～5的比较器构成。
(实施方式7)
本发明的实施方式7的发送接收系统如图12所示，第1以及第2电子设备701通过线缆702连接。并且，各电子设备701在内部具有集成电路703，在各集成电路703构成有发送接收电路704。
各发送接收电路704具备：发送功能，对其他的集成电路703的发送接收电路704发送多对相反相位的电信号；以及接收功能，接收由其他的集成电路703的发送接收电路704发送的多对电信号，比较每一对电信号。在各发送接收电路704，所述实施方式1的比较器按照每个接收的电信号对而设置，由这些比较器实现所述接收功能。
作为第1以及第2电子设备701的组合的实例，能举出硬盘和计算机、硬盘和DVD录像机、电视装置和录像机(video deck)、存储器和CPU(Central Processing Unit)等。也能在连接硬盘和计算机、硬盘和DVD录像机的情况下，按照与串行ATA(Serial Advanced Technology Attachment)规格对应的方式来构成发送接收电路704，在连接电视装置和录像机的情况下，按照与HDMI(High—Definition Multimedia Interface)规格对应的方式来构成发送接收电路704。另外，也能通过对差动输入的一方给予基准电压，按照与以DDR(Double—Date—Rate)方式为代表的连接存储器和CPU情况对应的方式来构成发送接收电路704。
另外，以各发送接收电路704实现所述接收功能并不限于所述实施方式1的比较器，也能是所述实施方式2～5的比较器。
根据本实施方式，由于能降低比较器高速工作时的消耗功率，所以即使在对消耗功率的降低要求高的设备中也能够采用高速的接口。
(实施方式8)
本发明的实施方式8的电子设备800如图13所示，具备AD转换器801以及CPU806。
AD转换器801具备4个比较器802、电源803、4个电阻元件804、以及编码器(Encoder)805。
各比较器802由所述实施方式1的比较器构成，对输入的模拟信号和任意的电阻元件804的一端的电压作为第1以及第2电压Vinp、Vinn进行接收，并进行比较。
根据本实施方式，由于与实施方式1相同，能使比较器的硅晶片安装时的电路面积较小，所以能使AD转换器801小型化，使在CPU806中内置AD转换器801变得容易。通过将AD转换器801内置于CPU806的内部，能削减构成电子设备800的部件的数量。
另外，在本实施方式中，对于4位的AD转换器801进行了说明，但并不限于此，也能在更多位的AD转换器中使用所述实施方式1的比较器。通过在AD转换器中使用所述实施方式1的比较器，能够以小型的电路构成高速工作的多位的AD转换器。
另外，各比较器802并不限于所述实施方式1的比较器，也能够以所述实施方式2～5的比较器来构成。
另外，根据所述实施方式6～8，由于能降低比较器的高速工作时的消耗功率，所以在以蓄电池来驱动电子设备的情况下，能使蓄电池的持久性(使用时间)变长。
另外，电压电流转换电路的电路结构、以及电流比较电路的电路结构并不限于所述实施方式中的例示，只要构成电流比较电路的MOS晶体管的氧化膜比构成电压电流转换电路的MOS晶体管的氧化膜薄，也能是其他的电路结构。
产业上的可利用性
本发明的MOS集成电路以及具备其的电子设备具有能够降低比较器的高速工作时的消耗功率的效果，例如可利用于在多种厚度的栅极氧化膜混杂在同一晶片上的LSI上设置的接收电路，构成高速进行与LSI外部的信号的发送接收的接口。

Claims (8)

1、一种MOS集成电路，比较第1以及第2电压的大小，其特征在于，
具备：电压电流转换电路，将所述第1以及第2电压转换成具有与所述第1电压对应的电流值的第1电流、以及具有与所述第2电压对应的电流值的第2电流；和
电流比较电路，比较所述第1以及第2电流的电流值的大小，输出表示比较结果的电压，
从包含该MOS集成电路的LSI的外部输入所述第1以及第2电压，
构成所述电流比较电路的MOS晶体管的氧化膜比构成所述电压电流转换电路的MOS晶体管的氧化膜薄。
2、根据权利要求1所述的MOS集成电路，其特征在于，
所述电压电流转换电路构成为转换效率可变。
3、根据权利要求1所述的MOS集成电路，其特征在于，
所述第1以及第2电压的频率越高，所述电压电流转换电路的转换效率越上升。
4、根据权利要求3所述的MOS集成电路，其特征在于，
所述电压电流转换电路中的使转换效率成为规定水平的所述频率可变。
5、根据权利要求4所述的MOS集成电路，其特征在于，
所述电压电流转换电路中转换效率相对所述频率的上升程度可变。
6、根据权利要求1所述的MOS集成电路，其特征在于，
在所述电流比较电路中提供时钟，
所述电流比较电路与所述时钟同步地比较所述第1以及第2电流的大小。
7、根据权利要求1所述的MOS集成电路，其特征在于，
所述电流比较电路在所述第1以及第2电流的电流值的差和输出电压的关系中具有滞后特性。
8、一种电子设备，具备权利要求1所述的MOS集成电路。
CN200910126853A 2008-03-26 2009-03-20 Mos集成电路、以及具备其的电子设备 Pending CN101546996A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008080873A JP2009239471A (ja) 2008-03-26 2008-03-26 Ｍｏｓ集積回路、及びそれを備えた電子機器
JP2008080873 2008-03-26

Publications (1)

Publication Number Publication Date
CN101546996A true CN101546996A (zh) 2009-09-30

Family

ID=41116157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910126853A Pending CN101546996A (zh) 2008-03-26 2009-03-20 Mos集成电路、以及具备其的电子设备

Country Status (3)

Country Link
US (2) US7880511B2 (zh)
JP (1) JP2009239471A (zh)
CN (1) CN101546996A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102323551A (zh) * 2011-09-14 2012-01-18 开源集成电路(苏州)有限公司 一种微型电机堵转点电流检测电路
CN111245233A (zh) * 2020-02-20 2020-06-05 重庆邮电大学 一种用于降压型开关电源的自适应关断时间产生电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2489724A4 (en) 2009-10-16 2013-05-01 Kaneka Corp HANSENULA POLYMORPHA SUITABLE FOR ANTIBODY PRODUCTION, ANTIBODY MANUFACTURING METHODS THEREFOR AND ANTIBODIES MANUFACTURED IN THIS PROCEDURE
JP6321411B2 (ja) * 2014-03-13 2018-05-09 エイブリック株式会社 電圧検出回路
JP6744604B2 (ja) * 2016-07-22 2020-08-19 ザインエレクトロニクス株式会社 入力装置
KR102500291B1 (ko) 2016-09-05 2023-02-16 삼성전자주식회사 통신 인터페이스 장치 및 디스플레이 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4377789A (en) 1981-03-20 1983-03-22 Rca Corporation Operational amplifier employing complementary field-effect transistors
JPS5934706A (ja) 1982-08-20 1984-02-25 Toshiba Corp 電力増幅回路
JPS6146613A (ja) * 1984-08-10 1986-03-06 Nec Corp レベル検出回路
GB2225910A (en) * 1988-12-08 1990-06-13 Philips Electronic Associated Processing sampled analogue electrical signals
JPH05259841A (ja) * 1992-03-16 1993-10-08 Toshiba Corp 電圧比較回路
JPH0685584A (ja) * 1992-09-07 1994-03-25 Nec Corp 比較器
US5477170A (en) * 1994-02-17 1995-12-19 Nec Corporation Comparator capable of preventing large noise voltage
JPH07302842A (ja) * 1994-05-02 1995-11-14 Hitachi Ltd 負荷駆動回路
JP2981717B2 (ja) 1994-09-02 1999-11-22 セイコーインスツルメンツ株式会社 半導体集積回路装置
JP2897724B2 (ja) * 1996-05-22 1999-05-31 日本電気株式会社 差動増幅器
JPH10132601A (ja) * 1996-10-29 1998-05-22 Fuji Koki Corp 信号電圧−電流変換回路
US6037890A (en) * 1997-09-30 2000-03-14 Intel Corporation Ultra high speed, low power, flash A/D converter utilizing a current mode regenerative comparator
JP2002343879A (ja) * 2001-05-15 2002-11-29 Nec Corp 半導体装置及びその製造方法
US6828832B2 (en) * 2002-07-26 2004-12-07 International Business Machines Corporation Voltage to current converter circuit
JP3971368B2 (ja) * 2003-11-18 2007-09-05 株式会社東芝 信号強度検波回路およびそれを用いた増幅率制御システム。
US7233174B2 (en) * 2004-07-19 2007-06-19 Texas Instruments Incorporated Dual polarity, high input voltage swing comparator using MOS input transistors
US7274916B2 (en) * 2004-07-23 2007-09-25 Texas Instruments Incorporated Differential signal receiver and method
CN101053155A (zh) * 2004-09-02 2007-10-10 皇家飞利浦电子股份有限公司 比较两个电源电压的装置和方法
JP2007208649A (ja) * 2006-02-01 2007-08-16 Denso Corp 電圧差比較回路
JP2007318457A (ja) * 2006-05-25 2007-12-06 Sony Corp コンパレータ並びにａ／ｄ変換器
JP4658874B2 (ja) * 2006-07-19 2011-03-23 ローム株式会社 電流検出回路ならびにそれを用いた充電制御回路、充電回路および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102323551A (zh) * 2011-09-14 2012-01-18 开源集成电路(苏州)有限公司 一种微型电机堵转点电流检测电路
CN111245233A (zh) * 2020-02-20 2020-06-05 重庆邮电大学 一种用于降压型开关电源的自适应关断时间产生电路

Also Published As

Publication number Publication date
US20110089976A1 (en) 2011-04-21
US8013639B2 (en) 2011-09-06
JP2009239471A (ja) 2009-10-15
US7880511B2 (en) 2011-02-01
US20090243662A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
CN106921292B (zh) 调压器的电流平衡、电流传感器和相位平衡的装置和方法
US7459967B2 (en) Differential amplifier, digital-to-analog converter and display device
CN101546996A (zh) Mos集成电路、以及具备其的电子设备
EP2328056B1 (en) Low-dropout linear regulator (LDO), method for providing an LDO and method for operating an LDO
US20080094126A1 (en) Buffer circuit
CN101453207A (zh) 输出缓冲器
US8552788B2 (en) Apparatus and methods for adaptive common-mode level shifting
CN104106269A (zh) 用于便携式设备的扬声器的电路
US20110216258A1 (en) Differential amplifier circuit, display panel driver, and display device
US7382160B2 (en) Differential output circuit with reduced differential output variation
CN105654888A (zh) 一种公共电极电压的补偿电路和显示装置
CN102622024A (zh) 位准转换电路
US20080278200A1 (en) Current Weighted Voltage Interpolation Buffer
US8432222B2 (en) Apparatus and methods for electronic amplification
US8384641B2 (en) Amplifier circuit and display device including same
JP2003204291A (ja) 通信システム
US20090201280A1 (en) Image display system
US6563348B1 (en) Method and apparatus for double-sampling a signal
US8766715B2 (en) Amplifier circuit
TWI469509B (zh) 運算放大器裝置
EP4213387A1 (en) High bandwidth and low power transmitter
US20240179465A1 (en) Linearizer Circuits and Methods for Audio Switches
US8199797B2 (en) Transceiving apparatus and transceiving system of low turn-around voltage
US20220286091A1 (en) Amplifier having improved slew rate
US8766725B2 (en) Apparatus and methods for frequency compensation of an amplifier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090930