CN101540503A - 静电放电保护电路及其方法 - Google Patents

静电放电保护电路及其方法 Download PDF

Info

Publication number
CN101540503A
CN101540503A CN200810180437.2A CN200810180437A CN101540503A CN 101540503 A CN101540503 A CN 101540503A CN 200810180437 A CN200810180437 A CN 200810180437A CN 101540503 A CN101540503 A CN 101540503A
Authority
CN
China
Prior art keywords
connection gasket
coupled
discharge
protective circuit
esd protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810180437.2A
Other languages
English (en)
Other versions
CN101540503B (zh
Inventor
林奕成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101540503A publication Critical patent/CN101540503A/zh
Application granted granted Critical
Publication of CN101540503B publication Critical patent/CN101540503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种静电放电保护电路及其方法。上述静电放电保护电路包括第一保护电路及第二保护电路。第一保护电路具有直接耦接于电源连接垫与接地连接垫之间的低压元件；第二保护电路具有直接耦接于电源连接垫与接地连接垫之间的高压元件。

Description

静电放电保护电路及其方法
技术领域
本发明有关于一种静电放电(Electrostatic Discharge，ESD)保护方案，且特别有关于一种利用不同电气特性的放电元件来进行静电放电的静电放电保护电路及其相关方法。
背景技术
请参考图1，图1所示是现有技术的静电放电保护电路10的示意图。静电放电保护电路10是用来保护集成电路元件20以避免其遭受到静电放电的破坏。静电放电保护电路10包括低通滤波器11、反相器12以及放电电路13，其中低通滤波器11包括电阻R和电容C，反相器12包括P沟道金属氧化物半导体(Positive Metal Oxide Semiconductor，PMOS)晶体管Mpa以及N沟道金属氧化物半导体(Negative Metal Oxide Semiconductor，NMOS)晶体管Mna，放电电路13包括NMOS晶体管Mnb。上述的低通滤波器11、反相器12以及放电电路13之间的连接方式如图1所示。此外，第一连接垫14耦接于端点N1，第二连接垫15耦接于端点N2(即接地电压Vgnd)，第三连接垫16耦接于端点N5以接收传输至集成电路元件20的输入信号，以及两个二极管D1、D2耦接于端点N5，用来保护集成电路元件20以避免其遭受出现在第三连接垫16上的静电放电信号的破坏。
一开始时，PMOS晶体管Mpa、NMOS晶体管Mna以及NMOS晶体管Mnb是关闭的(Turn Off)，然而，当静电放电信号(即电压Va)被引导至第一连接垫14或第三连接垫16时，PMOS晶体管Mpa将会立即被开启(Turn On)，因此端点N4上的电压会因充电而升高，从而开启NMOS晶体管Mnb以对电压Va进行放电。同时，低通滤波器11会对电压Va进行低通滤波的操作以产生电压Vc，从而使电压Vc由于电阻R和电容C所具有的低通滤波特性而渐渐地上升。在经过一段时间Δt’后，电压Vc就会开启NMOS晶体管Mna以对端点N4进行放电，接着，PMOS晶体管Mpa和NMOS晶体管Mnb就会关闭。由上述描述可得知，NMOS晶体管Mna、PMOS晶体管Mpa以及NMOS晶体管Mnb一般均为核心元件(coredevice)，即低压元件，其用来提高静电放电保护电路10的敏感度。
然而，上述低压元件虽然可以快速地对静电放电信号进行放电，但是其也具有较大的漏电流，因此，当集成电路元件的数量越来越多时，静电放电保护电路的数量也会越来越多。由此可知，在静态的状况下，由于所有静电放电保护电路均采用低压元件，产生非常大的漏电流将无法避免。
发明内容
为了在提供静电放电保护电路时减小其漏电流，本发明提供以下技术方案：
本发明的实施例提供一种静电放电保护电路。上述静电放电保护电路包括第一保护电路以及第二保护电路。第一保护电路具有低压元件，其直接耦接于电源连接垫和接地连接垫之间。第二保护电路具有高压元件，其直接耦接于电源连接垫和接地连接垫之间。
本发明的实施例另提供一种静电放电保护电路。上述静电放电保护电路包括第一保护电路以及第二保护电路。第一保护电路耦接于第一连接垫和第二连接垫之间，且第一保护电路包括第一放电晶体管。第二保护电路耦接于第一连接垫和第二连接垫之间，且第二保护电路包括第二放电晶体管。此外，第一放电晶体管和第二放电晶体管其中之一为高压元件，而第一放电晶体管和第二放电晶体管中另一放电晶体管则为低压元件。
本发明的实施例又提供一种静电放电保护方法。上述静电放电保护方法包括下列步骤：提供第一保护电路以耦接于第一连接垫和第二连接垫之间，其中第一保护电路包括第一放电晶体管；以及提供第二保护电路以耦接于第一连接垫和第二连接垫之间，其中第二保护电路包括第二放电晶体管。第一放电晶体管和第二放电晶体管其中之一是由第一半导体工艺制造，而第一放电晶体管和第二放电晶体管中另一放电晶体管是由第二半导体工艺所制造，此外，第一半导体工艺不同于第二半导体工艺。
以上所述的静电放电保护电路及静电放电保护方法，可以利用不同电气特性的放电元件来进行静电放电保护，从而减小静电放电保护电路的漏电流。
附图说明
图1是现有技术的静电放电保护电路的示意图。
图2是依本发明实施例的静电放电保护电路的示意图。
图3是现有技术的保护电路(即具有所有六个低压场效应晶体管)和图2所示的静电放电保护电路各自的静电放电瞬时电压响应曲线的仿真曲线图。
图4是现有技术的保护电路(即具有所有六个低压场效应晶体管)和图2所示的静电放电保护电路在各自的静电放电瞬时电压响应下的交流漏电流的电流量的仿真曲线图。
图5是现有技术的保护电路(即具有所有六个低压场效应晶体管)和图2所示的静电放电保护电路分别在电源启动时的直流漏电流的电流量的仿真曲线图。
图6是依本发明实施例的静电放电保护方法的流程图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属技术领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求项中所提及的「包括」为一开放式的用语，故应解释成「包括但不限定于」。此外，「耦接」一词在此包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。
图2所示是本发明实施例的静电放电保护电路100的示意图。静电放电保护电路100是用来保护至少一个功能性电路(Functional Circuit)100a、100b以避免来自静电放电信号的破坏，其中该静电放电信号会出现在电源连接垫(Power Pad)111a、接地连接垫(Ground Pad)111b或输入/输出连接垫(I/O Pad)111c、111d中的任意一处。应注意，在本实施例中，111c、111d为输入/输出连接垫，但本发明并非仅限于此，其也可以是电源连接垫、接地连接垫或其它连接垫。静电放电保护电路100包括第一保护电路101、第二保护电路102以及第三保护电路103。第一保护电路101耦接于电源连接垫111a和接地连接垫111b之间，包括第一静电放电瞬态触发电路1011以及第一放电晶体管MN1。第二保护电路102耦接于电源连接垫111a和接地连接垫111b之间，包括第二静电放电瞬态触发电路1021以及第二放电晶体管MN2。第三保护电路103耦接于电源连接垫111a和接地连接垫111b之间，包括第三静电放电瞬态触发电路1031以及第三放电晶体管MN3。举例来说，以上所述的静电放电瞬态触发电路1011、1021、1031可以用晶体管来实现。静电放电保护电路100更包括电源总线(PowerBus)105以及接地总线(Ground Bus)106。电源总线105耦接于电源连接垫111a以将供应电压Vdd传导至功能性电路100a、100b，接地总线106耦接于接地连接垫111b以将接地电压Vgnd传导至功能性电路100a、100b。此外，在实际电路中，第一保护电路101的位置会比第二保护电路102和第三保护电路103更接近电源连接垫111a和接地连接垫111b。另一方面，第一功能性电路100a耦接于输入/输出连接垫111c，而第二功能性电路100b耦接于输入/输出连接垫111d。一个放电元件(例如二极管107a)耦接于电源连接垫111a以及输入/输出连接垫111c之间；而另一放电元件(例如二极管107b)耦接于接地连接垫111b和输入/输出连接垫111c之间。类似地，一个放电元件(例如二极管108a)耦接于电源连接垫111a以及输入/输出连接垫111d之间；而另一放电元件(例如二极管108b)耦接于接地连接垫111b和输入/输出连接垫111d之间。依据本发明的实施例，第一放电晶体管MN1为低压元件，而第二放电晶体管MN2和第三放电晶体管MN3则为高压元件。请注意，本领域的技术人员应可理解，无论晶体管是被称为低压元件或高压元件，该晶体管都是由其阈值电压(ThresholdVoltage，Vth)来定义的，换句话说，高压元件是可以由输入/输出元件来实现的，而低压元件则可以由核心元件来实现。
请再次参考图2。第一放电晶体管MN1具有栅极端Ng1，其耦接于第一静电放电瞬态触发电路1011，同样地，第二放电晶体管MN2具有栅极端Ng2，其耦接于第二静电放电瞬态触发电路1021，以及第三放电晶体管MN3具有栅极端Ng3，其耦接于第三静电放电瞬态触发电路1031。当静电放电瞬态触发电路1011、1021或1031侦测到静电放电信号时，例如侦测到静电放电信号SESD1出现在电源连接垫111a、静电放电信号SESD2出现在输入/输出连接垫111c或静电放电信号SESD3出现在输入/输出连接垫111d时，静电放电瞬态触发电路1011、1021或1031就会产生触发信号Strigger1、Strigger2或Strigger3来启动放电晶体管MN1、MN2或MN3以分别对静电放电信号进行放电。换句话说，在实际电路中，出现在输入/输出连接垫111c处的静电放电信号SESD2(或出现在输入/输出连接垫111d处的静电放电信号SESD3)会经由二极管107a、107b(或二极管108a、108b)而传导至电源总线105以及接地总线106，接着，保护电路(即101、102及103)就可以用来消除或减小静电放电信号SESD2(或SESD3)。
在本实施例中，由于第一放电晶体管MN1为核心元件(即为低压元件)，且第二放电晶体管MN2以及第三放电晶体管MN3为输入/输出元件(即高压元件)，因此第一放电晶体管MN1的阈值电压小于第二、第三放电晶体管MN2、MN3的阈值电压。请注意，由于第二保护电路102和第三保护电路103的操作方式是一样的，因此接下来仅描述第二保护电路102的操作方式。
请参考图3至图5。图3所示是现有技术的保护电路(即具有所有六个低压场效应晶体管)和图2所示的静电放电保护电路100各自的静电放电瞬时电压响应(ESD Transient Voltage Response)曲线CV1及CV2的仿真曲线图。图4所示是现有技术之保护电路(即具有所有六个低压场效应晶体管)和图2所示的静电放电保护电路100在各自的静电放电瞬时电压响应下的交流漏电流(AC LeakageCurrent)的电流量的仿真曲线图。图5所示是现有技术的保护电路(即具有所有六个低压场效应晶体管)和图2所示的静电放电保护电路100分别在电源启动时之直流漏电流(DC Leakage Current)的电流量的仿真曲线图。
从以上的模拟结果可以得知，静电放电保护电路100可以假定用六个保护电路来实现，举例来说，可以用一个低压元件搭配五个高压元件来实现。在本实施例中，静电放电信号假设在时间T1产生，因此电压曲线CV1和CV2的值就会马上被充电至电压电平V1，接着静电放电保护电路100以及现有技术的保护电路就会执行静电放电保护的功能。如图3所示，电压曲线CV2会大致趋近于电压曲线CV1。即使在刚开始时对静电放电保护电路100中由静电放电信号产生的电压V1进行放电的放电速率会比现有技术的保护电路的放电速率来得慢，但本领域的技术人员应可理解，此现象是可以被接受的，因为上述二者的放电速率差别并不大。
请参考图4，曲线CV1’代表现有技术的保护电路(即具有所有六个低压场效应晶体管)在进行静电放电保护时的交流漏电流的电流量，曲线CV2’则代表静电放电保护电路100在进行静电放电保护时的交流漏电流的电流量。可以明显地看出，在电源启动期间，在时间T1’时，曲线CV1’和CV2’的值之间的差别会达到最大，也就是说，通过利用图2所示的静电放电保护电路100，即利用比现有技术更多数量的高压元件的静电放电保护电路，交流漏电流的电流量就可以大幅度地减少。此外，请参考图5，直线SL1代表现有技术的保护电路(即具有所有六个低压场效应晶体管)在进行静电放电保护时的直流漏电流的电流量，直线SL2则代表静电放电保护电路100在进行静电放电保护时的直流漏电流的电流量。可以明显地看出，在电源启动期间，直线SL2所代表的直流漏电流的电流量远小于直线SL1所代表的直流漏电流的电流量。请注意，为了方便描述，在图4和图5中交流漏电流和直流漏电流的电流量均由负值来表示。依据上述的仿真结果所显示，在没有降低静电放电的速率下，图2所示的静电放电保护电路100可以有效地避免产生大的交流漏电流和直流漏电流。
另一方面，本领域技术人员应可以理解，本发明中的高压元件和低压元件可以用晶体管的阈值电压(Threshold Voltage)、晶体管的栅极氧化层厚度(GateOxide thickness)、晶体管的结击穿电压(Junction Breakdown Voltage)、晶体管的阱掺杂密度(Well Doping Density)、晶体管的静态漏电流(Static Leakage Current)或上述参数的任意组合来加以定义。以上所述实施例中，低压元件和高压元件(即放电晶体管)是由相同的半导体工艺制作的，在其它实施例中，其也可由由不同的半导体工艺来分别制作，上述情形都属于本发明的范畴。此外，依据本发明所揭示的实施例，第一静电放电瞬态触发电路1011、第二静电放电瞬态触发电路1021以及第三静电放电瞬态触发电路1031也可以利用低压元件或者高压元件来实现。
图6所示是依本发明实施例的静电放电保护方法的流程图。为了更清楚描述本发明的宗旨，本发明的静电放电保护方法是通过图2所示实施例中的静电放电保护电路100来进行描述的。另一方面，如果可以得到大致相同的结果，本发明图6所提供的方法中的步骤不一定要完全遵照以下的顺序执行，也不一定是连续的，换句话说，当中还可插入其它的步骤。本发明的静电放电保护方法包括下列步骤：
步骤601：利用第一静电放电瞬态触发电路1011、第二静电放电瞬态触发电路1021以及第三静电放电瞬态触发电路1031来耦接电源连接垫111a与接地连接垫111b；
步骤602：将第一放电晶体管MN1耦接于第一静电放电瞬态触发电路1011、电源连接垫111a以及接地连接垫111b；
步骤603：将第二、第三放电晶体管MN2、MN3均耦接于电源连接垫111a与接地连接垫111b，并分别耦接于第二、第三静电放电瞬态触发电路1021、1031，其中第一放电晶体管MN1(即低压元件)以及第二与第三放电晶体管MN2、MN3(即高压元件)是由不同的半导体工艺来制作的；
步骤604：利用放电元件，例如二极管107a和108a，来分别耦接于电源连接垫111a和输入/输出连接垫111c之间，以及电源连接垫111a和输入/输出连接垫111d之间；
步骤605：利用放电元件，例如二极管107b和108b，来分别耦接于输入/输出连接垫111c和接地连接垫111b之间，以及输入/输出连接垫111d和接地连接垫111b之间；以及
步骤606：利用包括第一静电放电瞬态触发电路1011、第二静电放电瞬态触发电路1021、第三静电放电瞬态触发电路1031、第一放电晶体管MN1、第二放电晶体管MN2、第三放电晶体管MN3以及二极管107a、107b、108a、108b的静电放电保护电路100来进行静电放电保护的操作。
请注意，本领域的技术人员应可以了解，本发明中高压元件和低压元件可以用晶体管的阈值电压、晶体管的栅极氧化层厚度、晶体管的结击穿电压、晶体管的阱掺杂密度、晶体管的静态漏电流或上述参数的任意组合或者在半导体领域中其它适当的特性来加以定义。此外，在其它实施例中，低压元件及高压元件也可由相同的半导体工艺来制作，只要其具有不同的元件特性(例如阈值电压、栅极氧化层厚度、结击穿电压等)，都落入本发明的涵盖范围。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (19)

1.一种静电放电保护电路，包括：
第一保护电路，包括低压元件，该低压元件直接耦接于电源连接垫与接地连接垫之间；以及
第二保护电路，包括高压元件，该高压元件直接耦接于该电源连接垫和该接地连接垫之间，
其中该第一保护电路和该第二保护电路并联于该电源连接垫与该接地连接垫之间。
2.如权利要求1所述的静电放电保护电路，其特征在于，该静电放电保护电路更包括：
第一放电元件，耦接于该电源连接垫和输入/输出连接垫之间；以及
第二放电元件，耦接于该接地连接垫和该输入/输出连接垫之间。
3.如权利要求1所述的静电放电保护电路，其特征在于，该第一保护电路更包括：
第一静电放电瞬态触发电路，耦接于该低压元件、该电源连接垫及该接地连接垫，其中当该第一静电放电瞬态触发电路侦测到静电放电信号时，该第一静电放电瞬态触发电路导通该低压元件；以及
该第二保护电路更包括：
第二静电放电瞬态触发电路，耦接于该高压元件、该电源连接垫及该接地连接垫，其中当该第二静电放电瞬态触发电路侦测到该静电放电信号时，该第二静电放电瞬态触发电路导通该高压元件。
4.如权利要求1所述的静电放电保护电路，其特征在于，该高压元件为输入/输出元件，以及该低压元件为核心元件。
5.如权利要求1所述的静电放电保护电路，其特征在于，该高压元件以及该低压元件均由晶体管构成。
6.如权利要求1所述的静电放电保护电路，其特征在于，该高压元件和该低压元件是由多个参数之一或该多个参数中的任意组合来定义，该多个参数包括晶体管的阈值电压、栅极氧化层厚度、结击穿电压、阱掺杂密度及静态漏电流。
7.一种静电放电保护电路，包括：
第一保护电路，耦接于第一连接垫和第二连接垫之间，其中该第一保护电路包括第一放电晶体管；以及
第二保护电路，耦接于该第一连接垫和该第二连接垫之间，其中该第二保护电路包括第二放电晶体管；
其中该第一保护电路和该第二保护电路并联于该第一连接垫与该第二连接垫之间，该第一放电晶体管和该第二放电晶体管其中之一为高压元件，而该第一放电晶体管和该第二放电晶体管中另一放电晶体管为低压元件。
8.如权利要求7所述的静电放电保护电路，其特征在于，该第一保护电路更包括：
第一静电放电瞬态触发电路，耦接于该第一连接垫及该第二连接垫，其中该第一放电晶体管耦接于该第一静电放电瞬态触发电路、该第一连接垫及该第二连接垫；以及
该第二保护电路更包括：
第二静电放电瞬态触发电路，耦接于该第一连接垫及该第二连接垫，其中该第二放电晶体管耦接于该第二静电放电瞬态触发电路、该第一连接垫及该第二连接垫。
9.如权利要求7所述的静电放电保护电路，其特征在于，该高压元件为输入/输出元件，以及该低压元件为核心元件。
10.如权利要求7所述的静电放电保护电路，其特征在于，该静电放电保护电路更包括：
第一放电元件，耦接于该第一连接垫与第三连接垫之间；以及
第二放电元件，耦接于该第二连接垫与该第三连接垫之间。
11.如权利要求10所述的静电放电保护电路，其特征在于，该第一连接垫为电源连接垫，该第二连接垫为接地连接垫，以及该第三连接垫为输入/输出连接垫。
12.如权利要求7所述的静电放电保护电路，其特征在于，该高压元件与该低压元件是由多个参数之一或该多个参数中的任意组合来定义，该多个参数包括晶体管的阈值电压、晶体管的栅极氧化层厚度、晶体管的结击穿电压、晶体管的阱掺杂密度及晶体管的静态漏电流。
13.一种静电放电保护方法，包括：
(a)提供第一保护电路以耦接于第一连接垫和第二连接垫之间，其中该第一保护电路包括第一放电晶体管；以及
(b)提供第二保护电路以耦接于该第一连接垫和该第二连接垫之间，其中该第二保护电路包括第二放电晶体管，
其中该第一保护电路和该第二保护电路并联于该第一连接垫与该第二连接垫之间，该第一放电晶体管与该第二放电晶体管其中之一是由第一半导体工艺制造，而该第一放电晶体管和该第二放电晶体管中另一放电晶体管是由第二半导体工艺制造，且该第一半导体工艺不同于该第二半导体工艺。
14.如权利要求13所述的静电放电保护方法，其特征在于，该第一半导体工艺和该第二半导体工艺其中之一制造高压元件，而该第一半导体工艺和该第二半导体工艺中另一半导体工艺制造低压元件。
15.如权利要求14所述的静电放电保护方法，其特征在于，该高压元件为输入/输出元件，以及该低压元件为核心元件。
16.如权利要求14所述的静电放电保护方法，其特征在于，该高压元件和该低压元件是由多个参数之一或该多个参数中的任意组合来定义，该多个参数包括晶体管的阈值电压、晶体管的栅极氧化层厚度、晶体管的结击穿电压、晶体管的阱掺杂密度及晶体管的静态漏电流。
17.如权利要求13所述的静电放电保护方法，其特征在于，步骤(a)包括：
利用第一静电放电瞬态触发电路来耦接于该第一连接垫及该第二连接垫，以及将该第一放电晶体管耦接于该第一静电放电瞬态触发电路、该第一连接垫及该第二连接垫；以及
步骤(b)包括：
利用第二静电放电瞬态触发电路来耦接于该第一连接垫及该第二连接垫，以及将该第二放电晶体管耦接于该第二静电放电瞬态触发电路、该第一连接垫及该第二连接垫。
18.如权利要求13所述的静电放电保护方法，其特征在于，该静电放电保护方法更包括：
利用第一放电元件来耦接于该第一连接垫和第三连接垫之间；以及
利用第二放电元件来耦接于该第二连接垫和该第三连接垫之间。
19.如权利要求18所述的静电放电保护方法，其特征在于，该第一连接垫为电源连接垫，该第二连接垫为接地连接垫，以及该第三连接垫为输入/输出连接垫。
CN200810180437.2A 2008-03-18 2008-11-27 静电放电保护电路及其方法 Active CN101540503B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/050,175 2008-03-18
US12/050,175 US8208233B2 (en) 2008-03-18 2008-03-18 ESD protection circuit and method thereof

Publications (2)

Publication Number Publication Date
CN101540503A true CN101540503A (zh) 2009-09-23
CN101540503B CN101540503B (zh) 2013-01-09

Family

ID=41088673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810180437.2A Active CN101540503B (zh) 2008-03-18 2008-11-27 静电放电保护电路及其方法

Country Status (3)

Country Link
US (1) US8208233B2 (zh)
CN (1) CN101540503B (zh)
TW (1) TWI384613B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102647079A (zh) * 2011-02-16 2012-08-22 佳能株式会社 放电电路和电源
CN107123646A (zh) * 2017-05-25 2017-09-01 京东方科技集团股份有限公司 一种静电保护电路、静电保护方法、阵列基板及显示装置
CN109742745A (zh) * 2018-12-29 2019-05-10 长江存储科技有限责任公司 静电放电电路及集成电路
CN110838483A (zh) * 2018-08-15 2020-02-25 旺宏电子股份有限公司 静电放电保护装置及其操作方法
CN111181142A (zh) * 2020-01-03 2020-05-19 华勤通讯技术有限公司 一种防止eos损伤的二级电路保护电路
CN116455371A (zh) * 2023-06-09 2023-07-18 深圳市锦锐科技股份有限公司 一种加强单片机eft高抗干扰电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8630071B2 (en) * 2009-03-24 2014-01-14 Broadcom Corporation ESD protection scheme for designs with positive, negative, and ground rails
TWI683199B (zh) * 2018-12-10 2020-01-21 宏碁股份有限公司 適應性放電電路以及電源供應器
US11095286B2 (en) * 2019-06-12 2021-08-17 Skyworks Solutions, Inc. Electrostatic discharge clamp topology
CN114172137B (zh) * 2020-11-03 2024-06-28 台湾积体电路制造股份有限公司 用于静电放电保护的电路和方法
JP2023042331A (ja) * 2021-09-14 2023-03-27 キオクシア株式会社 半導体装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543650A (en) * 1995-01-12 1996-08-06 International Business Machines Corporation Electrostatic discharge protection circuit employing a mosfet device
US5637900A (en) * 1995-04-06 1997-06-10 Industrial Technology Research Institute Latchup-free fully-protected CMOS on-chip ESD protection circuit
KR100223833B1 (ko) * 1996-04-03 1999-10-15 구본준 이에스디 보호회로의 구조 및 제조방법
JPH10242434A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 半導体集積回路装置及びフラッシュｅｅｐｒｏｍ
US6323522B1 (en) * 1999-01-08 2001-11-27 International Business Machines Corporation Silicon on insulator thick oxide structure and process of manufacture
US6459553B1 (en) * 1999-03-19 2002-10-01 Ati International Srl Single gate oxide electrostatic discharge protection circuit
US7253047B2 (en) * 1999-09-01 2007-08-07 Micron Technology, Inc. Semiconductor processing methods of forming transistors, semiconductor processing methods of forming dynamic random access memory circuitry, and related integrated circuitry
US6867956B2 (en) * 2000-12-22 2005-03-15 Intel Corporation Electrostatic discharge protection device and method therefor
JP2002246600A (ja) * 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
TW518738B (en) * 2001-09-24 2003-01-21 Faraday Tech Corp Chip with built-in CMOS having whole-chip ESD protection circuit with low capacitance
JP3634320B2 (ja) * 2002-03-29 2005-03-30 株式会社東芝 半導体装置及び半導体装置の製造方法
US6934136B2 (en) * 2002-04-24 2005-08-23 Texas Instrument Incorporated ESD protection of noise decoupling capacitors
US7027275B2 (en) * 2003-01-10 2006-04-11 Texas Instruments Incorporated Electrostatic discharge protection circuit with feedback enhanced triggering
TWI266406B (en) 2003-10-14 2006-11-11 Realtek Semiconductor Corp Electrostatic discharge protection circuit for a voltage source
US6949965B1 (en) * 2003-12-02 2005-09-27 Linear Technology Corporation Low voltage pull-down circuit
TWI241011B (en) * 2004-03-23 2005-10-01 Winbond Electronics Corp Semiconductor device and protection circuit for electrostatic discharge
EP1603162A1 (en) * 2004-05-28 2005-12-07 Infineon Technologies AG Device for esd protection of an integrated circuit
US20060028776A1 (en) * 2004-08-09 2006-02-09 Michael Stockinger Electrostatic discharge protection for an integrated circuit
US20070007597A1 (en) * 2005-07-07 2007-01-11 Microchip Technology Incorporated ESD structure having different thickness gate oxides
US7230842B2 (en) * 2005-09-13 2007-06-12 Intel Corporation Memory cell having p-type pass device
CN100428464C (zh) * 2005-11-11 2008-10-22 矽统科技股份有限公司 利用低压元件排除静电的高压电源静电放电保护电路
US7385793B1 (en) * 2006-01-24 2008-06-10 Cypress Semiconductor Corporation Cascode active shunt gate oxide project during electrostatic discharge event
WO2007124079A2 (en) * 2006-04-21 2007-11-01 Sarnoff Corporation Esd clamp control by detection of power state
US7652519B2 (en) * 2006-06-08 2010-01-26 Telefonaktiebolaget Lm Ericsson (Publ) Apparatus and method for exploiting reverse short channel effects in transistor devices
US7589945B2 (en) * 2006-08-31 2009-09-15 Freescale Semiconductor, Inc. Distributed electrostatic discharge protection circuit with varying clamp size
JP2008103492A (ja) * 2006-10-18 2008-05-01 Nec Electronics Corp 半導体装置およびその製造方法
US8027131B2 (en) * 2008-06-30 2011-09-27 Infineon Technologies Ag Method and circuit arrangement for protection against electrostatic discharges
TW201015717A (en) * 2008-10-13 2010-04-16 Advanced Analog Technology Inc Metal-oxide-semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102647079A (zh) * 2011-02-16 2012-08-22 佳能株式会社 放电电路和电源
US8937471B2 (en) 2011-02-16 2015-01-20 Canon Kabushiki Kaisha Discharging circuit and power supply
CN102647079B (zh) * 2011-02-16 2016-01-20 佳能株式会社 放电电路和电源
CN107123646A (zh) * 2017-05-25 2017-09-01 京东方科技集团股份有限公司 一种静电保护电路、静电保护方法、阵列基板及显示装置
CN107123646B (zh) * 2017-05-25 2019-11-12 京东方科技集团股份有限公司 一种静电保护电路、静电保护方法、阵列基板及显示装置
CN110838483A (zh) * 2018-08-15 2020-02-25 旺宏电子股份有限公司 静电放电保护装置及其操作方法
CN110838483B (zh) * 2018-08-15 2023-02-24 旺宏电子股份有限公司 静电放电保护装置及其操作方法
CN109742745A (zh) * 2018-12-29 2019-05-10 长江存储科技有限责任公司 静电放电电路及集成电路
CN111181142A (zh) * 2020-01-03 2020-05-19 华勤通讯技术有限公司 一种防止eos损伤的二级电路保护电路
CN116455371A (zh) * 2023-06-09 2023-07-18 深圳市锦锐科技股份有限公司 一种加强单片机eft高抗干扰电路

Also Published As

Publication number Publication date
CN101540503B (zh) 2013-01-09
TWI384613B (zh) 2013-02-01
US20090237846A1 (en) 2009-09-24
TW200941704A (en) 2009-10-01
US8208233B2 (en) 2012-06-26

Similar Documents

Publication Publication Date Title
CN101540503B (zh) 静电放电保护电路及其方法
US8514532B2 (en) Electrostatic discharge protection circuit
TWI677961B (zh) 靜電放電保護電路
US8369054B2 (en) NMOS-based feedback power-clamp for on-chip ESD protection
Ker et al. Investigation and design of on-chip power-rail ESD clamp circuits without suffering latchup-like failure during system-level ESD test
CN102170118B (zh) 一种电源箝位esd保护电路
US9679891B2 (en) Optimized ESD clamp circuitry
US10594135B2 (en) Compact, high performance, and robust RC triggered ESD clamp
CN102820292A (zh) 半导体集成电路
US20140063665A1 (en) Multiple Device Voltage Electrostatic Discharge Clamp
WO2016088482A1 (ja) 半導体集積回路
US7755392B1 (en) Level shift circuit without high voltage stress of transistors and operating at low voltages
CN101796639A (zh) 共栅极连接的高电压瞬变阻断单元
CN102315633B (zh) 静电防护电路
CN112019208B (zh) 一种跨电源域电路及信号处理方法
CN101924356B (zh) 一种改进的esd防护装置及相应的集成电路
CN101953061B (zh) 具有dc-dc转换器的集成电路
CN208971379U (zh) 一种防过冲保护电路
CN109818492B (zh) 一种可降低干扰的二级电源产生电路
CN101673943A (zh) 静电放电保护电路及静电保护方法
TWI806588B (zh) 新穎式電壓偵測電源箝制電路架構於過度電性應力事件
CN107786195B (zh) 一种利用低压器件实现耐高压的高速io电路
US8587909B2 (en) Transient current suppression device and method
CN109379065A (zh) 电压检测电路、过压保护开关及电子设备
Hsu et al. A novel 8kV on-chip surge protection design in xDSL line driver IC

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant