CN101539801A - 图像处理装置及图像处理方法 - Google Patents
图像处理装置及图像处理方法 Download PDFInfo
- Publication number
- CN101539801A CN101539801A CNA2009101285619A CN200910128561A CN101539801A CN 101539801 A CN101539801 A CN 101539801A CN A2009101285619 A CNA2009101285619 A CN A2009101285619A CN 200910128561 A CN200910128561 A CN 200910128561A CN 101539801 A CN101539801 A CN 101539801A
- Authority
- CN
- China
- Prior art keywords
- image processing
- control module
- processing apparatus
- normal mode
- essential factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
图像处理装置,包括:第一控制单元,用于控制普通操作模式,在普通操作模式期间执行图像处理;第二控制单元,用于控制节能模式,在节能模式期间功耗低于普通操作模式;中断请求接收器,其连接到外部装置来从外部装置接收中断请求;中断要因分配器用于基于中断请求是否包括预定的中断要因来分配由中断请求接收器接收到的中断请求;中断请求通知单元,用于根据来自中断要因分配器的分配结果,向第二控制单元以及第一控制单元通知中断请求;和任务调节器,用于基于来自中断请求通知单元的通知来在第一控制单元和第二控制单元之间控制任务的转换。
Description
相关申请的交叉引用
本申请基于2008年3月18日向日本专利局提交的日本专利申请No.2008-069940以及2008年11月12日提交的日本专利申请No.2008-289732,并且要求其优先权,通过引用将其全部内容合并在此。
技术领域
本发明总地涉及诸如数字打印机、扫描仪、传真机以及将它们的功能综合之后的数字式多功能机之类的图像处理装置,在图像处理装置中采用的图像处理方法和存储图像处理程序的记录介质。
背景技术
现在,在图像处理装置的领域里,为了实现低电力消耗、低制造成本化、小型化等,图像处理装置通常采用诸如USB(通用串行总线)、MAC(媒体访问控制)之类的、用于输入/输出(I/O)控制系统的特定用途集成电路(ASIC)。ASIC可以对来自中央处理器(CPU)的中断信号进行控制,并且能够对芯片上元件之间的布线进行改变。
通常,图像处理装置可以在执行图像处理的普通操作模式以及与普通模式相比其消耗电力得到抑制的节能模式之间进行切换。在这种图像处理装置中,可以在ASIC里设有用于根据操作模式处理中断的多个CPU。
当接收到来自于多个CPU的中断信号时,ASIC选择从某一个CPU发送的中断信号来处理所选择的中断信号。因此,在ASIC处理所选择的中断信号时,删除了在其他CPU中的中断要因(interrupt factor),因此有可能引起系统错误并使图像处理装置停止。
为了解决这样的问题,在出版了的待审查日本专利申请No.H10-011411(下面称为JP-A-)中公开了一种多处理器系统,其中不固定通知多个中断产生要因的目的地,而是动态可变更的。
在JP-A-H09-081402中公开了另一种途径,通过软件来改变用于接收来自数据传送处理装置的中断的处理器,使得,可以实现包括具有高自由度的中断目的地控制机制的多处理器系统。
JP-A-2001-125880中公开了又一种途径,其中在多处理器系统中,根据从I/O发送的中断的优先级,使首先处理来自特定的处理器的中断。
然而,在上述现有技术的多处理器系统中,当在接收到中断的同时切换图像处理装置的操作模式时,在产生中断的时间和报告中断的时间之间出现很大的延迟。因此,不能合适地处理中断。
具体地,在根据图像处理装置的操作模式切换用于处理中断的CPU的情况下,在某个CPU中使用在外部部件互连(PCI)总线上的中断控制线,而在另一CPU中使用本地中断控制线。因此,CPU之间的通信速度的差异导致中断的产生的时间和中断的通知的时间的巨大差异。结果,未合适地处理中断。
此外,由于通过现有技术图像处理装置中的芯片组接通和断开CPU,因此,在使用芯片组中的周定时器(weekly timer)等将图像处理装置的操作模式改变为普通操作模式的情况下,在CPU被接通后,图像处理装置再次进入暂存到RAM模式,其中CPU的数据被临时存储在存储器中。
发明内容
根据上述情况,本发明的示例性实施例提供一种图像处理装置,甚至当在接收到中断信号的同时切换图像处理装置的操作模式时,所述图像处理装置也能平滑地处理中断。此外,图像处理装置防止其操作模式在接通CPU之后被再次切换到暂存RAM模式。本发明的示例性实施例进一步提供提供在图像处理装置中采用的图像处理方法以及存储图像处理程序的记录介质。
在一个示例性实施例中,图像处理装置包括第一控制单元,用于控制普通操作模式,在普通操作模式期间执行图像处理;第二控制单元,用于控制节能模式,在节能模式期间功耗低于普通操作模式;中断请求接收器,其连接到外部装置来从外部装置接收中断请求;中断要因分配器(interrupt factordistributor),用于基于中断请求是否包括预定的中断要因来分配由中断请求接收器接收到的中断请求;中断请求通知单元,用于根据来自中断要因分配器的分配结果,向第二控制单元以及第一控制单元通知中断请求;和任务调节器,用于基于来自中断请求通知单元的通知来在第一控制单元和第二控制单元之间控制任务的转换。
另一示例性实施例提供用于包括第一控制单元和第二控制单元的图像处理装置的图像处理方法,其中第一控制单元用于控制普通操作模式,在普通操作模式期间执行图像处理,而第二控制单元用于控制节能模式,在节能模式期间功耗低于普通操作模式。图像处理方法包括从连接到图像处理装置的外部装置接收中断请求;基于中断请求是否包括预定的中断要因分配中断请求;根据分配中断请求获得的分配结果,向第二控制单元以及第一控制单元通知中断请求;和基于通知,在第一控制单元和第二控制单元之间控制任务的转换。
另一示例性实施例提供存储图像处理程序的记录介质,所述图像处理程序包括使包括第一控制单元和第二控制单元的图像处理装置执行图像处理方法的模块,其中第一控制单元用于控制普通操作模式,在普通操作模式期间执行图像处理,而第二控制单元用于控制节能模式,在节能模式期间功耗低于普通操作模式。图像处理方法包括从连接到图像处理装置的外部装置接收中断请求;基于中断请求是否包括预定的中断要因分配中断请求;根据分配中断请求获得的分配结果,向第二控制单元以及第一控制单元通知中断请求;和基于通知,在第一控制单元和第二控制单元之间控制任务的转换。
本发明的附加特征和优点将在下面的示例性实施例的详细描述、附图和所附权利要求中变得更加清楚。
附图说明
参照下面对附图详细的说明可以更快、更好地理解对公开技术及其特征的完整描述。其中,
图1是图解根据第1示例性实施例中的图像处理装置的结构的框图;
图2是图解在普通操作模式期间,图像处理装置执行的、用于从普通操作模式改变为节能模式以及切换用于处理中断的CPU的处理的流程图;
图3是根据第2示例性实施例的图像处理装置的结构的框图;
图4是根据第3示例性实施例的图像处理装置的结构的框图;
图5是图解在节能模式期间当芯片组检测到恢复事件时的信号序列的图示;和
图6是图解在节能模式期间当第一ASIC检测到恢复事件时的信号序列的图示。
具体实施方式
在描述附图所示的示例性实施例中,为了清楚的缘故,采用了特定术语。然而,本专利说明书的公开不意欲限制到所选择的特定术语,并且应该理解每个特定术语包括以类似方式操作并实现类似结果的所有技术等效物。
现在在下面参照附图描述本发明的示例性实施例。
在随后描述的比较示例、示例性实施例和示例性变型中,为了简明的缘故,将相同的附图标记赋予具有相同功能的等同组成元件,并且除非需要,否则将省略其冗余的描述。
图1是图解根据第1示例性实施例的图像处理装置1的结构的框图。
参照图1,图像处理装置1包括第一CPU 10、ASIC11、绘图器(Plotter)12、扫描仪13、存储器14以及I/O控制ASIC 15。
I/O控制ASIC 15包括串行通用总线(USB)100、媒体访问控制(MAC)101、安全数字(secure digital,SD)102、中间集成电路(Inter IntegratedCircuit)103、中断要因分配电路104a和104b、中断控制器106a和106b以及第二CPU 110。
中断要因分配电路104a和104b分别包括中断要因选择寄存器105a和105b。
中断控制器106a和106b分别包括中断挂起检测器(interrupt pendingregister)107a和107b、中断状态寄存器108a和108b以及中断屏蔽检测器(interrupt mask register)109a和109b。
第一CPU 10和ASIC 11通过总线相互连接。第一CPU 10控制每个部件来在存储器14中存储扫描仪13读取的图像数据,并且将存储器14中存储的图像数据传送到绘图器12来输出图像数据。
ASIC 11连接到第一CPU 10、绘图器12、扫描仪13和存储器14。ASIC 11经由PCI总线进一步连接到I/O控制ASIC 15。ASIC 11接收并控制从第一CPU10和中断控制器106a发送的中断信号。
绘图器12将存储在存储器14中的图像数据输出到纸状物或其他记录介质上。
扫描仪13将光引导到文档上来光学读取文档上的图像数据,并且从所读取的图像数据获得红、绿和蓝三色图像数据。所获得的三色图像数据经由ASIC11被传送到存储器14,并且在第一CPU 10的控制下存储在存储器14中。
存储器14存储从扫描仪13传送的图像数据。存储器14可以被实现为闪存、随机存取存储器(RAM)或能够复写数据的可擦除可编程只读存储器(EPROM)以及电可擦除可编程只读存储器(EEPROM)。
第二CPU 110未包含在现有技术I/O控制ASIC中。为了解决在图像处理装置1处于等待模式时第一CPU 10和ASIC 11消耗的大量电力,I/O控制ASIC15包括第二CPU 110,使得等待模式中不将电力提供给第一CPU 10和ASIC 11。
第二CPU 110与外部装置通信来确定是否接通第一CPU 10和ASIC 11,以便在节能模式期间节约电力。
USB 100用作附连USB装置(未示出)的端口。由USB 100接收从USB装置输入的数据。
当从局域网(LAN)或广域网(WAN)接收和发送数据,或向总线发送数据时,MAC 101执行数据传送。具体地,由MAC 101接收来自网络的数据。
SD 102包括槽,并且从用户插入其中的SD存储卡接收数据。
当使用信号线序列时钟将从外部装置(诸如音频装置或数码相机)接收的数据发送到总线时,I2C 103执行数据传送。具体地,由I2C 103接收来自外部装置的数据。
当USB 100、MAC 101、SD 102或I2C 103从外部装置接收数据时,I/O控制ASIC 15将中断信号发送到中断要因分配电路104a和104b来传送数据。
为每个CPU提供中断要因分配电路。具体地,根据第一示例性实施例,针对第一CPU 10设置中断要因分配电路104a,而针对第二CPU 110设置中断要因分配电路104b。中断要因分配电路104a和104b分别连接到中断控制器106a和106b。
注意,虽然设置在根据第一示例性实施例的I/O控制ASIC 15中,但是不需要这样放置第二CPU 110。替代地,第二CPU 110可以经由第二CPU 110的本地总线连接到I/O控制ASIC 15。
无论中断要因是否被中断屏蔽检测器109a和109b屏蔽,中断挂起寄存器107a和107b都显示在该时间产生的所有中断要因。
中断状态寄存器108a和108b促使不显示由中断屏蔽寄存器109a和109b屏蔽的中断要因。
中断屏蔽寄存器109a和109b屏蔽中断要因。
分别在中断控制器106a和106b中独立地包含中断挂起寄存器107a和107b、中断状态寄存器108a和108b以及中断屏蔽寄存器109a和109b。例如,第一CPU 10不访问中断控制器106b中的寄存器,并且不改变中断控制器106b中的值。类似地,第二CPU 110不访问中断控制器106a中的寄存器,并且不改变中断控制器106a中的值。
在分别设置在中断要因分配电路104a和104b中的中断要因选择寄存器105a和105b中预设中断要因。当从I/O控制ASIC 15的外部装置接收中断信号时,中断要因分配电路104a和104b分别确定中断信号是否对应于已经写入到中断要因选择寄存器105a和105b中的中断要因。当中断信号对应于已经写入到中断要因选择寄存器105a和105b中的中断要因时,中断要因分配电路104a和104b分别发送中断信号到中断控制器106a和106b。
配置中断要因选择寄存器105a和105b中的每一个,使得中断要因选择寄存器105a和105b之一确定的结果不影响另一个中断要因选择寄存器。
在其中当图像处理装置1处于普通操作模式时,来自USB 100、MAC 101、SD 102或I2C 103的中断信号由第一CPU 10控制的情况下,设置中断要因分配电路104a中的中断要因选择寄存器105a,使得将中断信号发送到第一CPU10。此外,设置中断要因分配电路104b中的中断要因选择寄存器105b,使得不将中断信号发送到第二CPU 110。
第一CPU 10在特定时间段不处理中断信号并引起系统错误的情况下,设置用于第二CPU 110的中断要因分配电路104b中的中断要因选择寄存器105b中的值,使得将中断信号发送到第二CPU 110。
第一CPU 10和第二CPU 110包括等同于外部装置中的用于其他CPU的寄存器的寄存器,以便当接收到中断信号时清除中断要因。因此,在特定时间段期间在产生中断信号的功能中清除中断要因。同时,中断控制器106a向中断屏蔽寄存器109a输出无效信号,来使中断屏蔽寄存器109a无效。当产生中断信号时,中断控制器106a经由PCI总线向ASIC 11输出INTA_N信号,以向第一CPU 10通知中断的产生。
因此,在第一CPU 10在特定时间段不处理中断信号并引起系统错误的情况下,用于第二CPU 110的中断要因分配电路104b中的中断要因选择寄存器105b发送中断信号到第二CPU 110。因此,在特定时间段期间清除产生中断信号的功能中的中断要因。
图2是图解在普通操作模式期间根据第一示例性实施例的图像处理装置1执行的、用于从普通操作模式改变为节能模式以及切换用于处理中断的CPU的处理的流程图。
在S200,第一CPU 10向第二CPU 110通知要改变图像处理装置1的操作模式。在S202,第二CPU 110接收从第一CPU 10发送的,用于改变图像处理装置1的操作模式的请求,并且准备改变操作模式。在S204,第一CPU 10进行控制,使得中断控制器106a中的中断屏蔽寄存器109a屏蔽其控制要被切换的功能的中断要因。在S206,第一CPU 10等待要从第二CPU 110发送的确认信号。当完成用于改变操作模式的准备时,在S208,第二CPU 110发送确认信号到第一CPU 10。在这样的情况下,第一CPU10处理所产生的中断。其后,在S210,第一CPU 10从第二CPU 110接收确认信号。在S212,第一CPU 10向第二CPU 110通知图像处理装置1的操作模式已经被改变为节能模式,并且在S216控制处理装置1进入节能模式。
同时,在S214,第二CPU 110从第一CPU 10接收操作模式被改变到节能模式的通知。其后,第二CPU 110促使中断控制器106b的中断屏蔽寄存器109b释放中断要因的屏蔽功能。结果,可以由第二CPU 110合适地处理中断。在S218之后,第二CPU 110处理功能中产生的中断。
如图2所示,第一CPU 10从S200到S210处理中断。从S212到S216,第一CPU 10和第二CPU 110处理中断。在S216之后处理,第二CPU 110处理中断。
如上所述,根据第一示例性实施例,图像处理装置1从连接到图像处理装置1的外部装置接收中断请求。根据预定的中断要因是否包含在中断请求中来分配所接收到的中断请求。中断控制器106a和106b基于中断要因,同时向在普通操作模式期间运行的第一CPU 10以及在节能模式期间运行的第二CPU110通知中断请求。因此,在当切换图像处理装置1的操作模式的同时接收到中断信号的情况下,可以平滑地处理中断。具体地,可以基于从中断控制器106a和106b发送的中断请求,可靠地在第一CPU 10和第二CPU 110之间确定用于处理中断的CPU。
在节能模式期间来自MAC 101的中断信号被发送到第二CPU 110,使得由第二CPU 110控制MAC 101。结果,同时向第一CPU 10和第二CPU 110报告中断信号,使得可以由另一CPU监视由第一CPU 10和第二CPU 110之一执行的任务。当在特定时间段上未处理任务时,由另一CPU将状态识别为错误,并且由另一CPU产生错误信号。
图3是图解根据第2示例性实施例的图像处理装置1的结构的框图。
参照图3,图像处理装置1包括扫描仪20、绘图器21、第二ASIC 22、第一CPU 23、芯片组24、第一ASIC 25、电源电路26和存储器27。具体地,第一ASIC 25对应于图1所示的I/O控制ASIC 15,并且包括如图1所示的中断要因分配电路104a和104b以及中断控制器106a和106b。第一ASIC 25进一步包括通电请求信号产生电路210、通电请求信号控制电路211和通电要因检测电路212。
芯片组24包括自刷新电路200、电源状态通知电路201、周定时器202和通电信号检测电路203。
在根据第二示例性实施例的图像处理装置1中,在第一ASIC 25的控制下接通和断开电源。然而,在芯片组24的控制下,只有第一CPU 23被接通和断开。
在图像处理装置1处于节能模式时,芯片组24促使第一CPU 23中的数据被临时存储在存储器27中,使得第一CPU 23进入暂存到RAM模式,并且将第一CPU 23断开。此时,以与第一示例性实施例类似的方式,图像处理装置1从连接到图像处理装置1的外部装置接收中断信号。根据预定的中断要因是否包含在中断信号中来分配中断信号。
中断控制器106a和106b基于中断要因,同时向在普通操作模式期间运行的第一CPU 23以及在节能模式期间控制电力的通电请求信号控制电路211通知中断请求。
因此,在切换图像处理装置1的操作模式的同时接收到中断信号的情况下可以平滑地处理中断信号。
如图3所示,第一ASIC25不包括CPU,但是包括通电请求信号控制电路211。
当在具有上述结构的图像处理装置1中产生用于将操作模式从节能模式返回到普通操作模式的事件(下面称为恢复事件)时,为了立即将图像处理装置1的操作模式从节能模式返回到普通操作模式,通电请求信号控制电路211执行的一个可能的操作是促使通电信号产生电路210产生通电请求信号(PWR_B信号)。然而,如果第一CPU 23被接通,同时执行将第一CPU 23断开的操作时,可能不能合适地接通第一CPU 23。此外,由于不与图像处理装置1的状态同步地产生来自外部装置的恢复事件,因此,可能在图像处理装置1的操作模式被改变到节能模式的同时产生恢复事件。此外,由于瞬时产生恢复事件,因此可能不总是由电平信号声明该恢复事件。
为了解决这样的问题,在根据第二示例性实施例的图像处理装置1中,甚至当图像处理装置1的操作模式处于被改变到节能模式之中时,中断控制器106b也检测恢复事件,并且在第一CPU 23断开之后,通电请求信号控制电路211经由通电请求信号产生电路210产生PWR_B信号。因此,当产生恢复事件时,无论图像处理装置1的状态,图像处理装置1的操作模式都被合适地返回到普通操作模式。
当芯片组24将第一CPU 23断开时,电源状态通知电路201向通电要因检测电路212输出STR_State信号。
芯片组24从第一ASIC 25的通电请求信号产生电路210接收PWR_B信号,并且基于PWR_B信号接通第一CPU 23。
在暂存到RAM模式期间接通第一ASIC 25和芯片组24中的一部分电路。具体地,在暂存到RAM模式期间,除了芯片组24中的涉及暂存到RAM模式自刷新电路200之外的电路以及电路板上的其他装置被断开。第一ASIC 25直接控制其他装置的接通和断开。
当用户按下开始按钮(未示出)来接通图像处理装置1时,第一ASIC 25向芯片组24输出PWR_B信号,其信号为用于第一CPU 23的通电请求信号,同时将其他装置接通。芯片组24响应于PWR_B信号将第一CPU 23接通,使得图像处理装置1进入普通操作状态。
当图像处理装置1进入节能模式时,芯片组24将第一CPU 23断开,并且电源状态通知电路201向通电要因检测电路212输出STR_State“L”。其后,芯片组进入暂存到RAM模式。
芯片组24从暂存到RAM模式返回到普通操作模式的要求的示例包括芯片组24产生的事件的输入(诸如根据周定时器202是否到达预定时间而产生的电源恢复要因)或来自第一ASIC 25的通电请求信号(PWR_B信号)。
当检测到诸如机器盖的打开/闭合、线缆的插入、控制单元的操作、接口的过渡状态之类的事件作为电源恢复要因时,第一ASIC 25通过通电请求信号产生电路210输出PWR_B信号。
上述电源恢复要因仅仅是示例,并且其它事件的检测可以促使第一ASIC25通过通电请求信号产生电路210输出PWR_B信号。当检测到这样的事件时,第一ASIC 25从普通操作模式进入节能模式。在节能模式期间,关闭装置的输入/输出,并且停止内部时钟的操作来减少能耗。
现在描述通过第一ASIC 25检测到的电源恢复要因,如何将芯片组24的操作模式从暂存到RAM模式返回到普通操作模式。
当检测到电源恢复要因时,第一ASIC 25的通电要因检测电路212向通电请求信号控制电路211通知检测到通电请求事件。然后,通电请求信号控制电路211将所报告的通电请求事件与每个寄存器中预设的值进行比较,以确定通电请求事件是否是用于驱动通电请求信号产生电路210的要因。当通电请求事件是用于驱动通电请求信号产生电路210的要因时,通电请求信号产生电路210将PWR_B信号作为通电请求信号输出到芯片组24。因此,芯片组24响应于来自第一ASIC 25的PWR_B信号将第一CPU 23接通。具体地,当接收到PWR_B信号时,芯片组24向电源电路26输出CPU_PWR_on信号,使得电源电路26开始向被断开的第一CPU 23以及芯片组24中的电路供电。
描述如何通过芯片组24之内产生的事件(如周定时器202)将芯片组24从暂存到RAM返回到普通操作模式。
当周定时器202到达预定时间时,芯片组24向通电信号检测电路203输出启动信号。当检测到启动信号时,通电信号检测电路203将CPU_PWR_on信号输出到电源电路26,使得电源电路26开始向被断开的第一CPU 23和芯片组24中的电路供电。
如上所述,由于芯片组24响应于芯片组24内产生的事件,将其操作模式从暂存到RAM模式改变为普通操作模式,因此芯片组24中的电源状态通知电路201输出STR_State信号来向第一ASIC 25通知返回普通操作模式。
当第一ASIC 25基于STR_State信号检测到事件的产生时,通电要因检测电路212基于STR_State信号检测事件的产生,并且向通电请求信号控制电路211通知这样的检测结果来将第一ASIC 25的操作模式从节能模式返回到普通操作模式。
不在通电请求信号控制电路211的寄存器中将基于STR_State信号报告的事件登记为通电请求信号产生要因。通电请求信号控制单元211不通过通电通电请求信号产生电路210向芯片组24输出通电请求信号(PWR_B信号),使得仅可以控制电路上的其他装置的电力控制信号。
图4是图解根据第3示例性实施例的图像处理装置1的结构的框图。
参照图4,图像处理装置1包括扫描仪20、绘图器21、第二ASIC 22、第一CPU 23、芯片组24、第一ASIC 25、电源电路26和存储器27。
芯片组24包括自刷新电路200、电源状态通知电路201、周定时器202和通电信号检测电路203。
第一ASIC 25包括通电请求信号产生电路210、第二CPU 311和通电要因检测电路212。
第二示例性实施例和该第三示例性实施例之间的区别在于图像处理装置1包括第二CPU 311。在第三示例性实施例中,第一ASIC 25对应于图1所示的I/O控制ASIC 15,并且包括中断要因分配电路104a和104b以及中断控制器106a和106b。
第二CPU 311用作第二示例性实施例中的通电请求信号控制电路211。第二CPU 311可以获得通电要因检测电路212检测到的要因,并且直接控制通电请求信号产生电路210。
现在描述如何基于周定时器202内产生的要因将芯片组24从暂存到RAM模式返回到普通操作模式。
当通电信号检测电路203检测到从周定时器202发送的启动信号时,芯片组24将CPU_PWR_on信号输出到电源电路26。因此,电源电路26开始向被断开的第一CPU 23和芯片组24中的电路供电。
此时,以与第一示例性实施例类型的方式,图像处理装置1从连接到图像处理装置1的外部装置接收中断信号。根据预定的中断要因是否包含在中断信号中来分配中断信号。
中断控制器106a和106b基于中断要因,同时向在普通操作模式期间运行的第一CPU 23以及在节能模式期间操作的第二CPU 311通知中断请求。因此,在切换图像处理装置1的操作模式的同时接收到中断信号的情况下,可以平滑地处理中断信号。
在节能模式期间,将来自MAC 101的中断信号发送到第二CPU 311,使得第二CPU 311控制MAC 101。因此,将中断信号同时报告给第一CPU 23和第二CPU 311,使得第一和第二CPU 23和311中的每一个可以监视由另一个CPU执行的任务。当在特定时间段未处理任务时,由另一个CPU将状态识别为错误,并且由另一CPU产生错误信号。
由于芯片组24响应于在芯片组24内产生的事件将其操作模式从暂存到RAM模式改变为普通操作模式,因此,芯片组24中的电源状态通知电路201将STR_State信号输出的通电因素检测电路212。当接收到STR_State信号时,第一ASIC 25中的通电因素检测电路212基于STR_State信号检测事件的产生。结果,第一ASIC25将其操作模式从节能模式返回到普通操作模式。
通电要因检测电路212基于STR_State信号向第二CPU 311通知检测到事件。第二CPU 311基于所报告的事件检测通电要因,并且将通电要因识别为STR_State信号,其为芯片组24内产生的电源恢复要因。因此,第二CPU 311不经由请求信号产生电路210向芯片组24输出通电信号(PWR_B信号),而是控制用于电路板上的其它组织的电源控制信号。
如上所述,根据第三示例性实施例,第一ASIC25基于恢复事件是否产生在芯片组24内来控制向芯片组24产生通电信号。因此,第一ASIC25不向芯片组24输出通电信号(PWR_B信号),而是控制用于电路板上的其他装置的电源控制信号。结果,可以防止在第一CPU 23接通之后芯片组24再次返回到暂存到RAM模式。
现在描述当在节能模式,在根据图3和4所示的第二和第三示例性实施例的图像处理装置1中检测到恢复事件时,用于将芯片组24从节能模式返回到普通操作模式的信号和通电请求信号的序列。
图5是图解在节能模式期间当芯片组24检测到恢复事件时的信号序列的图示。
由第一ASIC 25基于从芯片组24输出的信号检测由芯片组24在节能模式期间检测的恢复事件。由于已经由芯片组24检测到恢复事件,第一ASIC25不向芯片组24输出通电请求信号(PWR_B信号),而是输出用于向芯片组24中的被断开的电路供电的通电信号。
图6是图解在节能模式期间当第一ASIC25检测到恢复事件时的信号序列的图示。
当检测到恢复事件时,第一ASIC 25向芯片组24输出通电请求信号(PWR_B信号)。然后由芯片组24检测PWR_B信号,使得芯片组24促使向其供电。同时,第一ASIC 25输出另一通电信号,来促使向芯片组24中被断开的电路供电。
通过第二示例性实施例中的通电请求信号控制电路211控制通过检测恢复事件而要输出的通电请求信号(PWR_B信号)。在第三示例性实施例中,由第二CPU311控制这样的信号。
在本公开和所附权利要求的范围内,可以相互组合和/或替换不同示例性实施例中的元件和/或特征。
描述了示例性实施例,显然可以以多种方式进行变型。这些示例性变型不应被认为背离本发明的宗旨和范围,并且所有这些修改对于本领域技术人员来说是显而易见的,这些修改包含在所附权利要求的范围内。
组成元素的数量、位置、形状等不限于用于执行附图所示的方法的任何结构。
Claims (18)
1.一种图像处理装置,包括:
第一控制单元,用于控制普通操作模式,在所述普通操作模式期间执行图像处理;
第二控制单元,用于控制节能模式,在所述节能模式期间功耗低于所述普通操作模式;
中断请求接收器,其连接到外部装置来从所述外部装置接收中断请求;
中断要因分配器,用于基于所述中断请求是否包括预定的中断要因来分配由所述中断请求接收器接收到的所述中断请求;
中断请求通知单元,用于根据来自所述中断要因分配器的分配结果,向所述第二控制单元以及所述第一控制单元通知所述中断请求;和
任务调节器,用于基于来自所述中断请求通知单元的通知,在所述第一控制单元和第二控制单元之间控制任务的转换。
2.如权利要求1所述的图像处理装置,其中在寄存器中存储所述预定的中断要因。
3.如权利要求2所述的图像处理装置,其中所述第一控制单元和所述第二控制单元中的每一个包括所述寄存器。
4.如权利要求1所述的图像处理装置,进一步包括:
检测器,用于检测电源恢复要因;
测量单元,用于测量所述节能模式的时间;
电源单元,用于在所述测量单元测量的时间超过预定时间段时向所述第一控制单元供电;和
状态通知单元,用于向所述检测器通知所述第一控制单元的状态,其中从所述电源单元向所述第一控制单元供电,
其中基于所述检测器检测到的所述电源恢复要因将所述图像处理装置的操作模式从所述节能模式改变为所述普通操作模式。
5.如权利要求4所述的图像处理装置,进一步包括:
请求信号控制单元,用于基于所述检测器检测到的所述电源恢复要因,控制是否将所述图像处理装置的所述操作模式改变为所述普通操作模式;和
请求信号产生器,用于产生通电请求信号,以使用所述请求信号控制单元将所述图像处理装置的所述操作模式改变为所述普通操作模式。
6.如权利要求5所述的图像处理装置,其中所述请求信号控制单元包括寄存器,用于防止在所述电源单元向所述第一控制单元供电时将所述图像处理装置的操作模式从节能模式改变为所述普通操作模式。
7.一种包括第一控制单元和第二控制单元的图像处理装置的图像处理方法,其中所述第一控制单元用于控制普通操作模式,在所述普通操作模式期间执行图像处理,而所述第二控制单元用于控制节能模式,在所述节能模式期间功耗低于所述普通操作模式,所述图像处理方法包括:
从连接到所述图像处理装置的外部装置接收中断请求;
基于所述中断请求是否包括预定的中断要因来分配所述中断请求;
根据分配所述中断请求获得的分配结果,向所述第二控制单元以及所述第一控制单元通知所述中断请求;和
基于通知,在所述第一控制单元和所述第二控制单元之间控制任务的转换。
8.如权利要求7所述的图像处理方法,其中在寄存器中存储所述预定的中断要因。
9.如权利要求8所述的图像处理方法,其中所述第一控制单元和所述第二控制单元中的每一个包括所述寄存器。
10.如权利要求7所述的图像处理方法,进一步包括:
检测电源恢复要因;
测量所述节能模式的时间;
在所述测量单元测量的时间达到预定时间段时向所述第一控制单元供电;和
通知所述第一控制单元的状态,其中向所述第一控制单元供电,
其中基于所述电源恢复要因将所述图像处理装置的操作模式从所述节能模式改变为所述普通操作模式。
11.如权利要求10所述的图像处理方法,进一步包括:
基于所述电源恢复要因,控制是否将所述图像处理装置的所述操作模式改变为所述普通操作模式;和
产生通电请求信号,以将所述图像处理装置的所述操作模式改变为所述普通操作模式。
12.如权利要求11所述的图像处理方法,其中所述控制包括寄存器,用于防止在向所述第一控制单元供电时将所述图像处理装置的操作模式从所述节能模式改变为所述普通操作模式。
13.一种存储图像处理程序的记录介质,所述图像处理程序包括使包含第一控制单元和第二控制单元的图像处理装置执行图像处理方法的模块,其中所述第一控制单元用于控制普通操作模式,在所述普通操作模式期间执行图像处理,而所述第二控制单元用于控制节能模式,在所述节能模式期间功耗低于所述普通操作模式,所述图像处理方法包括:
从连接到所述图像处理装置的外部装置接收中断请求;
基于所述中断请求是否包括预定的中断要因分配所述中断请求;
根据分配所述中断请求获得的分配结果,向所述第二控制单元以及所述第一控制单元通知所述中断请求;和
基于所述通知,在所述第一控制单元和所述第二控制单元之间控制任务的转换。
14.如权利要求13所述的记录介质,其中在寄存器中存储所述预定的中断要因。
15.如权利要求14所述的记录介质,其中所述第一控制单元和所述第二控制单元中的每一个包括所述寄存器。
16.如权利要求13所述的记录介质,进一步包括:
检测电源恢复要因;
测量所述节能模式的时间;
在所述测量单元测量的时间达到预定时间段时向所述第一控制单元供电;和
通知所述第一控制单元的状态,其中向所述第一控制单元供电,
其中基于所述电源恢复要因将所述图像处理装置的操作模式从所述节能模式改变为所述普通操作模式。
17.如权利要求16所述的记录介质,进一步包括:
基于所述电源恢复要因,控制是否将所述图像处理装置的所述操作模式改变为所述普通操作模式;和
产生通电请求信号,以将所述图像处理装置的所述操作模式改变为所述普通操作模式。
18.如权利要求17所述的记录介质,其中所述控制包括寄存器,用于防止在向所述第一控制单元供电时将所述图像处理装置的操作模式从所述节能模式改变为所述普通操作模式。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008069940 | 2008-03-18 | ||
JP2008-069940 | 2008-03-18 | ||
JP2008069940 | 2008-03-18 | ||
JP2008289732 | 2008-11-12 | ||
JP2008289732A JP5397739B2 (ja) | 2008-03-18 | 2008-11-12 | 画像処理装置、画像処理方法および画像処理プログラム |
JP2008-289732 | 2008-11-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101539801A true CN101539801A (zh) | 2009-09-23 |
CN101539801B CN101539801B (zh) | 2011-06-15 |
Family
ID=41090049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101285619A Expired - Fee Related CN101539801B (zh) | 2008-03-18 | 2009-03-18 | 图像处理装置及图像处理方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8266358B2 (zh) |
JP (1) | JP5397739B2 (zh) |
CN (1) | CN101539801B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103875234A (zh) * | 2011-07-01 | 2014-06-18 | 英特尔公司 | 相机图像处理的细粒功率门控 |
CN104011625A (zh) * | 2011-12-22 | 2014-08-27 | 英特尔公司 | 用于能量效率和节能的方法、装置和系统,包括使用寄存器次级不间断电源的改进的处理器核深断电退出等待时间 |
CN104423536A (zh) * | 2013-09-03 | 2015-03-18 | 三星电子株式会社 | 转化器、应用处理器、系统及其操作方法 |
CN112181319A (zh) * | 2019-07-04 | 2021-01-05 | 富士施乐株式会社 | 信息处理装置和半导体装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177774A (ja) * | 2007-12-27 | 2009-08-06 | Kyocera Corp | 信号処理装置、携帯通信端末装置及び無線通信システム |
JP4830007B2 (ja) * | 2009-06-22 | 2011-12-07 | 株式会社沖データ | 画像形成装置 |
US8762615B2 (en) * | 2011-12-21 | 2014-06-24 | International Business Machines Corporation | Dequeue operation using mask vector to manage input/output interruptions |
JP5677386B2 (ja) * | 2012-08-30 | 2015-02-25 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
CN106060651B (zh) * | 2016-06-06 | 2019-08-16 | 深圳Tcl数字技术有限公司 | 智能电视的启动方法及系统 |
JP6833491B2 (ja) * | 2016-12-12 | 2021-02-24 | キヤノン株式会社 | 情報処理装置 |
JP7374622B2 (ja) * | 2019-06-17 | 2023-11-07 | キヤノン株式会社 | 情報処理装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0981402A (ja) | 1995-09-13 | 1997-03-28 | Kofu Nippon Denki Kk | マルチプロセッサシステム |
US6822764B1 (en) * | 1996-04-23 | 2004-11-23 | Ricoh Company, Ltd. | Communication terminal with an energy saving capability |
JPH1011411A (ja) | 1996-06-26 | 1998-01-16 | Nec Corp | 割込み制御システム |
JP3315941B2 (ja) * | 1999-02-09 | 2002-08-19 | 松下電送システム株式会社 | ファクシミリ装置 |
JP2001125880A (ja) | 1999-10-26 | 2001-05-11 | Hitachi Ltd | リアルタイムマルチプロセッサシステム |
JP3664926B2 (ja) * | 1999-11-17 | 2005-06-29 | 株式会社リコー | 画像処理装置 |
JP4481511B2 (ja) | 2000-08-18 | 2010-06-16 | 富士通株式会社 | 情報機器、情報機器の制御方法及び制御方法のプログラム |
US7191349B2 (en) * | 2002-12-26 | 2007-03-13 | Intel Corporation | Mechanism for processor power state aware distribution of lowest priority interrupt |
JP2005094679A (ja) * | 2003-09-19 | 2005-04-07 | Ricoh Co Ltd | ネットワークに接続された省エネルギーモード機能を備えた画像処理装置 |
JP4427363B2 (ja) | 2004-03-17 | 2010-03-03 | 株式会社リコー | 画像形成装置、画像形成システム、電源制御方法、電源制御プログラム及び記録媒体 |
JP2005335376A (ja) * | 2004-04-30 | 2005-12-08 | Riso Kagaku Corp | 画像形成装置 |
US7430677B2 (en) * | 2004-08-05 | 2008-09-30 | Canon Kabushiki Kaisha | Data processing device, and control method of data processing device |
US8181051B2 (en) * | 2006-02-09 | 2012-05-15 | Freescale Semiconductor, Inc. | Electronic apparatus and method of conserving energy |
JP2007296723A (ja) * | 2006-04-28 | 2007-11-15 | Ricoh Co Ltd | 電力切換え機能を持つ制御装置,画像形成装置および画像読取装置 |
JP4353990B2 (ja) * | 2007-05-18 | 2009-10-28 | 株式会社半導体理工学研究センター | マルチプロセッサ制御装置 |
JP5067088B2 (ja) * | 2007-09-13 | 2012-11-07 | 富士ゼロックス株式会社 | 制御装置、プログラム、画像形成装置、および情報処理装置 |
US7603504B2 (en) * | 2007-12-18 | 2009-10-13 | Intel Corporation | Reducing core wake-up latency in a computer system |
GB2455744B (en) * | 2007-12-19 | 2012-03-14 | Advanced Risc Mach Ltd | Hardware driven processor state storage prior to entering a low power mode |
-
2008
- 2008-11-12 JP JP2008289732A patent/JP5397739B2/ja active Active
-
2009
- 2009-03-16 US US12/404,436 patent/US8266358B2/en not_active Ceased
- 2009-03-18 CN CN2009101285619A patent/CN101539801B/zh not_active Expired - Fee Related
-
2014
- 2014-09-10 US US14/482,876 patent/USRE46456E1/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103875234A (zh) * | 2011-07-01 | 2014-06-18 | 英特尔公司 | 相机图像处理的细粒功率门控 |
CN103875234B (zh) * | 2011-07-01 | 2018-12-11 | 英特尔公司 | 相机图像处理的细粒功率门控 |
CN104011625A (zh) * | 2011-12-22 | 2014-08-27 | 英特尔公司 | 用于能量效率和节能的方法、装置和系统,包括使用寄存器次级不间断电源的改进的处理器核深断电退出等待时间 |
CN104011625B (zh) * | 2011-12-22 | 2017-10-17 | 英特尔公司 | 用于能量效率和节能的方法、装置和系统,包括使用寄存器次级不间断电源的改进的处理器核深断电退出等待时间 |
CN104423536A (zh) * | 2013-09-03 | 2015-03-18 | 三星电子株式会社 | 转化器、应用处理器、系统及其操作方法 |
CN104423536B (zh) * | 2013-09-03 | 2019-04-19 | 三星电子株式会社 | 转化器、应用处理器、系统及其操作方法 |
CN112181319A (zh) * | 2019-07-04 | 2021-01-05 | 富士施乐株式会社 | 信息处理装置和半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2009260918A (ja) | 2009-11-05 |
USRE46456E1 (en) | 2017-06-27 |
CN101539801B (zh) | 2011-06-15 |
JP5397739B2 (ja) | 2014-01-22 |
US8266358B2 (en) | 2012-09-11 |
US20090240966A1 (en) | 2009-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101539801B (zh) | 图像处理装置及图像处理方法 | |
EP0862313B1 (en) | Image input/output system | |
EP2453362A2 (en) | Data transferring apparatus and control method thereof | |
CN101964852A (zh) | 图像形成装置及其控制低电能的方法 | |
US20050179935A1 (en) | Image-forming-device management system capable of operating in energy-saving mode | |
CN102984419A (zh) | 省电模式解除装置、中继装置以及省电模式解除方法 | |
CN102253913B (zh) | 一种对多板卡端口进行状态获取和输出控制的装置 | |
CN101742045A (zh) | 接收器、图像形成装置和数据接收方法 | |
EP0459467A2 (en) | Telephone system for transmitting either a dial pulse or a dual-tone multi-frequency signal along a telephone line | |
EP1670190A1 (en) | Switching between layer 2 switches as destination of IP packets from cards | |
CN104079755B (zh) | 半导体集成电路、信息处理装置以及图像形成装置 | |
JP6623854B2 (ja) | 伝送制御装置および伝送制御装置を備える画像形成装置 | |
CN102582292B (zh) | 数据处理装置及数据处理方法 | |
CN107621866A (zh) | 图像形成设备、图像形成设备的电力控制方法和存储介质 | |
JP2679775B2 (ja) | Cpu間通信方法 | |
CN218037943U (zh) | 基于pcie接口进行接口扩展的电路板 | |
CN212540558U (zh) | 触点检测电路及系统 | |
CN2598051Y (zh) | 一种远程数据终端装置 | |
JP3658197B2 (ja) | 情報処理装置、ディスプレイ制御装置、ディスプレイ制御方法、及び記憶媒体 | |
CN219697720U (zh) | 基于fpga控制的多路camlink输入输出接口装置 | |
JPH09305527A (ja) | Dmaコントローラ | |
JP3226623B2 (ja) | 周辺制御装置、電源制御装置および情報処理システム | |
US5983285A (en) | Data communication control apparatus and method for controlling date communication among at least one data processing apparatus and a plurality of devices | |
JPH0962417A (ja) | 情報処理装置の周辺装置と情報処理システム | |
KR0153942B1 (ko) | 에이티엠 셀 데이타 전송 링크 이중화 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110615 Termination date: 20190318 |