CN103875234B

CN103875234B - 相机图像处理的细粒功率门控

Info

Publication number: CN103875234B
Application number: CN201280031866.8A
Authority: CN
Inventors: M·S·艾瑟瑞亚
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2011-07-01
Filing date: 2012-06-30
Publication date: 2018-12-11
Anticipated expiration: 2032-06-30
Also published as: WO2013006513A1; US20130002901A1; CN103875234A

Abstract

描述了关于相机图像处理的细粒功率门控的方法和装置。在实施例中，图像信号处理器(ISP)包括用于在第一时段期间接收图像传感器数据并将其保存在存储器中的第一分区。该ISP也包括用于在跟随第一时段的第二时段期间处理所保存的图像传感器数据的第二分区。该第二分区在第一时段期间进入低功耗状态。也公开并要求保护其他实施例。

Description

相机图像处理的细粒功率门控

技术领域

本公开一般地涉及电子领域。更特别地，本发明的一些实施例涉及相机图像处理的细粒功率门控。

背景技术

随着移动计算设备变得越来越普及，急需在保持可用性的同时尽可能地降低这种设备的功耗。更特别地，因为移动计算设备通常依靠具有有限寿命的电池，所以需要密切关注各种操作消耗的功率量以增加电池寿命，并满足热限制。

此外，性能优化的晶体管往往更易泄漏。为了满足快速增长的市场需求，以及相应地满足更高性能要求，对于图像信号处理器来说这样的晶体管变成了自然的选择。因此，通过创新而非处理技术来减少泄漏以保持竞争力变得势在必行。

附图说明

参照附图提供了详细的说明。在附图中，附图标记的最左侧的数字标识附图标记首次出现的附图。在不同附图中使用相同附图标记表示相似或相同的项目。

图1示出在传入像素流的整个帧周期期间没有功率门控的情况下的功耗。

图2-3示出根据一些实施例，与可以用于图像信号处理的各种计算设备相关联的框图和功耗。

图4示出根据实施例的流程图。

图5-6示出根据一些实施例的计算系统的框图。

具体实施方式

在下面的描述中，阐述了许多具体细节以便提供对各个实施例的透彻理解。然而，一些实施例可以在没有这些具体细节的情况下实施。在其他情况下，没有详细描述已知的方法、过程、元件和电路，使得不会混淆特定实施例。

一些实施例可以涉及在静态或视频捕获期间的图像信号处理器(ISP)的功耗。在实施例中，通过将ISP硬件分成可以独立通电和断电的分离(例如两个)功率域来减少ISP的泄漏功率。在一个实施例中，在图像捕获和缓冲操作期间可以使用一个或多个帧或环形缓冲器来处理猝发中的数据以减少ISP的图像处理部分的功率泄漏。此外，这里讨论的技术可以应用于任何类型的ISP设备，包括例如移动设备(比如移动电话、膝上型计算机、个人数字助理(PDA)、超便携个人计算机、平板等)或非移动计算设备(例如台式计算机、服务器等)。

此外，可以使用无线或有线通信信道在ISP系统的不同组件之间传递数据。可以由任何可用的无线连接提供无线通信能力，例如使用如第三代(3G)WWAN(例如依照在IMT-2000下的国际电信同盟(ITU)标准族)无线广域网(WWAN)、全球微波互联接入(WiMAX)(例如依照电气和电子工程师协会(IEEE)802.16修订本2004、2005等)、蓝牙(例如依照IEEE标准802.15.1，2007)、射频(RF)，WiFi(例如依照IEEE802.11a、802.11b，或802.11g)，等。可以通过任何可用的有线连接提供有线通信能力，例如共享或个人总线(例如通用串行总线(USB))、一个或多个(单向或双向)点对点或并行链路等。

如在图1所示，一些实现在像素到达时处理来自成像传感器的传入像素流，结果在这种实现中在图像处理期间不可能有功率门控。更特别地，图1示出在传入像素流的整个帧周期期间在没有功率门控的情况下的功耗。此外，ISP处理来自图像传感器的大量数据。由于需要复杂的算法，数据处理往往是非常计算密集的。因此，专用ISP(如SIMD(单独指令，多数据)向量处理器)、DSP(数字信号处理器)或其他处理器类型是相对大型的并且消耗大量功率。

为了提高移动设备(例如其中集成有这些ISP的智能手机或平板SoC(芯片系统))的电池寿命性能，需要非常有效的功率管理。可以进行功率管理以管理有源功率，但是也可以应用功率管理以降低泄漏功率，因为由于每一代的ISP的尺寸不断增加，功率泄漏也变得日益重要。为了这个目的，一些实施例关注泄漏功率并包括新型技术以减少泄漏功耗。

通常，相机图像传感器不包括帧缓冲器，并且在曝光后不能缓冲像素的情况下，当像素曝光时，传感器将像素数据发送出去。此外，来自光源的激发是连续的，并且累积在整个帧时间内发生。结果，这些传感器在整个帧周期内发送像素。如果处理能力超过输入像素率，在ISP处该到达率会影响泄漏功率。例如，如果ISP被设计为处理M兆像素的整个帧，那么对于抽样帧(例如在X、Y每一个上采用因子2)，ISP只需要25％的时间。但是在实践中，因为像素到达率分布在整个帧，ISP没有机会断电，如图1所示。在图1中示出的情况是典型地在取景器模式期间的情形，其仅在总帧时间的一部分中利用ISP来处理。取景器模式通常是指用户正在调整图片并且在实际捕获例如要被处理或保存的图像或视频数据之前的模式。在一些情形中，该利用可能少于10％的ISP时间。随着兆像素和相当的ISP性能的提高，并且随着取景器帧尺寸由于例如手机显示尺寸而保持不变，这种利用在未来可能会进一步减少。这意味着ISP通电的时间比必要时间多90％，在其能被断电时浪费泄漏功率。围绕取景器进行优化的另一强制原因是因为在这种模式中，在实际捕获图像之前用户花费超过99％的时间来调整图片。因此，取景器平均功率在相机的总平均功率中占主导。

在实施例中，可以在视频模式中应用相似的优化。更特别的，大多数ISP被设计为在静态捕获期间处理多兆像素全图像帧。这些ISP将需要部分时间处理视频帧，即使对于帧尺寸只为2百万像素时的1080p视频。在视频处理期间，通过传统实现，ISP保持消耗泄漏功率的打开状态，例如超过70％的时间，超过ISP处理视频帧实际需要的持续时间。

图2示出根据实施例的图像处理系统200。在实施例中，去除由传感器102(例如CMOS(互补金属氧化物半导体)传感器)施加的时间约束。代替当像素从传感器102(例如CMOS(互补金属氧化物半导体)传感器)到达ISP106处时对齐进行直接处理，要求这些像素进入存储器108中的帧缓冲器107，如图2中的操作1所示。在实施例中，ISP106可以包括各种处理器类型(例如具有多个处理器核的处理器和／或参照图5的处理器502讨论的处理器类型)。进而，可以使用任何类型的存储器作为存储器108，例如参照图5的存储器512和／或图6的存储器610／612讨论的那些。一旦获取整个帧，将所获取的帧发送给ISP106(例如在猝发传输中)，如操作2所示。现在ISP106可以立刻处理接收到的数据，并且结果被写回到存储器108，如操作3所示。结果，ISP处理(以前在传统实现中分布在整个帧上)现在在一个短猝发中完成全部处理。对于取景器，该猝发可用少于帧时间的10％，而对于视频，该猝发可以少于帧时间的30％。

在一个实施例中，可以对ISP使用两个分离的功率域(这里也称为分区)，一个(功率域A)用于ISP接收器104电路，另一个(功率域B)用于ISP处理器106电路。为每个域提供分离的功率轨、分隔的电路和／或时钟信号(例如clk1和clk2)以允许对每个域进行独立的功率门控。在一个实施例中，可以从相同的时钟信号导出时钟clk1和clk2(例如通过使用时钟分频器)。如这里讨论的，功率门控通常是指控制在给定域中的操作水平(例如通过控制提供给域的时钟的频率)。在实施例中，为了对域断电，可以关闭其对应的时钟。可选地，可以调慢该时钟而不用完全关闭时钟(例如以减少与使关闭电路在线或操作相关联的开销／延迟或者以其它方式减少功耗)。在实施例中ISP接收器104区域相比ISP区域可能并不显著。因此，当从传感器102获取像素到存储器108的帧缓冲器107中时，只打开ISP接收器104电路。换言之，只需要ISP接收器104电路在整个帧时间内打开。另一方面，ISP106的处理器部分在像素正被获取时保持关闭，而在其需要处理已保存的帧期间被打开。

因此，在一个实施例中，ISP可以包括两个分区。在ISP接收器分区正在接收(以及在存储器中保存传感器数据)的第一时段期间，ISP处理器分区可以处于低功耗状态。在不同的实施例中，低功耗状态可以包括部分功耗状态或完全断电状态。在第二时段期间(例如在捕获的图像传感器数据保存在存储器中之后)，ISP处理器分区可以处理保存的图像数据。而且，在与第二时段交迭或跟随第二时段的第三时段期间，ISP接收分区可以接收并在存储器中保存附加图像传感器数据。进而，因为ISP区域可能是泄漏功率的主要贡献方，那么可以通过前述技术有效地管理功率泄漏。例如在取景期间，ISP泄漏可以降低接近90％，对于视频，泄漏可以降低接近70％。在一些实施例中，可以提供ISP处理器的更精细功率域分区以进一步降低功耗，例如ISP处理器部分组件的功率门控。通过使用多个ISP处理器功率域，可以在ISP利用不足时提供进一步的减少功率泄漏的机会。

当相机系统的实现改变时，本发明的一些实施例进一步涉及两个可选实现。在第一个可选实施例中，即使在视频取景期间传感器102也发送全帧。这么做是因为有时候传感器像素组合(binnng)或缩放支持并不充分或质量低。在该可选实施例中，ISP Rx104包括缩放引擎／块／逻辑。该缩放逻辑可以将传入全帧缩小为目标帧分辨率，是取景器帧尺寸或视频帧尺寸。通过这样做，只将需要的数据写入到存储器108中的帧缓冲器107，例如以减少存储要求、存储器／互连带宽使用、存储器／互连的功耗，等。下一个实施例选择成不仅从传感器102获取全帧而且还在帧缓冲器107中保存全RAW拜尔(Bayer)帧。通常，拜尔格式是指与在一些数字图像传感器中使用的照片传感器栅格中的红、绿和蓝(RGB)的滤色器阵列的排列相关联的颜色空间。在一些实施例中，ISP106可以将图像传感器数据从RGB颜色空间转换为YUV(亮度-带宽-色度)颜色空间，例如在将数据保存在存储器108之前或以其他方式用于色度／亮度修改／校正。对于这样的实施例，缩放逻辑可以出现在ISP Rx104分区(功率域A)，使得当帧正在被处理时，在将处理的数据保存在存储器108之前，它可以根据目标分辨率的要求被首先缩小并处理。

如图2中示出的，对ISP通电和断电可能引起额外的开销。尽管在猝发方式中有效地完成ISP处理，但是ISP可能在ISP处理之前和／或之后的一段时间内保持打开状态。这可能归因于例如启用／禁用功率门控电路的开销。实施例可以解决该问题，以便进一步节省泄漏功率。为此，可以使用保存多于一帧的环形缓存器。在图3中示出了该实施例。在这种情况中，仅当在环形缓冲器302中积聚了n个帧时才开始ISP处理。ISP一次处理所有的n个帧。一旦完成该处理，对ISP断电。通过这样做，对于每个帧，开销减少n倍。

帧处理的延迟导致从用户捕获图像／视频的时间到用户在显示器上实际看到捕获的图像／视频的时间的滞后。在典型的条件中为保持良好的用户体验，在两到三帧的这种延迟是可接受的。图4示出根据实施例的判定处理方法400。在例如低电池条件402之类的条件下，用户可能愿意接受两到三个附加帧延迟。根据一个实施例，因子n与这些因素相关，并且实施例在检测到各种条件402／404时，在操作406中检查特定条件，并且在408中相应地调整参数n。例如，参数n甚至可以是1，在这种情况下环形缓冲器302将等同于单个帧缓冲器。当在操作408中设置参数n时可以考虑各种因素。例如，可以使用指示每个类型的条件所使用的n的表。可以基于设备类型、ISP能力／速度、存储器108的存储器速度／带宽、互连速度／带宽、功耗的目标水平(例如依赖于目标功耗状态设置)、电池性能等配置该信息。

上面描述的ISP架构和技术可以在各种类型的计算机系统(例如参照图5和／或6讨论的系统)中使用。例如，图5示出根据本发明实施例的计算系统500的框图。该计算系统500可以包括通过互连网络(或总线)504通信的一个或多个中心处理单元(CPU)502或处理器。处理器502可以包括通用处理器、网络处理器(其处理通过计算机网络503通信的数据)、或其他类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。此外，处理器502可以具有单个或多个核的设计。具有多核设计的处理器502可以将不同类型的处理器核集成在同一个集成电路(IC)管芯上。具有多核设计的处理器502也可以实施为对称或不对称的多处理器。

进而，参照图1-4讨论的操作可以通过系统500的一个或多个组件实现。例如，参照图1-4讨论的ISP106可以存在于系统500的一个或多个组件(例如在图5中示出的组件或没有示出的其他组件)中。系统500也可以包括图像传感器102或数字相机，如参照图1-4讨论的。

芯片组506也可以与互连网络504通信。芯片组506可以包括图形和存储器控制中枢(GMCH)508。GMCH508可以包括与存储器512通信的存储控制器510。存储器512可以存储可以由CPU502或包括在计算系统500中的其他任何设备执行的数据，包括指令序列。在本发明的一个实施例中，存储器512包括一个或多个易失性存储(或存储器)设备，例如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)或其他任何类型的存储设备。也可以使用非易失性存储器，例如硬盘。其他设备可以经由互连网络504通信，例如多个CPU和／或多个系统存储器。

GMCH508也可以包括与显示设备516通信的图形接口514。在本发明的一个实施例中，图形接口514通过加速图形端口(AGP)或PCIe与显示设备516通信。在本发明的实施例中，显示器516(例如平板显示器)可以通过例如信号转换器与图形接口514通信，该信号转换器将保存在存储设备(例如视频存储器或系统存储器)中的图像的数字表示转换为由显示器516解释和显示的显示信号。由显示设备显示的显示信号可以在由显示器516解释并且后来显示在显示器516上之前通过各种控制设备。

中枢接口518可以允许GMCH508和输入／输出控制中枢(ICH)520通信。ICH520可以提供到与计算系统500通信的I／O设备的接口。ICH520可以通过外设桥(或控制器)524(例如外设部件互连(PCI)桥、通用串行总线(USB)控制器或其他类型的外设桥或控制器)与总线522通信。桥524可提供CPU502和外设设备之间的数据路径。可以利用其他类型的拓扑。多个总线可以与ICH520通信，例如通过多个桥或控制器。此外，在本发明的不同实施例中，与ICH520通信的其他外设可以包括集成驱动电子设备(IDE)或小型计算机系统接口(SCSI)硬盘驱动、USB端口、键盘、鼠标、并行端口、串行端口、软盘驱动、数字输出支持(例如数字视频接口(DVI)、高清多媒体接口(HDMI))或其他设备。

总线522可以与音频设备526、一个或多个盘驱动528和网络接口设备530(其与计算机网络503通信)通信。其他设备可以经由总线522通信。在本发明的一些实施例中不同组件(例如网络适配器530)也可以耦合到GMCH508上。此外，可以组合处理器502和GMCH508以形成单个芯片。在实施例中，可以在一个或多个CPU502中提供存储控制器510。进而，在实施例中，可以将GMCH508和ICH520组合到外设控制中枢(PCH)中。

进一步，计算系统500可以包括易失性和／或非易失性存储器(或存储)。例如非易失性存储器可以包括下面的一个或多个：只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、盘驱动器(例如528)、软盘、压缩盘ROM(CD-ROM)、数字多功能盘(DVD)、闪存、磁光盘、或其他任何类型的能够保存电子数据(例如包括指令)的非易失性机器可读介质。

图6示出了根据本发明实施例以点对点(PtP)配置安排的计算系统600。特别地，图6示出其中处理器、存储器和输入／输出设备通过许多点对点接口互连的系统。

进一步，参照图1-5讨论的操作可以通过系统600的一个或多个组件执行。例如参照图1-5讨论的ISP106可以存在于系统600的一个或多个组件(例如在图6中示出的组件或没有示出的其他部件)表示。系统600也可以包括图像传感器102或数字相机(未示出)，如参照图1-5讨论的。图像传感器102可以耦合到系统600的一个或多个组件，例如系统600的总线(例如总线640和／或644)、芯片组620、和／或处理器602或604。

如图6所示，系统600包括几个处理器，为了清楚起见只示出了其中的两个处理器602和604。每个处理器602和604可以包括本地存储器控制器中枢(MCH)606和608以与存储器610和612通信。存储器610和／或612可以保存各种数据，如参照图5的存储器512讨论的那些。

在实施例中，处理器602和604可以是参照图5讨论的处理器502中的一个。处理器602和604可以分别使用PtP接口电路616和618经由点对点(PtP)接口614交换数据。处理器602和604也可以使用点对点接口电路626、628、630和632经由各个PtP接口622和624交换数据。芯片组620进一步使用PtP接口电路637经由图形接口636与图形电路634交换数据。

在处理器602和604中提供了本发明的至少一个实施例。然而本发明的其他实施例可以存在于图6的系统600中的其他电路、逻辑单元或设备中。进一步，本发明的其他实施例可以分布在图6中示出的几个电路、逻辑单元或设备上。

芯片组620可以使用PtP接口电路641与总线640通信。总线640可以与一个或多个设备(例如总线桥642和／或I／O设备643)通信。经由总线644，总线桥642可以与其他设备通信，例如键盘／鼠标645、通信设备646(例如调制解调器、网络接口设备、或其他可以与计算机网络503通信的通信设备)、音频I／O设备647、和／或数据存储设备648。数据存储设备648可以保存可由处理器602和／或604执行的代码649。

在本发明的各种实施例中，这里讨论的操作，例如参照图1-6，可以被实现为硬件(例如电路)、软件、固件、微代码或它们的组合，其可以作为计算机程序产品被提供，例如包括其上存储有用于将计算机编程为执行本文讨论的过程的指令(或软件产品)的(例如非易失性)机器可读或(例如非易失性)计算机可读介质。词语“逻辑”也可以包括，例如，软件、硬件或软件和硬件的组合。机器可读介质可以包括存储设备，例如这里讨论的那些。此外，这些计算机可读介质可以作为计算机程序产品被下载，其中程序经由通信链路(例如总线、调制解调器、或网络连接)从远程计算机(例如服务器)传输到请求计算机(例如客户机)。

说明书中对“一个实施例”或“实施例”的引用是指随该实施例一起描述的特定特征、结构或特性可以包括在至少一个实现中。在说明书的不同地方出现的短语“在一个实施例中”可以全部指代相同实施例也可以不全部指待相同实施例。

在说明书和权利要求中，也可以使用词语“耦合”和“连接”和它们的派生词。在本发明的一些实施例中，“连接”用来指示两个或多个元件互相直接物理接触或电接触。“耦合”指示两个或多个元件直接物理接触或电接触。然而，“耦合也可以表示两个或多个元件并不直接接触，但仍可以相互协作或相互作用。

这样，尽管用针对结构特征和／或方法逻辑动作的语言描述了本发明的实施例，但可以理解要求保护的主题可以不限于描述的具体特征或动作。相反，公开具体特征和动作，作为实现要求保护的主题的示例形式。

Claims

1.一种用于计算系统的图像信号处理器，该图像信号处理器包括：

用于在第一时段期间接收图像传感器数据并将其保存在存储器中的第一分区；

用于在跟随第一时段的第二时段期间处理所保存的图像传感器数据的第二分区；

其中第二分区在第一时段期间处于低功耗状态。

2.如权利要求1所述的图像信号处理器，其中所述低功耗状态包括部分功耗状态或完全断电状态。

3.如权利要求1所述的图像信号处理器，所述存储器包括用于保存图像传感器数据的帧缓冲器。

4.如权利要求1所述的图像信号处理器，其中在与第二时段交迭或跟随第二时段的第三时段期间，第一分区接收附加的图像传感器数据并将其保存在存储器中。

5.如权利要求1所述的图像信号处理器，所述存储器包括用于保存图像传感器数据的一个或多个帧的一个或多个环形缓冲器。

6.如权利要求5所述的图像信号处理器，其中在多个帧被保存到所述一个或多个环形缓存器中之后，第二分区处理所保存的图像传感器数据。

7.如权利要求6所述的图像信号处理器，其中基于下面的一个或多个条件定义所述多个帧：包括图像信号处理器的设备的类型、图像信号处理器的能力或速度、存储器的速度或带宽、耦合图像信号处理器和存储器的互连的速度或带宽、目标功耗水平。

8.如权利要求6所述的图像信号处理器，其中所述多个帧是响应于条件的发生来定义的。

9.如权利要求1所述的图像信号处理器，其中第一分区包括用于在将图像传感器数据保存到存储器之前缩小图像传感器数据的缩放逻辑。

10.如权利要求1所述的图像信号处理器，其中图像传感器数据是由图像传感器以拜尔格式产生的。

11.如权利要求1所述的图像信号处理器，其中图像传感器数据从红、绿和蓝(RGB)颜色空间被转换到亮度-带宽-色度(YUV)颜色空间。

12.如权利要求1所述的图像信号处理器，进一步包括多个处理器核。

13.一种功率管理方法，包括：

在第一时段期间在图像信号处理器的第一分区处接收图像传感器数据并将其保存在存储器中；

在跟随第一时段的第二时段期间在所述图像信号处理器的第二分区处处理所保存的图像传感器数据；

其中第二分区在第一时段期间处于低功耗状态。

14.如权利要求13所述的方法，其中所述低功耗状态包括部分功耗状态或完全断电状态。

15.如权利要求13所述的方法，将图像传感数据保存在存储器中包括将图像传感器数据保存在帧缓冲器中。

16.如权利要求13所述的方法，进一步包括在与第二时段交迭或跟随第二时段的第三时段期间，接收附加的图像传感器数据并将其保存在存储器中。

17.如权利要求13所述的方法，其中将图像传感数据保存在存储器中包括将图像传感器数据的一个或多个帧保存在存储器的一个或多个环形缓冲器中。

18.如权利要求17所述的方法，其中在多个帧被保存到一个或多个环形缓存器中之后，执行对所保存的图像传感器数据的处理。

19.如权利要求18所述的方法，其中所述多个帧是基于下面的一个或多个条件定义的：包括图像信号处理器的设备的类型、图像信号处理器的能力或速度、存储器的速度或带宽、耦合图像信号处理器和存储器的互连的速度或带宽、目标功耗水平。

20.如权利要求18所述的方法，其中所述多个帧是响应于条件的发生而定义的。

21.如权利要求13所述的方法，进一步包括在将图像传感器数据保存到存储器之前，在第一分区处缩小图像传感器数据。

22.如权利要求13所述的方法，进一步包括在图像传感器处，以拜尔格式产生图像传感器数据。

23.如权利要求13所述的方法，进一步包括将图像传感器数据从RGB颜色空间转换到YUV颜色空间。

24.一种计算系统，包括：

存储器，用于保存由图像传感器捕获的图像传感器数据；

图像信号处理器，耦合到存储器，所述图像信号处理器包括：

其中第二分区在第一时段期间处于低功耗状态。

25.如权利要求24所述的计算系统，其中所述低功耗状态包括部分功耗状态或完全断电状态。

26.如权利要求24所述的计算系统，所述存储器包括用于保存图像传感器数据的帧缓冲器。

27.如权利要求24所述的计算系统，其中在与第二时段交迭或跟随第二时段的第三时段期间，第一分区接收附加的图像传感器数据并将其保存在存储器中。

28.如权利要求24所述的计算系统，所述存储器包括用于保存图像传感器数据的一个或多个帧的一个或多个环形缓冲器。

29.如权利要求28所述的计算系统，其中在多个帧被保存到一个或多个环形缓存器中之后，第二分区处理所保存的图像传感器数据。

30.如权利要求24所述的计算系统，其中第一分区包括用于在将图像传感器数据保存到存储器之前缩小图像传感器数据的缩放逻辑。

31.一种存储指令的计算机可读存储介质，所述指令当被处理器执行时，使所述处理器执行如权利要求13－23中任一项所述的方法。

32.一种用于功率管理的系统，包括多个装置，其中每个装置用于实现如权利要求13－23中任一项所述的方法中的对应步骤。