CN101536156A - 提供纳米级、高度选择性和热弹性硅、锗或硅-锗蚀刻终止层的系统和方法 - Google Patents

提供纳米级、高度选择性和热弹性硅、锗或硅-锗蚀刻终止层的系统和方法 Download PDF

Info

Publication number
CN101536156A
CN101536156A CNA2007800406386A CN200780040638A CN101536156A CN 101536156 A CN101536156 A CN 101536156A CN A2007800406386 A CNA2007800406386 A CN A2007800406386A CN 200780040638 A CN200780040638 A CN 200780040638A CN 101536156 A CN101536156 A CN 101536156A
Authority
CN
China
Prior art keywords
silicon
layer
etch stop
germanium
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800406386A
Other languages
English (en)
Inventor
达尔文·G·伊尼克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN101536156A publication Critical patent/CN101536156A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种方法和所得的包含硅－锗层和所述硅－锗层内的掺杂剂层的蚀刻终止层。所述硅－锗层包含小于约70％的锗且含有选自由硼和碳组成的群组的一种或一种以上掺杂剂元素。所述掺杂剂层具有所述掺杂剂元素中的一种或一种以上和小于50纳米的FWHM厚度值。

Description

提供纳米级、高度选择性和热弹性硅、锗或硅-锗蚀刻终止层的系统和方法
相关申请案的交叉参考
本申请案作为2005年6月23日申请的标题为“用于通过远程注入来生长和优化异质结双极膜晶体管堆叠的方法(Method for Growth and Optimization of HeterojunctionBipolar Film Transistor Stacks by Remote Injection)”的第11/166,287号以及2006年8月25日申请的标题为“具有周期性多层基极的异质结双极晶体管(HBT)(AHeterojunctionBipolar Transistor(HBT)with Periodic Multilayer Base)”的第11/467,480号美国专利申请案的接续部分而申请，上述两个申请案的全文以引用的方式并入本文中。
技术领域
本发明大体上涉及集成电路(IC)的制造方法。更特定来说，本发明是在IC中制造高度选择性碳蚀刻终止层的方法，在所述IC中，甚至当经受高温时，蚀刻终止层极少扩散到周围半导体层中。
背景技术
已出现若干种材料系统作为将摩尔定律(Moore′s law)广泛推进未来十年的关键推动因素。所述关键推动因素包括(1)绝缘体上硅(SOI)；(2)硅-锗(SiGe)；以及(3)应变的硅。就SOI和相关技术来说，存在很多与绝缘衬底相关联的优点。这些优点包括寄生电容减少、电隔离改进和短沟道效应减少。可将SOI的优点与由Si1-xGex和应变的硅装置所提供的能带隙和载流子迁移率改进组合。
SOI衬底一般包括位于绝缘体上的硅薄层。集成电路组件形成在所述硅薄层中和上。绝缘体可包含例如二氧化硅(SiO2)、蓝宝石或其它各种绝缘材料的绝缘体。
目前，可采用若干技术来制造SOI衬底。一种用于制造SOI衬底的技术是植入氧分离(SIMOX)技术。在SIMOX工艺中，将氧植入在硅晶片表面下方。随后的退火步骤产生使用硅上覆层埋入的二氧化硅层。然而，由于SIMOX工艺中植入所需的时间很长，且因此成本极高。而且，通过SIMOX形成的SOI衬底可能易遭受表面损坏和污染。
另一种技术是结合和回蚀SOI(BESOI)技术，其中首先将经氧化的晶片扩散结合到未氧化晶片。参考图1A，硅装置晶片100和硅处置晶片150构成用于形成BESOI晶片的主要组件。硅装置晶片100包括：第一硅层101，其将充当装置层；蚀刻终止层103；以及第二硅层105。蚀刻终止层103通常包含碳。硅处置晶片150包括下部二氧化硅层107A、硅衬底层109和上部二氧化硅层107B。下部二氧化硅层107A和上部二氧化硅层107B通常由热生长氧化物同时形成。
在图1B中，使硅装置晶片100与硅处置晶片150实现物理接触且彼此结合。初始结合工艺之后是热退火，因此加强结合。结合对中的硅装置晶片100经薄化。起初，通过机械研磨和抛光将第二硅层105的大部分移除，直到仅剩余数十微米(即“microns”或μm)为止。高选择性湿式或干式化学蚀刻移除第二硅层105的剩余部分，从而终止于蚀刻终止层103。(下文中详细论述选择性)。第二硅层105蚀刻过程的最后结果描绘于图1C中。
在蚀刻过程期间，硅处置晶片150由所涂布的掩模层(未图示)保护。在图1D中，已使用另一种高选择性蚀刻剂移除蚀刻终止层103。作为这些过程的结果，将充当装置层的第一硅层101转移到硅处置晶片150。硅衬底层109的背面经研磨、抛光和蚀刻以实现所要总厚度。
为确保BESOI衬底对于后续制造步骤来说足够薄且满足当今对不断减小的物理尺寸和重量限制的要求，在层转移期间，BESOI需要蚀刻终止层103。目前，存在两种主要的层转移技术：1)将植入氢的层从装置层剥离(氢植入和分离工艺)和2)选择性化学蚀刻。两种技术均已证明能够满足高级半导体处理的要求。
在氢植入和分离工艺中，将氢(H2)植入具有热生长的二氧化硅层的硅中。所植入的H2使下伏于二氧化硅层的硅衬底脆化。植入H2的晶片可与具有二氧化硅上覆层的第二硅晶片结合。可通过适当退火在氢植入的峰值位置横跨所述晶片切除所结合的晶片。
相对来说，所述BESOI工艺没有SIMOX工艺中所固有的离子植入损害。然而，BESOI工艺需要研磨、抛光和化学蚀刻的耗时序列。
当今的蚀刻终止层
如上所述，BESOI工艺是在绝缘体衬底上建置硅的面向制造的技术且部分依赖于化学蚀刻。
由平均蚀刻选择性S描述蚀刻终止层性能，平均蚀刻选择性S定义硅与蚀刻终止层的蚀刻速率比：
S = R Si R es
其中Rsi为硅的蚀刻速率且Res为蚀刻终止层的蚀刻速率。因此，S＝1的选择性值涉及无蚀刻选择性的情形。
一种评价蚀刻终止效率的方法是测量横跨蚀刻终止与非蚀刻终止边界的最大蚀刻台阶高度。在图2A中，通过将离子植入硅衬底201A的一部分内而形成蚀刻终止层203A。蚀刻终止层203A在t＝0时刻(即在施加任何蚀刻剂之前)具有厚度d1。在t＝t1时刻(图2B)，经部分蚀刻的硅衬底201B被蚀刻到深度为h1。蚀刻终止层203A现为经部分蚀刻的蚀刻终止层203B。经部分蚀刻的蚀刻终止层203B被蚀刻到厚度d2。在t＝t2时刻(图2C)，经部分蚀刻的蚀刻终止层203B(见图2A及图2B)已被完全蚀刻，且经完全蚀刻的硅衬底201C实现h2的最大蚀刻台阶高度。蚀刻终止层203A的蚀刻速率(图2A)部分依赖于所植入的掺杂剂材料以及所使用的掺杂剂的植入分布曲线。从实践观点来看，最大蚀刻台阶是关键量，因为在BESOI工艺中，在回蚀之前进行研磨和抛光之后，最大蚀刻台阶决定装置晶片的可接受的厚度变化。
举例来说，如果最大蚀刻台阶为3个单位，则普通机械薄化程序之后，可容许的装置晶片的厚度非均一性应小于1.5个单位。可从有效蚀刻终止层厚度d1和最大蚀刻台阶h2导出平均蚀刻选择性S，如
S = d 1 + h 2 t d 1 t
    
Figure A200780040638D00073
S = 1 + h 2 d 1
其中t为实现最大蚀刻台阶高度h2所需的蚀刻时间。在先前实例中，t2为实现最大蚀刻台阶高度h2所需的蚀刻时间。
除降低的选择性所产生的问题外，使用碳或硼作为蚀刻终止层可出现其它问题。所属领域的技术人员认识到，碳易于扩散到纯硅中，且因此蚀刻终止层厚度易于增加。硼也易于扩散到硅中且后续退火步骤后厚度增加。现有技术的碳和硼蚀刻终止层宽度(半高全宽(FWHM))通常为数百纳米。因此，需要与硅相比具有较高蚀刻剂选择性的极薄和稳固的蚀刻终止层。
发明内容
在一示范性实施例中，本发明为包含含有一种或一种以上选自由锗、硼和碳组成的群组的掺杂剂元素的硅层的蚀刻终止层。掺杂剂层包含在硅层内。掺杂剂层包含一种或一种以上掺杂剂元素且具有小于50纳米的半高全宽(FWHM)厚度值。
在另一示范性实施例中，本发明为包含硅-锗层以及在硅-锗层内的掺杂剂层的蚀刻终止层。硅-锗层包含小于约70％的锗且含有一种或一种以上选自由硼和碳组成的群组的掺杂剂元素。所述掺杂剂层具有所述掺杂剂元素中的一种或一种以上和小于50纳米的FWHM厚度值。
在另一示范性实施例中，本发明为一种制造蚀刻终止层的方法。所述方法包括在沉积腔室中使载气流过衬底，在所述沉积腔室中使硅前驱气体流过所述衬底，使锗前驱气体流过所述衬底，形成硅-锗层以使得硅-锗层含有小于约70％的锗，在沉积腔室中使掺杂剂前驱气体流过衬底，所述掺杂剂前驱气体选自由硼和碳组成的群组且形成充当蚀刻终止层的至少一部分的掺杂剂层，且使衬底退火到900℃或更大的温度。当测量为FWHM值时维持掺杂剂层的厚度小于50纳米。
附图说明
图1A到1D为现有技术结合和回蚀绝缘体上硅(BESOI)制造技术的横截面图。
图2A到2C为在硅衬底上形成的蚀刻终止层的横截面图，其指示确定蚀刻终止效率的方法。
图3为指示在不同退火温度下，乙二胺-邻苯二酚(EDP)湿式化学蚀刻剂的相对蚀刻速率作为硅(100)衬底中所含的硼浓度的函数的曲线图。
图4为指示与碳植入的硅层相比，乙二胺-邻苯二酚(EDP)和45％的氢氧化钾(KOH)湿式化学蚀刻剂对硅(100)衬底的蚀刻选择性作为碳浓度的函数的曲线图。
图5为指示植入或生长时的碳浓度分布曲线及退火后的碳分布曲线的曲线图。
图6为指示在800℃下硼的扩散常数作为锗含量的函数的曲线图。
图7为指示在各种退火温度下锗扩散的曲线图。
图8为指示根据本发明产生且在热退火步骤后测量的硼分布曲线的半高全宽(FWHM)深度的曲线图。
图9为指示在各种退火温度下在应变的SiGe:C:B中的碳扩散深度的曲线图。
图10为指示在各种退火温度下在具有碳的SiGe中的硼扩散深度的曲线图。
图11A到11D为基极衬底或半导体层中的掺杂剂的浓度曲线。
具体实施方式
本文中揭示硅(Si)、锗(Ge)和/或硅-锗(SiGe)纳米级蚀刻终止层的制造方法和由其所得的结构。考虑用例如硼(B)、碳(C)和锗的各种掺杂剂类型来制造纳米级蚀刻终止层。本文中所描述的纳米级蚀刻终止层在BESOI处理中具有特定应用。然而，所揭示的蚀刻终止层并不仅限于BESOI应用。
根据本发明的一示范性实施例而制造的BESOI衬底在低功率和辐射硬化的CMOS装置中具有特定应用。将本发明并入各种电子装置中简化了某些制造工艺，改进了装置的缩放性(scalability)、改进了亚阈值(sub-threshold)斜率且降低了寄生电容。
碱性水溶液为常用的各向异性硅蚀刻剂。可采用的两种碱性水溶液为：(1)纯无机碱性水溶液，例如氢氧化钾(KOH)、氢氧化钠(NaOH)、氢氧化铯(CsOH)和氢氧化铵(NH4OH)；以及(2)有机碱性水溶液，例如乙二胺-邻苯二酚-水(含水EDP)、氢氧化四甲基铵(TMAH或(CH3)4NOH)和肼(H4N2)。其它水溶液可用于其它实施例。
掺杂硼的硅
如果硅掺杂有浓度超过2×1019cm-3的硼，则所有含水碱性蚀刻剂的硅蚀刻速率显著降低。图3以图表指示使用EDP作为蚀刻剂，相对蚀刻速率下的快速散开作为硼浓度的函数。注意到与硼浓度对蚀刻速率的作用相比，温度(即介于110℃与66℃之间的温度)对相对蚀刻速率的影响相对较小。
在大于2.2×1019Cm-3的硼浓度下，硅变得退化。通过氧化反应产生的4个电子具有与硅中大量可用的空穴重组的高概率。因此所述4个电子不可再用于继续蚀刻过程所需的后续还原反应。唯一可用的热平衡电子浓度n＝ni/P2决定剩余硅蚀刻速率。由于源自重度掺杂的硼或任何其它第III族杂质的空穴浓度p较高，使得电子的剩余数目较小。因此，是硅中的空穴浓度而不是硼或第III族任何其它元素浓度决定蚀刻速率。实验结果展示，分别要求约8×1019cm-3和1×1020cm-3的硼掺杂以在EDP和10％的KOH中具有轻度掺杂(100)的硅与重度硼掺杂的硅的比为100的蚀刻选择性。在更高KOH浓度下，主要由于轻度掺杂的硅在KOH溶液中的较慢蚀刻速率，所以蚀刻选择性降低。相反，由于在不显著影响pH值的情况下调节蚀刻剂中的相对水浓度的能力，将异丙基醇(IPA)添加到KOH溶液中可增加蚀刻选择性。
如上文关于现有技术所详述，传统上，经由离子植入提供硼(B)。然而，通过离子植入并入硼的一个问题是，热处理后所得的硼蚀刻终止层非常宽。硼层的宽度归因于在植入后执行的任何热处理期间硼向外扩散。一个潜在的后续热处理为BESOI处理中层转移过程的高温结合步骤。归因于晶格破坏和硅空隙(SI)原子的大量存在，硼向外扩散通过瞬时增强型扩散(TED)而极大地增强。晶格破坏和大量SI原子每一者均促进异常大量的扩散。
依赖于离子植入物能量和剂量的所选量，离子植入分布曲线中硼的宽度可大于200nm到300nm。通常，高剂量要求也导致大量浓度相依型向外扩散。因此，由于蚀刻过程本身将具有在掺杂硼的层上终止的宽分布范围，所以转移的硅装置层厚度可显示非常宽的厚度范围。较宽的层范围造成显著的工艺整合问题，尤其当形成深(或甚至浅)沟槽隔离区时。
与硼配对的硅空隙导致一般远大于仅存在硼时所发生的扩散速率。硅在硅中的固有扩散系数(DSi)为约560，而硼(DB)在硅中的固有扩散系数为约1。将碳(C)并入掺杂硼的硅中使Si-B对的形成最小化且因此降低硼向外扩散的总速率。举例来说，在异质结双极晶体管(HBT)中，降低的硼向外扩散引起p型SiGe基极区的较少散布。窄基极宽度减少了少数载流子的转移时间且改进了装置关闭频率ft。通过添加碳和/或锗，在约1000℃的温度下并持续10秒或更长时间可有效减轻硼扩散。
依据装置要求，装置或衬底设计者可比碳更青睐硼和/或Ge作为蚀刻终止层。例如，可由优选多数载流子类型和浓度或少数载流子类型和浓度驱动设计决策。所属领域的技术人员将认识到，向掺杂硼的层添加碳将减弱载流子迁移率。因此，需要更多的硼来补偿减弱的载流子效应。所属领域的技术人员将进一步认识到，添加锗以在元素或化合物半导体中形成应变的晶格增强了平面内多数载流子空穴的迁移率，但减弱了平面内多数载流子电子的迁移率。因此，如果将硼添加到掺杂碳和/或锗的晶格，则必须完全将制造过程表征。所述过程将为气流、温度和压力的函数。
此外，以区域转移速率为单位(例如cm2/sec)进行测量的硼在硅中的固有扩散率可较大。然而，Ge的添加引起固有硼扩散率的显著降低。(应注意：硼的固有扩散率具体参看在无例如如上所述的硅空隙的扩散“增强”物质的影响下单独硼原子的扩散率)。图4指示在800℃下固有硼扩散率在Si1-xGex中的测量速率作为锗含量x的函数。
可将硼掺杂到硅衬底或膜或化合物半导体衬底或膜中。化合物半导体膜可选自第III-V族半导体化合物，例如SiGe、GaAs或InGaAs。或者，可选择第II-VI族半导体化合物，例如ZnSe、CdSe或CdTe。
掺杂碳的硅
图5的曲线图指示与碳植入的硅层相比，非含水EDP与45％的KOH蚀刻剂对硅(100)衬底的蚀刻选择性差异。均在85℃下使用两种蚀刻剂。EDP蚀刻的曲线图指示掺杂碳的硅的显著降低的蚀刻速率。在1.5×1021cm-3的碳峰值浓度下，EDP的蚀刻选择性为约1000。在该碳浓度下，未形成连续SiC层。而是，掺杂碳的硅层的蚀刻终止作用看似由主硅原子的晶体结构内所含的随机分布的植入的碳原子所形成的非化学计量SixC1-x合金的化学特性而引起。通过CVD或碳的植入而沉积的SiC层展示在EDP、KOH或任何其它碱性溶液中几乎无蚀刻速率。
掺杂锗的硅
参看图6，通过在500℃下分子束外延(MBE)而生长的Si0.7Ge0.3层在850℃下退火之前相对于硅(100)产生17的蚀刻选择性。层中的锗浓度为1.5×1022cm-3。植入(或生长)的初始碳分布曲线601迅速扩展到退火后分布曲线603。退火后，选择性降到10到12范围。据信蚀刻终止作用与由相对较大的锗原子诱发的应变相关联。
然而，在传统的锗植入和后续热退火的情况下，所得的锗分布曲线的深度通常为数百纳米。当后续退火温度超过1000℃时所述分布曲线范围尤其如此。可将以FWHM测量的“植入时”的分布曲线宽度的近似值确定如下：
Figure A200780040638D00111
   
Figure A200780040638D00112
Figure A200780040638D00113
Si1-x-y-zGexCyBz蚀刻终止层
当使用特定的元素组合时使用组合的SiGe:C:B方法限制碳与硼两者在硅中的扩散。在一示范性实施例中，Si1-x-y-zGexCyBz层的成分范围为：
x(Ge)：0％高达约70％(3.5×1022cm-3)
y(C)：0cm-3高达约5×1021cm-3
Z(B)：0cm-3高达约5×1021cm-3
图7到图10中的二次离子质谱(SIMS)数据显示在从900℃到1200℃的各种退火温度(或在BESOI情况下的结合温度)下并持续10秒的情况下硼、锗和碳在硅中的扩散。特定来说，图7指示各种温度下锗在硅中的扩散。甚至在1200℃退火温度下，实现约70nm的锗扩散的FWHM值(即约30nm到100nm的范围)。在小于1050℃的温度下，指示锗扩散的FWHM值小于40nm。
参看图8，SIMS分布曲线图800表示硼在掺杂碳和Ge的硅(SiGe:C:B)中的扩散分布曲线的数据。Ge掺杂剂的位置分别由位于50nm和85nm深度的下部801和上部803垂直线来说明。在高达1000℃的温度下，硼维持相对固定，接着在更高温度下迅速扩散(在各温度下的退火时间为10秒)。然而，如在本发明的实施例中所述，碳与锗两者的存在减少了硼向外扩散。视所涉及的浓度和温度而定，碳与Ge的存在将总体硼扩散减少10倍或10倍以上。在一特定示范性实施例中，SiGe:C:B的特定合金为Si0.975Ge0.02C0.002B0.003。因此，Si与Ge的比为约50:1且B与C的比为约1.5:1。
在另一实施例中，图9指示Si与Ge的比显著较低的SIMS分布曲线。图中指示生长时及随后在900℃到1200℃的退火温度下应变的SiGe:C:B中的碳扩散水平。数据展示碳扩散主要来自未掺杂间隔物区，其中间隔物区无B掺杂(未图示)。然而，SIMS分布曲线的中心区(即在约60nm到80nm的深度处)指示碳扩散由于B在SiGe膜中的存在而显著减少。在此示范性实施例中，在热退火前SiGe:C:B膜含79.5％的Si、20％的Ge、0.2％的C和0.3％的硼(Si0.795Ge0.2C0.002B0.003)。因此，Si与Ge的比为约4:1且B与C的比为约1.5:1。
图10为指示在各种退火温度下具有碳的SiGe中的硼扩散深度的SIMS分布曲线700。此实施例中所采用的SiGe膜也为Si0.795Ge0.2C0.002B0.003，类似于得到图9曲线图所用的膜。应注意，SIMS分布曲线700指示在1200℃下退火10秒后，锗扩散从20％(即约1.0×1022个原子/立方厘米)的峰值变为7.7％(即约3.85×1021个原子/立方厘米)的峰值浓度。硼扩散从1.5×1020个原子/立方厘米的峰值变为1.0×1019个原子/立方厘米的峰值。另外，碳也发生了扩散，但所涉及的扩散机制主要归因于SiGe间隔物(在初始生长期间仅含有Ge和C的外侧边缘)。碳扩散峰值从1.0×1020个原子/立方厘米降到7.0×1019个原子/立方厘米(指示峰值降低约30％)。碳的最终扩散分布曲线比生长时的分布曲线窄。因此，即使在1200℃退火后最终扩散的碳分布曲线的FWHM宽度也小于20nm。
蚀刻终止层的制造工艺
依据所制造的特定装置、所采用的特定设备类型和起始材料的各种组合，总体工艺条件可广泛不同。然而，在特定示范性实施例中，一般来说，工艺条件需要以下工艺条件：通常在从小于1托到约100托的压力和从450℃到950℃的温度下。
 
前驱气体或载气 流动速率 注释
GeH4 0sccm到500sccm Si而非Ge0sccm
SiH4 5sccm到500sccm Ge而非Si0sccm0
B2H6 0sccm到500sccm 0sccm＝Si或SiGe中无B
CH3SiH3 0sccm到500sccm 0sccm＝Si或SiGe中无C
He 0sccm到500sccm 任选地用于较低温度生长(例如<500℃)
H2 1slpm到50slpm
除四氢化锗(GeH4)外，可采用另一锗前驱气体。另外，可使用二硅烷(Si2H6)或另一硅前驱气体来取代硅烷(SiH4)。二硅烷以比硅烷快的速率且在比硅烷低的温度下沉积硅。
另外，三氯化硼(BCl3)或任何其它硼前驱气体可用于取代二硼烷(B2H6)。除甲基硅烷(CH3SiH3)外的碳前驱气体可用作碳前驱体。例如氮(N2)、氩(Ar)、氦(He)、氙(Xe)和氟(F2)的惰性气体也全部为替换H2的合适载气。
所有气体流动速率可为工艺、设备和/或装置相依的。因此，所给出的示范性范围外的气体流动速率可为可完全接受的。
依据所需电特性，也可以各种分布曲线沉积Si1-x-y-zGexCyBz层。参看图11A，在一特定实施例中采用Si1-x-y-zGexCyBz层的电子装置的三角形掺杂剂浓度分布曲线1101指示示范性最大掺杂剂层深度xt1介于例如1nm与50nm之间。掺杂剂达到其极大值的掺杂剂层的近似中心中的掺杂剂浓度C1介于0.1％与100％之间。
具有图11B的梯形掺杂剂浓度分布曲线1103的电子装置具有介于约1nm与50nm之间的示范性掺杂剂层深度xt2。在此实例中，掺杂剂的浓度从水平C2处的约5％线性增加到C3处的约100％。
图11C的半圆形浓度分布曲线1105具有介于约1nm与50nm之间的示范性掺杂剂层深度xt3。掺杂剂的浓度以半圆、椭圆或抛物线方式增加到C4处高达100％的最大浓度。
图11D的正方形或箱型分布曲线1107具有介于约1nm与50nm之间的示范性掺杂剂层深度xt4。掺杂剂的浓度以正方形或矩形方式增加到C5处高达100％的最大浓度。
图11A到11D的分布曲线1101-1107和其相关联的深度和浓度水平仅为示范性的且将依据(例如)所制造的特定装置类型而变化。形成斜率变化的分布曲线要求使质量流量控制器从较低/较高值斜率变化到较高/较低值。使用斜率变化方法可实现线性或非线性技术。所属领域的技术人员将认识到，其它形状、深度和浓度也是可能的。
非晶化增强型蚀刻终止层
如图7中所示，植入Ge的分布曲线比CVD Ge的分布曲线对向外扩散更具弹性。因此，可增加额外的工艺步骤。例如，在SiGe:C:B纳米级膜堆叠的CVD沉积后，可执行非晶化植入物。植入物使得沿Si/SiGe异质结的膜应变减少(与当前文献所发现的情形相反)。因此，使假晶态SiGe:C:B层非晶化将进一步增强选择性。已发现此步骤可接受的物质尤其包括硼、锗、硅、氩、氮、氧(单质)、碳和第III-V族和第II-VI族半导体。
在上述说明书中，已参看本发明的特定实施例描述了本发明。然而，所属领域的技术人员将明白，在不脱离如所附权利要求书中所陈述的本发明的更广精神和范围的情况下可对本发明作出各种修改和改变。例如，尽管详细地展示且描述了工艺步骤和技术，但所属领域的技术人员将认识到，可使用依然包括在所附权利要求书的范围内的其它技术和方法。举例来说，通常存在若干种用于沉积膜层的技术(例如化学气相沉积、等离子体增强型气相沉积、外延、原子层沉积等)。尽管并非所有技术均适用于本文中所描述的所有膜类型，但所属领域的技术人员将认识到，可使用多种用于沉积给定层和/或膜类型的方法。
另外，很多与半导体产业相关的产业可利用远程碳注入技术。举例来说，数据存储产业中的薄膜磁头(TFH)工艺或平板显示器产业中的有源矩阵液晶显示器(AMLCD)可容易地利用本文中所描述的工艺和技术。应认为术语“半导体”包括上述和相关产业。因此应将本说明书和图式视为具有说明性意义而非限制性意义。

Claims (36)

1.一种蚀刻终止层，其包含：
硅层，其含有选自由锗、硼和碳组成的群组的一种或一种以上掺杂剂元素；
掺杂剂层，其在所述硅层内，所述掺杂剂层具有所述掺杂剂元素中的一种或一种以上且具有小于50纳米的半高全宽(FWHM)厚度值。
2.根据权利要求1所述的蚀刻终止层，其中所述硅层含有小于约70％的锗。
3.根据权利要求1所述的蚀刻终止层，其中所述硅层含有小于约5×1021个原子/立方厘米的硼。
4.根据权利要求1所述的蚀刻终止层，其中所述硅层含有小于约5×1021个原子/立方厘米的碳。
5.根据权利要求1所述的蚀刻终止层，其中所述硅层包含在硅衬底内。
6.根据权利要求1所述的蚀刻终止层，其中所述硅层为硅膜层。
7.根据权利要求1所述的蚀刻终止层，其中所述一种或一种以上掺杂剂元素具有三角形分布曲线。
8.根据权利要求1所述的蚀刻终止层，其中所述一种或一种以上掺杂剂元素具有梯形分布曲线。
9.根据权利要求1所述的蚀刻终止层，其中所述一种或一种以上掺杂剂元素具有椭圆形分布曲线。
10.根据权利要求1所述的蚀刻终止层，其中所述一种或一种以上掺杂剂元素具有半圆形分布曲线。
11.根据权利要求1所述的蚀刻终止层，其中所述一种或一种以上掺杂剂元素具有抛物线分布曲线。
12.根据权利要求1所述的蚀刻终止层，其中所述一种或一种以上掺杂剂元素具有箱形分布曲线。
13.根据权利要求1所述的蚀刻终止层，其中所述掺杂剂层的FWHM测量值小于20纳米。
14.根据权利要求1所述的蚀刻终止层，其进一步包含非晶化植入物，所述非晶化植入物选自由硼、锗、硅、氩、氮、氧和碳组成的群组。
15.根据权利要求1所述的蚀刻终止层，其进一步包含添加非晶化植入物，所述非晶化植入物选自由第III族和第V族半导体组成的群组。
16.根据权利要求1所述的蚀刻终止层，其进一步包含非晶化植入物，所述非晶化植入物选自由第II族和第VI族半导体组成的群组。
17.一种蚀刻终止层，其包含：
硅-锗层，所述硅-锗层包含小于约70％的锗且含有选自由硼和碳组成的群组的一种或一种以上掺杂剂元素；
掺杂剂层，其在所述硅-锗层内，所述掺杂剂层具有所述掺杂剂元素中的一种或一种以上且具有小于50纳米的半高全宽(FWHM)厚度值。
18.根据权利要求17所述的蚀刻终止层，其中所述硅-锗层含有小于约5×1021个原子/立方厘米的硼。
19.根据权利要求17所述的蚀刻终止层，其中所述硅-锗层含有小于约5×1021个原子/立方厘米的碳。
20.根据权利要求17所述的蚀刻终止层，其中所述硅-锗层包含在硅-锗衬底中。
21.根据权利要求17所述的蚀刻终止层，其中所述硅-锗层为硅-锗膜层。
22.根据权利要求17所述的蚀刻终止层，其中所述掺杂剂层的FWHM测量值小于20纳米。
23.根据权利要求17所述的蚀刻终止层，其进一步包含非晶化植入物，所述非晶化植入物选自由硼、锗、硅、氩、氮、氧和碳组成的群组。
24.根据权利要求17所述的蚀刻终止层，其进一步包含添加非晶化植入物，所述非晶化植入物选自由第III族和第V族半导体组成的群组。
25.根据权利要求17所述的蚀刻终止层，其进一步包含非晶化植入物，所述非晶化植入物选自由第II族和第VI族半导体组成的群组。
26.一种制造蚀刻终止层的方法，所述方法包含：
在沉积腔室中使载气流过衬底；
在所述沉积腔室中使硅前驱气体流过所述衬底；
使锗前驱气体流过所述衬底；
形成硅-锗层使得所述硅-锗层含有小于约70％的锗；
在所述沉积腔室中使掺杂剂前驱气体流过所述衬底，所述掺杂剂前驱气体选自由硼和碳组成的群组，且其形成掺杂剂层以充当所述蚀刻终止层的至少一部分；
使所述衬底退火到900℃或更高的温度；以及
当测量为半高全宽(FWHM)值时，将所述掺杂剂层的厚度维持到小于50纳米。
27.根据权利要求26所述的方法，其中当测量为FWHM值时，将所述掺杂剂层的厚度维持在小于约20纳米的厚度。
28.根据权利要求26所述的方法，其进一步包含：将所述掺杂剂层的所述至少一部分形成为具有三角形分布曲线。
29.根据权利要求26所述的方法，其进一步包含：将所述掺杂剂层的所述至少一部分形成为具有梯形分布曲线。
30.根据权利要求26所述的方法，其进一步包含：将所述掺杂剂层的所述至少一部分形成为具有半圆形分布曲线。
31.根据权利要求26所述的方法，其进一步包含：将所述掺杂剂层的所述至少一部分形成为具有椭圆形分布曲线。
32.根据权利要求26所述的方法，其进一步包含：将所述掺杂剂层的所述至少一部分形成为具有抛物线分布曲线。
33.根据权利要求26所述的方法，其进一步包含：将所述掺杂剂层的所述至少一部分形成为具有箱形分布曲线。
34.根据权利要求26所述的方法，其进一步包含添加非晶化植入物，所述非晶化植入物选自由硼、锗、硅、氩、氮、氧和碳组成的群组。
35.根据权利要求26所述的方法，其进一步包含添加非晶化植入物，所述非晶化植入物选自由第III族和第V族半导体组成的群组。
36.根据权利要求26所述的方法，其进一步包含添加非晶化植入物，所述非晶化植入物选自由第II族和第VI族半导体组成的群组。
CNA2007800406386A 2006-10-30 2007-10-08 提供纳米级、高度选择性和热弹性硅、锗或硅-锗蚀刻终止层的系统和方法 Pending CN101536156A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/554,430 US20070054460A1 (en) 2005-06-23 2006-10-30 System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop
US11/554,430 2006-10-30

Publications (1)

Publication Number Publication Date
CN101536156A true CN101536156A (zh) 2009-09-16

Family

ID=39344598

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800406386A Pending CN101536156A (zh) 2006-10-30 2007-10-08 提供纳米级、高度选择性和热弹性硅、锗或硅-锗蚀刻终止层的系统和方法

Country Status (4)

Country Link
US (1) US20070054460A1 (zh)
CN (1) CN101536156A (zh)
TW (1) TW200830402A (zh)
WO (1) WO2008054957A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113146451A (zh) * 2021-03-26 2021-07-23 中锗科技有限公司 一种1吋锗加工片的抛光方法
US11735261B2 (en) 2017-04-28 2023-08-22 Micron Technology, Inc. Programming enhancement in self-selecting memory
US11800816B2 (en) 2018-02-09 2023-10-24 Micron Technology, Inc. Dopant-modulated etching for memory devices

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060292809A1 (en) * 2005-06-23 2006-12-28 Enicks Darwin G Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection
US20080050883A1 (en) * 2006-08-25 2008-02-28 Atmel Corporation Hetrojunction bipolar transistor (hbt) with periodic multilayer base
US20070102834A1 (en) * 2005-11-07 2007-05-10 Enicks Darwin G Strain-compensated metastable compound base heterojunction bipolar transistor
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
US20070262295A1 (en) * 2006-05-11 2007-11-15 Atmel Corporation A method for manipulation of oxygen within semiconductor materials
US7569913B2 (en) * 2006-10-26 2009-08-04 Atmel Corporation Boron etch-stop layer and methods related thereto
US7495250B2 (en) * 2006-10-26 2009-02-24 Atmel Corporation Integrated circuit structures having a boron- and carbon-doped etch-stop and methods, devices and systems related thereto
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
US7713803B2 (en) * 2007-03-29 2010-05-11 Intel Corporation Mechanism for forming a remote delta doping layer of a quantum well structure
EP2355138B1 (en) * 2010-01-28 2016-08-24 Canon Kabushiki Kaisha Liquid composition, method of producing silicon substrate, and method of producing liquid discharge head substrate

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652183A (en) * 1979-02-16 1987-03-24 United Technologies Corporation Amorphous boron-carbon alloy tool bits and methods of making the same
US5155571A (en) * 1990-08-06 1992-10-13 The Regents Of The University Of California Complementary field effect transistors having strained superlattice structure
JPH05175216A (ja) * 1991-12-24 1993-07-13 Rohm Co Ltd ヘテロ接合バイポーラトランジスタおよびその製法
US5965931A (en) * 1993-04-19 1999-10-12 The Board Of Regents Of The University Of California Bipolar transistor having base region with coupled delta layers
US5453399A (en) * 1993-10-06 1995-09-26 Texas Instruments Incorporated Method of making semiconductor-on-insulator structure
US5466949A (en) * 1994-08-04 1995-11-14 Texas Instruments Incorporated Silicon oxide germanium resonant tunneling
WO1996015550A1 (en) * 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
US6750484B2 (en) * 1996-12-09 2004-06-15 Nokia Corporation Silicon germanium hetero bipolar transistor
US6462371B1 (en) * 1998-11-24 2002-10-08 Micron Technology Inc. Films doped with carbon for use in integrated circuit technology
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6744079B2 (en) * 2002-03-08 2004-06-01 International Business Machines Corporation Optimized blocking impurity placement for SiGe HBTs
EP1102327B1 (en) * 1999-11-15 2007-10-03 Matsushita Electric Industrial Co., Ltd. Field effect semiconductor device
US6165891A (en) * 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
JP2001189478A (ja) * 1999-12-28 2001-07-10 Sanyo Electric Co Ltd 半導体素子及びその製造方法
US6531369B1 (en) * 2000-03-01 2003-03-11 Applied Micro Circuits Corporation Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe)
US7419903B2 (en) * 2000-03-07 2008-09-02 Asm International N.V. Thin films
TW483171B (en) * 2000-03-16 2002-04-11 Trw Inc Ultra high speed heterojunction bipolar transistor having a cantilevered base.
US6362065B1 (en) * 2001-02-26 2002-03-26 Texas Instruments Incorporated Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer
US20030040130A1 (en) * 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
US20030080394A1 (en) * 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits
US20030082882A1 (en) * 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from buried layers in bipolar integrated circuits
JP4060580B2 (ja) * 2001-11-29 2008-03-12 株式会社ルネサステクノロジ ヘテロ接合バイポーラトランジスタ
US6670654B2 (en) * 2002-01-09 2003-12-30 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor with carbon incorporation
US6656809B2 (en) * 2002-01-15 2003-12-02 International Business Machines Corporation Method to fabricate SiGe HBTs with controlled current gain and improved breakdown voltage characteristics
US6759674B2 (en) * 2002-02-04 2004-07-06 Newport Fab, Llc Band gap compensated HBT
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法
AU2003234273A1 (en) * 2002-04-26 2003-11-10 The University Of Connecticut Center Of Science And Technology Commercialization THz DETECTION EMPLOYING MODULATION DOPED QUANTUM WELL DEVICE STRUCTURES
US6586297B1 (en) * 2002-06-01 2003-07-01 Newport Fab, Llc Method for integrating a metastable base into a high-performance HBT and related structure
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
US6927140B2 (en) * 2002-08-21 2005-08-09 Intel Corporation Method for fabricating a bipolar transistor base
US7217950B2 (en) * 2002-10-11 2007-05-15 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
EP1439570A1 (en) * 2003-01-14 2004-07-21 Interuniversitair Microelektronica Centrum ( Imec) SiGe strain relaxed buffer for high mobility devices and a method of fabricating it
US7414261B2 (en) * 2003-04-15 2008-08-19 Matsushita Electric Industrial Co., Ltd. Ballistic semiconductor device
US6936910B2 (en) * 2003-05-09 2005-08-30 International Business Machines Corporation BiCMOS technology on SOI substrates
JP4322255B2 (ja) * 2003-08-05 2009-08-26 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US6855963B1 (en) * 2003-08-29 2005-02-15 International Business Machines Corporation Ultra high-speed Si/SiGe modulation-doped field effect transistors on ultra thin SOI/SGOI substrate
TWI228320B (en) * 2003-09-09 2005-02-21 Ind Tech Res Inst An avalanche photo-detector(APD) with high saturation power, high gain-bandwidth product
TWI222219B (en) * 2003-09-10 2004-10-11 Ind Tech Res Inst Semiconductor optical transistor
US6989322B2 (en) * 2003-11-25 2006-01-24 International Business Machines Corporation Method of forming ultra-thin silicidation-stop extensions in mosfet devices
US7075126B2 (en) * 2004-02-27 2006-07-11 International Business Machines Corporation Transistor structure with minimized parasitics and method of fabricating the same
US20060030093A1 (en) * 2004-08-06 2006-02-09 Da Zhang Strained semiconductor devices and method for forming at least a portion thereof
US7361943B2 (en) * 2005-04-19 2008-04-22 The Ohio State University Silicon-based backward diodes for zero-biased square law detection and detector arrays of same
US20060292809A1 (en) * 2005-06-23 2006-12-28 Enicks Darwin G Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection
US20080050883A1 (en) * 2006-08-25 2008-02-28 Atmel Corporation Hetrojunction bipolar transistor (hbt) with periodic multilayer base
JP2007066981A (ja) * 2005-08-29 2007-03-15 Toshiba Corp 半導体装置
WO2007053686A2 (en) * 2005-11-01 2007-05-10 Massachusetts Institute Of Technology Monolithically integrated semiconductor materials and devices
US20070290193A1 (en) * 2006-01-18 2007-12-20 The Board Of Trustees Of The University Of Illinois Field effect transistor devices and methods
US7495250B2 (en) * 2006-10-26 2009-02-24 Atmel Corporation Integrated circuit structures having a boron- and carbon-doped etch-stop and methods, devices and systems related thereto
US7569913B2 (en) * 2006-10-26 2009-08-04 Atmel Corporation Boron etch-stop layer and methods related thereto

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735261B2 (en) 2017-04-28 2023-08-22 Micron Technology, Inc. Programming enhancement in self-selecting memory
US11800816B2 (en) 2018-02-09 2023-10-24 Micron Technology, Inc. Dopant-modulated etching for memory devices
CN113146451A (zh) * 2021-03-26 2021-07-23 中锗科技有限公司 一种1吋锗加工片的抛光方法

Also Published As

Publication number Publication date
US20070054460A1 (en) 2007-03-08
TW200830402A (en) 2008-07-16
WO2008054957A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
CN101536156A (zh) 提供纳米级、高度选择性和热弹性硅、锗或硅-锗蚀刻终止层的系统和方法
CN101536191A (zh) 在绝缘体上提供纳米级、高电子迁移率晶体管（hemt）的方法
CN101529569A (zh) 用于提供纳米级、高度选择性和热弹性碳蚀刻终止的系统和方法
US7569913B2 (en) Boron etch-stop layer and methods related thereto
US7592619B2 (en) Epitaxy layer and method of forming the same
US6437375B1 (en) PD-SOI substrate with suppressed floating body effect and method for its fabrication
US9184290B2 (en) Method of forming well-controlled extension profile in MOSFET by silicon germanium based sacrificial layer
US7294543B2 (en) DRAM (Dynamic Random Access Memory) cells
CN100365766C (zh) 厚应变硅层及含有厚应变硅层的半导体结构的形成方法
US10204823B2 (en) Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing
US20140252501A1 (en) Sacrificial replacement extension layer to obtain abrupt doping profile
US10074734B2 (en) Germanium lateral bipolar transistor with silicon passivation
US20140070277A1 (en) Epitaxial growth of smooth and highly strained germanium
US20150255574A1 (en) Back-end transistors with highly doped low-temperature contacts
US10177168B2 (en) Fin field-effect transistor having an oxide layer under one or more of the plurality of fins
CN101916770B (zh) 具有双缓变结的Si-Ge-Si半导体结构及其形成方法
US20140361407A1 (en) Silicon material substrate doping method, structure and applications
CN107452626B (zh) 一种半导体器件及其制造方法、电子装置
JP2001156079A (ja) ＳｉＧｅベースバイポーラトランジスタ
US20150102470A1 (en) Semiconductor Film with Adhesion Layer and Method for Forming the Same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090916