CN101523834A - 时钟数据恢复装置 - Google Patents

时钟数据恢复装置 Download PDF

Info

Publication number
CN101523834A
CN101523834A CNA2007800381764A CN200780038176A CN101523834A CN 101523834 A CN101523834 A CN 101523834A CN A2007800381764 A CNA2007800381764 A CN A2007800381764A CN 200780038176 A CN200780038176 A CN 200780038176A CN 101523834 A CN101523834 A CN 101523834A
Authority
CN
China
Prior art keywords
value
signal
clock
clock signal
skew
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800381764A
Other languages
English (en)
Other versions
CN101523834B (zh
Inventor
小沢诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Publication of CN101523834A publication Critical patent/CN101523834A/zh
Application granted granted Critical
Publication of CN101523834B publication Critical patent/CN101523834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

时钟数据恢复装置(1)，具有采样部(10)、检测部(20)、偏移确定部(30)、时钟输出部(40)以及DA转换部(50)。时钟信号CK、CKX的相位被调整成与输入数字信号的相位一致。采样部(10)中的偏移赋予量(±Voff)被调整成与值D(n－1)为高电平时的第1信号的数据转变时刻分布的峰值时刻一致，并被调整成与值D(n－1)为低电平时的第2信号的数据转变时刻分布的峰值时刻一致。作为所恢复的时钟信号，输出时钟信号CK、CKX的任意一个。作为所恢复的数据，输出数字值D(n)的时序数据。

Description

时钟数据恢复装置
技术领域
本发明涉及根据输入的数字信号对时钟信号和数据进行恢复的装置。
背景技术
由于从发送器输出的数字信号在从该发送器经由传输路径向接收器传送的期间波形产生劣化，因此需要在该接收器侧对时钟信号和数据进行恢复。这种用于进行恢复的时钟数据恢复装置例如在专利文献1、2中被公开。
在这些文献所公开的装置中，考虑到在波形劣化的数字信号中数据转变的时刻发生变动，在3个定时检测各比特数据。此时，检测各比特数据时的3个定时中，第1定时设定在该比特的数据稳定期间的初始时刻附近，第2定时设定在该比特的数据稳定期间的期满时刻附近，此外，第3定时设定在第1定时和第2定时之间的中间时刻。
而且，在专利文献1所公开的装置中，通过调整各个定时以使针对各比特在3个定时检测出的数据完全一致，来对时钟信号进行恢复，此外，此时通过在中间的第3定时检测各比特数据，来对数据进行恢复。
另一方面，在专利文献2所公开的装置中，通过调整各个定时以使第1定时和第2定时各自的误码率(即，在这些各个定时检测到的数据不同于在中间的第3定时检测到的数据的比例)彼此相等且在初始设定范围内，来对时钟信号进行恢复，此外，此时通过在中间的第3定时检测各比特数据，来对数据进行恢复。
专利文献1：日本特开平7—221800号公报
专利文献2：日本特表2004—507963号公报
但是，输入数字信号的数据转变时刻由于发送器时钟抖动(transmitter clock jitter)而发生变动，所述发送器时钟抖动因送出数字信号的发送器中的电源电压变动及其他噪声而产生；此外，输入数字信号的数据转变时刻还由于码间干扰等而发生变动，所述码间干扰因数字信号中的不规则数据模式(data pattern)和传输路径中的衰减的混合而产生。当这些发送器时钟抖动或码间干扰较大时，上述现有的装置有时无法对时钟信号和数据进行恢复。
发明内容
本发明正是为了解决上述问题而完成的，其目的在于，提供一种即使在发送器时钟抖动或码间干扰较大时也能够稳定地对时钟信号和数据进行恢复的时钟数据恢复装置。
本发明的时钟数据恢复装置是根据输入的数字信号对时钟信号和数据进行恢复的装置，具有采样部、检测部、偏移确定部和时钟输出部。
采样部输入具有相同周期T的时钟信号CK和时钟信号CKX，并且输入数字信号，将对数字信号赋予了偏移(-Voff)后的信号设为第1信号，将对数字信号赋予了偏移(+Voff)后的信号设为第2信号，在该周期的各个第n期间T(n)中，对时钟信号CK指示的时刻tC处的第1信号的数字值DA(n)以及第2信号的数字值DB(n)进行采样保持并输出，对时钟信号CKX指示的时刻tX处的第1信号的数字值DXA(n)以及第2信号的数字值DXB(n)进行采样保持并输出。其中，“tC<tX”，n是整数。
检测部在各期间T(n)中，输入从采样部输出的值DA(n)、值DB(n)、值DXA(n)以及值DXB(n)，当值D(n-1)是高电平时，设“D(n)＝DA(n)”以及“DX(n-1)＝DXA(n-1)”，当值D(n-1)是低电平时，设“D(n)＝DB(n)”以及“DX(n-1)＝DXB(n-1)”，求取值D(n)和值DX(n-1)，根据值D(n-1)、值DX(n-1)和值D(n)，检测时钟信号CK与数字信号之间的相位关系。
偏移确定部在各期间T(n)中，输入由检测部求出的值D(n)和值DX(n)，确定采样部中的偏移赋予量(±Voff)，使得在值D(n-1)是高电平时由时钟信号CKX指示的时刻成为第1信号值的转变时刻分布的中心，并且在值D(n-1)是低电平时由时钟信号CKX指示的时刻成为第2信号值的转变时刻分布的中心。
时钟输出部根据由检测部检测到的相位关系来调整周期T或者相位，使得时钟信号CK与数字信号之间的相位差变小，将满足“tX—tC＝T/2”的关系的时钟信号CK和时钟信号CKX输出到采样部。
这样构成的本发明的时钟数据恢复装置具有包括采样部、检测部和时钟输出部的第1环路，并且具有包括采样部、检测部和偏移确定部的第2环路。通过这两个环路处理，时钟信号CK和时钟信号CKX各自的相位被调整成与输入数字信号的相位一致。此外，采样部中的偏移赋予量(±Voff)被调整成与值D(n-1)为高电平时的第1信号的数据转变时刻分布的峰值时刻一致，并被调整成与值D(n-1)为低电平时的第2信号的数据转变时刻分布的峰值时刻一致。然后，输出时钟信号CK和时钟信号CKX的任意一个作为恢复后的时钟信号。此外，输出数字值D(n)的时序数据作为恢复后的数据。
检测部优选具有相位关系检测电路，该相位关系检测电路输出在“D(n-1)≠DX(n-1)＝D(n)”时为有效值的UP信号，以及在“D(n-1)＝DX(n-1)≠D(n)”时为有效值的DN信号，作为表示相位关系的信号。
时钟输出部优选的是，根据UP信号和DN信号调整周期T或相位，输出时钟信号CK和时钟信号CKX。
偏移确定部优选确定采样部中的偏移赋予量，以使“{D(n)^D(n-1)}*{D(n-2)^DX(n-1)}”的累加值cntINSIDE和“D(n)^D(n-1)”的累加值cntEDGE之比(cntINSIDE/cntEDGE)与值0.5之间的差在基准值以下。
偏移确定部优选的是，在各期间T(n)中，仅当包括该期间在内的过去连续10个期间(T(n-9)～T(n))内存在UP信号和DN信号分别为有效值的期间时，累加“{D(n)^D(n-1)}*{D(n-2)^DX(n-1)}”来求取该累加值cntINSIDE，并且累加“D(n)^D(n-1)”来求取该累加值cntEDGE，确定采样部中的偏移赋予量以使比值(cntINSIDE/cntEDGE)与值0.5之间的差在基准值以下。
此外，偏移确定部优选在各期间T(n)中根据值D(n-2)来校正偏移赋予量。
根据本发明，即使在发送器时钟抖动或码间干扰较大时也能够稳定地对时钟信号和数据进行恢复。
附图说明
图1是示意地表示波形劣化的数字信号的眼图(eye pattern)的图。
图2是说明对数字信号的数据进行采样的定时与偏移之间的关系的图。
图3是示出波形劣化的数字信号的眼图的一例的图。
图4是示出第1实施方式中对数字信号的数据进行采样的定时的图。
图5是示出第1实施方式的时钟数据恢复装置1的整体概略结构的图。
图6是第1实施方式的时钟数据恢复装置1中包含的检测部20的电路图。
图7是示出检测部20中包含的相位关系检测电路24的输入输出值的真值表的图表。
图8是示出时钟信号CKX所示的采样时刻与偏移量Voff之间的关系的图。
图9是说明第1实施方式的时钟数据恢复装置1中包含的偏移确定部30的处理的流程图。
图10是示出第1实施方式的时钟数据恢复装置1中包含的时钟输出部40的结构的图。
图11是示出基准时钟产生电路41的第1方式的电路结构的图。
图12是示出基准时钟产生电路41的第2方式的电路结构的图。
图13是示出基准时钟产生电路41的第3方式的电路结构的图。
图14是示出第1实施方式的时钟数据恢复装置1中的时钟信号CK以及时钟信号CKX各自指示的采样定时的图。
图15示出第2实施方式的时钟数据恢复装置2的整体概略结构的图。
图16是说明第2实施方式的时钟数据恢复装置2中包含的偏移确定部30A的处理的流程图。
图17是说明第2实施方式的时钟数据恢复装置2中包含的偏移确定部30A的处理的图。
图18是示出第3实施方式的时钟数据恢复装置3的整体概略结构的图。
图19是说明第3实施方式的时钟数据恢复装置3中包含的偏移确定部30B的处理的流程图。
标号说明
1：时钟数据恢复装置；10：采样部；11～14：锁存电路；15～18：加法电路；20：检测部；21：寄存器电路；22、23：选择电路；24：相位关系检测电路；30、30A、30B：偏移确定部；40：时钟输出部；41：基准时钟产生电路；42：延迟赋予电路；50：DA转换部。
具体实施方式
以下，参照附图详细说明用于实施本发明的优选实施方式。另外，在附图的说明中对相同的要素标注相同的标号，省略重复的说明。
本发明是在考虑到在波形劣化的数字信号中产生的模式效应(pattern effect)后而完成的。因此，首先说明模式效应。图1是示意地示出波形劣化的数字信号的眼图的图。首先，着眼于给数字信号的时间轴带来的模式效应。如该图所示，在分析波形劣化的数字信号时，数据从某个比特向下一个比特转变时的时刻取决于该时刻之前的数据的模式。即，相同数据连续后的数据转变时刻相对滞后(图中的实线)，与此相对，数据变化后的数据转变时刻相对超前(图中的虚线)。
接下来，当着眼于给数字信号的电压轴(电平)带来的模式效应时，某个比特的电平取决于前一比特的符号。即，即使是相同的高电平，如果前一比特是高电平则该比特是较高的电平，如果前一比特是低电平则该比特是较低的电平。对于低电平也同样。某个比特的下一转变取决于该比特的电平。与从较低的低电平向低电平转变时相比，从较高的高电平向低电平转变时转变幅度更大，所以转变时刻滞后。从较低的低电平向高电平转变时也同样。当相同的电平在前两个比特连续时出现较高的高电平或较低的低电平。因此，可以说相同电平的比特连续后的转变时刻相对滞后。从另一观点来看，与从较低的低电平向低电平转变时相比，从较高的高电平向低电平转变时波形变高。从较高的低电平向高电平转变时也同样。当之前的比特是高电平时出现较高的高电平或较高的低电平。因此，后一转变波形的偏移取决于前一比特的电平而发生变化。这样的现象称作模式效应。数据转变时刻的变动取决于此前各比特数据的模式，但是尤其显著地取决于前两个比特的各数据的异同。此外，数据转变波形取决于前一比特的电平而具有偏移。
在本发明中，在考虑到这样的模式效应的基础上，首先为了应对给数字信号的时间轴带来的模式效应，将至少前两个比特的各数据彼此不同时的数据转变时刻、和至少前两个比特的各数据彼此相等时的数据转变时刻彼此区分开来进行检测。在本发明中，利用数据的定时调整和偏移量赋予之间存在等价关系这一点，分别针对将偏移电压值(-Voff)加到输入数字信号上而得的第1信号，以及将偏移电压值(+Voff)加到输入数字信号上而得的第2信号，由1个时钟信号CKX指示数据转变时刻分布的峰值的定时，并且调整偏移量Voff。
图2是说明对上述数字信号的数据进行采样的定时和偏移之间的等价关系的图。在该图2(a)中，虚线所示的信号是对实线所示的输入数字信号赋予了偏移Voff后的信号。当考虑利用同一锁存电路对赋予了偏移Voff后的信号和原来的输入数字信号进行采样时，与原来的输入数字信号的采样定时相比，赋予了偏移Voff后的信号的采样定时等价于提前了时间τoff(＝Voff/压摆率(Slew Rate))。此外，如图2(b)所示，利用锁存电路对该赋予了偏移Voff后的输入数字信号进行采样的效果，也能够通过利用阈值(-Voff)对没有赋予偏移的输入数字信号进行采样、即对采样阈值赋予偏移来取得。
接下来，针对上述给数字信号的电压轴(电平)带来的模式效应进行说明。图3是示出波形劣化的数字信号的眼图的一例的图。图3(a)示出1比特前的数据为高电平的情况和为低电平的情况混合时的眼图。图3(b)示出1比特前的数据为高电平时的眼图。图3(c)示出1比特前的数据为低电平时的眼图。即，将图3(b)和图3(c)重合后成为图3(a)。
如图3(a)所示，1比特前的数据为高电平的情况和为低电平的情况混合时，眼图中的眼孔较窄。因此，在根据1个电压阈值电平Vth0对1比特前的数据为高电平时的数字信号和1比特前的数据为低电平时的数字信号进行的数据电平判定中，电压裕量Vm0较小从而误码率可能增大。此外，在时间轴上，能够进行电平判定的时间宽度Tm0较短，因此误码率也可能增大。
但是，如图3(b)所示，如果观察1比特前的数据为高电平时的眼图，该眼图中的眼孔比图3(a)的要宽。同样地，如图3(c)所示，如果观察1比特前的数据为低电平时的眼图，该眼图中的眼孔比图3(a)的要宽。但是，对于在1比特前的数据为高电平时的眼图中的眼孔、和在1比特前的数据为低电平时的眼图中的眼孔，其电平不同。
因此，在1比特前的数据为高电平(图3(b))时，根据比电压阈值电平Vth0高的电压阈值电平VthH进行数据的电平判定，由此能够得到比电压裕量Vm0大的电压裕量VmH，能够减少误码率。此外，在时间轴上，能够进行电平判定的时间宽度TmH也比时间宽度Tm0长，因此能够改善对输入抖动的耐性。同样地在1比特前的数据为低电平(图3(c))时，根据比电压阈值电平Vth0低的电压阈值电平VthL进行数据的电平判定，由此能够得到比电压裕量Vm0大的电压裕量VmL，能够减少误码率。此外，在时间轴上，能够进行电平判定的时间宽度TmL也比时间宽度Tm0长，因此能够改善对输入抖动的耐性。此外，更加详细地研究的话，根据再1比特前的数据的电平，眼图中的眼孔的电平也不同。
在本发明中，利用电压阈值电平Vth的调整和偏移量赋予之间存在等价关系这一点，将电压阈值电平设为恒定并根据与1比特前的数据电平差异来调整与输入数字信号相加的偏移电压值。
本发明正是根据详细调查如上所述的波形劣化的数字信号的眼图而得到的见解而完成的。在以下说明的本发明的第1实施方式中，根据1比特前的数据为高电平时(图3(b))和低电平时(图3(c))之间的眼孔的电平差异，将对输入数字信号赋予了偏移(-Voff)后的信号设为第1信号，将对输入数字信号赋予了偏移(+Voff)后的信号设为第2信号，针对这些第1信号和第2信号进行预定的处理，确定偏移赋予量(±Voff)，并且恢复时钟信号和数据。并且，在本发明的第2实施方式中，根据再1比特前的数据的电平差异来校正与第1实施方式同样地确定的偏移赋予量。
(第1实施方式)
接下来，说明本发明的时钟数据恢复装置的第1实施方式。图4是示出第1实施方式中对数字信号的数据进行采样的定时的图。该图示意性示出数字信号的眼图，此外，利用CKX和CK示出数据采样的定时。本实施方式的时钟数据恢复装置1针对于对数字信号赋予了偏移(±Voff)后的第1信号和第2信号，在数据稳定期间内利用时钟信号CK来指示采样的定时，并且，在数据转变时利用时钟信号CKX来指示采样的定时。
时钟信号CK和时钟信号CKX这两个信号具有相同的周期T。时钟信号CK指示的采样时刻tC、和时钟信号CKX指示的采样时刻tX具有“tX—tC＝T/2”的关系。此外，在周期T的各个第n期间T(n)中，时钟信号CK和时钟信号CKX这两个信号分别指示的采样时刻按照此顺序依次排列。n是任意的整数。
将对输入数字信号赋予了偏移(-Voff)后的信号设为第1信号(＝输入数字信号-Voff)，将对输入数字信号赋予了偏移(+Voff)后的信号设为第2信号(＝输入数字信号+Voff)。在各期间T(n)中，在时钟信号CK指示的时刻采样的第1信号的值表示为DA(n)，在时钟信号CK指示的时刻采样的第2信号的值表示为DB(n)，在时钟信号CKX指示的时刻采样的第1信号的值表示为DXA(n)，并且，在时钟信号CKX指示的时刻采样的第2信号的值表示为DXB(n)。其中，这些周期T和偏移量Voff由时钟数据恢复装置1调整。
另外，时钟信号CK和时钟信号CKX这两个信号各自可以是单相的，也可以是多相的。例如，考虑到将时钟信号CK设为4相的情况，使用各自的周期是4T、相位分别相差π/2的4个时钟信号CK<1>、CK<2>、CK<3>、CK<4>，并且与这4个时钟信号CK<1>～CK<4>对应地在采样部设置4个锁存电路。在设为多相时，虽然采样部的电路规模变大，但对各电路模块的速度要求得到缓和。
此外，时钟信号CK和时钟信号CKX这两个信号可以是不同的，也可以是共同的。在后者的情况下，也可以将共同时钟信号设为周期T、脉冲宽度为T/2，用共同时钟信号的上升沿表示时钟信号CK，用共同时钟信号的下降沿表示时钟信号CKX。
图5是示出第1实施方式的时钟数据恢复装置1的整体概略结构的图。如该图所示，时钟数据恢复装置1具有采样部10、检测部20、偏移确定部30、时钟输出部40以及DA转换部50。
采样部10包括4个锁存电路11～14以及4个加法电路15～18，输入从时钟输出部40输出的具有相同周期T的时钟信号CK和时钟信号CKX，输入从DA转换部50输出的电压值(±Voff)，并且还输入恢复对象数字信号。加法电路15、17将偏移电压值(-Voff)与所输入的数字信号相加，将作为其相加结果的第1信号输出到锁存电路11、13。此外，加法电路16、18将偏移电压值(+Voff)与所输入的数字信号相加，将作为其相加结果的第2信号输出到锁存电路12、14。
锁存电路11在各期间T(n)中对时钟信号CK指示的时刻的第1信号的值DA(n)进行采样保持并输出到检测部20。锁存电路12在各期间T(n)中对时钟信号CK指示的时刻的第2信号的值DB(n)进行采样保持并输出到检测部20。锁存电路13在各期间T(n)中对时钟信号CKX指示的时刻的第1信号的值DXA(n)进行采样保持并输出到检测部20。此外，锁存电路14在各期间T(n)中对时钟信号CKX指示的时刻的第2信号的值DXB(n)进行采样保持并输出到检测部20。
另外，可以取代对输入数字信号赋予偏移而采用使各锁存电路中的采样阈值偏移的结构。此时，可以省略加法电路15～18。并且，在该情况下，锁存电路11～14分别输入从DA转换部50输出的电压值(+Voff或-Voff)。然后，锁存电路11～14分别在时钟信号CK或时钟信号CKX指示的时刻，利用偏移+Voff或-Voff后的阈值对输入数字信号进行采样保持并输出到检测部20。在此，假定DA转换部50输出各个锁存电路11～14中的偏移电压(+Voff或-Voff)本身，但只要是针对各个锁存电路11～14使采样阈值偏移+Voff或-Voff的信号，也可以不是偏移电压(+Voff或-Voff)本身。
检测部20在各期间T(n)中输入从采样部10输出的数字值DA(n)、数字值DB(n)、数字值DXA(n)和数字值DXB(n)。然后，检测部20在值D(n-1)是高电平时设为“D(n)＝DA(n)”和“DX(n-1)＝DXA(n-1)”，在值D(n-1)是低电平时设为“D(n)＝DB(n)”和“DX(n-1)＝DXB(n-1)”，递推地求取值D(n)并且还求取值DX(n-1)。此外，检测部20根据值D(n-1)、值DX(n-1)和值D(n)，检测时钟信号CK与数字信号之间的相位关系。检测部20将值D(n)和值DX(n)输出到偏移确定部30，并且，将表示相位关系的UP信号和DN信号输出到时钟输出部40。
偏移确定部30在各期间T(n)中输入从检测部20输出的数字值D(n)和数字值DX(n)。此外，偏移确定部30确定采样部10中的偏移赋予量(±Voff)，使得值D(n-1)是高电平时由时钟信号CKX指示的时刻成为第1信号值的转变时刻分布的中心，并且在值D(n-1)是低电平时由时钟信号CKX指示的时刻成为第2信号值的转变时刻分布的中心，将该确定的偏移赋予量Voff通知给DA转换部50。
时钟输出部40根据由检测部20检测到的表示相位关系的UP信号和DN信号来调整周期T或者相位，使得时钟信号CK和数字信号之间的相位差变小，将满足“tX—tC＝T/2”的关系的时钟信号CK和时钟信号CKX输出到采样部10。并且，DA转换部50将从偏移确定部30通知的偏移赋予量作为模拟电压值输出到采样部10。
图6是第1实施方式的时钟数据恢复装置1中包含的检测部20的电路图。检测部20包括寄存器电路21、选择电路22、选择电路23以及相位关系检测电路24。
寄存器电路21在各期间T(n)中输入从采样部10输出的数字值DA(n)、数字值DB(n)、数字值DXA(n)和数字值DXB(n)，并且还输入从选择电路22输出的数字值D(n)，在一定期间内保持它们并在预定的定时输出。即，寄存器电路21在某个期间同时输出值DA(n)、值DB(n)、值DXA(n-1)、值DXB(n-1)和值D(n-1)。
选择电路22输入从寄存器电路21输出的值DA(n)、值DB(n)和值D(n-1)，在值D(n-1)是高电平时输出值DA(n)作为值D(n)，在值D(n-1)是低电平时输出值DB(n)作为值D(n)。
选择电路23输入从寄存器电路21输出的值DXA(n-1)、值DXB(n-1)和值D(n-1)，在值D(n-1)是高电平时输出值DXA(n-1)作为值DX(n-1)，在值D(n-1)是低电平时输出值DXB(n-1)作为值DX(n-1)。
相位关系检测电路24输入从寄存器电路21输出的值D(n-1)，输入从选择电路22输出的值D(n)，并且还输入从选择电路23输出的值DX(n-1)，进行根据图7所示的真值表的逻辑运算，输出UP信号和DN信号。即，相位关系检测电路24输出在“D(n-1)≠DX(n-1)＝D(n)”时为有效值的UP信号，以及在“D(n-1)＝DX(n-1)≠D(n)”时为有效值的DN信号，作为表示相位关系的信号。
图8是示出时钟信号CKX所示的采样时刻和偏移量Voff之间的关系的图。如图8(a)所示，在值D(n-1)是高电平时由时钟信号CKX指示的采样时刻晚于第1信号值的转变时刻分布的中心时刻、值D(n-1)是低电平时由时钟信号CKX指示的采样时刻早于第2信号值的转变时刻分布的中心时刻的情况下，需要增大偏移量Voff。
相反，如图8(b)所示，在值D(n-1)是高电平时由时钟信号CKX指示的采样时刻早于第1信号值的转变时刻分布的中心时刻、值D(n-1)是低电平时由时钟信号CKX指示的采样时刻晚于第2信号值的转变时刻分布的中心时刻的情况下，需要减小偏移量Voff。此外，该图示出了数字信号值从低电平向高电平转变的情况，但是从高电平向低电平转变的情况也同样。
偏移确定部30进行在图8中说明的判定来调整偏移量Voff。图9是说明第1实施方式的时钟数据恢复装置1中包含的偏移确定部30的处理的流程图。偏移确定部30使用变量cntEDG、变量cntINSIDE、常数cntEDGTH、常数width、值D(n)和值DX(n)进行如下的处理。
在步骤S10中，将变量cntEDG和变量cntINSIDE各自的值设定为初始值0。在接下来的步骤S12中，将“D(n)^D(n-1)”的值和变量cntEDG的值相加，将该相加后得到的值设为变量cntEDG的新值。此外，在步骤S12中，将“{D(n)^D(n-1)}*{D(n-2)^DX(n-1)}”的值和变量cntINSIDE的值相加，将该相加后得到的值设为变量cntINSIDE的新值。此处，运算符号“^”表示异或。在接下来的步骤S13中，判定变量cntEDG的值是否等于常数cntEDGTH，如果变量cntEDG的值达到常数cntEDGTH则进入步骤S14，如果变量cntEDG的值没有达到常数cntEDGTH则返回步骤S12。
步骤S12和步骤S13各自的处理在各期间T(n)中进行1次。即，在步骤S13中判定为变量cntEDG的值已达到常数cntEDGTH之前，在周期T的每个期间进行1次步骤S12的处理。并且，在步骤S13中判定为变量cntEDG的值已达到常数cntEDGTH而进入步骤S14的时刻，变量cntINSIDE的值与变量cntEDG的值之比表示是图8(a)和图8(b)中的任意一个。
在步骤S14和步骤S15中，针对以变量cntEDG的值的0.5倍的值为中心、以2width为宽度的一定范围，判定变量cntINSIDE的值处于怎样的关系。在判定为变量cntINSIDE的值小于变量cntEDG的值的0.5倍减去正常数width而得到的值(0.5*cntEDG—width)的情况下，在步骤S16中使偏移量Voff增加，将新的偏移量Voff通知给DA转换部50。在判定为变量cntINSIDE的值大于变量cntEDG的值的0.5倍加上正常数width而得到的值(0.5*cntEDG+width)的情况下，在步骤S17中使偏移量Voff减小，将新的偏移量Voff通知给DA转换部50。并且，在判定为变量cntINSIDE的值存在于上述一定范围内的情况下，在步骤S18中维持偏移量Voff。
即，在步骤S14～S18中，分为如下所示的3个情况(a)～(c)进行不同的处理。此外，在步骤S16～S18的任意一个处理结束时，返回步骤S10，重复进行此前已说明的处理。
[式1]
(a)“cntINSIDE<0.5*cntEDG—width”时
Figure A200780038176D0016101805QIETU
增加Voff
(b)“0.5*cntEDG+width<cntINSIDE”时
Figure A200780038176D0016101813QIETU
减小Voff
(c)cntINSIDE的值处于一定范围内时
Figure A200780038176D0016101817QIETU
维持Voff
偏移确定部30进行以上那样的处理从而调整偏移赋予量(±Voff)，使得变量cntINSIDE的值存在于一定范围(0.5*cntEDG-width～0.5*cntEDG+width)内。由此，时钟信号CKX指示的采样时刻被调整成与第1信号值和第2信号值各自的转变时刻分布的中心时刻一致。
时钟输出部40根据由检测部20检测出的表示相位关系的UP信号和DN信号，调整周期T或相位使得时钟信号CK和数字信号之间的相位差变小，并将时钟信号CK和时钟信号CKX输出到采样部10。图10是示出第1实施方式的时钟数据恢复装置1中包含的时钟输出部40的结构的图。如该图所示，时钟输出部40包括基准时钟产生电路41和延迟赋予电路42。
基准时钟产生电路41产生根据从检测部20输出的UP信号和DN信号而调整了周期T或相位后的基准时钟信号。作为基准时钟产生电路41的电路结构，如图11～13所示可具有多种方式。延迟赋予电路42将从基准时钟产生电路41输出的基准时钟信号设为时钟信号CK，对其赋予T/2的延迟而作为时钟信号CKX，输出这些时钟信号CK和时钟信号CKX。
图11是示出基准时钟产生电路41的第1方式的电路结构的图。该图所示的基准时钟产生电路41A包括CP(Charge Pump：电荷泵)电路411、LPF(Low Pass Filter：低通滤波器)电路412和VCO(Voltage-Controlled Oscillator：压控振荡器)电路413。在该基准时钟产生电路41A中，输入从检测部20输出的UP信号和DN信号的CP电路411根据UP信号和DN信号中的哪一个是有效值，将充电和放电中的某一个电流脉冲输出到LPF电路412。LPF电路412输入从CP电路411输出的电流脉冲，根据该输入的电流脉冲是充电和放电中的哪一个，来增减输出电压值。然后，VCO电路413产生与来自LPF电路412的输出电压值对应的周期的时钟信号，将该基准时钟信号输出到延迟赋予电路42。根据UP信号和DN信号来调整从VCO电路413输出到延迟赋予电路42的时钟信号的周期。
图12是示出基准时钟产生电路41的第2方式的电路结构的图。该图所示的基准时钟产生电路41B包括CP电路411、LPF电路412、PLL(Phase Lock Loop：锁相环)电路414和可变延迟电路415。在该基准时钟产生电路41B中，输入了从检测部20输出的UP信号和DN信号的CP电路411根据UP信号和DN信号中的哪一个是有效值，将充电和放电中的某一个电流脉冲输出到LPF电路412。LPF电路412输入从CP电路411输出的电流脉冲，根据该输入的电流脉冲是充电和放电中的哪一个，来增减输出电压值。PLL电路414根据输入时钟REFCLK生成多相时钟，将该多相时钟输出到可变延迟电路415。然后，可变延迟电路415输入从PLL电路414输出的多相时钟，对多相时钟赋予与从LPF电路412输出的电压值对应的延迟，将该赋予了延迟后的时钟输出到延迟赋予电路42。根据UP信号和DN信号来调整从可变延迟电路415输出到延迟赋予电路42的时钟信号的相位。另外，也可以使用DLL(Delay Lock Loop：延迟锁定环)电路来代替PLL电路。
图13是示出基准时钟产生电路41的第3方式的电路结构的图。该图所示的基准时钟产生电路41C包括PLL电路414、相位控制电路416和相位插值电路417。在该基准时钟产生电路41C中，输入了从检测部20输出的UP信号和DN信号的相位控制电路416根据UP信号和DN信号中的哪一个是有效值，输出指示相位插值电路417中的相位调整量增减的控制信号。PLL电路414根据输入时钟REFCLK生成多相时钟，将该多相时钟输出到相位插值电路417。并且，相位插值电路417输入从PLL电路414输出的多相时钟，根据从相位控制电路416输出的控制信号，通过插值对多相时钟的相位进行调整，将该相位调整后的时钟输出到延迟赋予电路42。根据UP信号和DN信号来调整从相位插值电路417输出到延迟赋予电路42的时钟信号的相位。另外，也可以使用DLL电路来代替PLL电路。
以上那样构成的时钟数据恢复装置1具有包括采样部10、检测部20和时钟输出部40的第1环路，并且具有包括采样部10、检测部20、偏移确定部30以及DA转换部50的第2环路。通过这两个环路处理，时钟信号CK和时钟信号CKX各自的相位被调整成与输入数字信号的相位一致。采样部10中的偏移赋予量(±Voff)被调整成与值D(n-1)为高电平时的第1信号的数据转变时刻分布的峰值时刻一致，并被调整成与值D(n-1)为低电平时的第2信号的数据转变时刻分布的峰值时刻一致。并且，输出时钟信号CK及时钟信号CKX的任意一个，作为所恢复的时钟信号。此外，输出数字值D(n)的时序数据，作为所恢复的数据。
图14是示出第1实施方式的时钟数据恢复装置1中的时钟信号CK以及时钟信号CKX各自指示的采样定时的图。图14(a)示出输入数字信号的眼图的时间变化的情况。并且，图14(b)示出输入数字信号的长期间内的眼图。输入数字信号的数据转变时刻的变动由于以下因素而产生：送出该数字信号的发送器中的电源电压变动及其他噪声引起的发送器时钟抖动、以及因数字信号中的不规则数据模式和传输路径中的衰减之间的混合引起的码间干扰等。
在图14(a)中，因为发送器时钟抖动，所以按照时间序列连接数据稳定期间的中心时刻的双点划线为曲线。此外，数据转变时刻取决于前两个比特的值D(n-2)和值D(n-1)的异同而不同的现象是因为码间干扰。在发送器时钟抖动较大的情况下，如图14(b)所示在输入数字信号的长期间内的眼图中眼孔关闭，如专利文献2所公开的装置那样，当想要将数字信号的采样时刻对准数据转变时刻分布的两端附近时，无法确定其采样时刻，因此，也无法确定数据稳定期间的中心时刻。
与此相对，在第1实施方式的时钟数据恢复装置1中，在采样部10中，将对数字信号赋予了偏移(-Voff)后的信号设为第1信号，将对数字信号赋予了偏移(+Voff)后的信号设为第2信号，在各个第n期间T(n)中，对时钟信号CK指示的时刻处的第1信号的数字值DA(n)以及第2信号的数字值DB(n)进行采样保持并输出，对时钟信号CKX指示的时刻处的第1信号的数字值DXA(n)以及第2信号的数字值DXB(n)进行采样保持并输出。
然后，在本实施方式中，当值D(n-1)是高电平时，设“D(n)＝DA(n)”以及“DX(n)＝DXA(n)”，当值D(n-1)是低电平时，设“D(n)＝DB(n)”以及“DX(n)＝DXB(n)”，求取值D(n)和值DX(n)，根据这些值检测时钟信号CK与数字信号之间的相位关系，调整时钟信号CK和时钟信号CKX各自的相位。此外，调整采样部10中的偏移赋予量(±Voff)，使得当值D(n-1)是高电平时由时钟信号CKX指示的时刻成为第1信号值的转变时刻分布的中心，并且当值D(n-1)是低电平时由时钟信号CKX指示的时刻成为第2信号值的转变时刻分布的中心。
由此，在本实施方式中，能够在短期间内确定时钟信号CK和时钟信号CKX分别指示的定时时刻。即，对于第1实施方式的时钟数据恢复装置1，即使发送器时钟抖动或码间干扰较大时，也能够稳定地恢复时钟信号和数据。
(第2实施方式)
接下来，说明本发明的时钟数据恢复装置的第2实施方式。图15示出了第2实施方式的时钟数据恢复装置2的整体概略结构。与图5所示的第1实施方式的时钟数据恢复装置1的结构相比，该图15所示的第2实施方式的时钟数据恢复装置2的不同点在于：代替偏移确定部30而具有偏移确定部30A。
偏移确定部30A在各期间T(n)中输入从检测部20输出的数字值D(n)和数字值DX(n)。然后，偏移确定部30A确定采样部10中的偏移赋予量，使得当值D(n-1)是高电平时由时钟信号CKX指示的时刻成为第1信号值的转变时刻分布的中心，并且当值D(n-1)是低电平时由时钟信号CKX指示的时刻成为第2信号值的转变时刻分布的中心，并将该确定的偏移赋予量通知给DA转换部50。
第2实施方式的偏移确定部30A与第1实施方式的偏移确定部30进行大致相同的处理，但是以下方面不同。即，偏移确定部30A在各期间T(n)中，根据包括该期间在内的过去连续10个期间(T(n-9)～T(n))内的UP信号和DN信号的各个值，确定是否对累加值cntINSIDE和累加值cntEDGE分别进行累加处理。
图16是说明第2实施方式的时钟数据恢复装置2中包含的偏移确定部30A的处理的流程图。与图9所示的第1实施方式的偏移确定部30的处理相比，该图16所示的第2实施方式的偏移确定部30A的处理的不同点在于：在步骤S10和S12之间还具有步骤S11。
在步骤S11中，在各期间T(n)中，判断之前10个期间(T(n-9)～T(n))内是否存在UP信号和DN信号分别为有效值的期间，如果存在则进入步骤S12，如果不存在则不进入步骤S12而在下一个期间重新进行步骤S11的处理。图17是说明第2实施方式的时钟数据恢复装置2中包含的偏移确定部30A的处理的图。在该图中，记为“UP”的期间是UP信号为有效值的期间，记为“DN”的期间是DN信号为有效值的期间，此外，空白栏的期间是UP信号和DN信号两者均为无效值的期间。
即，偏移确定部30A在各期间T(n)中，在10个期间(T(n-9)～T(n))内存在UP信号为有效值的期间并且还存在DN信号为有效值的期间的情况下(图17(a))，在步骤S12中，累加“{D(n)^D(n-1)}*{D(n-2)^DX(n-1)}”来求取该累加值cntINSIDE，并且累加“D(n)^D(n-1)”来求取该累加值cntEDGE。但是，在10个期间(T(n-9)～T(n))内DN信号始终为无效值的情况下(图17(b))、或者在10个期间(T(n-9)～T(n))内UP信号始终为无效值的情况下(图17(c))，偏移确定部30A不分别针对累加值cntINSIDE和累加值cntEDGE进行累加处理。
此外，偏移确定部30A在步骤S13中判断为进行了常数cntEDGTH的次数的累加处理时，在步骤S14～S18中根据变量cntEDG和变量cntINSIDE各自的值的关系来增加、减小或维持偏移赋予量，由此确定采样部10中的偏移赋予量，以使比值(cntINSIDE/cntEDGE)与值0.5之差在基准值以下。
此外，在步骤S11中，基于以下理由而在10个期间的范围内判断是否存在UP信号和DN信号分别为有效值的期间。即，在输入数字信号的某一比特和下一比特之间存在数据转变的情况下，UP信号和DN信号中的一方为有效值而另一方为无效值。在输入数字信号的某一比特和下一比特之间不存在数据转变的情况下，UP信号和DN信号双方都为无效值。
如果时钟信号CK和时钟信号CKX各自的相位合适，则在某连续的多个期间内，如图17(a)所示，存在UP信号为有效值的期间，也存在DN信号为有效值的期间。但是，如果时钟信号CK和时钟信号CKX各自的相位错开，则在某连续的多个期间内，如图17(b)所示DN信号始终为无效值，或者如图17(c)所示UP信号始终为无效值。
在串行数据通信中使用的8B10B码中，保证在10比特之间数据转变为2次以上。因此，如果在10个期间的范围内判断是否存在UP信号和DN信号分别为有效值的期间，则如果时钟信号CK和时钟信号CKX各自的相位合适，则在这10个期间内必定存在UP信号为有效值的期间，也必定存在DN信号为有效值的期间。
反之，在10个期间内DN信号始终为无效值的情况下，或者在10个期间内UP信号始终为无效值的情况下，判定为时钟信号CK和时钟信号CKX各自的相位错开，因此不能正确检测偏移赋予量Voff与适当值之间的偏差。
因此，第2实施方式中的偏移确定部30A在步骤S11中，通过判断在之前的连续10个期间内是否存在UP信号和DN信号分别为有效值的期间，来判定时钟信号CK和时钟信号CKX各自的相位是否合适，如果相位适合，则在步骤S12中进行累加处理。
由此，第2实施方式的时钟数据恢复装置2即使在发送器时钟抖动或码间干扰较大时，与第1实施方式的情况相比能够更稳定地恢复时钟信号和数据。
(第3实施方式)
接下来，说明本发明的时钟数据恢复装置的第3实施方式。图18是示出第3实施方式的时钟数据恢复装置3的整体概略结构的图。与图5所示的第2实施方式的时钟数据恢复装置2的结构相比，该图18所示的第3实施方式的时钟数据恢复装置3的不同点在于：代替偏移确定部30A而具有偏移确定部30B。
偏移确定部30B在各期间T(n)中输入从检测部20输出的数字值D(n)和数字值DX(n)。此外，偏移确定部30B确定采样部10中的偏移赋予量，使得当值D(n-1)是高电平时由时钟信号CKX指示的时刻为第1信号值的转变时刻分布的中心，并且当值D(n-1)是低电平时由时钟信号CKX指示的时刻为第2信号值的转变时刻分布的中心，并将该确定的偏移赋予量通知给DA转换部50。
第3实施方式的偏移确定部30B与第2实施方式的偏移确定部30A进行大致相同的处理，但是以下方面不同。即，偏移确定部30B在各期间T(n)中，与第2实施方式同样地临时确定偏移赋予量之后，根据值D(n-2)校正并确定该偏移赋予量，并将该确定的偏移赋予量通知给DA转换部50。
如使用图3已经说明的那样，波形劣化的数字信号不仅在转变时、在稳定期间偏移量也不同，该偏移量不仅取决于输入数字信号的前一个比特的电平，还取决于更加前面的比特的电平。因此，为了实效地设定电压阈值电平以使眼孔裕量根据先前比特的电平成为最大，进行和电压阈值电平的调整处于等价关系的偏移赋予量的调整。即，在第1实施方式和第2实施方式中，仅考虑到输入数字信号的前一个比特的电平，但是在第3实施方式中，除了考虑到前一个比特的电平还考虑到更加前面的比特的电平，由此确定采样部10中的偏移赋予量。
图19是说明第3实施方式的时钟数据恢复装置3中包含的偏移确定部30B的处理的流程图。偏移确定部30B使用变量EDG、变量cntEDG、变量cntINSIDE[1]、变量cntINSIDE[2]、变量Voff[1]、变量c[2]、常数cntEDGTH、常数width[1]、常数width[2]、值D(n)和值DX(n)进行如下的处理。
在步骤S20中，将变量cntEDG、变量cntINSIDE[1]和变量cntINSIDE[2]各自的值设定为初始值0。在接下来的步骤S21中，在各期间T(n)中判断之前的10个期间(T(n-9)～T(n))内是否存在UP信号和DN信号分别为有效值的期间，如果存在则进入步骤S22，如果不存在则不进入步骤S22而在下一个期间重新进行步骤S21的处理。
在步骤S22中，将“D(n)^D(n-1)”的值设为变量EDGE的值，将该值和变量cntEDG的值相加，将该相加后得到的值设为变量cntEDG的新值。在步骤S22中，将“EDGE*{D(n-2)^DX(n-1)}”的值和变量cntINSIDE[1]的值相加，将该相加后得到的值设为变量cntINSIDE[1]的新值。此外，在步骤S22中，将“EDGE*{D(n-3)^DX(n-1)}”的值和变量cntINSIDE[2]的值相加，将该相加后得到的值设为变量cntINSIDE[2]的新值。此处，运算符号“^”示出异或。在接下来的步骤S23中，判定变量cntEDG的值是否等于常数cntEDGTH，如果变量cntEDG的值达到常数cntEDGTH则进入步骤S24，如果变量cntEDG的值没有达到常数cntEDGTH则返回步骤S22。
步骤S22和步骤S23各自的处理在各期间T(n)中进行1次。即，在周期T的每个期间进行1次步骤S22的处理，直至在步骤S23中判定为变量cntEDG的值达到常数cntEDGTH。并且，在步骤S23中判定为变量cntEDG的值已达到常数cntEDGTH而进入步骤S24的时刻，变量cntINSIDE的值与变量cntEDG的值之比表现为图8(a)和图8(b)的任意一个。
在步骤S24中，针对以变量cntEDG的值的0.5倍的值为中心、以2width[1]为宽度的一定范围，判定变量cntINSIDE[1]的值处于怎样的关系，根据该判定结果来增加、减小或维持变量Voff[1]。即，在步骤S24中，分为如下所示的3个情况(a)～(c)进行不同的处理。该处理与第1实施方式和第2实施方式中的步骤S14～S18的处理相同。
[式2]
(a)“cntINSIDE[1]<0.5*cntEDG-width[1]”时
Figure A200780038176D0023102023QIETU
增加Voff[1]
(b)“0.5*cntEDG+width[1]<cntINSIDE[1]”时
Figure A200780038176D0023102029QIETU
减小Voff[1]
(c)cntINSIDE[1]的值处于一定范围内时
Figure A200780038176D0023102032QIETU
维持Voff[1]
在接下来的步骤S25中，针对以变量cntEDG的值的0.5倍的值为中心、以2width[2]为宽度的一定范围，判定变量cntINSIDE[2]的值处于怎样的关系，根据该判定结果来增加、减小或维持变量c[2]。即，在步骤S25中，分为如下所示的3个情况(a)～(c)进行不同的处理。该步骤S25的处理除了在作为处理对象的变量和常数这一点上不同外，与步骤S24的处理相同。
[式3]
(a)“cntINSIDE[2]<0.5*cntEDG-width[2]”时
Figure A200780038176D0024102044QIETU
增加c[2]
(b)“0.5*cntEDG+width[2]<cntINSIDE[2]”时
Figure A200780038176D0024102047QIETU
减小c[2]
(c)cntINSIDE[2]的值处于一定范围内时维持c[2]
在接下来的步骤S26中，根据在步骤S24中确定的变量Voff[1]、在步骤S25中确定的变量c[1]以及值D[n-2]，进行以下的运算，确定采样部10中的偏移赋予量Voff，并将该确定的偏移赋予量Voff通知给DA转换部50。然后，返回步骤S20，重复之前已经说明的处理。
[式4]
Voff＝Voff[1]+c[2]*d[n-2]
其中，
D[n-2]＝1时d[n-2]＝+1
D[n-2]＝0时d[n-2]＝-1
通过偏移确定部30B进行如上的处理来调整并临时确定偏移赋予量Voff[1]，以使变量cntINSIDE[1]的值存在于一定范围(0.5*cntEDG-width[1]～0.5*cntEDG+width[1])内。另外，调整校正系数c[2]，以使变量cntINSIDE[2]的值存在于一定范围(0.5*cntEDG-width[2]～0.5*cntEDG+width[2])内。然后，根据校正系数c[2]校正临时确定的偏移赋予量Voff[1]，由此，确定采样部10中的偏移赋予量Voff。
像这样，在第3实施方式中，除了考虑到输入数字信号的前一个比特的电平还考虑到更加前面的比特的电平，由此确定采样部10中的偏移赋予量Voff。因此，第3实施方式的时钟数据恢复装置3即使在发送器时钟抖动或码间干扰较大时，与第2实施方式的情况相比，能够更稳定地恢复时钟信号和数据。
此外，偏移确定部30B在各期间T(n)中，可以除了根据值D(n-2)还根据值D(n-3)来校正偏移赋予量，也可以进一步根据值D(n-4)来校正偏移赋予量。例如，在除了根据值D(n-2)还根据值D(n-3)来校正偏移赋予量的情况下，偏移赋予量Voff可以通过下述的运算得到。此处，校正系数c[3]的求取方法与上述校正系数c[2]大致相同，调整成“EDG*{D(n-4)^DX(n-1)}”的累加值存在于一定的范围内。
[式5]
Voff＝Voff[1]+c[2]*d[n-2]+c[3]*d[n-3]
其中，
D[n-2]＝1时d[n-2]＝+1
D[n-2]＝0时d[n-2]＝-1
D[n-3]＝1时d[n-3]＝+1
D[n-3]＝0时d[n-3]＝-1
产业上的可利用性
本发明提供一种即使在发送器时钟抖动或码间干扰较大时也能够稳定地对时钟信号和数据进行恢复的时钟数据恢复装置。

Claims (6)

1.一种时钟数据恢复装置，其根据输入的数字信号对时钟信号和数据进行恢复，其特征在于，该时钟数据恢复装置具有：
采样部，其输入具有相同周期T的时钟信号CK和时钟信号CKX，并且输入所述数字信号，将对所述数字信号赋予了偏移(-Voff)后的信号设为第1信号，将对所述数字信号赋予了偏移(+Voff)后的信号设为第2信号，在该周期的各个第n期间T(n)中，对所述时钟信号CK指示的时刻tC处的所述第1信号的数字值DA(n)以及所述第2信号的数字值DB(n)进行采样保持并输出，对所述时钟信号CKX指示的时刻tX处的所述第1信号的数字值DXA(n)以及所述第2信号的数字值DXB(n)进行采样保持并输出(其中，tC<tX，n为整数)；
检测部，其在各期间T(n)中，输入从所述采样部输出的值DA(n)、值DB(n)、值DXA(n)以及值DXB(n)，当值D(n-1)是高电平时，设“D(n)＝DA(n)”以及“DX(n-1)＝DXA(n-1)”，当值D(n-1)是低电平时，设“D(n)＝DB(n)”以及“DX(n-1)＝DXB(n-1)”，求取值D(n)和值DX(n-1)，根据值D(n-1)、值DX(n-1)和值D(n)，检测所述时钟信号CK与所述数字信号之间的相位关系；
偏移确定部，其在各期间T(n)中，输入由所述检测部求出的值D(n)和值DX(n)，确定所述采样部中的偏移赋予量(±Voff)，使得在值D(n-1)是高电平时由所述时钟信号CKX指示的时刻成为所述第1信号的值的转变时刻分布的中心，并且在值D(n-1)是低电平时由所述时钟信号CKX指示的时刻成为所述第2信号的值的转变时刻分布的中心；以及
时钟输出部，其根据由所述检测部检测到的所述相位关系来调整周期T或者相位，使得所述时钟信号CK与所述数字信号之间的相位差变小，将满足“tX—tC＝T/2”的关系的所述时钟信号CK和所述时钟信号CKX输出到所述采样部。
2.根据权利要求1所述的时钟数据恢复装置，其特征在于，所述检测部包括相位关系检测电路，该相位关系检测电路输出在“D(n-1)≠DX(n-1)＝D(n)”时为有效值的UP信号、以及在“D(n-1)＝DX(n-1)≠D(n)”时为有效值的DN信号，作为表示所述相位关系的信号。
3.根据权利要求2所述的时钟数据恢复装置，其特征在于，所述时钟输出部根据所述UP信号和所述DN信号来调整周期T或相位，输出所述时钟信号CK和所述时钟信号CKX。
4.根据权利要求1所述的时钟数据恢复装置，其特征在于，所述偏移确定部确定所述采样部中的偏移赋予量，以使“{D(n)^D(n-1)}*{D(n-2)^DX(n-1)}”的累加值cntINSIDE和“D(n)^D(n-1)”的累加值cntEDGE之比(cntINSIDE/cntEDGE)与值0.5之间的差在基准值以下。
5.根据权利要求2所述的时钟数据恢复装置，其特征在于，所述偏移确定部，
在各期间T(n)中，仅当包括该期间在内的过去连续10个期间(T(n-9)～T(n))内存在所述UP信号和所述DN信号分别为有效值的期间时，累加“{D(n)^D(n-1)}*{D(n-2)^DX(n-1)}”来求取该累加值cntNSIDE，并且累加“D(n)^D(n-1)”来求取该累加值cntEDGE，
确定所述采样部中的偏移赋予量，使得比值(cntINSIDE/cntEDGE)与值0.5之间的差在基准值以下。
6.根据权利要求4或5所述的时钟数据恢复装置，其特征在于，所述偏移确定部在各期间T(n)中根据值D(n-2)来校正所述偏移赋予量。
CN2007800381764A 2006-10-11 2007-09-06 时钟数据恢复装置 Active CN101523834B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP277925/2006 2006-10-11
JP2006277925A JP4557947B2 (ja) 2006-10-11 2006-10-11 クロックデータ復元装置
PCT/JP2007/067400 WO2008044407A1 (fr) 2006-10-11 2007-09-06 Dispositif de récupération de données d'horloge

Publications (2)

Publication Number Publication Date
CN101523834A true CN101523834A (zh) 2009-09-02
CN101523834B CN101523834B (zh) 2013-05-22

Family

ID=39282616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800381764A Active CN101523834B (zh) 2006-10-11 2007-09-06 时钟数据恢复装置

Country Status (7)

Country Link
US (1) US8045664B2 (zh)
EP (1) EP2079210B1 (zh)
JP (1) JP4557947B2 (zh)
KR (1) KR101277432B1 (zh)
CN (1) CN101523834B (zh)
ES (1) ES2394282T3 (zh)
WO (1) WO2008044407A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102984104A (zh) * 2011-09-06 2013-03-20 瑞鼎科技股份有限公司 串行数据流的取样频率选择方法
CN103248341A (zh) * 2013-05-06 2013-08-14 复旦大学 一种适用于vlsi片上时钟系统的偏斜检测和去偏斜调节电路
CN104253781A (zh) * 2013-06-27 2014-12-31 晨星半导体股份有限公司 用于接收器的时序恢复的修正装置与方法
CN106026994A (zh) * 2016-05-16 2016-10-12 东南大学 一种基于pvtm的宽电压时钟拉伸电路
CN107765100A (zh) * 2017-10-19 2018-03-06 山东大学 一种波形信号预判周期分析方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8249207B1 (en) * 2008-02-29 2012-08-21 Pmc-Sierra, Inc. Clock and data recovery sampler calibration
US20110134773A1 (en) * 2009-12-04 2011-06-09 Electronics And Telecommunications Research Institute Method and apparatus for estimating propagation delay time
US8139701B2 (en) * 2010-08-05 2012-03-20 Fujitsu Limited Phase interpolation-based clock and data recovery for differential quadrature phase shift keying
US8664983B1 (en) * 2012-03-22 2014-03-04 Altera Corporation Priority control phase shifts for clock signals
JP5936926B2 (ja) * 2012-06-07 2016-06-22 ルネサスエレクトロニクス株式会社 受信回路及びクロックリカバリ回路並びに通信システム
US8831142B2 (en) * 2012-12-18 2014-09-09 Lsi Corporation Adaptive cancellation of voltage offset in a communication system
US11580048B1 (en) * 2019-03-18 2023-02-14 Cadence Designs Systems, Inc. Reference voltage training scheme

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6460134A (en) * 1987-08-31 1989-03-07 Fujitsu Ltd Identification regenerating circuit
JPH01125153A (ja) * 1987-11-10 1989-05-17 Nippon Telegr & Teleph Corp <Ntt> ディジタルｆｍ復調装置
JPH07221800A (ja) * 1994-02-02 1995-08-18 Nec Corp データ識別再生回路
US6178213B1 (en) 1998-08-25 2001-01-23 Vitesse Semiconductor Corporation Adaptive data recovery system and methods
US20020085656A1 (en) 2000-08-30 2002-07-04 Lee Sang-Hyun Data recovery using data eye tracking
US20030066094A1 (en) * 2001-09-29 2003-04-03 Koninklijke Philips Electronics N.V. Robust method for recovering a program time base in MPEG-2 transport streams and achieving audio/video sychronization
EP1331779B1 (en) 2002-01-28 2007-04-04 Lucent Technologies Inc. Setting of decision thresholds and sampling phase based on previous bit values
JP4206672B2 (ja) * 2002-03-01 2009-01-14 日本電気株式会社 受信回路
JP3802447B2 (ja) 2002-05-17 2006-07-26 Ｎｅｃエレクトロニクス株式会社 クロックアンドデータリカバリ回路とそのクロック制御方法
EP1626547B1 (en) * 2003-04-09 2009-10-28 Rambus, Inc. Partial response receiver
TWI226774B (en) * 2003-10-15 2005-01-11 Via Tech Inc Clock and data recovery circuit
US7042252B2 (en) * 2004-04-23 2006-05-09 Brian Jeffrey Galloway Correcting for DC offset in a phase locked loop
US7643576B2 (en) 2004-05-18 2010-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Data-signal-recovery circuit, data-signal-characterizing circuit, and related integrated circuits, systems, and methods
EP1608063A3 (en) * 2004-06-17 2006-09-13 STMicroelectronics S.r.l. Phase shifting coupling technique for multi-phase LC tank based ring oscillators
US7529329B2 (en) * 2004-08-10 2009-05-05 Applied Micro Circuits Corporation Circuit for adaptive sampling edge position control and a method therefor
US20060062341A1 (en) * 2004-09-20 2006-03-23 Edmondson John H Fast-lock clock-data recovery system

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102984104A (zh) * 2011-09-06 2013-03-20 瑞鼎科技股份有限公司 串行数据流的取样频率选择方法
CN102984104B (zh) * 2011-09-06 2015-06-17 瑞鼎科技股份有限公司 串行数据流的取样频率选择方法
CN103248341A (zh) * 2013-05-06 2013-08-14 复旦大学 一种适用于vlsi片上时钟系统的偏斜检测和去偏斜调节电路
CN103248341B (zh) * 2013-05-06 2016-01-20 复旦大学 一种适用于vlsi片上时钟系统的偏斜检测和去偏斜调节电路
CN104253781A (zh) * 2013-06-27 2014-12-31 晨星半导体股份有限公司 用于接收器的时序恢复的修正装置与方法
CN104253781B (zh) * 2013-06-27 2018-03-27 晨星半导体股份有限公司 用于接收器的时序恢复的修正装置与方法
CN106026994A (zh) * 2016-05-16 2016-10-12 东南大学 一种基于pvtm的宽电压时钟拉伸电路
CN106026994B (zh) * 2016-05-16 2019-03-01 东南大学 一种基于pvtm的宽电压时钟拉伸电路
CN107765100A (zh) * 2017-10-19 2018-03-06 山东大学 一种波形信号预判周期分析方法
CN107765100B (zh) * 2017-10-19 2020-08-18 山东大学 一种波形信号预判周期分析方法

Also Published As

Publication number Publication date
ES2394282T3 (es) 2013-01-30
KR101277432B1 (ko) 2013-06-20
EP2079210A1 (en) 2009-07-15
EP2079210B1 (en) 2012-08-01
US8045664B2 (en) 2011-10-25
JP2008098930A (ja) 2008-04-24
CN101523834B (zh) 2013-05-22
JP4557947B2 (ja) 2010-10-06
KR20090061626A (ko) 2009-06-16
EP2079210A4 (en) 2011-06-29
WO2008044407A1 (fr) 2008-04-17
US20100026350A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
CN101523834A (zh) 时钟数据恢复装置
US6374361B1 (en) Skew-insensitive low voltage differential receiver
US20020199124A1 (en) System and method for synchronizing data transfer across a clock domain boundary
JP2993463B2 (ja) 同期回路制御装置
US20090116603A1 (en) USB frequency synchronizing apparatus and method of synchronizing frequencies
KR100259265B1 (ko) 자동 코오스 조정 기능을 갖는 평판 디스플레이 장치
GB2473748A (en) Receiver clock synchronisation with provision for jitter caused by transmitter power supply fluctuations
EP3422626B1 (en) Demodulator for pulse-width modulated clock signals
EP1884057B1 (en) Data edge-to-clock edge phase detector for high speed circuits
US6389090B2 (en) Digital clock/data signal recovery method and apparatus
WO2006044123A1 (en) Reducing metastable-induced errors from a frequency detector that is used in a phase-locked loop
US20020196886A1 (en) SYNC pulse compensation and regeneration in a clock synchronizer controller
JPH11261548A (ja) オーバーサンプリング型クロックリカバリ回路
US5163069A (en) Pattern synchronizing circuit and method
US6836522B1 (en) Clock signal extracting circuit, parallel digital interface including clock signal extracting circuit, clock signal extracting method and parallel data bit signal synchronizing method using clock signal extracting method
US6339833B1 (en) Automatic recovery from clock signal loss
JPH11261547A (ja) オーバーサンプリング型クロックリカバリ回路
KR100242972B1 (ko) 평판 디스플레이 장치의 트래킹 조정 회로
US4775989A (en) Timing phase detector circuit
KR100479309B1 (ko) 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기
US6563355B2 (en) Recovery circuit generating low jitter reproduction clock
KR100261287B1 (ko) 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법
JP3789433B2 (ja) 位相差自動調整システム
KR0151527B1 (ko) 데이타 세그먼트 동기신호 발생 장치 및 방법
JPH08130534A (ja) データ伝送適応化方式およびこれを備えたデータ伝送装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant