JP3789433B2 - 位相差自動調整システム - Google Patents
位相差自動調整システム Download PDFInfo
- Publication number
- JP3789433B2 JP3789433B2 JP2003015359A JP2003015359A JP3789433B2 JP 3789433 B2 JP3789433 B2 JP 3789433B2 JP 2003015359 A JP2003015359 A JP 2003015359A JP 2003015359 A JP2003015359 A JP 2003015359A JP 3789433 B2 JP3789433 B2 JP 3789433B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- reference clock
- clock supply
- phase difference
- supply card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、通信装置などの基準クロック供給カードが冗長構成で且つ同一回路、同一プリント板のカードで、運用系基準クロック供給カード出力のカード間位相同期用のクロックを用いて、待機系基準クロック供給カードが運用系基準クロック供給カードに位相同期を行う位相差自動調整システムに関するものであり、特にそのカード間位相差調整方法を行う位相差自動調整システムに関するものである。
【0002】
【従来の技術】
運用系カードと待機系カードの切替時に、通信装置に供給する基準クロックにグリッジやクロック幅の変動が発生し、通信装置内のデータ送受信エラーが発生してしまうことを防止するためのカード間位相差精度向上のために、運用系カードの基準クロック生成用クロックに遅延設定を行いカード間の位相差調整を行う場合において、従来では評価時に測定器にてカード間位相差時間を複数枚観測し、観測結果の位相差平均値から、位相差調整値を決定していた。このような位相差調整を自動で行うことを可能にした従来技術がある。
【0003】
特許文献1に記載の技術は、基準クロックを生成する現用系と予備系とが、常時位相差調整を行って、無瞬断で切替可能にするものである。
【0004】
特許文献2に記載の技術は、現用系と予備系との位相の先頭間の時間を計数し、この時間計数結果に基づき遅延量を調整するものである。
【0005】
【特許文献1】
特開平06−197101号公報
【特許文献2】
特開平06−350576号公報
【0006】
【発明が解決しようとする課題】
先述したように従来のカード間位相調整は、試作評価時に複数枚のカードのカード間位相差を測定器にて観測し、カード間位相差調整を行い設定値を決めていたため、バッファの個体差によるバラツキにより位相差がバラついてしまっていた。また、装置出荷後は位相差調整を行うことは不可能で温度変化や電圧変動によるバッファの遅延量変化や、カード交換による遅延量相違に対応できなかった。
【0007】
これにより、カード切替時に通信装置内に供給する基準クロックにグリッジが発生し、データの二重取り込みなどによりデータ送受信エラーが発生する場合があった。本発明は、上記の問題を解決することを目的とする。
【0008】
そのために請求項1に係る発明では、運用系カードと待機系カードを切替た場合でも、通信装置内のデータ送受信エラーが発生しない、すなわちカード切替時に基準クロックにグリッジや、クロック幅変動が発生せず通信装置内に安定した基準クロックを供給でき、また作業工数を削減できる、すなわち試作評価時に複数枚のカード間位相差を観測せずに位相差調整できる位相差自動調整システムを提供することを目的とする。
【0009】
請求項2に係る発明では、温度変化や電圧変動によりバッファ遅延量が変化した場合でも位相差ずれを補正できる、すなわちカード切替時に基準クロックにグリッジや、クロック幅変動が発生せず通信装置内に安定した基準クロックを供給できる位相差自動調整システムを提供することを目的とする。
【0010】
請求項3に係る発明では、カード毎の個別バラつきにも対応できる、すなわちカードの組み合わせ毎にカード間の位相差調整を再度行わなくて済む位相差自動調整システムを提供することを目的とする。
【0011】
請求項4に係る発明では、運用系カードと待機系カードを切替た場合でも、通信装置内のデータ送受信エラーが発生しない、すなわちカード切替時に基準クロックにグリッジや、クロック幅変動が発生せず通信装置内に安定した基準クロックを供給でき、また作業工数を削減できる、すなわち試作評価時に複数枚のカード間位相差を観測せずに位相差調整できる位相差自動調整システムを提供することを目的とする。
【0012】
請求項5に係る発明では、温度変化や電圧変動によりバッファ遅延量が変化した場合でも位相差ずれを補正できる、すなわちカード切替時に基準クロックにグリッジや、クロック幅変動が発生せず通信装置内に安定した基準クロックを供給できる位相差自動調整システムを提供することを目的とする。
【0013】
請求項6に係る発明では、カード毎の個別バラつきにも対応できる、すなわちカードの組み合わせ毎にカード間の位相差調整を再度行わなくて済む位相差自動調整システムを提供することを目的とする。
【0014】
【課題を解決するための手段】
かかる目的を解決するため、請求項1に記載の発明は、上位装置より供給される網クロックを受信する基準クロック供給カードは冗長構成で且つ同一回路、同一プリント板のカードであり、基準クロック供給カードは、網クロックと比較し、カード間位相同期用クロックを生成する運用系基準クロック供給カードであるか、またはカード間位相同期用クロックを受信して位相同期を行う待機系基準クロック供給カードであるかの何れかであり、両カード間の位相差を検出し、位相差を自動調整するカード間位相同期を行う位相差自動調整システムであって、運用系基準クロック供給カード及び待機系基準クロック供給カードに入力される網クロックは等長配線であり運用系基準クロック供給カードにおける網クロックと出力タイミングとの時間差を算出し、待機系基準クロック供給カードにおける網クロックと出力タイミングとの時間差を算出し、両時間差の差分を用いて遅延を設定することによりカード間位相同期を実行することを特徴とする。
【0015】
請求項2に記載の発明は、請求項1に記載の発明において、運用中にて一定周期毎に、カード間位相同期を実行することを特徴とする。
【0016】
請求項3に記載の発明は、請求項1または2に記載の発明において、基準クロック供給カードの交換時に、カード間位相同期を実行することを特徴とする。
【0017】
請求項4に記載の発明は、上位装置より供給される網クロックを受信する基準クロック供給カードは冗長構成で且つ同一回路、同一プリント板のカードであり、基準クロック供給カードは、網クロックと比較し、カード間位相同期用クロックを生成する運用系基準クロック供給カードであるか、またはカード間位相同期用クロックを受信して位相同期を行う待機系基準クロック供給カードであるかの何れかであり、両カード間の位相差を検出し、位相差を自動調整するカード間位相同期を行う位相差自動調整システムであって、運用系基準クロック供給カード及び待機系基準クロック供給カードに入力される網クロックは非等長配線であり、網クロックの配線長差に伴う遅延を設定する網クロック遅延設定手段を備え、運用系基準クロック供給カードにおける網クロックと出力タイミングとの時間差を算出し、待機系基準クロック供給カードにおける網クロックと出力タイミングとの時間差を算出し、両時間差の差分を用いて遅延を設定することによりカード間位相同期を実行することを特徴とする。
【0018】
請求項5に記載の発明は、請求項4に記載の発明において、運用中にて一定周期毎に、カード間位相同期を実行することを特徴とする。
【0019】
請求項6に記載の発明は、請求項4または5に記載の発明において、基準クロック供給カードの交換時に、カード間位相同期を実行することを特徴とする。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【0021】
(実施例の構成)
まず、本発明の一実施例の構成を図面を用いて説明する。
【0022】
図1を参照すると、上位装置から供給される網クロック(1)は、等長配線されて基準クロック供給カード(10)のタイミング検出回路(12)とPLL部(11)と基準クロック供給カード(20)のタイミング検出回路(22)とPLL部(21)に入力される。網クロック(1)が等長配線されて基準クロック供給カード(10)と基準クロック供給カード(20)へ入力されることで、カード間に網クロック(1)入力遅延誤差が生じないため、正確に位相差比較が行える。
【0023】
基準クロック供給カード(10)内のPLL部(11)は、バッファ(16)を介して通信システム内に供給する基準クロック(204)、バッファ(14)を介して他系の基準クロック供給カード(20)へ供給するカード間位相同期用クロック(202)、タイミング検出回路(12)が網クロック(1)との比較に用いるタイミング信号(201)を生成する。また、バッファ(15)を介して他系の基準クロック供給カード(20)出力のカード間位相同期用クロック(203)を受信する。
【0024】
図3を参照すると、タイミング検出回路(12)は、CPU(13)から位相差調整命令があると、PLL部(11)出力のタイミング信号(201)と網クロック(1)との時間差を、複数のクロックでサンプリングすることで、細かく算出しCPU(13)へ通知する。ここで、サンプリングクロック数は、任意に増やすことが可能である。
【0025】
CPU(13)は、タイミング検出回路(12)にて算出した時間差などの各データをカード間で送受信する場合、バス(2)を介して行う。また、基準クロック供給用バッファ(16)の出力制御を制御信号▲1▼にて行い、PLL部(11)の遅延設定制御を制御信号▲2▼にて行い、PLL部(11)の比較クロック選択制御を制御信号▲3▼にて行う。
【0026】
また、CPU(13)は一定周期毎に位相差自動調整を行う。これにより、各バッファの温度変化や電圧変動による遅延時間変動が、カード間位相差に影響することを防ぐ。
【0027】
同様に基準クロック供給カード(20)内のPLL部(21)は、バッファ(26)を介して通信システム内に供給する基準クロック(204)、バッファ(24)を介して他系の基準クロック供給カード(10)へ供給するカード間位相同期用クロック(202)、網クロック(1)との比較に用いるタイミング信号(201)を生成する。また、バッファ(25)を介して他系の基準クロック供給カード(10)出力のカード間位相同期用クロック(203)を受信する。
【0028】
タイミング検出回路(22)は、CPU(23)から位相差調整命令があると、PLL部(21)出力のタイミング信号(201)と網クロック(1)との時間差を、複数のクロックでサンプリングすることで、細かく算出しCPU(23)へ通知する。
【0029】
CPU(23)は、タイミング検出回路(22)にて算出した時間差などの各データをカード間で送受信する場合、バス(2)を介して行う。また、基準クロック供給用バッファ(26)の出力制御を制御信号▲4▼にて行い、PLL部(21)の遅延設定制御を制御信号▲5▼にて行い、PLL部(21)の比較クロック選択制御を制御信号▲6▼にて行う。
【0030】
また、CPU(23)は一定周期毎に位相差自動調整を行う。これにより、各バッファの温度変化や電圧変動による遅延時間変動が、カード間位相差に影響することを防ぐ。
【0031】
通信装置内の監視制御カード(30)、MainMemoryカード(31)、上位装置インタフェースカード(32)、データ処理カード(33)へは、基準クロック供給カード(10)または、基準クロック供給カード(20)の運用系から出力される基準クロックが供給される。
【0032】
図2は、図1のPLL部(11)及びPLL部(21)の内部構成を示す図であるが、DPLL(101)は、入力された網クロック(1)のクロック幅が速い周期で変動する揺らぎ成分であるジッタ・遅い周期で変動する揺らぎ成分であるワンダを除去し、網クロック(1)に同期したクロックを遅延回路(102)及び自カード出力カード間位相差同期用クロック(202)に出力する。
【0033】
遅延回路(102)は、CPU(13)または、CPU(23)からの遅延設定制御により、DPLL(101)出力クロックに遅延を付加しSEL(103)へ出力する。
【0034】
SEL(103)は、CPU(13)または、CPU(23)からの比較クロック選択制御信号により、遅延回路(102)出力クロックまたは、他系カード出力のカード間位相同期用クロック(203)を選択し、APLL(104)へ出力する。
【0035】
APLL(104)は、SEL(103)から出力された、比較クロックに同期したクロックをクロック生成部(105)に出力する。
【0036】
クロック生成部(105)は、通信システム内に供給する基準クロック(204)及び網クロック(1)と比較を行う自カード基準タイミング信号(201)を生成する。
【0037】
(実施例の動作)
次に本発明の第一の実施例の動作を図面を用いて説明する。
【0038】
図4を参照し、通信装置に電源ONされ、基準クロック供給カード(10)が運用系、基準クロック供給カード(20)が待機系である場合についての説明をする。
【0039】
基準クロック供給カード(10)のCPU(13)は、自カードが運用系であるのでPLL部(11)のSEL(103)を網クロック(1)選択に設定し、他系の基準クロック供給カード(20)へ位相調整開始を要求する。
【0040】
基準クロック供給カード(20)のCPU(23)は、自カードが待機系であるのでPLL部(21)のSEL(103)を他系カード出力のカード間位相同期用クロック(203)選択に設定する。
【0041】
その後、位相調整開始要求を受信し、位相差調整開始可能状態になると他系の基準クロック供給カード(10)へ位相調整開始可能を通知する。
【0042】
図5を参照すると、これにより、運用系カード、待機系カードが同じタイミングの自カード出力タイミング信号(201)と網クロック(1)でタイミング検出することになり、異なったタイミングの自カード基準タイミング信号(201)で比較せず、カード間位相差の誤算出を防止する。
【0043】
基準クロック供給カード(10)のCPU(13)は、他系の基準クロック供給カード(20)から位相調整開始可能であることを受信すると、タイミング検出回路(12)へ時間差算出を行うよう命令する。
【0044】
タイミング検出回路(12)は、網クロック(1)とPLL部(11)出力のタイミング信号(201)との時間差を算出し、CPU(13)へ通知する。
【0045】
基準クロック供給カード(20)のCPU(23)は、位相差調整開始可能状態になると、タイミング検出回路(22)へ時間差算出を行うよう命令する。
【0046】
図7を参照すると、このとき基準クロック供給カード(10)の遅延回路(102)に遅延設定がされていないため、バッファ(14)、バッファ(25)、PLL部(21)のAPLL(104)、クロック生成部(105)の遅延により、基準クロック供給カード(10)生成基準クロックと基準クロック供給カード(20)生成基準クロックとの位相差は一致していない。
【0047】
タイミング検出回路(22)は、網クロック(1)とPLL部(21)出力のタイミング信号(201)との時間差を算出し、CPU(23)へ通知する。CPU(23)は、算出結果を他系の基準クロック供給カード(10)へ送信する。
【0048】
基準クロック供給カード(10)内のCPU(13)は、他系の基準クロック供給カード(20)の時間差と自カードの時間差から差分を算出し、PLL部(11)の遅延回路(102)へ差分遅延を設定する。
【0049】
差分遅延の設定により図6、図8を参照すると、カード間位相差は一致する。
【0050】
CPU(13)は、PLL部(11)のSEL(103)を他系カード出力のカード間位相同期用クロック(203)選択に設定し、遅延設定完了通知Aを他系の基準クロック供給カード(20)へ通知する。
【0051】
他系の基準クロック供給カード(20)は、遅延設定完了通知Aを受信すると、PLL部(21)のSEL(103)を網クロック(1)選択に設定し、位相差調整開始可能状態になると他系の基準クロック供給カード(10)へ位相調整開始可能を通知する。
【0052】
基準クロック供給カード(10)のCPU(13)は、他系の基準クロック供給カード(20)から位相調整開始可能を受信すると、タイミング検出回路(12)へ時間差算出を行うよう命令する。
【0053】
タイミング検出回路(12)は、網クロック(1)とPLL部(11)出力のタイミング信号(201)との時間差を算出し、CPU(13)へ通知する。CPU(13)は、算出結果を他系の基準クロック供給カード(20)へ送信する。
【0054】
他系の基準クロック供給カード(20)は、位相差調整開始可能状態になると、タイミング検出回路(22)へ時間差算出を行うよう命令する。
【0055】
タイミング検出回路(22)は、網クロック(1)とPLL部(21)出力のタイミング信号(201)との時間差を算出し、CPU(23)へ通知する。
【0056】
CPU(23)は、他系の基準クロック供給カード(10)の時間差と自カードの時間差から差分を算出し、PLL部(21)の遅延回路(102)へ差分遅延を設定する。CPU(23)は、PLL部(21)のSEL(103)を他系カード出力のカード間位相同期用クロック(203)選択に設定し、遅延設定完了通知Bを他系の基準クロック供給カード(10)へ通知する。
【0057】
他系の基準クロック供給カード(10)は、遅延設定完了通知Bを受信すると、PLL部(11)のSEL(103)を網クロック(1)選択に設定し、通信システム供給クロックバッファの出力許可を行う。
この結果、カード間の位相差調整が自動で行える。
【0058】
また、運用中も一定周期毎にカード間位相差自動調整を行う。図9を参照すると、運用系基準クロック供給カード(10)のCPU(13)は、待機系の基準クロック供給カード(20)へ位相調整開始を要求する。
【0059】
基準クロック供給カード(20)のCPU(23)は、位相調整開始要求を受信し、位相差調整開始可能状態になると他系の基準クロック供給カード(10)へ位相調整開始可能を通知する。
【0060】
基準クロック供給カード(10)のCPU(13)は、他系の基準クロック供給カード(20)から位相調整開始可能であることを受信すると、タイミング検出回路(12)へ時間差算出を行うよう命令する。
【0061】
タイミング検出回路(12)は、網クロック(1)とPLL部(11)出力のタイミング信号(201)との時間差を算出し、CPU(13)へ通知する。
【0062】
基準クロック供給カード(20)のCPU(23)は、位相差調整開始可能状態になるとタイミング検出回路(22)へ時間差算出を行うよう命令する。
【0063】
タイミング検出回路(22)は、網クロック(1)とPLL部(21)出力のタイミング信号(201)との時間差を算出し、CPU(23)へ通知する。CPU(23)は、算出結果を他系の基準クロック供給カード(21)へ送信する。
【0064】
基準クロック供給カード(10)内のCPU(13)は、他系の基準クロック供給カード(20)の時間差と自カードの時間差から差分を算出し、PLL部(11)の遅延回路(102)へ差分遅延を設定する。
これにより、バッファの温度変化や電圧変動による遅延時間変動が、カード間位相差に影響することを防ぐ。
【0065】
次に図10を参照し、待機系の基準クロック供給カードが交換された場合の動作を説明する。
【0066】
交換された基準クロック供給カード(20)は、起動時は待機系であるため、PLL部(21)のSEL(103)を他系カード出力のカード間位相同期用クロック(203)選択に設定し、他系の基準クロック供給カード(10)へ位相調整開始を要求する。
【0067】
基準クロック供給カード(10)のCPU(13)は、位相調整開始要求を受信し、位相差調整開始可能状態になると他系の基準クロック供給カード(20)へ位相調整開始可能を通知する。
【0068】
基準クロック供給カード(20)のCPU(23)は、他系の基準クロック供給カード(10)から位相調整開始可能であることを受信すると、タイミング検出回路(22)へ時間差算出を行うよう命令する。
【0069】
タイミング検出回路(22)は、網クロック(1)とPLL部(21)出力のタイミング信号(201)との時間差を算出し、CPU(23)へ通知する。CPU(23)は、算出結果を他系の基準クロック供給カード(10)へ送信する。
【0070】
基準クロック供給カード(10)のCPU(13)は、位相差調整開始可能状態になるとタイミング検出回路(12)へ時間差算出を行うよう命令する。
【0071】
タイミング検出回路(12)は、網クロック(1)とPLL部(11)出力のタイミング信号(201)との時間差を算出し、CPU(13)へ通知する。
【0072】
基準クロック供給カード(10)内のCPU(13)は、他系の基準クロック供給カード(20)の時間差と自カードの時間差から差分を算出し、PLL部(11)の遅延回路(102)へ差分遅延を設定する。
この結果、カード間の位相差調整が自動で行える。
【0073】
また、運用中も一定周期毎にカード間位相差自動調整を行い、基準クロック供給カード(20)側の遅延設定は、運用系と待機系の切替が行われた後に、位相差自動調整により行う。
【0074】
(他の実施例)
本発明の他の実施例について説明する。
【0075】
図11を参照すると、上位装置から供給される網クロック(1)は、基準クロック供給カード(10)内のPLL部(11)と網クロック遅延設定回路(301)、基準クロック供給カード(20)内のPLL部(21)と網クロック遅延設定回路(302)に入力される。
【0076】
網クロック遅延設定回路(301)及び網クロック遅延設定回路(302)は、網クロック(1)供給側に近いカード実装位置に実装された場合、網クロック(1)に遠い実装位置までの網クロック(1)配線長分の遅延を設定し、タイミング検出回路(12)及びタイミング検出回路(22)へ網クロック(1)を供給する。
【0077】
網クロック(1)に配線長分の遅延が設定されるため、基準クロック供給カード(10)と基準クロック供給カード(20)への入力遅延誤差が生じないため、正確に位相差比較が行える。
【0078】
図12を参照し、通信装置に電源ONされ、基準クロック供給カード(10)が運用系、基準クロック供給カード(20)が待機系である場合についての説明をする。
【0079】
基準クロック供給カード(10)内の網クロック遅延設定回路(201)は、網クロック供給側に近い実装位置であるため、網クロック(1)の遅延設定を行う。基準クロック供給カード(10)のCPU(13)は、自カードが運用系であるのでPLL部(11)のSEL(103)を網クロック(1)選択に設定し、他系の基準クロック供給カード(20)へ位相調整開始を要求する。
【0080】
基準クロック供給カード(20)内の網クロック遅延設定回路(302)は、網クロック供給側に遠い実装位置であるため、網クロック(1)の遅延設定を行わない。基準クロック供給カード(20)のCPU(23)は、待機系であるのでPLL部(21)のSEL(103)を他系カード出力のカード間位相同期用クロック(203)選択に設定する。
【0081】
その後、位相調整開始要求を受信し、位相差調整開始可能状態になると他系の基準クロック供給カード(10)へ位相調整開始可能を通知する。
これにより、運用系カード、待機系カードが同時にタイミング検出することになり、異なったタイミング信号で比較することを防止する。
【0082】
基準クロック供給カード(10)のCPU(13)は、他系の基準クロック供給カード(20)から位相調整開始可能であることを受信すると、タイミング検出回路(12)へ時間差算出を行うよう命令する。
【0083】
タイミング検出回路(12)は、遅延設定された網クロック(1)とPLL部(11)出力のタイミング信号(201)との時間差を算出し、CPU(13)へ通知する。
【0084】
基準クロック供給カード(20)のCPU(23)は、位相差調整開始可能状態になるとタイミング検出回路(22)へ時間差算出を行うよう命令する。
【0085】
タイミング検出回路(22)は、網クロック(1)とPLL部(21)出力のタイミング信号(201)との時間差を算出し、CPU(23)へ通知する。CPU(23)は、算出結果を他系の基準クロック供給カード(10)へ送信する。
【0086】
基準クロック供給カード(10)内のCPU(13)は、他系の基準クロック供給カード(20)の時間差と自カードの時間差から差分を算出し、PLL部(11)の遅延回路(102)へ差分遅延を設定する。
【0087】
CPU(13)は、PLL部(11)のSEL(103)を他系カード出力のカード間位相同期用クロック(203)選択に設定し、遅延設定完了通知Aを他系の基準クロック供給カード(20)へ通知する。
【0088】
他系の基準クロック供給カード(20)は、遅延設定完了通知Aを受信すると、PLL部(21)のSEL(103)を網クロック(1)選択に設定し、位相差調整開始可能状態になると他系の基準クロック供給カード(10)へ位相調整開始可能を通知する。
【0089】
基準クロック供給カード(10)のCPU(13)は、他系の基準クロック供給カード(20)から位相調整開始可能を受信すると、タイミング検出回路(12)へ時間差算出を行うよう命令する。
【0090】
タイミング検出回路(12)は、網クロック(1)とPLL部(11)出力のタイミング信号(201)との時間差を算出し、CPU(13)へ通知する。CPU(13)は、算出結果を他系の基準クロック供給カード(20)へ送信する。
【0091】
他系の基準クロック供給カード(20)は、位相差調整開始可能状態になると、タイミング検出回路(22)へ時間差算出を行うよう命令する。
【0092】
タイミング検出回路(22)は、網クロック(1)とPLL部(21)出力のタイミング信号との時間差を算出し、CPU(23)へ通知する。
【0093】
CPU(23)は、他系の基準クロック供給カード(10)の時間差と自カードの時間差から差分を算出し、PLL部(21)の遅延回路(102)へ差分遅延を設定する。CPU(23)は、PLL部(21)のSEL(103)を他系カード出力のカード間位相同期用クロック(203)選択に設定し、遅延設定完了通知Bを他系の基準クロック供給カード(10)へ通知する。
【0094】
他系の基準クロック供給カード(10)は、遅延設定完了通知Bを受信すると、PLL部(11)のSEL(103)を網クロック(1)選択に設定し、通信システム供給クロックバッファの出力許可を行う。
この結果、カード間の位相差調整が自動で行える。
【0095】
また、運用中も一定周期毎にカード間位相差自動調整を行う。図13を参照すると、運用系基準クロック供給カード(10)のCPU(13)は、待機系の基準クロック供給カード(20)へ位相調整開始を要求する。
【0096】
基準クロック供給カード(20)のCPU(23)は、位相調整開始要求を受信し、位相差調整開始可能状態になると他系の基準クロック供給カード(10)へ位相調整開始可能を通知する。
【0097】
基準クロック供給カード(10)のCPU(13)は、他系の基準クロック供給カード(20)から位相調整開始可能であることを受信すると、タイミング検出回路(12)へ時間差算出を行うよう命令する。
【0098】
タイミング検出回路(12)は、網クロック(1)とPLL部(11)出力のタイミング信号(201)との時間差を算出し、CPU(13)へ通知する。
【0099】
基準クロック供給カード(20)のCPU(23)は、位相差調整開始可能状態になるとタイミング検出回路(22)へ時間差算出を行うよう命令する。
【0100】
タイミング検出回路(22)は、網クロック(1)とPLL部(21)出力のタイミング信号(201)との時間差を算出し、CPU(23)へ通知する。CPU(23)は、算出結果を他系の基準クロック供給カード(21)へ送信する。
【0101】
基準クロック供給カード(10)内のCPU(13)は、他系の基準クロック供給カード(20)の時間差と自カードの時間差から差分を算出し、PLL部(11)の遅延回路(102)へ差分遅延を設定する。
これにより、バッファの温度変化や電圧変動による遅延時間変動が、カード間位相差に影響することを防ぐ。
【0102】
次に図14を参照し、待機系の基準クロック供給カードが交換された場合の動作を説明する。
【0103】
カード交換時に待機系の基準クロック供給カード(20)内の網クロック遅延設定回路(302)は、網クロック供給側に遠い実装位置であるため、網クロック(1)の遅延設定を行わない。
【0104】
交換された基準クロック供給カード(20)は、起動時は待機系であるため、PLL部(21)のSEL(103)を他系カード出力のカード間位相同期用クロック(203)選択に設定し、他系の基準クロック供給カード(10)へ位相調整開始を要求する。
【0105】
基準クロック供給カード(10)のCPU(13)は、位相調整開始要求を受信し、位相差調整開始可能状態になると他系の基準クロック供給カード(20)へ位相調整開始可能を通知する。
【0106】
基準クロック供給カード(20)のCPU(23)は、他系の基準クロック供給カード(10)から位相調整開始可能であることを受信すると、タイミング検出回路(22)へ時間差算出を行うよう命令する。
【0107】
タイミング検出回路(22)は、網クロック(1)とPLL部(21)出力のタイミング信号(201)との時間差を算出し、CPU(23)へ通知する。CPU(23)は、算出結果を他系の基準クロック供給カード(10)へ送信する。
【0108】
基準クロック供給カード(10)のCPU(13)は、位相差調整開始可能状態になるとタイミング検出回路(12)へ時間差算出を行うよう命令する。
【0109】
タイミング検出回路(12)は、網クロック(1)とPLL部(11)出力のタイミング信号(201)との時間差を算出し、CPU(13)へ通知する。
【0110】
基準クロック供給カード(10)内のCPU(13)は、他系の基準クロック供給カード(20)の時間差と自カードの時間差から差分を算出し、PLL部(11)の遅延回路(102)へ差分遅延を設定する。
この結果、カード間の位相差調整が自動で行える。
【0111】
また、運用中も一定周期毎にカード間位相差自動調整を行い、基準クロック供給カード(20)側の遅延設定は、運用系と待機系の切替が行われた後に、位相差自動調整により行う。
【0112】
【発明の効果】
本発明により次の効果が得られる。
【0113】
請求項1に係る発明では、運用系カードと待機系カードを切替た場合でも、通信装置内のデータ送受信エラーが発生しないことである、すなわちカード切替時に基準クロックにグリッジや、クロック幅変動が発生せず通信装置内に安定した基準クロックを供給できることである。その理由は、運用系カードの基準クロック生成用クロックに遅延設定を行いカード間の位相差調整を行うためである。 また、作業工数を削減できることである、すなわち試作評価時に複数枚のカード間位相差を観測せずに位相差調整できることである。その理由は、運用系カードと待機系カード内のタイミング検出回路にて網クロックと自カード出力タイミング信号の位相差を検出し、その時間差分を用いて位相差調整を自動で行うためである。
【0114】
請求項2に係る発明では、温度変化や電圧変動によりバッファ遅延量が変化した場合でも位相差ずれを補正できることである、すなわちカード切替時に基準クロックにグリッジや、クロック幅変動が発生せず通信装置内に安定した基準クロックを供給できることである。その理由は、一定周期毎に位相差調整を自動で行うためである。
【0115】
請求項3に係る発明では、カード毎の個別バラつきにも対応できることである、すなわちカードの組み合わせ毎にカード間の位相差調整を再度行わなくて済むことである。その理由は、カード組み合わせ毎に位相差調整を自動で行うためである。
【0116】
請求項4に係る発明では、運用系カードと待機系カードを切替た場合でも、通信装置内のデータ送受信エラーが発生しないことである、すなわちカード切替時に基準クロックにグリッジや、クロック幅変動が発生せず通信装置内に安定した基準クロックを供給できることである。その理由は、運用系カードの基準クロック生成用クロックに遅延設定を行いカード間の位相差調整を行うためである。 また、作業工数を削減できることである、すなわち試作評価時に複数枚のカード間位相差を観測せずに位相差調整できることである。その理由は、運用系カードと待機系カード内のタイミング検出回路にて網クロックと自カード出力タイミング信号の位相差を検出し、その時間差分を用いて位相差調整を自動で行うためである。
【0117】
請求項5に係る発明では、温度変化や電圧変動によりバッファ遅延量が変化した場合でも位相差ずれを補正できることである、すなわちカード切替時に基準クロックにグリッジや、クロック幅変動が発生せず通信装置内に安定した基準クロックを供給できることである。その理由は、一定周期毎に位相差調整を自動で行うためである。
【0118】
請求項6に係る発明では、カード毎の個別バラつきにも対応できることである、すなわちカードの組み合わせ毎にカード間の位相差調整を再度行わなくて済むことである。その理由は、カード組み合わせ毎に位相差調整を自動で行うためである。
【図面の簡単な説明】
【図1】本発明の通信装置構成図である。
【図2】PLL部内の構成図である。
【図3】網クロックとPLL部出力のタイミング信号のサンプリングタイミング図である。
【図4】本発明の実施例の電源ONからの動作を示すフローチャートである。
【図5】遅延設定なし時の網クロックとPLL部出力のタイミング信号とのタイミングを表す図である。
【図6】遅延設定後の網クロックとPLL部出力のタイミング信号とのタイミングを表す図である。
【図7】遅延設定なし時の基準クロック供給カード間の基準クロックタイミングを表す図である。
【図8】遅延設定後の基準クロック供給カード間の基準クロックタイミングを表す図である。
【図9】本発明の実施例の一定周期毎の位相差自動調整動作を示すフローチャートである。
【図10】本発明の実施例の待機系にカードが交換実装された場合の動作を示すフローチャートである。
【図11】本発明の他の実施例の構成図である。
【図12】本発明の他の実施例の電源ONからの動作を示すフローチャートである。
【図13】本発明の他の実施例の一定周期毎の位相差自動調整動作を示すフローチャートである。
【図14】本発明の他の実施例の待機系にカードが交換実装された場合の動作を示すフローチャートである。
【符号の説明】
1 網クロック
2 バス
10、20 基準供給クロックカード
11、21 PLL部
12、22 タイミング検出回路
13、23 CPU
301、302 網クロック遅延設定回路
Claims (6)
- 上位装置より供給される網クロックを受信する基準クロック供給カードは冗長構成で且つ同一回路、同一プリント板のカードであり、前記基準クロック供給カードは、前記網クロックと比較し、カード間位相同期用クロックを生成する運用系基準クロック供給カードであるか、または前記カード間位相同期用クロックを受信して位相同期を行う待機系基準クロック供給カードであるかの何れかであり、両カード間の位相差を検出し、前記位相差を自動調整するカード間位相同期を行う位相差自動調整システムであって、
前記運用系基準クロック供給カード及び前記待機系基準クロック供給カードに入力される前記網クロックは等長配線であり、
前記運用系基準クロック供給カードにおける前記網クロックと出力タイミングとの時間差を算出し、前記待機系基準クロック供給カードにおける前記網クロックと出力タイミングとの時間差を算出し、両時間差の差分を用いて遅延を設定することにより前記カード間位相同期を実行することを特徴とする位相差自動調整システム。 - 運用中にて一定周期毎に、前記カード間位相同期を実行することを特徴とする請求項1に記載の位相差自動調整システム。
- 前記基準クロック供給カードの交換時に、前記カード間位相同期を実行することを特徴とする請求項1または2に記載の位相差自動調整システム。
- 上位装置より供給される網クロックを受信する基準クロック供給カードは冗長構成で且つ同一回路、同一プリント板のカードであり、前記基準クロック供給カードは、前記網クロックと比較し、カード間位相同期用クロックを生成する運用系基準クロック供給カードであるか、または前記カード間位相同期用クロックを受信して位相同期を行う待機系基準クロック供給カードであるかの何れかであり、両カード間の位相差を検出し、前記位相差を自動調整するカード間位相同期を行う位相差自動調整システムであって、
前記運用系基準クロック供給カード及び前記待機系基準クロック供給カードに入力される前記網クロックは非等長配線であり、前記網クロックの配線長差に伴う遅延を設定する網クロック遅延設定手段を備え、
前記運用系基準クロック供給カードにおける前記網クロックと出力タイミングとの時間差を算出し、前記待機系基準クロック供給カードにおける前記網クロックと出力タイミングとの時間差を算出し、両時間差の差分を用いて遅延を設定することにより前記カード間位相同期を実行することを特徴とする位相差自動調整システム。 - 運用中にて一定周期毎に、前記カード間位相同期を実行することを特徴とする請求項4に記載の位相差自動調整システム。
- 前記基準クロック供給カードの交換時に、前記カード間位相同期を実行することを特徴とする請求項4または5に記載の位相差自動調整システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003015359A JP3789433B2 (ja) | 2003-01-23 | 2003-01-23 | 位相差自動調整システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003015359A JP3789433B2 (ja) | 2003-01-23 | 2003-01-23 | 位相差自動調整システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004229020A JP2004229020A (ja) | 2004-08-12 |
JP3789433B2 true JP3789433B2 (ja) | 2006-06-21 |
Family
ID=32903138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003015359A Expired - Fee Related JP3789433B2 (ja) | 2003-01-23 | 2003-01-23 | 位相差自動調整システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3789433B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110954741A (zh) * | 2019-10-21 | 2020-04-03 | 国网上海市电力公司 | 一种电压交互同步采样方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266923A (ja) | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | クロック供給装置 |
-
2003
- 2003-01-23 JP JP2003015359A patent/JP3789433B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110954741A (zh) * | 2019-10-21 | 2020-04-03 | 国网上海市电力公司 | 一种电压交互同步采样方法 |
CN110954741B (zh) * | 2019-10-21 | 2022-03-15 | 国网上海市电力公司 | 一种电压交互同步采样方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2004229020A (ja) | 2004-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5175728B2 (ja) | 試験装置、調整方法および調整プログラム | |
US6370200B1 (en) | Delay adjusting device and method for plural transmission lines | |
US8745431B2 (en) | Compound universal serial bus architecture providing precision synchronisation to an external timebase | |
JP3949643B2 (ja) | Master/Slave方式ディジタルDLLおよびその制御方法 | |
US7253668B2 (en) | Delay-locked loop with feedback compensation | |
US6874102B2 (en) | Coordinated recalibration of high bandwidth memories in a multiprocessor computer | |
CN109426299B (zh) | 传感器装置及其方法 | |
JP2004530203A (ja) | 同期バス・インターフェースのための自動遅延検出およびレシーバ調節の方法およびシステム | |
CN113014350A (zh) | 一种基于pmc接口的仿真设备间时间同步方法 | |
US10853288B2 (en) | Bus system | |
CN111711224A (zh) | 交流电源并联时输出电压和载波信号的同步处理方法 | |
US9213359B2 (en) | Interface for controlling the phase alignment of clock signals for a recipient device | |
JP3789433B2 (ja) | 位相差自動調整システム | |
US9361253B2 (en) | Signal control circuit, information processing apparatus, and duty ratio calculation method | |
US7249272B1 (en) | Apparatus and method for coordinating activities of one or more computers | |
JP2008020246A (ja) | 試験装置、シフト量測定装置およびシフト量測定方法 | |
JP4293840B2 (ja) | 試験装置 | |
US7966468B1 (en) | Apparatus, system, and method for fast read request transfer through clock domains | |
JP2005094933A (ja) | モータ駆動装置 | |
US11853116B2 (en) | Clock error-bound tracker | |
JP2009014363A (ja) | 半導体試験装置 | |
JP5314755B2 (ja) | 受信装置、試験装置、受信方法および試験方法 | |
JP3517827B2 (ja) | データ処理装置 | |
JPH10164039A (ja) | インタフェース回路 | |
KR920003362B1 (ko) | 미세 위상차 보정회로 및 보정 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |