CN101517655A - 安全的非易失性存储器件及对其中的数据进行保护的方法 - Google Patents

安全的非易失性存储器件及对其中的数据进行保护的方法 Download PDF

Info

Publication number
CN101517655A
CN101517655A CNA2007800357731A CN200780035773A CN101517655A CN 101517655 A CN101517655 A CN 101517655A CN A2007800357731 A CNA2007800357731 A CN A2007800357731A CN 200780035773 A CN200780035773 A CN 200780035773A CN 101517655 A CN101517655 A CN 101517655A
Authority
CN
China
Prior art keywords
volatile memory
memory modules
nonvolatile semiconductor
modules
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800357731A
Other languages
English (en)
Other versions
CN101517655B (zh
Inventor
陶国桥
史蒂文·V·E·S·范戴克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101517655A publication Critical patent/CN101517655A/zh
Application granted granted Critical
Publication of CN101517655B publication Critical patent/CN101517655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种非易失性存储器件，其包括：输入端，用于提供要被存储在非易失性存储器件上的外部数据(D1)；第一非易失性存储模块(100)和第二非易失性存储模块(200)，第一非易失性存储模块(100)和第二非易失性存储模块(200)被设在单个裸片(10)上，其中第一非易失性存储模块(100)和第二非易失性存储模块(200)属于不同的类型，从而为了从第一非易失性存储模块(100)和第二非易失性存储模块(200)中获取数据，需要不兼容的多个外部攻击技术，外部数据(D1)以分布的方式(D1’，D1”)存储到第一非易失性存储模块(100)和第二非易失性存储模块(200)中。本发明还涉及一种对非易失性存储器器件中的数据进行保护的方法。

Description

安全的非易失性存储器件及对其中的数据进行保护的方法
技术领域
本发明涉及一种非易失性存储器件。本发明还涉及一种对非易失性存储器件中的数据进行保护的方法。
背景技术
非易失性存储器件(ROM、PROM、EPROM、EEPROM等)是众所周知的。而且它们已经被广泛地用于其中需要对数据进行保护的应用中，例如家庭应用、移动应用，以及机顶盒(付费电视、卫星电视等)。在过去数十年里，已经发展了对非易失性存储器件上的数据进行攻击的各种方法：
与光学成像结合的正面逆向处理；
与电压衬度成像结合的背面逆向处理；
微探测分析；
UV处理；
软件攻击；
FIB(切割和感测)；
等等。
通常，已经认为像基于浮栅的存储器和基于ONO的存储器的非易失性存储器对于这些攻击是非常安全的。然而，最近，C.De Nardi等人在Microelectronics Reliability，Vol.45(205)，p1514-1519中，已经公布了一种能从EEPROM存储器件获取数据的方法。该出版物公布了一种测量EEPROM器件中的“现场”程控电荷的方法。使用基于电子AFM的技术(电力显微镜(EFM)和扫描凯尔文探针显微镜(SKPM))来直接探测浮栅电势。不仅讨论了准备方法也讨论了探测方法。在从背面几个纳米处进入浮栅/氧化物界面而不会将数据放电的样品准备比探测技术本身更关键。该方法也被称为背面电压衬度成像。
因此，已知的非易失性存储器件的缺点是存储在其上的数据对于外部攻击不再是足够安全的。
发明内容
本发明的目的是提供一种对于外部攻击来说更安全的非易失性存储器件。本发明的另一个目的是提供一种防止非易失性存储器件中的数据受到外部攻击的方法。
本发明是由独立权利要求限定的。从属权利要求限定了有利实施例。
提供一种非易失性存储器件来实现本发明的目的，所述非易失性存储器件包括：
输入端，用于提供要被存储在非易失性存储器件中的外部数据；
第一非易失性存储模块和第二非易失性存储模块，第一非易失性存储模块和第二非易失性存储模块被设在单个裸片上，其中第一非易失性存储模块和第二非失易性存储模块为不同的类型，从而为了从第一非易失性存储模块和第二非易失性存储模块获取数据，需要不兼容的外部攻击技术，外部数据以一种分布的方式存储在第一非易失性存储模块和第二非易失性存储模块两个模块中。
本发明的基本要素是非易失性存储器件至少包括两个存储有外部数据的存储模块。该措施的结果是，为了能获取最初存储在存储器件上的外部数据，必须从第一非易失性存储模块和第二非易失性存储模块两个模块中获取该数据。
非易失性存储单元通常包括具有电荷存储区(浮栅、氧化硅-氮化硅-氧化硅器件中的电荷捕获层等)的晶体管。每个外部攻击技术可以包括逆向处理(反向工程)步骤，以便能够访问存储模块的电荷存储区以及以便确定存储单元是如何连接的(或者从正面或者从背面)；还包括用于确定电荷存储区上电荷的研究/探测/观察步骤。本发明的基本特征是第一非易失性存储模块和第二非易失性存储模块要求用不同的不兼容的外部攻击技术。由于根据本发明的非易失性器件的上述特征，很难获取最初存储在非易失性存储器件上的数据。
在根据本发明的非易失性存储器件的有利实施例中，外部数据的一个字的第一部分被存入第一非易失性存储模块中，外部数据的该字的第二部分被存入第二非易失性存储模块中。在根据本发明的非易失性存储器件的可替代的有利实施例中，外部数据的第一个字被存入第一非易失性存储模块中，外部数据的第二个字被存入第二非易失性存储模块中。两个实施例都确保了为了获得最初存储在非易失性存储器件中的数据，不仅需要知道来自第一非易失性存储模块的数据，还需要知道来自第二非易失性存储模块的数据。
在根据本发明的非易失性存储器件的一个特定实施例中，第一非易失性存储模块和第二非易失性存储模块的布局方式是交错的。第一非易失性存储模块和第二非易失性存储模块的交错布局使得更难对同一裸片上的两个模块进行反向工程。
在根据本发明的非易失性存储器件的另一实施例中，第一非易失性存储模块是多晶硅熔丝(poly fuse)存储器，第二非易失性存储模块是浮栅(floating gate)存储器。单个裸片上的存储器类型的这种结合使得能够非常好地抵抗外部攻击，这是因为多晶硅熔丝存储器需要从器件的正面进行反向工程，而浮栅存储器需要从背面进行反向工程，以便能访问浮栅。重要的是，注意在反向工程步骤期间，分别从正面和背面去除材料，这使得几乎不可能同时对同一裸片上的两个存储模块进行反向工程。
优选地，多晶硅熔丝存储器与浮栅存储器在物理上使用同一个多晶硅层，这使得更难同时对两个存储模块进行反向工程。当黑客试图从第一存储模块(多晶硅溶丝存储器)中获得数据时，通过光学成像获取第二存储模块(浮栅存储器)上的数据被阻止。这是由于多晶硅熔丝存储器的光学成像需要对裸片进行正面去层，而非易失性存储器的背面电压衬度成像需要对裸片进行背面去层。而且，从两面对裸片进行去层至少是极端困难的，甚至是不可能的。类似地，当黑客试图通过背面去层来从浮栅存储器获取数据时，实际上不可能继续从同一裸片的多晶硅熔丝存储器上获取存储器信息。
在根据本发明的非易失性存储器件的另一改进实施例中，第一非易失性存储模块和第二非易失性存储模块中的至少一个的位线已被置乱。将位线置乱意味着以某种类型的“类似多层交错”的方式布置位线。利用这一措施，使通过光学观测互连结构而进行的反向工程由此变得非常困难。
在根据本发明的非易失性存储器件的一个特定实施例中，非易失性存储器还包括：
第三非易失性存储模块，第三非易失性存储模块被设在与第一非易失性存储模块和第二非易失性存储模块相同的裸片上，其中第三非易失性存储模块与第一非易失性存储模块和第二非易失性存储模块属于不同的类型，从而为了从第一非易失性存储模块、第二非易失性存储模块和第三非易失性存储模块中获取数据需要不兼容的外部攻击技术，以分布方式将外部数据存储到第一非易失性存储模块、第二非易失性存储模块和第三非易失性存储模块中。提供更多的存储模块以及在更多的存储模块上分布外部数据增加了黑客需要确定的反向工程参数的数目，从而使得对该器件的外部攻击变得更困难。
本发明还涉及一种保护非易失性存储器件中的数据的方法，该方法包括以下步骤：
提供要被存储在非易失性存储器件中的外部数据，所述非易失性存储器件包括第一非易失性存储模块和第二非易失性存储模块，第一非易失性存储模块和第二非易失性存储模块被设在单个裸片上，其中第一非易失性存储模块和第二非易失性存储模块属于不同的类型，从而为了从第一非易失性存储模块和第二非易失性存储模块中获取数据，需要不兼容的多个外部攻击技术；
以分布方式将外部数据存储到第一非易失性存储模块和第二非易失性存储模块中。
根据本发明的方法提供了一种保护非易失性存储器件中的数据的方便方法。
附图说明
可将任何附加特征结合在一起，并且可以将任何附加特征与任何方面进行组合。其它优点对于本领域技术人员来说是显然的。可以在不脱离本发明的权利要求的范围的情况下，做出各种变型和修改。因此，应该清楚地理解到，本说明书是示例性的而不是要限制本发明的范围。
现在将通过参考附图以示例的方式描述如何实施本发明。其中：
图1示出了根据本发明的非易失性存储器件的第一实施例；
图2示出了将数据分布到两个存储模块上的第一种方式；
图3示出了将数据分布到两个存储模块上的第二种方式；
图4示出了根据本发明的非易失性存储器件的第二实施例；
图5至图8示出了对存储模块进行交错的四种不同的方式。
具体实施方式
在图1中，示意性地示出了根据本发明第一实施例的非易失性存储器件。在这个实施例中，经由输入端(未示出)将外部数据D提供给非易失性存储器件。非易失性存储器件包括第一非易失性存储模块100和第二非易失性存储模块200，第一非易失性存储器块100和第二非易失性存储器块200属于不同类型，从而为了从它们中获取数据，需要不兼容的多种外部攻击技术。
以分布方式将外部数据D1存储到第一非易失性存储模块100和第二非易失性存储模块200二者中，第一部分D1’被存储在第一非易失性存储模块100上，第二部分D1”被存储在第二非易失性存储模块200上。第一非易失性存储模块100和第二非易失性存储模块200位于同一裸片10上，这是本发明的基本特征。两个非易失性存储模块100，200所需的外部攻击技术是不兼容的，该特征提供了两个非易失性存储模块100、200之间的所谓的互锁LCK。因此，很难同时从第一非易失性存储模块100和第二非易失性存储模块200中获取数据。
图2示出了将外部数据D1分布到两个存储模块100、200上的第一种方式。在这个方法中，来自外部数据D1的字Wn、Wn+1被分成两个部分D1’、D1”。原始字Wn、Wn+1的第一部分W1n、W1n+1被存储到第一非易失性存储模块100中。原始字Wn、Wn+1的第二部分W2n、W2n+1被存储到第二非易失性存储模块200中。在该示例中，原始字包括8位，然而在实际设计中，任何数量的位都是可行的。而且，在该示例中，原始字被平均地分布到两个存储模块100、200上，这意味着在每个存储模块中分布4位。在实际设计中，其他分布比例也是可行的，例如在第一存储模块100中分布6位，在第二存储模块中分布2位，或者其他任何的分布比例。
图3示出了将外部数据D1分布到两个存储模块100、200上的第二种方式。在这个方法中，没有将来自外部数据D1的字Wn、Wn+1进行分割。而是将原始字Wn、Wn+1以交替方式分别存储到第一非易失性存储模块100和第二非易失性存储模块200中。原始字Wn(作为字W1n)被存储在第一非易失性存储模块100中，原始字Wn+1(作为字W2n)被存储在第二非易失性存储模块200中。在该示例中，原始字包括8位，然而实际设计中任何数量的位都是可行的。而且，在该示例中，原始字被平均地分布到两个存储模块100、200上，这意味着在每个存储模块中的字的数量相同。在实际设计中，其他分布比例也是可行的，例如在第一存储模块100中分布3个字而在第二存储模块200中分布1个字的比例，或者其他任何分布比例。
在图4中，示意性地示出了根据本发明第二实施例的非易失性存储器件。根据本发明的非易失性存储器件的这个实施例与第一实施例的不同点在于：非易失性存储器件还包括第三非易失性存储模块300。现在，外部数据D1包括存储在第一非易失性存储模块100上的第一部分D1’、存储在第二非易失性存储模块200上的第二部分D1”，以及存储在第三非易失性存储模块300上的第三部分D1’”。将外部数据D1分布在多个非易失性存储模块100、200、300上提供了更强大的互锁LCK，从而提供了附加的安全性。
在上述实施例中，在某些示例中，字可以包括16位、32位、64位、128位。但是，理论上，在所有实施例中，字可以具有任意长度。
很重要的是应该注意，外部数据可能也是加密后的数据。当该非易失性存储器件被应用时，该措施对抗了类似IC引脚探测之类的攻击技术。
在根据本发明的非易失性存储器件的第一实施例的具体示例中，产品关注90nm技术中制造的单芯片安全的“产品X”。该技术以要用作非易失性存储器的硅化多晶硅熔丝为特征。在“产品X”中，该存储器类型被用于第一非易失性存储模块100。该技术还以作为非易失性存储器的浮栅存储器为特征。在“产品X”中，该存储器类型被用于第二非易失性存储模块。第二非易失性存储模块200中的浮栅的物理层被制造在与第一非易失性存储模块100中的硅化多晶硅熔丝相同的物理层上。这确保了第一非易失性存储模块和第二非易失性存储模块之间的牢固互锁LCK。在对多晶硅熔丝存储模块100的内容进行攻击时，另一浮栅存储模块200的内容被损坏；反之亦然。在“产品X”中，第一非易失性存储模块100包含DieID码的一部分，第二非易失性存储模块200包含其他部分。“产品X”还可包含可能来自UPC或KPN之类的公司的供应商ID，其中供应商ID被分布在第一非易失性存储模块100和第二非易失性存储模块200这两个存储模块上。而且在第一非易失性存储模块100和第二非易失性存储模块200上都提供客户ID。有时，需要同样被分布到第一非易失性存储模块100和第二非易失性存储模块200上的公共密钥。有时，该公共密钥是临时的。
进一步改进对非易失性存储器件上的数据的保护的另一种方式是将存储模块的布局进行交错。图5至图8示出了对两个存储模块进行交错的不同方案。图5示出了第一非易失性存储模块100和第二非易失性存储模块200，其中第一非易失性存储模块100被布置在第二非易失性存储模块200内。图6示出了另一种方案，其中第一非易失性存储模块100的存储单元100’被分散或者分布在第二非易失性存储模块200的布局中。图7示出了第三种方案，其中在列方向上交替布置了第一非易失性存储模块100的存储单元100’和第二非易失性存储模块200的存储单元200’。当存储模块100、200具有类似的大小时，该方案是让人感兴趣的。图8示出了第四种方案，其中在行方向和列方向上均交替布置第一非易失性存储模块100的存储单元100’和第二非易失性存储模块200的存储单元200’。该方案旨在提供最佳互锁。但是，在第一非易失性存储模块100的存储单元100’和第二非易失性存储模块200的存储单元200’具有类似的大小时，该方案才最有效。
进一步改进对非易失性存储器件上的数据的保护的可选方式是实施位线置乱(bit-line scrambling)。位线置乱是一种局部的“加密”，从而逻辑位和物理位被置乱。一个示例是通过“类似多层交错”的方式利用技术中的多层布线，从而使得每个字节(或字)列的位线均与其它字节/字的完全不同。以此方式，物理上置乱了逻辑位，从而对其寻踪变得很难。例如，3位位移后的字节可能变成：位3、位4、位5、位6、位7、位0、位1、位2(而不是位0、位1…位7)，而镜像字节可能具有位7、位6、位5、位4、位3、位2、位1、位0的位顺序。在实际的实施中，置乱是移位、镜像、交换(swapping)等的组合。位线置乱使得借助于光学检测的反向工程变得非常困难。位线置乱可与存储器交错相结合。
因此，本发明提供了一种对于外部攻击技术来说更加安全的非易失性存储器件。本发明的一个重要方面在于两个或更多个存储模块的互锁。本领域技术人员已知用于实施例中的非易失性存储器技术。本领域技术人员还了解非易失性存储器的操作和集成。发明人的思想在于：在单个裸片上的一个以上的存储器的巧妙结合和集成提供了对数据的良好互锁，因此提供了防止外部攻击的良好保障。本发明可被用在各种应用中，例如：识别应用、家庭应用、移动应用、以及机顶盒(付费电视、卫星电视等)。
本发明还提供了一种对非易失性存储器件中的数据进行保护的方法，所述方法包括如下步骤：
提供要被存储在非易失性存储器件中的外部数据，非易失性存储器件包括第一非易失性存储模块和第二非易失性存储模块，第一非易失性存储模块和第二非易失性存储模块被设在单个裸片上，其中第一非易失性存储模块和第二非易失性存储模块属于不同的类型，从而为了从第一非易失性存储模块和第二非易失性存储模块中获取数据需要不兼容的多种外部攻击技术；
以分布方式将外部数据存储到第一非易失性存储模块和第二非易失性存储模块中。
该方法的优点和改进与上述存储器件的优点和改进相同。
已经参考特定实施例以及相关附图描述了本发明，但是本发明并不限于这些特定实施例，而是仅由权利要求限定。权利要求中的任何参考标号均不应被解释为对保护范围的限制。所述附图仅为示意性的，而不是限制性的。附图中，出于说明的目的，一些元件的尺寸可能被放大，或者未按比例绘制。本说明书和权利要求中所使用的术语“包括”并不排除其它元件或步骤的存在。除非特定申明，否则在指示单个名词时使用的定冠词或者不定冠词(例如“一个”或“一种”)包括复数名词。
并且，说明书和权利要求中的术语第一、第二、第三等被用来对类似元件进行区分，而非用于描述顺序或时序。应该理解的是，这样使用的术语在适当的情况下可以互换，并且此处所述的本发明的实施例可以按照除了此处所述的顺序之外的其它顺序操作。
每当使用“列”和“行”时，可以在不脱离本发明的范围的情况下，对所使用的词“列”和“行”进行互换。

Claims (9)

1.一种非易失性存储器件，其包括：
输入端，用于提供要被存储在非易失性存储器件上的外部数据(D1)；
第一非易失性存储模块(100)和第二非易失性存储模块(200)，第一非易失性存储模块(100)和第二非易失性存储模块(200)被设在单个裸片(10)上，其中第一非易失性存储模块(100)和第二非易失性存储模块(200)属于不同的类型，从而为了从第一非易失性存储模块(100)和第二非易失性存储模块(200)中获取数据，需要不兼容的多个外部攻击技术，外部数据(D1)以分布的方式(D1’，D1”)存储到第一非易失性存储模块(100)和第二非易失性存储模块(200)中。
2.根据权利要求1所述的非易失性存储器件，其中外部数据(D1)的字(Wn，Wn+1)的第一部分(D1’)被存储到第一非易失性存储模块(100)中，而外部数据(D1)的字(Wn，Wn+1)的第二部分(D1”)被存储到第二非易失性存储模块(200)中。
3.根据权利要求1或2所述的非易失性存储器件，其中外部数据(D1)的第一个字(Wn)被存储到第一非易失性存储模块(100)中，而外部数据(D1)的第二个字(Wn+1)被存储到第二非易失性存储模块(200)中。
4.根据权利要求1至3中的任一权利要求所述的非易失性存储器件，其中第一非易失性存储模块(100)和第二非易失性存储模块(200)的布局方式是交错的。
5.根据上述权利要求之一所述的非易失性存储器件，其中第一非易失性存储模块(100)是多晶硅熔丝存储器，而第二非易失性存储模块(200)是浮栅存储器。
6.根据权利要求5所述的非易失性存储器件，其中多晶硅熔丝存储器(100)在物理上使用与浮栅存储器(200)相同的多晶硅层。
7.根据上述权利要求之一所述的非易失性存储器件，其中对第一非易失性存储模块(100)和第二非易失性存储模块(200)中的至少一个存储模块的位线进行置乱。
8.根据上述权利要求之一所述的非易失性存储器件，其中所述非易失性存储器件还包括：
第三非易失性存储模块(300)，所述第三非易失性存储模块(300)被设在与第一非易失性存储模块(100)和第二非易失性存储模块(200)相同的单个裸片(10)上，其中第三非易失性存储模块(300)与第一非易失性存储模块(100)和第二非易失性存储模块(200)属于不同的类型，从而为了从第一非易失性存储模块(100)、第二非易失性存储模块(200)和第三非易失性存储模块(300)中获取数据，需要不兼容的多种外部攻击技术，以分布的方式(D1’，D1”，D1’”)将外部数据(D1)存储到第一非易失性存储模块(100)、第二非易失性存储模块(200)和第三非易失性存储模块(300)中。
9.一种对非易失性存储器件中的数据进行保护的方法，该方法包括如下步骤：
提供要被存储在非易失性存储器件中的外部数据(D1)，所述非易失性存储器件包括第一非易失性存储模块(100)和第二非易失性存储模块(200)，第一非易失性存储模块(100)和第二非易失性存储模块(200)被设在单个裸片(10)上，其中第一非易失性存储模块(100)和第二非易失性存储模块(200)属于不同的类型，从而为了从第一非易失性存储模块(100)和第二非易失性存储模块(200)中获取数据，需要不兼容的多种外部攻击技术；
以分布的方式(D1’，D1”)将外部数据(D1)存储到第一非易失性存储模块(100)和第二非易失性存储模块(200)中。
CN200780035773.1A 2006-09-29 2007-09-27 安全的非易失性存储器件及对其中的数据进行保护的方法 Active CN101517655B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06121567.9 2006-09-29
EP06121567A EP1906413A1 (en) 2006-09-29 2006-09-29 A secure non-volatile memory device and a method of protecting data therein
PCT/IB2007/053923 WO2008038243A1 (en) 2006-09-29 2007-09-27 A secure non-volatile memory device and a method of protecting data therein

Publications (2)

Publication Number Publication Date
CN101517655A true CN101517655A (zh) 2009-08-26
CN101517655B CN101517655B (zh) 2012-12-19

Family

ID=37775233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780035773.1A Active CN101517655B (zh) 2006-09-29 2007-09-27 安全的非易失性存储器件及对其中的数据进行保护的方法

Country Status (5)

Country Link
US (1) US7907447B2 (zh)
EP (2) EP1906413A1 (zh)
JP (1) JP2010505213A (zh)
CN (1) CN101517655B (zh)
WO (1) WO2008038243A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412235A (zh) * 2010-09-02 2012-04-11 佳能株式会社 半导体集成电路设备
JP2017107409A (ja) * 2015-12-10 2017-06-15 日本電信電話株式会社 センサ中継装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009157515A (ja) * 2007-12-25 2009-07-16 Toshiba Corp 半導体メモリコントローラおよび半導体メモリ
EP2369127A1 (en) * 2010-03-09 2011-09-28 Sandvik Intellectual Property AB A rock drill bit, a drilling assembly and a method for percussive rock drilling
JP5911456B2 (ja) * 2012-06-27 2016-04-27 日本電波工業株式会社 電子機器
RU2527758C2 (ru) * 2012-10-22 2014-09-10 Федеральное государственное унитарное предприятие "18 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации Способ скрытного хранения конфиденциальных данных в защищенной энергонезависимой памяти и устройство для его реализации
KR20200100309A (ko) * 2019-02-18 2020-08-26 삼성전자주식회사 메모리 장치 및 시스템

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62121979A (ja) * 1985-11-22 1987-06-03 Mitsubishi Electric Corp 集積回路メモリ
FR2599176A1 (fr) * 1986-05-23 1987-11-27 Eurotechnique Sa Memoire morte programmable electriquement
JPS63115252A (ja) * 1986-11-04 1988-05-19 Hitachi Ltd マイコンの構成法
JP3210324B2 (ja) * 1990-09-18 2001-09-17 富士通株式会社 半導体装置
JPH04370969A (ja) * 1991-06-19 1992-12-24 Fujitsu Ltd 半導体集積回路
JPH05275657A (ja) * 1992-03-26 1993-10-22 Toshiba Corp 半導体記憶装置
JPH06187246A (ja) * 1992-12-22 1994-07-08 Kawasaki Steel Corp プログラマブルロジックデバイス及びその書き込み器
US6515906B2 (en) * 2000-12-28 2003-02-04 Intel Corporation Method and apparatus for matched-reference sensing architecture for non-volatile memories
EP1261241A1 (en) * 2001-05-17 2002-11-27 Shipley Co. L.L.C. Resistor and printed wiring board embedding those resistor
US6608498B2 (en) * 2001-06-20 2003-08-19 Koninklijke Philips Electronics N.V. Method for characterizing an active track and latch sense-amp (comparator) in a one time programmable (OTP) salicided poly fuse array
JP2003196158A (ja) * 2001-12-26 2003-07-11 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
US6687154B2 (en) * 2002-02-25 2004-02-03 Aplus Flash Technology, Inc. Highly-integrated flash memory and mask ROM array architecture
AU2003230565A1 (en) * 2003-01-29 2004-08-30 Aplus Flash Technology, Inc. A novel highly-integrated flash memory and mask rom array architecture
JP2005108304A (ja) * 2003-09-29 2005-04-21 Toshiba Corp 半導体記憶装置及びその制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412235A (zh) * 2010-09-02 2012-04-11 佳能株式会社 半导体集成电路设备
US8878551B2 (en) 2010-09-02 2014-11-04 Canon Kabushiki Kaisha Semiconductor integrated circuit device
CN102412235B (zh) * 2010-09-02 2015-04-29 佳能株式会社 半导体集成电路设备
JP2017107409A (ja) * 2015-12-10 2017-06-15 日本電信電話株式会社 センサ中継装置

Also Published As

Publication number Publication date
EP2074629A1 (en) 2009-07-01
JP2010505213A (ja) 2010-02-18
US7907447B2 (en) 2011-03-15
EP1906413A1 (en) 2008-04-02
EP2074629B1 (en) 2012-10-24
CN101517655B (zh) 2012-12-19
US20100002511A1 (en) 2010-01-07
WO2008038243A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
CN101517654B (zh) 安全的非易失性存储器装置以及对其中的数据进行保护的方法
CN101517655B (zh) 安全的非易失性存储器件及对其中的数据进行保护的方法
Quadir et al. A survey on chip to system reverse engineering
US4593384A (en) Security device for the secure storage of sensitive data
US7005733B2 (en) Anti tamper encapsulation for an integrated circuit
CN102474977B (zh) 保护密钥和代码的多层安全结构及其方法
CN101772775B (zh) 抗篡改半导体器件以及制造该抗篡改半导体器件的方法
US8294577B2 (en) Stressed magnetoresistive tamper detection devices
US8261367B2 (en) Method and device for protection of an MRAM device against tampering
CN106685909B (zh) 电子装置的网络单元、电子装置的网络及芯片认证装置的利用方法
US20110031982A1 (en) Tamper-resistant electronic circuit and module incorporating electrically conductive nano-structures
CN104969349B (zh) 具有防止逆向工程特性的半导体器件
JP2004514299A (ja) 解析から保護する集積回路構成およびこの構成を製作する方法
CN102257516A (zh) 用于使电子集成电路外壳免受物理或化学侵入的设备
US6940764B2 (en) Memory with a bit line block and/or a word line block for preventing reverse engineering
US6072328A (en) IC devices with a built-in circuit for protecting internal information
US10970453B2 (en) Method for the non-copyable manufacture of integrated circuits
US20130250663A1 (en) Anti-tampering devices and techniques for magnetoresistive random access memory
JP2007227498A (ja) 半導体集積回路装置、及びその製造方法
Skorobogatov Is Hardware Security prepared for unexpected discoveries?
EP1576615B1 (en) Hardware security device for magnetic memory cells
Dubrova Hardware Security
JP2008219058A (ja) 集積回路モジュール
CHEN et al. SHAHED E. QUADIR, University of Connecticut

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant