CN101515583B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN101515583B CN101515583B CN2009101287258A CN200910128725A CN101515583B CN 101515583 B CN101515583 B CN 101515583B CN 2009101287258 A CN2009101287258 A CN 2009101287258A CN 200910128725 A CN200910128725 A CN 200910128725A CN 101515583 B CN101515583 B CN 101515583B
- Authority
- CN
- China
- Prior art keywords
- layer
- igbt
- type
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种提高集电极-发射极电流特性、缩短下降时间、特别是提高寄生半导体开关元件闭锁耐受性的半导体装置。本发明是由多个单元半导体元件组成的横向型半导体装置,各单元半导体元件由IGBT组成,包含:第1导电型的半导体衬底;设置在该半导体衬底内的第2导电型的半导体区;设置在该半导体区内的第1导电型的集电极层;在该半导体区中、与该集电极层隔开、设置得包围该集电极层的环形第1导电型基极层;设置在该基极层中,呈环形配置的第2导电型的第1发射极层,该第1发射极层和该集电极层之间的载流子移动用形成于该基极层内的沟道区进行控制,各个单元半导体元件设置得彼此相邻。
Description
本申请是下述申请的分案申请:
申请号:200610168514.3
申请日:2006年12月13日
发明名称:半导体装置
技术领域
本发明涉及半导体装置,特别是涉及高耐压功率用半导体装置。
背景技术
图49是整体用700标示、传统的横向n沟道IGBT(绝缘栅双极型晶体管)的顶视图;此外,图50是从X-X方向看图49的截面图。
如图50所示,IGBT 700包含p型衬底1。n层2设置在p型衬底1中,此外在n-层2内形成n型缓冲层3。此外,在n型缓冲层3中形成p型集电极层4。
另一方面,在n-层2中,与p型集电极层4相隔规定的距离,形成p型基极层5。在p型基极层5内,n型发射极层(n+)6在p型基极层5周围部分的内侧形成,比p型基极层5浅。此外,在p型基极层5内,还形成p型发射极层(p+)7。
在夹在n型缓冲层3和p型基极层5之间的n-层2的表面上,形成场氧化膜8。此外,在发射极层6和n-层2之间的p型基极层5中形成的沟道区域15上,隔着栅极氧化膜9设置栅极布线10。此外,设置保护膜11,覆盖场氧化膜8等。
设置栅极电极12,在电气上连接到栅极布线10。此外,形成发射极电极13,在电气上连接到n型发射极层6和p型发射极层7两者。此外,形成集电极电极14,在电气上连接到p型集电极层4。发射极电极13及集电极电极14和栅极电极12在电气上相互分离。
如图49所示,IGBT 700在中央有p型集电极层4,具有由n型缓冲层3、n-层2、p型基极层5、n型发射极层6、p型发射极层7依次包围其周围的结构,直线部分连结两个半圆部分成无端状。另外,为了在图49上易于理解,省略了场氧化膜8、栅极氧化膜9、栅极布线10、栅极电极12、保护膜11、发射极电极13以及集电极电极14。
专利文献1:专利第3647802号公报
发明内容
图51表示在IGBT 700中施加一定的栅极·发射极之间电压(VGE)的状态下,施加集电极·发射极间电压(VCE)时的集电极·发射极电流电流(ICE)的特性。横轴表示集电极·发射极间电压(VCE),纵轴表示集电极·发射极电流(ICE)。测定的温度是室温。
正如从图51可以看出的,VCE逐渐增大时,VCE接近6V时ICE约变为0.2A,从这附近起趋向于饱和。因此,有即使VCE增大,ICE也无法显著增大的问题。
此外,即使在VCE从0V到6V之间,ICE也呈现出平缓的斜率,还有导通电阻(VCE/ICE)高的问题。
图52表示IGBT 700的关断波形。横轴表示关断时间,纵轴表示集电极·发射极间电压(VCE)或集电极·发射极电流(ICE)。在图35中,(AV)表示VCE值的改变,(AI)表示ICE值的改变。
正如从图52看出的,下降时间(ICE从最大值的90%变为10%所需要的时间)是超过1μs的大值。这样,在p型衬底1上的n-层2上形成IGBT的结分离(JI)横向IGBT 700,有开关速度慢,开关损失大的问题。
此外,在横向IGBT 700上,在反相器电路上短路时等,还有p型集电极层4/n型缓冲层3/n-层2/p型基极层5/n型发射极层6上形成的寄生半导体开关元件闭锁,IGBT 700电流密度增大,容易破坏的问题。
本发明旨在解决这样的问题,目的是提供提高集电极·发射极电流特性、缩短下降时间、此外提高寄生半导体开关元件闭锁耐受性的半导体装置。
本发明是一种半导体装置,其特征在于,它是由多个单元半导体元件组成的横向半导体装置,各单元半导体元件由IGBT组成,包含:第1导电型的半导体衬底、在半导体衬底上设置的第2导电型的半导体区、在半导体区中设置的第1导电型的集电极层、在半导体区中设置得与集电极层隔开的包围集电极层的环形第1导电型的基极层、在基极层中设置的环形配置的第2导电型的第1发射极层,第1发射极和集电极层之间的载流子移动用在基极层内形成的沟道区域控制,单元半导体元件相邻设置。
正如从以上说明可以看出的,用本发明可以得到集电极·发射极电流特性良好,下降时间短,而且寄生半导体开关元件的闭锁耐受性高的半导体装置。
附图说明
图1是本发明实施例1的IGBT的顶视图;
图2是本发明实施例1的IGBT的截面图;
图3是本发明实施例1的另一种IGBT的顶视图;
图4是包含于本发明实施例1的IGBT中的单元IGBT的个数和总的沟道宽度的关系;
图5表示把传统构造的IGBT沟道区重叠在本发明实施例的IGBT上;
图6是本发明实施例1的IGBT和传统构造的IGBT表面积的比较曲线图;
图7是本发明实施例1的IGBT和传统构造的IGBT表面积比较的曲线图;
图8表示本发明实施例1的IGBT的集电极·发射极电压(VCE)和集电极·发射极电流(ICE)的关系;
图9是本发明实施例2的IGBT的顶视图;
图10是本发明实施例2的IGBT的截面图;
图11是本发明实施例2的另一种IGBT的顶视图;
图12表示本发明实施例2的IGBT的关断波形;
图13表示本发明实施例1的IGBT的电阻负载切换关断时的电位分布、电流分布以及耗尽区边界线;
图14表示本发明实施例1的IGBT的电阻负载切换关断时的空穴分布;
图15表示本发明实施例1的IGBT的电阻负载切换关断时的空穴分布、电子分布以及在平衡状态下的浓度分布;
图16表示本发明实施例2的IGBT的电阻负载切换关断时的电位分布、电流分布以及耗尽区边界线;
图17表示本发明实施例2的IGBT的电阻负载切换关断时的空穴分布;
图18表示本发明实施例2的IGBT的电阻负载切换关断时的空穴分布、电子分布以及在平衡状态下的浓度分布;
图19是本发明实施例3的IGBT的截面图;
图20是本发明实施例3的另一种IGBT的截面图;
图21表示本发明实施例2的IGBT的电阻负载切换关断时的电场分布、电流分布以及耗尽区边界线;
图22表示本发明实施例3的IGBT的电阻负载切换关断时的电场分布、电流分布以及耗尽区边界线;
图23是表示本发明实施例4的IGBT一部分的顶视图;
图24是本发明实施例4的IGBT的截面图;
图25是本发明实施例4的IGBT的截面图;
图26是表示本发明实施例4的IGBT一部分的顶视图;
图27是表示本发明实施例4的IGBT的p型发射极层配置的顶视图;
图28是表示本发明实施例5的IGBT一部分的顶视图;
图29是本发明实施例5的IGBT的截面图;
图30是本发明实施例6的IGBT的顶视图;
图31是本发明实施例6的另一种IGBT的顶视图;
图32是本发明实施例6的IGBT的截面图;
图33是本发明实施例7的IGBT的截面图;
图34是本发明实施例7的另一种IGBT的截面图;
图35是表示本发明实施例8的IGBT的顶视图;
图36是本发明实施例8的IGBT的截面图;
图37是本发明实施例8的IGBT的截面图;
图38是表示本发明实施例9的IGBT的p型发射极层配置的顶视图;
图39是本发明实施例9的IGBT的截面图;
图40是本发明实施例10的IGBT的顶视图;
图41是本发明实施例10的IGBT的放大图;
图42是本发明实施例10的IGBT的放大图。
图43是本发明实施例10的IGBT的放大图。
图44是本发明实施例10的另一种IGBT的顶视图;
图45是本发明实施例10的另一种IGBT的放大图。
图46是本发明实施例10的另一种IGBT的放大图。
图47是本发明实施例10的另一种IGBT的放大图。
图48是本发明实施例10的IGBT的截面图;
图49是传统IGBT的顶视图;
图50是传统IGBT的截面图;
图51表示传统IGBT的集电极·发射极电压(VCE)和集电极·发射极电流(ICE)的关系;
图52表示传统IGBT的关断波形;
符号说明
1p型衬底 2n-层 3缓冲层 4p型集电极层
5p型基极层 6n发射极层 7p型发射极层
8场氧化膜 9栅极氧化膜 10栅极电极
11保护膜 12栅极电极 13发射极电极
14集电极电极 15沟道区 100半导体装置
具体实施方式
实施例1
图1是整体用100标示的本发明的实施例1的横向n沟道IGBT(绝缘栅双极型晶体管)的顶视图。此外,图2是在A-A方向看图1的截面图。
如图2所示,IGBT100包含硅等的p型衬底1。在p型衬底1中设置n-层2。在n-层2内选择性地形成n型缓冲层3。此外,在n型缓冲层3中,选择性地形成p型集电极层4。另外,也可以不设置缓冲层3(在以下的实施例中也一样)。
另一方面,在n-层2中,与p型集电极层4相隔规定的距离,选择性地形成p型基极层5。在p型基极层5内,在p型基极层5的周围部分的内侧,比p型基极层5浅地选择性地形成n型发射极层(n+)6。此外,在p型基极层5内,形成p型发射极层(p+)7。
在夹在n型缓冲层3和p型基极层5之间的n层2的表面上,例如,形成硅氧化膜等场氧化膜8。此外,发射极层6和n-层2之间的在p型基极层5内形成的沟道区15上,隔着硅氧化膜等栅极氧化膜9设置栅极布线10。栅极布线10由例如铝组成。此外,例如,设置硅的氮化膜等保护膜11,覆盖场氧化膜8。
设置栅极电极12,电气上连接到栅极布线10。栅极电极12由例如铝组成。
此外,形成发射极电极13,在电气上连接n型发射极层6和p型发射极层7两者。此外,形成集电极电极14,在电气上连接到p型集电极层4。发射极电极13、集电极电极14例如由铝组成。发射极电极13、集电极电极14、栅极电极12在电气上相互分离。
此外,如图1所示,本实施例1的IGBT 100,采取在中央有p型集电极层4,其周围被n型缓冲层3、n-层2、p型基极层5、n型发射极层6、p型发射极层7依次包围所形成的环形单元IGBT,平行排列成多个相邻的结构。这里,单元IGBT呈圆形,但是呈接近圆形的椭圆形、接近圆形的多角形亦可。
另外,为了在图2中易于理解,省略了场氧化膜8、栅极氧化膜9、栅极布线10、栅极电极12、保护膜11、发射极电极13以及集电极电极14。此外,单元IGBT的发射极电极13、集电极电极14、栅极电极12分别在电气上连接。
图3是整体用150标示的本实施例1的另一种IGBT的顶视图。除了相邻的圆形的单元IGBT的p型发射极层7部分重叠,其它与IGBT 100结构相同。
图4表示IGBT由传统那样细长的一个无端的IGBT 700形成时和由本实施例1的IGBT150那样多个圆形单元IGBT形成时,单元IGBT的个数和总沟道宽度的关系。在图4中,横轴是单元IGBT的个数,纵轴是总的沟道宽度。
与细长的一个IGBT相比,多个圆形单元IGBT平行排列的情况的总沟道宽度长,10个单元IGBT平行排列时,总的沟道宽度是一个IGBT沟道宽度的约2倍。
图5是在由3个单元IGBT组成的IGBT 150上,重叠了传统结构的IGBT 700的沟道区域。可以看出,采用本实施例1的IGBT 150,可增大沟道宽度。
图6是图5中比较的本实施例1的IGBT 150和传统结构的IGBT700的表面积(占有表面)的比较图。横轴表示单元IGBT的个数,纵轴表示IGBT的表面积。可以看出,单元IGBT的个数越多的结构,与传统的结构相比,表面积可越小。
例如,如图7所示,在由3个单元IGBT形成IGBT 150的情况下,与传统结构的IGBT 700比较,可以缩小IGBT的表面积,少了斜线表示的部分的面积。
这样,在面积有限的区域形成横向IGBT的情况下,采用本实施例1的IGBT 100、150,与传统结构的IGBT 700相比,表面积(占有面积)小且可以加长总的沟道宽度。
图8表示在实施例1的IGBT 150施加一定的栅极发射极间电压(VGE)的状态下,施加集电极·发射极间电压(VCE)时,集电极·发射极的电流(ICE)特性。横轴表示集电极·发射极间电压(VCE),纵轴表示集电极·发射极电流(ICE)。测定的温度是室温。
正如从图8看出的,在VCE逐渐增大的情况下,VCE接近6V时ICE约变为0.4A,从这附近开始呈现饱和趋向,但是此时的ICE与传统结构的IGBT(参见图51)比较,数值约大了2倍左右。此外,可以看出,即使在VCE从0V到6V为止,与传统结构的IGBT比较,导通电阻(VCE/ICE)低。
它们的ICE特性的提高是由于与传统结构的IGBT 700相比,总的沟道宽度变长了。
另外,在图4~8中,采用IGBT 150进行说明,但是用IGBT 100结果也大体相同。
实施例2
图9是整体用200标示、本发明实施例2的横向n沟道IGBT的顶视图。此外,图10是从B-B方向看图9的截面图。在图9,10中,与图1、2相同的符号表示相同的或相当的部位。
如图10所示,IGBT 200采取在p型衬底1和n层2之间,例如,形成由硅氧化膜组成的掩埋氧化膜20的SOI结构。其他结构与IGBT100相同。图9顶视图所示的IGBT 200的结构与图2的IGBT 100的结构相同。在这样的结构中,可以与n-层2的导电型无关地选择衬底1的导电型。
图11是整体用250标示的本实施例2的另一种IGBT的顶视图。除相邻的圆形单元IGBT的p型发射极层7部分重叠外,与IGBT 200结构相同。
另外,实施例1的IGBT 100、150称为结分离型,本实施例2的IGBT 200,250可以称为绝缘体分离。
图12表示IGBT 200的关断波形。横轴表示关断时间,纵轴表示集电极·发射极间电压(VCE)或集电极·发射极电流(ICE)。在图12中,(1v)(1c)表示实施例1的IGBT 100的VCE值、ICE值的变化,(2v)、(2c)表示实施例2的IGBT 200的VCE值、ICE值的变化。
在图35所示的传统结构的IGBT 700中,下降时间(tf:ICE从最大值的90%变为10%所需要的时间)数值大,超过1μs,但是,实施例2的IGBT((参见(2c))约变为0.5μs。这样,在实施例2的IGBT中,与传统的IGBT(图52)相比,开关速度加快,开关损失减小。另外,在进行电阻负载切换时的关断波形中,在VCE上升的情况下,ICE以与VCE上升率与绝对值大致同样程度的下降率减小。
图13表示上述实施例1的结分离横向IGBT 100的电阻负载切换关断时(10.6μs)的电流分布(实线)、电压分布(虚线)以及耗尽区的边界线(点划线),对应于图1的截面图。
在结分离横向IGBT 100的情况下,从发射极侧扩大的耗尽层,不仅在集电极侧,而且还扩大到p型衬底侧,电位分布和电流分布也分布在p型衬底侧。因此,抑制了向集电极侧耗尽化,VCE的上升变得比较平稳。其结果是,与此相应的ICE的减小也变得比较平稳。
图14表示上述实施例1的结分离横向IGBT 100的电阻负载切换关断时(10.6μs)的空穴分布(用实线表示),对应于图1的截面图。
结分离横向IGBT 100,如图1 3所示,为了抑制从发射极侧向集电极侧的耗尽化,在n-层内和p型衬底内分布大量空穴。若n-层内和p型衬底内分布大量空穴,则由于到空穴消失需要时间,下降时间(tf)变得比较长。
图15表示在上述实施例1的结分离横向IGBT 100的电阻负载切换关断时(10.6μs)的(a)空穴分布、(b)电子分布以及(c)平衡状态下的浓度分布、n-层内一定深度的从集电极侧到发射极侧的分布。
如图13所示,在结分离横向IGBT 100中,由于抑制了从发射极侧向集电极侧的耗尽,在耗尽层不扩大的n-层内,分布着超过平衡状态浓度的过剩空穴和过剩电子。过剩空穴和过剩电子大量分布在n层内,因此到过剩空穴和过剩电子从n-层内消失的时间变长。因此,与传统结构的IGBT 700相比,下降时间(tf)加速有限。
另一方面,图16表示实施例2的绝缘体分离横向IGBT 200的电阻负载切换关断时(10.6μs)的电位分布(实线)、(b)电流分布(虚线)以及耗尽区边界线(点划线),对应于10的截面图。
在绝缘体分离横向IGBT 200的情况下,由于n-层和p型衬底之间存在掩埋氧化膜,从发射极侧扩大的耗尽层不向p型衬底扩大,而在n-层内向集电极侧扩大。因而,在p型衬底内,不存在电流分布和电位分布。因此,向集电极侧耗尽加剧,VCE上升。其结果是,对应的ICE也上升,下降时间(tf)加速。
图1 7表示实施例2的绝缘体分离横向IGBT 200的电阻负载切换关断时(10.6μs)的空穴分布(用实线表示),对应于图10的截面图。
绝缘体分离横向IGBT 200,如图16所示,由于从发射极侧向集电极侧耗尽加剧,在n-层内分布的空穴少。因此,分布于n层内的空穴到消失的时间缩短,下降时间(tf)缩短。
图18表示绝缘体分离横向IGBT 200的电阻负载切换关断时(1 0.6μs)的(a)空穴分布、(b)电子分布以及(c)在平衡状态下的浓度分布,在n-层内一定的深度下从集电极侧到发射极侧的分布。
在绝缘体分离横向IGBT 200中,如上所述,由于从发射极侧向集电极侧的耗尽加剧,在n-层中,耗尽层不扩大的区域少。因此,在n-层中,平衡状态下的浓度以上的空穴和电子(过剩空穴,过剩电子)少。若n-层内的过剩空穴和过剩电子少,则过剩空穴和过剩电子到消失的时间缩短,结果下降时间加速(tf)。
因而,在实施例2的IGBT 200中,除了可以用实施例1的IGBT100实现的发射极电流(ICE)特性的提高以外,还可以缩短下降时间(tf)。
在图16~18中,就IGBT 200进行了说明,但是在IGBT 250上也可以获得大致相同的效果。
另外,在p型衬底1和n-层2之间设置绝缘膜20的结构也可以适宜传统结构的IGBT。
实施例3
图19是整体用300标示的本发明实施例3的横向n沟道IGBT的截面图,表示从与图1的A-A方向相同的方向看的情况。在图19中,与图2相同的符号表示相同或相当的部位。
在图19所示的IGBT 300中,在发射极侧,设置比p型基极层5宽度窄、比p型基极层5深但未达到p型衬底1的深度的p-层30,连接到p型基极层5的底面。其他结构与图2的IGBT 100相同。
图20是整体用350标示的本发明的实施例3的另一种横向n沟道IGBT的截面图,表示从与图9的B-B方向相同的方向看的情况。图20中,与图10相同的符号表示同一或相当的部位。
在图20所示的IGBT 350中,在发射极侧,设置比p型基极层5的宽度(图20中的左右方向的长度)窄、而且未达到比p型基极层5还深的掩埋绝缘膜20的深度的p-层30,连接到p型基极层5的底面。其他结构与图10的IGBT 200相同。
图21是上述实施例2的绝缘体分离横向IGBT 200的电阻负载切换关断时(10.6μs)的电流分布(实线)、电场分布(虚线)以及耗尽区边界线(点划线),对应于图10的截面图。
此外,图22是本实施例3的绝缘体分离横向IGBT 350的电阻负载切换关断时(10.6μs)的电流分布(实线)、电场分布(虚线)以及耗尽区边界线(点划线),对应于图20的截面图。
参见图21,可以看出,在设有掩埋绝缘膜的绝缘体分离结构的情况下,电流流过掩埋氧化膜正上方的n-层。
因此,在p型基极层下部设置p-层,从而使达到发射极侧的n-层的空穴电流,变得容易流入p-层底部的高电场部分。
参见表示IGBT 350的图22,流过n型发射极层正下面的空穴电流,与IGBT 250(图21)相比变少了。其结果是,在IGBT 350中,与IGBT 250相比,使寄生半导体开关元件难以动作,提高了闭锁耐受性。
此外,在IGBT 350中,p-层的宽度比p型基极层的宽度窄。因此,达到发射极侧的n-层的空穴电流,大致向上通过p-层内流向发射极电极,与没有p-层的IGBT 250相比,可以进一步缩短下降时间(tf)。
这样,在本实施例的IGBT 300,350中,通过在p型下部设置p层,可以在防止寄生半导体开关元件的闭锁的同时,缩短下降时间(tf)。特别是,在设置掩埋绝缘膜的IGBT 350中,可以得到显著的效果。
另外,在p型基极层的下部设置p-层的结构,也可以适用于传统结构的IGBT,获得相同的效果。
实施例4
图23是整体用400标示的本发明的实施例4的横向n沟道IGBT的一部分的顶视图,表示了在p型基极层5内形成的n型发射极(n+)层6(与发射极电极连接的区域(发射极接触区))。
如图23所示,在IGBT 400中,n型发射极层6包含向外的多个突出部分(凸出区)16。如图23所示,突出部分16的宽度(W2),对相邻的突出部分16的间隔(W1)具有W1>W2的关系。其他结构与IGBT100相同。
此外,图24是在C-C方向看图23的截面图,图25是在D-D方向看图23的截面图。在图24、25中,同时记录IGBT关断时和稳态接通时的空穴流。
这里,在图24中记载的截面图中的n型发射极层的宽度,与图1所示的IGBT 100的n型发射极层6的宽度大致相等。另一方面,在图25中记载的截面图上n型发射极层的宽度,比图1所示的IGBT100的n型发射极层6的宽度窄。
在图25中,n型发射极(n+)层的宽度变窄,所以n-层/p型基极层/n型发射极层中形成的寄生npn双极型晶体管的n型发射极层正下面的p型基极层的宽度变窄,p型基极区的基极电阻减小。其结果是,抑制寄生npn双极型晶体管的动作,可以防止p型集电极层/n型缓冲层/n+层/P型基极层/n型发射极层中形成的寄生半导体开关元件的闭锁。
这样,在本实施例4的IGBT 400中,提高了IGBT关断时和稳态接通时的寄生半导体开关元件的闭锁耐受性。
此外,在IGBT 400中,突出部分16是n型发射极层6的一部分,由于两者在电气上连接,即使采用这样的结构,也不比IGBT 100沟道宽度减小。因此,在施加一定的栅极·发射极间电压(VGE)的状态下,施加集电极·发射极间电压(VCE)时,集电极·发射极电流(ICE)特性与IGBT 100同样地变得良好。
此外,在IGBT 400中,n型发射极层具有突出部分,而且其尺寸变为W1>W2(参见图23)。就是说,如图26所示,栅极电极引出布线配置得通过两个突出部分之间,没有必要像传统的结构那样,切断与栅极电极引出布线相交的n型发射极层。从而,不减小沟道宽度,配置栅极电极引出布线变得可能。
因而,在施加一定的栅极·发射极间电压(VGE)的状态下,施加集电极·发射极间电压(VCE)时,集电极·发射极电流(ICE)特性变好。
另外,这样的结构的n型发射极层也可以适用于传统结构的IGBT。
图27是相对于图23中所示的横向n沟道IGBT的n型发射极层的p型发射极层(在图24、25中记载为「 P+」)的配置的顶视图。
如图27(a)所示,p型发射极层也可以呈包围n发射极层的带状。
此外,如图27(b)、(c)所示,p型发射极层也可以沿着n型发射极层呈环形。这里,(b)是在p型发射极层和n型发射极层之间设置规定的间隔的形状,(c)是连接p型发射极层和n型发射极层的形状。
此外,如图27(d)所示,p型发射极层也可以沿着n型发射极层呈不继续并排的形状。
另外,这样的p型发射极层的形态也可以适用于其他实施例所示的p型发射极层。
实施例5
图28是整体用500标示的本发明的实施例5的横向n沟道IGBT的一部分的顶视图,表示n型发射极层和发射极电极的连接区(发射极接触区)。此外,图29是在E-E方向看图28的IGBT 500的截面图。
在本实施例5的IGBT 500中,在IGBT 400(图25)上,如图28所示,n型发射极层的突出部分具有前端部分,呈T字形,从而增大n型发射极层和发射极电极布线的接触面积。其他结构与IGBT 400相同。
在IGBT 500中新设置的n型发射极层,如图29所示,形成得使宽度(图29的横向长度)变窄。因此,在n-层/p型基极区/n发射极层中形成的寄生npn双极型晶体管中,n型发射极层正下面的p型基极区的基极电阻降低。从而,抑制寄生npn双极型晶体管的动作,还可以防止由p型集电极层/n型缓冲层/n-层/p型基极层/n发射极层中形成的寄生半导体开关元件的闭锁。其结果是,在横向n沟道IGBT 500中,提高IGBT 500关断时和稳态接通时寄生半导体开关元件的闭锁耐受性。
此外,在IGBT 500中,由于n型发射极层和电极布线的接触面积增加,n型发射极层和发射极电极布线的接触电阻减小。
这样,在本实施例5的横向n沟道IGBT 500中,对于实施例4的IGBT,使n型发射极层的突出部分呈T字形,从而增加n型发射极层和发射极电极布线的接触面积,降低n型发射极层和发射极电极布线的接触电阻。其结果是,在施加一定的栅极·发射极间电压(VGE)的状态下,施加集电极·发射极间电压(VCE)时,可以使集电极·发射极电流(ICE)特性提高。
另外,这样的结构的n型发射极层也可以适用于传统结构的IGBT。
实施例6
图30是实施例1的IGBT 150的双组合、整体用600标示的IGBT的顶视图。此外,图31是IGBT 700的双组合、整体用650标示的IGBT的顶视图。此外,图32是在F-F方向看图30的IGBT 600的截面图。图30、31中,与图2、3相同的符号表示相同或相当的部位。
像图30、31中用斜线表示的那样,在本实施例6的IGBT 600,650中,在相邻的两个单元IGBT的共同的切线与两个IGBT夹着的区域和相邻的3个单元IGBT夹着的区域上,设置p型发射极层17,增大p型发射极层和发射极电极布线的接触面积。
在这样的结构中,与n型发射极层6相比,p发射极层发射极层7,17相对变宽。其结果是,可以减小p型发射极层7、17和发射极布线的接触电阻,如图32所示,空穴不停留在n型发射极层的正下面,平滑地流向p型发射极(p+)层和发射极布线(发射极电极)的接触区域。这间接地是因为n型发射极层正下面的p型基极区的基极电阻减少。
从而,抑制n层/p型基极层/n型发射极层中形成的寄生npn双极型晶体管的动作,可以防止p型集电极层/n型缓冲层/n-层/p型基极层/n型发射极层中形成的寄生半导体开关元件的闭锁。其结果是,在横向n沟道IGBT 600中,提高了IGBT 600关断时和稳态接通时寄生半导体开关元件的闭锁耐受性。
实施例7
图33是整体用1100标示的本发明的实施例7的横向n沟道IGBT的截面图,表示在与图1的A-A方向相同的方向看的情况。图33中,与图19相同的符号表示相同或相当的部位。
本实施例7的IGBT 1100(参见图33),与实施例3的IGBT 300(参见图19)比较,形成为不设置p型发射极层7的结构,除此以外,与IGBT 300结构相同。在IGBT1100中,形成不设置p型发射极而由p型基极层5兼作p型发射极的结构。
此外,图34是整体用1150标示的本发明的实施例7的另一个横向n沟道IGBT的截面图,表示在与图1的A-A方向相同的方向看的情况。图34中,与图20相同的符号表示相同或相当的部位。GBT1150的结构形成为在IGBT 1100的结构上加上掩埋绝缘膜20的结构。
本实施例7的IGBT 1150(参见图34),与实施例3的IGBT 350(参照图20)比较,除不设置p型发射极层7外,与IGBT 350结构相同。在IGBT 1150中,也是不设置p型发射极而由p型基极层5兼作p型发射极。
这样,在本实施例7的IGBT 1100、1150中,在p型基极层下部设置p-层,从而防止寄生半导体开关元件的闭锁,同时可以缩短下降时间(tf)。特别是,在设置掩埋绝缘膜的IGBT 1150中可以获得显著的效果。
此外,p型基极层5兼作p型发射极,从而可以简化结构,省略制造工序。
实施例8
图35是整体用1200标示的表示本发明的实施例8的横向n沟道IGBT一部分的顶视图,表示p型基极层5中形成的n型发射极(n+)层6(与发射极电极连接的区域(发射极接触区))。
与图23所示的IGBT 400相同,在IGBT 1200中,n型发射极层6包含多个向外突出的部分(凸出区)16,突出部分16的宽度(W2),对于相邻的突出部分16的间隔(W1),具有W1>W2的关系。
图36是在C-C方向看图35的截面图,图37是在D-D方向看图35的截面图。
本实施例8的IGBT 1200(参见图36,37),与实施例4的IGBT400(参见图24、25)比较,成为不设置p型发射极层的结构,除此以外,与IGBT 400结构相同。在IGBT 1200中,形成为不设置p型发射极而由p型基极层5兼作p型发射极的结构。
通过设置这样的结构,在本实施例8的IGBT 1200中,可以收到与上述的IGBT 400大体相同的效果。而且,p型基极层5兼作p型发射极,从而可以简化结构,减少制造工序。
就是说,在图37中,使n型发射极(n+)层的宽度变窄,所以n-层/P型基极层/n型发射极层中形成的寄生npn双极型晶体管的n型发射极层正下面的p型基极层的宽度变窄,P型基极区的基极电阻减小。其结果是,可以抑制寄生npn双极型晶体管的动作,防止p型集电极层/n型缓冲层/n-层/p型基极层/n型发射极层中形成的寄生半导体开关元件的闭锁。
这样,在本实施例8的IGBT 1200中,与IGBT 400相同,提高了IGBT关断时和稳态接通时寄生半导体开关元件的闭锁耐受性。
实施例9
图38是整体用1300标示的表示本发明的实施例9的横向n沟道IGBT的一部分的顶视图,表示n型发射极层和发射极电极的连接区(发射极接触区)。此外,图39是在E-E方向看图38的IGBT 1300的截面图。
本实施例9的IGBT 1300(参见图38,39),与实施例5的IGBT500(参见图28,29)比较,是不设置p型发射极层的结构,除此以外,与IGBT 500结构相同。在IGBT 1300中,是不设置p型发射极而由p型基极层兼作p型发射极的结构。
通过设置这样的结构,在本实施例9的IGBT 1300中,可以收到与上述的IGBT 500大体相同的效果。而且,p型基极层5兼作p型发射极,从而可以简化结构,减少制造工序。
就是说,在IGBT 1300中,对于实施例4的IGBT,把n型发射极层的突出部分设置为T字形,从而增加n型发射极层和发射极电极布线的接触面积,降低n型发射极层和发射极电极布线的接触电阻。其结果是,在施加一定的栅极·发射极间电压(VCE)的状态下,可以使施加集电极·发射极间电压(VCE)时集电极·发射极电流(ICE)特性提高。
实施例10
图40是整体用1400标示的本实施例10的横向n沟道IGBT的顶视图,与图30相同的符号表示相同或相当的部位。此外,图41~43是放大图40符号A的部分的放大图。
在本实施例10的IGBT 1400中,在相邻的两个单元IGBT的共同切线与两个IGBT夹着的区域中,设置p型发射极层17,增大p型发射极层和发射极电极布线的接触区域(发射极接触区)的面积(表示图41~43中的发射极接触区)。从而,可以收到与上述实施例6的IGBT 650(参见图31)同样的效果。
就是说,可以抑制n-层/p型基极层/n型发射极层中形成的寄生npn双极型晶体管的动作,防止p型集电极层/n型缓冲层/n-层/p型基极层/n型发射极层中形成的寄生半导体开关元件的闭锁。其结果是,在横向n沟道IGBT 1400中,提高了IGBT 1400关断时和稳态接通时寄生半导体开关元件的闭锁耐受性。
如图40,41所示,在IGBT 1400中,n型发射极层6也可以沿着p型基极层5不连续配置。此外,尽管图中没有示出,但也可以进行无端的连续配置。
此外,如图42所示,在IGBT 1400中,n型发射极层6也可以做成设有多个向外突出的部分(凸出区)的无端结构。
此外,如图43所示,对于图42的结构,也可以做成不设置p型发射极层7的结构。
这样,设置在本实施例的IGBT 1400的p型发射极层17,无论n型发射极层6的形状和p型发射极层7的有无,都可以形成,从而在IGBT 1400中,可以提高关断时和稳态接通时寄生半导体开关元件的闭锁耐受性。
图44是整体用1500标示、本实施例10的另一种横向n沟道IGBT的顶视图,与图30相同的符号表示相同或相当的部位。此外,图45~47是放大图44的符号B的部分的放大图。
在IGBT 1500中,在相邻的两个单元IGBT共同的切线和两个IGBT夹着的区域,和相邻的3个单元IGBT夹着的区域上,设置p型发射极层17,增大p型发射极层和发射极电极布线接触的区域(发射极接触区)的面积(表示图45~47中的接触区)。从而,可以收到与上述实施例6的IGBT 600(参见图30)同样的效果。
就是说,可以抑制n-层/p型基极层/n型发射极层中形成的寄生npn双极型晶体管的动作,防止由p型集电极层/n型缓冲层/n层/p型基极层/n型发射极层形成的寄生半导体开关元件的闭锁。其结果是,在横向n沟道IGBT 1500中,提高IGBT 1500关断时和稳态接通时寄生半导体开关元件的闭锁耐受性。
如图44、45所示,在IGBT 1500中,n发射极层也6可以沿着p型基极层5不连续配置。此外,尽管图中没有示出,但也可以采取无端连续配置。
此外,如图46所示,在IGBT 1500中,n型发射极层6也可以采取设有多个向外突出部分(凸出区)的无端结构。
此外,如图47所示,对于图46的结构,也可以采取不设置p型发射极层7的结构。
采取这样的结构,与n型发射极层6相比,p型发射极层7、17相对变宽。其结果是,可以减少p型发射极层7、17和发射极布线的接触电阻,如图48(在H-H方向看图46的截面图)所示,空穴不停留在n型发射极层的正下方,平滑地流向p型发射极(p+)层和发射极布线(发射极电极)的接触区。这间接地是由于n型发射极层正下面的p型基极区的基极电阻减少。
从而,可以抑制n-层/p型基极层/n型发射极层中形成的寄生npn双极型晶体管的动作,防止p型集电极层/n型缓冲层/n-层/p型基极层/n型发射极层中形成的寄生半导体开关元件的闭锁。其结果是,在横向n沟道IGBT 1500中,提高了IGBT 1500关断时和稳态接通时寄生半导体开关元件的闭锁耐受性。
另外,在实施例1~10中,就横向n沟道IGBT作了说明,但是本发明也可以适用于横向p沟道IGBT。在这种情况下,上述实施例1~10的说明中的p型和n型互换。
此外,本发明也可以适用于横向MOSFET和具有其他MOS栅极结构的横向器件。
Claims (4)
1.一种横向半导体装置,包含:
第1导电型的半导体衬底;
设于该半导体衬底的第2导电型的半导体区;
在该半导体区中设置的第1导电型的集电极层;
在该半导体区中与该集电极层隔开间隔地设置的第1导电型的基极层;和
在该基极层中设置的第2导电型的第1发射极层,
该第1发射极层和该集电极层之间载流子的移动用形成于该基极层的沟道区域控制,
其特征在于,
该第1发射极层由环状且连续的主体区和沿该主体区的半径方向从该主体区向外突出的凸出区组成,相邻的两个该凸出区的间隔(W1)大于该凸出区的宽度(W2)(W1>W2),在该凸出区与发射极电极连接。
2.一种横向半导体装置,包含:
半导体衬底;
设于该半导体衬底的第2导电型的半导体区;
在该半导体区中设置的第1导电型的集电极层;
在该半导体区中设置成与该集电极层隔开间隔并包围该集电极层的环状且连续的第1导电型的基极层;和
在该基极层中设置的环状且连续的第2导电型的第1发射极层,
该第1发射极层和该集电极层之间载流子的移动,用形成于该基极层的沟道区域控制,
其特征在于,
还在该半导体衬底和该半导体区之间设置绝缘膜,
该第1发射极层由环状且连续的主体区和沿该主体区的半径方向从该主体区向外突出的凸出区组成,相邻的两个该凸出区的间隔(W1)大于该凸出区的宽度(W2)(W1>W2),在该凸出区与发射极电极连接。
3.权利要求1或2所述的横向半导体装置,其特征在于,
在上述凸出区的端部包含沿上述主体区切线方向延伸的端部区域,该端部区域与上述发射极电极连接。
4.权利要求1或2所述的横向半导体装置,其特征在于,
在上述基极层中设置第1导电型的第2发射极层,以包围上述第1发射极层。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005367544 | 2005-12-21 | ||
JP2005367544 | 2005-12-21 | ||
JP2005-367544 | 2005-12-21 | ||
JP2006098740A JP2007194575A (ja) | 2005-12-21 | 2006-03-31 | 半導体装置 |
JP2006098740 | 2006-03-31 | ||
JP2006-098740 | 2006-03-31 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101685143A Division CN1988156B (zh) | 2005-12-21 | 2006-12-13 | 半导体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101515583A CN101515583A (zh) | 2009-08-26 |
CN101515583B true CN101515583B (zh) | 2011-01-05 |
Family
ID=38184871
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101685143A Expired - Fee Related CN1988156B (zh) | 2005-12-21 | 2006-12-13 | 半导体装置 |
CN2009101287258A Expired - Fee Related CN101515583B (zh) | 2005-12-21 | 2006-12-13 | 半导体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101685143A Expired - Fee Related CN1988156B (zh) | 2005-12-21 | 2006-12-13 | 半导体装置 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN1988156B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5654561A (en) * | 1994-12-21 | 1997-08-05 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor with multiple buffer layers |
CN1156905A (zh) * | 1995-12-05 | 1997-08-13 | 三星电子株式会社 | 绝缘栅双极晶体管 |
US6191453B1 (en) * | 1999-12-13 | 2001-02-20 | Philips Electronics North America Corporation | Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3647802B2 (ja) * | 2001-01-25 | 2005-05-18 | 株式会社東芝 | 横型半導体装置 |
-
2006
- 2006-12-13 CN CN2006101685143A patent/CN1988156B/zh not_active Expired - Fee Related
- 2006-12-13 CN CN2009101287258A patent/CN101515583B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5654561A (en) * | 1994-12-21 | 1997-08-05 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor with multiple buffer layers |
CN1156905A (zh) * | 1995-12-05 | 1997-08-13 | 三星电子株式会社 | 绝缘栅双极晶体管 |
US6191453B1 (en) * | 1999-12-13 | 2001-02-20 | Philips Electronics North America Corporation | Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology |
Non-Patent Citations (1)
Title |
---|
JP特开2000-286416A 2000.10.13 |
Also Published As
Publication number | Publication date |
---|---|
CN101515583A (zh) | 2009-08-26 |
CN1988156B (zh) | 2010-05-19 |
CN1988156A (zh) | 2007-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7893457B2 (en) | Bipolar mosfet devices and methods for their use | |
US20050082591A1 (en) | Vertical semiconductor component having a drift zone having a field electrode, and method for fabricating such a drift zone | |
JPH09283754A (ja) | 高耐圧半導体装置 | |
JP2983110B2 (ja) | 半導体装置及びその製造方法 | |
US20150187877A1 (en) | Power semiconductor device | |
US8067797B2 (en) | Variable threshold trench IGBT with offset emitter contacts | |
CN101685819B (zh) | 半导体装置 | |
JP2001127286A (ja) | 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路 | |
KR101422953B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
US11699744B2 (en) | Semiconductor device and semiconductor apparatus | |
CN100481492C (zh) | 半导体装置 | |
JPH09116152A (ja) | パワー半導体素子 | |
JP2002299622A (ja) | 電力用半導体素子 | |
CN101515583B (zh) | 半导体装置 | |
JP2021048337A (ja) | 半導体装置及び半導体回路 | |
US11444186B2 (en) | Semiconductor device | |
JP2021125681A (ja) | 半導体装置 | |
JP7346170B2 (ja) | 半導体装置及び半導体モジュール | |
WO2021090944A1 (ja) | 半導体装置 | |
JP3094682B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
JP2000077657A (ja) | 絶縁ゲートバイポーラトランジスタ及びそれを使った電力変換装置 | |
KR20220121538A (ko) | 슈퍼정션 반도체 소자 | |
KR20230117856A (ko) | 반도체 소자 및 이를 포함하는 3상 인버터 | |
JP2001094083A (ja) | 半導体装置 | |
JP2004193486A (ja) | 横型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110105 Termination date: 20211213 |
|
CF01 | Termination of patent right due to non-payment of annual fee |