CN101515570A - 存储器装置及其制造方法和操作方法 - Google Patents
存储器装置及其制造方法和操作方法 Download PDFInfo
- Publication number
- CN101515570A CN101515570A CNA2009100049252A CN200910004925A CN101515570A CN 101515570 A CN101515570 A CN 101515570A CN A2009100049252 A CNA2009100049252 A CN A2009100049252A CN 200910004925 A CN200910004925 A CN 200910004925A CN 101515570 A CN101515570 A CN 101515570A
- Authority
- CN
- China
- Prior art keywords
- layer
- data storage
- memory cell
- substrate
- storage layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000007667 floating Methods 0.000 title abstract description 69
- 238000013500 data storage Methods 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 51
- 238000003860 storage Methods 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 239000012212 insulator Substances 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract description 12
- 238000010168 coupling process Methods 0.000 abstract description 12
- 238000005859 coupling reaction Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 243
- 238000005516 engineering process Methods 0.000 description 31
- 239000000945 filler Substances 0.000 description 28
- 230000008569 process Effects 0.000 description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 24
- 229920005591 polysilicon Polymers 0.000 description 24
- 238000005530 etching Methods 0.000 description 11
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 235000011007 phosphoric acid Nutrition 0.000 description 5
- 238000003723 Smelting Methods 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000005470 impregnation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种具有具非矩形横截面存储器装置及其制造方法和操作方法。非矩形横截面可为反T型、梯形形状或双反T型。公开了一种用于生产归因于浮置栅极的增加的表面积而具有改良耦合比率的浮置栅极存储器装置的方法。存储器装置具有具诸如反T型的横截面形状的浮置栅极，以使得顶部轮廓不为平直线段。
Description
技术领域
本发明大体上是关于非易失性存储器(non-volatile memory)装置，且更特定言之，是关于反T型浮置栅极(floating gate)存储器以及其制造方法。
背景技术
非易失性存储器装置已随电子应用的进步而极为迅速的发展，诸如存储卡(memory card)、携带型电子装置、手机、MP3播放器、数字相机以及摄影机，以及其它消费型电子设备。对低成本、功率消耗以及高效能的应用需求正推动存储器设计发展至不同架构。浮置栅极结构继续在非易失性存储器技术中占主导地位。此类结构通常将多晶硅浮置栅极用作储存节点且以各种存储器阵列排列以达成诸如NAND闪存(flash memory)以及NOR闪存的架构。为了程序化以及擦除存储器单元(memory cell)，将隧穿方法用以将电荷载流子(charge carrier)(也即，电子或空穴)置于浮置栅极中。
浮置栅极晶体管通常并入于非易失性存储器装置中，诸如快闪、EPROM以及EEPROM存储器装置。举例而言，浮置栅极MOSFETs通常用于非易失性存储器中。浮置栅极MOSFET由MOSFET以及用以将控制电压耦合至浮置栅极的一或多个电容器组成。浮置栅极为由SiO2包围的多晶硅栅极。浮置栅极可储存电荷，因为其完全由高质量绝缘体包围。可(例如)通过将电压施加于源极、漏极以及控制栅极端子上而修改浮置栅极上的电荷，以实现福勒-诺德汉隧穿(Fowler-Nordheim tunneling)以及热载流子注入(hot carrier injection)。为了最大化此类型的储存器的效率，需要浮置栅极存储器装置具有高耦合比率。
发明内容
有鉴于此，根据本发明的一实施例，揭露一种包括多个存储器单元的存储器装置，每一存储器单元包括具有为反T型、U型、梯形形状以及双反T型中任一个的横截面的浮置栅极。
根据本发明的另一实施例，揭露一种形成非易失性存储器装置的方法。提供诸如裸硅(bare silicon)的衬底且将隧穿层(tunnel layer)形成于衬底上。将诸如多晶硅的数据储存层(data storage layer)形成于隧穿层上。移除数据储存层的部分以使得数据储存层的横截面形成多个储存结构。储存结构中的每一个具有顶部部分以及底部部分且顶部部分比底部部分狭窄。将绝缘体层(insulator layer)形成于数据储存层上，且将导线(conductive line)形成于绝缘体层上。并且，其中数据储存层包括导电层。
根据本发明的另一实施例，揭露一种形成非易失性存储器装置的方法。提供诸如裸硅的衬底。形成隧穿层、数据储存层以及多个沟道。隧穿层位于衬底上，数据储存层位于隧穿层上，且沟道延伸至衬底中以将衬底分成多个区域。用介电材料(dielectric material)填充沟道以形成具有侧壁的多个经填充的沟道结构。数据储存层的区域中的每一个由两个邻近侧壁定界。移除数据储存层的区域的部分以使得数据储存层的区域的横截面形成反T型。将绝缘体层形成于数据储存层上，且将导线形成于绝缘体上。并且，其中数据储存层包括导电层。
根据本发明的另一实施例，揭露一种形成存储器装置的方法。将隧穿层形成于衬底中，且将存储单元形成于隧穿层上。存储单元具有为反T型、梯形形状以及双反T型中任一个的横截面。并且，存储单元包括浮置栅极。
根据本发明的另一实施例，揭露一种存储器装置的操作方法，所述存储器装置具有具非矩形横截面的存储器单元。将数据位储存于存储器单元中且存储器单元由控制栅极控制。所揭露的方法包括通过将电压施加于控制栅极而对储存于存储器单元中的数据位执行程序化、擦除或读取操作中的至少一个。其中存储器单元中包括浮置栅极，且浮置栅极具有非矩形横截面。
附图说明
图1是说明现有浮置栅极晶体管。
图2是说明根据本发明的一实施例的包括反T型浮置栅极的具有增加的耦合比率的非易失性存储器装置结构。
图3是说明根据本发明的一实施例的用于形成具有反T型浮置栅极的非易失性存储器装置的方法的流程图。
图4A至图4D是说明根据本发明的一实施例的用于形成具有反T型浮置栅极的非易失性存储器装置的方法。
图5是说明根据本发明的另一实施例的用于形成具有反T型浮置栅极的非易失性存储器装置的方法的流程图。
图6A至图6D是说明根据本发明的另一实施例的用于形成具有反T型浮置栅极的非易失性存储器装置的方法。
图7是说明根据本发明的另一实施例的用于形成具有反T型浮置栅极的非易失性存储器装置的方法的流程图。
图8A至图8I是说明根据本发明的另一实施例的用于形成具有反T型浮置栅极的非易失性存储器装置的方法。
【主要元件符号说明】
100：浮置栅极晶体管
102：衬底
103：隧穿氧化层
104：源极
106：漏极
108：控制栅极
110：浮置栅极
115：顶部轮廓
116：介电层
200：非易失性存储器装置结构
202：衬底
204：隧穿氧化层
210：反T型浮置栅极
212：STI沟道
216：多晶硅层间介电层
218：字线层
402：衬底
404：隧穿氧化层
406：数据储存层
407a：屏蔽区域
407b：非屏蔽区域
408：顶盖层
409b：非屏蔽区域
410：沟道
412：衬垫氧化物
414：填料氧化物
416：多晶硅层间介电层
418：字线层
602：衬底
604：隧穿氧化层
606：数据储存层
607a：屏蔽区域
607b：非屏蔽区域
608：顶盖层
610：沟道
612：衬垫氧化物
614：填料氧化物
616：介电层
618：多晶硅层、字线层
802：衬底
804：隧穿氧化层
806：数据储存层
808：顶盖层
809a：屏蔽区域
809b：非屏蔽区域
810：沟道
812：衬垫氧化层
814：填料氧化物
815：介电层
816：介电层
818：多晶硅层(字线层)
具体实施方式
在结合随附例示性图式阅读时，上述发明内容以及以下实施方式将被较佳地理解。然而，应了解，本发明不限于所展示的精确配置以及手段。
现将详细参考本发明的例示性实施例，在随附图式中说明其实例。在可能情况下，相同参考数字将用于通篇图式中以指代相同元件。以下实例揭露提供浮置栅极结构的高耦合比率的使用具有独特形状的浮置栅极的存储器装置。根据一实例，如下文进一步详细描述，浮置栅极结构具有反T型。
图1说明现有浮置栅极晶体管100。浮置栅极晶体管100形成于衬底102上且包括隧穿氧化层(tunnel oxide layer)103、源极104、漏极106、控制栅极108以及浮置栅极110。浮置栅极110具有矩形形状的横截面，以及顶部轮廓115。介电层(dielectric layer)116安置于浮置栅极110与控制栅极108之间。在现有浮置栅极晶体管100中，浮置栅极110处的电压VFG由以下方程序给定：
其中Cgate以及VG分别为控制栅极108处的电容以及电压，Csource以及Vs为源极104处的电容以及电压，Cdrain以及VD为漏极106处的电容以及电压，且Csub以及Vsub为衬底102处的电容以及电压。当使衬底102、源极104以及漏极106接地时，方程式1简化为如下：
方程式2的右手边的第一项称作耦合比率，且需要具有高耦合比率(例如，0.6)。栅极Cgate处的电容由以下关系给定：
其中ε为介电常数(dielectric constant)，A为控制栅极108与浮置栅极110之间的表面积，且d为控制栅极108与浮置栅极110之间的距离。可通过改变此三个变量中的一个或多个而增加耦合比率。换言之，增加介电常数、增加横截面面积，或减少距离将产生较高耦合比率。
本发明的以下实例揭露使用新颖反T型浮置栅极来增加横截面面积的技术。举例而言，控制栅极与浮置栅极之间的表面积A与浮置栅极的顶部轮廓的周边长度相关。通过将浮置栅极110的横截面外形自矩形改变至反T型，顶部轮廓的周边长度增加，且控制栅极108与浮置栅极之间的表面积也可增加。举例而言，若界定反T型栅极的顶部轮廓的层平直地伸展开，则归因于阶梯轮廓，其将具有比具有同一宽度的矩形形状栅极的顶部轮廓更长的长度。
图2是说明根据本发明的一实例的包括反T型浮置栅极的具有增加的耦合比率的非易失性存储器装置结构。非易失性存储器装置结构200包括衬底202、隧穿氧化层204、反T型浮置栅极210、浅沟道隔离(shallow trenchisolation，STI)沟道212、多晶硅层间(interpoly)介电层216以及字线层218(其充当控制栅极)。STI沟道212有效地分离多个存储器单元区域。如同易于了解的，反T型浮置栅极210具有与具有矩形横截面的浮置栅极相比将具有更长的周边长度的顶部轮廓。换言之，反T型栅极存在较大表面积以形成较大电容，藉此与具有具矩形横截面的浮置栅极的装置相比，增加了耦合比率。
或者，其它横截面形状可用于浮置栅极以增加电容以及耦合比率。U型浮置栅极、梯形形状浮置栅极以及双反T型浮置栅极仅为一些实例。通常，具有使得横截面外形的顶部轮廓不为平直线段的浮置栅极可用以增加耦合比率。尽管在此状况下，浮置栅极210的顶部轮廓与字线218形成界面，但熟习此项技术者将容易了解，可使用浮置栅极210与字线218之间的其它定向，以使得“顶部”轮廓可变为“底部”轮廓或“侧面”轮廓。又，可以一或多个阵列排列具有非易失性存储器装置结构200或类似结构的多个存储器单元，以形成具有耦接至个别存储器单元的浮置栅极以及控制栅极的多个字线以及位线(未图标)的非易失性存储器装置。
图3为说明根据本发明的一实施例的用于形成具有反T型浮置栅极的非易失性存储器装置的方法300的流程图。提供衬底，步骤302。举例而言，提供裸硅衬底。将隧穿氧化层形成于衬底上，步骤304。隧穿氧化物可为(例如)SiO2。将数据储存层形成于隧穿氧化层上，步骤306。将顶盖层(cap layer)形成于数据储存层上，步骤308。顶盖层可为(例如)氮化硅层。图案化顶盖层且浅沟道隔离(STI)工艺形成向下延伸至衬底中的沟道，步骤310。举例而言，可将屏蔽选择性地应用于顶盖层以形成第一多个屏蔽区域以及第一多个非屏蔽区域。STI工艺在第一多个非屏蔽区域中形成向下延伸至衬底中的沟道。沟道有效地分离多个存储器单元区域。形成选择性衬垫氧化层(liner oxide layer)，步骤312。用填料氧化物填充沟道，步骤314。执行化学机械抛光(chemical mechanical polishing，CMP)工艺(步骤316)以平坦化装置。回蚀填料氧化物，步骤318。举例而言，可使用湿法刻蚀工艺(wet etch process)，诸如使用热磷酸(HPA)。或者，可使用干法刻蚀工艺(dry etch process)。移除部份顶盖层(步骤320)以曝露部份数据储存层，以使得顶盖层以及数据储存层的横截面形成多个反T形。举例而言，顶盖层可经图案化以在顶盖层上形成第二多个屏蔽区域以及第二多个非屏蔽区域，且湿法刻蚀工艺可向下刻蚀至数据储存层。或者，可使用干法刻蚀工艺。移除部份数据储存层(步骤322)以使得数据储存层的横截面形成多个反T形，其中于此步骤所形成的数据储存层作为存储器装置的储存结构也或是存储单元。举例而言，干法刻蚀工艺可用以部分蚀穿过数据储存层。移除顶盖层，步骤324。将多晶硅层间介电层形成于数据储存层以及填料氧化层上，步骤326。将多晶硅层(字线)形成于多晶硅层间介电层上，步骤328。
图4A至图4D说明根据本发明的一实施例的图3的用于形成具有反T型浮置栅极的非易失性存储器装置的方法300。在图4A中，隧穿氧化层404形成于衬底402上。衬底402可为(例如)裸硅。隧穿氧化层404可为(例如)SiO2。数据储存层406形成于隧穿氧化层404上，其中数据储存层406例如是导电层，其材质例如是多晶硅。顶盖层408形成于数据储存层406上且可为(例如)氮化硅。
在图4B中，多个沟道410被形成为向下延伸穿过顶盖层408、数据储存层406、隧穿氧化层404，且延伸至衬底402中。举例而言，选择性择性地将屏蔽层(未图示)应用于顶盖层408以形成第一多个屏蔽区域407a以及第一多个非屏蔽区域407b。例如，可使用浅沟道隔离(STI)工艺将沟道410形成于非屏蔽区域407b中。沟道有效地分离多个存储器单元区域。沟道410被衬有衬垫氧化物412且填充有填料氧化物414。例如，可通过现场蒸汽生长(in-situ steam growth，ISSG)或热处理法(thermalprocess)来形成衬垫氧化物412。或者，可省略衬垫氧化物412。例如，可通过高密度等离子体(high-density plasma，HDP)沉积工艺来形成填料氧化物414。执行化学机械抛光(CMP)步骤以曝露顶盖层408。回蚀填料氧化物414以曝露顶盖层408的侧壁而不在顶盖层408中造成垂直损失。
在图4C中，移除部份顶盖层408以曝露部份数据储存层406，以使得顶盖层408以及多晶硅层410的横截面形成多个反T形。可使用诸如热磷酸(HPA)的高选择性溶剂来刻蚀顶盖层408。或者，可使用不具有额外屏蔽的干法刻蚀工艺。在第二多个非屏蔽区域409b中数据储存层406的曝露部分的一部分接着经移除以使得数据储存层406的横截面形成多个反T形。例如，可使用干法刻蚀工艺来移除数据储存层406的曝露部分的部分。
在图4D中，将多晶硅层间介电层416形成于数据储存层406、衬垫氧化层412以及填料氧化物414上。字线(例如，多晶硅)层418形成于多晶硅层间介电层416上。
图5为说明根据本发明的另一实施例的用于形成具有反T型浮置栅极的非易失性存储器装置的方法500的流程图。提供衬底，步骤502。举例而言，提供裸硅衬底。形成向下延伸至衬底中的多个沟道，步骤504。举例而言，浅沟道隔离(STI)工艺形成向下延伸至衬底中的沟道。沟道有效地分离多个存储器单元区域。使沟道衬有选择性衬垫氧化层，步骤506。例如，可通过ISSG或热处理法来形成衬垫氧化层。接着用填料氧化物填充沟道，步骤508。例如，可通过HDP沉积工艺来形成填料氧化物。将隧穿氧化层形成于衬底上，步骤510。隧穿氧化物可为(例如)熔炉氧化物(furnace oxide)，且形成于衬底上经填充的沟道之间。化学机械抛光(CMP)工艺可用以平坦化装置。将数据储存层形成于隧穿氧化层以及经填充的沟道上，步骤512。将顶盖层形成于数据储存层上，步骤514。顶盖层可为(例如)氮化硅层。图案化顶盖层，步骤516。举例而言，可将屏蔽层选择性地应用于顶盖层以形成第一多个屏蔽区域以及第一多个非屏蔽区域。非屏蔽区域对应于(例如)经填充的沟道上方的区域。移除部份顶盖层以及部份数据储存层以曝露经填充的沟道，步骤518。举例而言，等离子体刻蚀工艺(plasma etch process)可用以在第一多个非屏蔽区域中移除部份顶盖层以及部份数据储存层，藉此曝露填料氧化层。或者，干法刻蚀工艺可用以在经填充的沟道上方移除部份顶盖层以及部份数据储存层。移除部份顶盖层(步骤520)以曝露部份数据储存层，以使得顶盖层以及数据储存层的横截面形成多个反T形，其中于此步骤所形成的数据储存层作为存储器装置的储存结构也或是存储单元。举例而言，可将屏蔽层选择性地应用于顶盖层以形成第二多个屏蔽区域以及第二多个非屏蔽区域，且可将对顶盖层具有高选择性的湿法刻蚀工艺用以移除部份顶盖层以曝露部份数据储存层。或者，可使用干法刻蚀工艺。移除部份数据储存层(步骤522)以使得数据储存层的横截面形成多个反T形。举例而言，干法刻蚀工艺可用以部分刻蚀穿过数据储存层。移除顶盖层，步骤524。将多晶硅层间介电层形成于数据储存层以及填料氧化层上，步骤526。介电层可为(例如)ONO层。将多晶硅(字线)层形成于多晶硅层间介电层上，步骤528。
图6A至图6D说明根据本发明的另一实施例的图5的用于形成具有反T型浮置栅极的非易失性存储器装置的方法500。
在图6A中，提供衬底602。衬底602可为(例如)裸硅。形成向下延伸至衬底602中的多个沟道610，使沟道610衬有选择性衬垫氧化物612且填充有填料氧化物614。例如，可使用浅沟道隔离(STI)工艺来形成沟道610。沟道有效地分离多个存储器单元区域。例如，可通过ISSG或热处理法来形成衬垫氧化物612。例如，可通过HDP沉积工艺来形成填料氧化物614。隧穿氧化层604形成于衬底602上沟道610之间。隧穿氧化层可为(例如)熔炉氧化物。数据储存层606形成于隧穿氧化层604以及填料氧化层614上，其中数据储存层606例如是导电层，其材质例如是多晶硅。顶盖层608形成于数据储存层606上。顶盖层608可为(例如)氮化硅。
在图6B中，移除部份顶盖层608以及部份数据储存层606的部分以曝露填料氧化层614。举例而言，可将屏蔽层(未图示)选择性地应用于顶盖层608以形成第一多个屏蔽区域607a以及第一多个非屏蔽区域607b。非屏蔽区域607b对应于(例如)经填充的沟道610上方的区域。干法刻蚀工艺可用以(例如)移除及第一多个非屏蔽区域607b中的部份顶盖层608以及第一多个非屏蔽区域607b中的部份数据储存层606，藉此曝露填料氧化层614。
在图6C中，移除部份顶盖层608以曝露部份数据储存层606以使得顶盖层608以及数据储存层606的横截面形成多个反T形。将对顶盖层608具有高选择性的湿法刻蚀工艺用以移除部份顶盖层608以曝露部份数据储存层606。或者，可使用干法刻蚀工艺。移除部份数据储存层606以使得数据储存层的横截面形成多个反T形。举例而言，可将干法刻蚀工艺用以部分刻蚀穿过数据储存层606。
在图6D中，移除顶盖层608。介电层616形成于数据储存层606以及填料氧化层614上。介电层616可为(例如)ONO层。多晶硅(字线)层618形成于介电层616上。
图7为说明根据本发明的另一实施例的用于形成具有反T型浮置栅极的非易失性存储器装置的方法700的流程图。提供衬底，步骤702。举例而言，提供裸硅衬底。将隧穿氧化层形成于衬底上，步骤704。隧穿氧化物可为(例如)熔炉氧化物。将数据储存层形成于隧穿氧化层上，步骤706。将顶盖层形成于数据储存层上，步骤708。顶盖层可为(例如)氮化硅层。图案化顶盖层，且浅沟道隔离(STI)工艺形成向下延伸至衬底中的沟道，步骤710。举例而言，可将屏蔽选择性地应用于顶盖层以形成第一多个屏蔽区域以及第一多个非屏蔽区域。STI工艺在第一多个非屏蔽区域中形成向下延伸至衬底中的沟道。沟道有效地分离多个存储器单元区域。形成选择性衬垫氧化层，步骤712。用填料氧化物填充沟道，步骤714。执行化学机械抛光(CMP)艺(步骤716)以平坦化装置。移除填料氧化物的部分，步骤718。可使用光微影以及刻蚀。举例而言，可将使用氢氟(HF)酸的缓冲氧化物刻蚀(buffered oxide etch，BOE)工艺用以向下刻蚀填料氧化物。或者，可使用干法刻蚀工艺。将介电层以三角形形状形成于顶盖层上，步骤720。举例而言，可通过高密度等离子体化学气相沉积工艺(highdensity plasma chemical vapor deposition process，HDP-CVD)来形成介电层。形成三角形形状的类似工艺描述于共同让渡的美国专利第6,380,068号中，其以引用的方式并入。介电层可为(例如)通过HDP沉积工艺而形成的氧化物。三角形形状有效地形成顶盖层的第二多个屏蔽区域以及第二多个非屏蔽区域。曝露部份顶盖层，步骤722。举例而言，HDP浸渍工艺可用以曝露第二多个非屏蔽区域中的顶盖层的部分。移除部份顶盖层(步骤724)以曝露部份数据储存层以使得顶盖层以及数据储存层的横截面形成多个反T形。举例而言，在顶盖层与数据储存层之间具有高刻蚀选择比率的湿法刻蚀工艺可将第二多个非屏蔽区域中的顶盖层向下刻蚀至数据储存层。或者，可使用干法刻蚀工艺。移除部份数据储存层(步骤726)以使得数据储存层的横截面形成多个反T形，其中于此步骤所形成的数据储存层作为存储器装置的储存结构也或是存储单元。举例而言，湿法刻蚀工艺可用以部分刻蚀穿过曝露的数据储存层。或者，可使用干法刻蚀工艺。移除顶盖层，步骤728。举例而言，可通过浸入磷酸(H3PO4)中来移除氮化硅的顶盖层，其也移除介电层的三角形形状。将介电层形成于数据储存层以及填料氧化层上，步骤730。将多晶硅(字线)层形成于介电层上，步骤732。
图8A至图8I说明根据本发明的另一实施例的图7的用于形成具有反T型浮置栅极的非易失性存储器装置的方法700。
在图8A中，提供衬底802。衬底802可为(例如)裸硅。隧穿氧化层804形成于衬底802上。隧穿氧化层可为(例如)熔炉氧化物，厚度例如是70～120埃。数据储存层806形成于隧穿氧化层804上，其中数据储存层806例如是导电层，其材质例如是多晶硅，厚度例如是1000～1500埃。顶盖层808形成于数据储存层上，厚度例如是300～1500埃。顶盖层808可为(例如)氮化硅。
在图8B中，多个沟道810被形成为向下延伸穿过顶盖层808、数据储存层806、隧穿氧化层804，且延伸至衬底802中。例如，可使用浅沟道隔离(STI)工艺来形成沟道810。沟道有效地分离多个存储器单元区域。沟道810可衬有选择性衬垫氧化层812(未图示)。例如，可通过ISSG或热处理法来形成衬垫氧化层812。用填料氧化物814填充沟道810。例如，可通过HDP沉积工艺来形成填料氧化物814。例如，可通过化学机械抛光(CMP)工艺来平坦化装置。
在图8C中，部分地回蚀填料氧化物814。举例而言，可使用利用氢氟(HF)酸的缓冲氧化物刻蚀(BOE)工艺。或者，可使用干法刻蚀工艺。
在图8D中，将介电层815以三角形形状形成于顶盖层808上。举例而言，可通过高密度等离子体化学气相沉积工艺(HDP-CVD)来形成介电层815。介电层815可为(例如)通过HDP沉积工艺而形成的氧化物。三角形形状有效地形成顶盖层808的多个屏蔽区域809a以及多个非屏蔽区域809b。
在图8E中，曝露部份顶盖层808。举例而言，可将HDP浸渍工艺用以曝露在多个非屏蔽区域809b中的顶盖层的部分。
在图8F中，移除部份顶盖层808以曝露部份数据储存层806，以使得顶盖层808以及数据储存层806的横截面形成多个反T形。举例而言，在顶盖层与数据储存层之间具有高刻蚀选择比率的湿法刻蚀工艺可将多个非屏蔽区域809b中的顶盖层808向下刻蚀至数据储存层806。或者，可使用干法刻蚀工艺。
在图8G中，移除部份数据储存层806以使得数据储存层806的横截面形成多个反T形。举例而言，湿法刻蚀工艺可用以部分刻蚀穿过曝露的数据储存层806。或者，可使用干法刻蚀工艺。
在图8H中，移除介电层815以及顶盖层808。举例而言，可通过浸入磷酸(H3PO4)中来移除氮化硅的顶盖层808。
在图8I中，介电层816形成于数据储存层806以及填料氧化层814上。多晶硅(字线)层818形成于介电层816上。
熟习此项技术者应了解，在不脱离广泛发明性概念的情况下可对上文所述的实例进行改变。因此应了解，本发明不限于所揭露的特定实例，而是意欲涵盖由随附权利要求范围界定的本发明的精神以及范畴内的修改。
Claims (10)
1、一种形成存储器装置的方法，其特征在于，包括：
提供衬底；
将隧穿层形成于所述衬底上；
将数据储存层形成于所述隧穿层上；
移除所述数据储存层的第一部分以使得所述数据储存层的横截面形成多个储存结构，其中所述储存结构中的每一个具有顶部部分以及底部部分且其中所述顶部部分比所述底部部分狭窄；
将绝缘体层形成于所述数据储存层上；以及
将导线形成于所述绝缘体层上。
2、根据权利要求1所述的形成存储器装置的方法，其特征在于，所述数据储存层包括导电层。
3、根据权利要求1所述的形成存储器装置的方法，其特征在于，更包括：
在填充所述多个沟道后：
将具有三角形形状尖峰的介电层形成于所述顶盖层上；以及
移除部分所述介电层以曝露所述顶盖层的所述第一部分。
4、根据权利要求1所述的形成存储器装置的方法，其特征在于，更包括：
在形成所述隧穿层前：
形成向下延伸至所述衬底中的多个沟道；以及
用介电材料填充所述多个沟道。
5、一种形成存储器装置的方法，其特征在于，包括：
提供衬底；
形成隧穿层、数据储存层以及多个沟道，其中所述隧穿层位于所述衬底上，所述数据储存层位于所述隧穿层上，且所述沟道延伸至所述衬底中以将所述衬底分成多个区域；
用介电材料填充所述多个沟道以形成具有侧壁的多个经填充的沟道结构，其中所述数据储存层的所述区域中的每一个由两个邻近侧壁定界；
移除所述数据储存层的部分区域以使得所述数据储存层的所述区域的横截面形成反T型；
将绝缘体层形成于所述数据储存层上；以及
将导线形成于所述绝缘体层上。
6、根据权利要求5所述的形成存储器装置的方法，其特征在于，更包括：
在填充所述多个沟道后：
将具有三角形形状尖峰的抛弃层形成于所述数据储存层上，其中每一三角形形状尖峰的基座比每一区域的宽度狭窄；以及
将所述区域的所述三角形形状尖峰用作屏蔽以移除所述数据储存层的所述部分区域。
7、一种形成存储器装置的方法，其特征在于，包括：
将隧穿层形成于衬底；以及
形成一存储单元于所述隧穿层上，其中该存储单元具有为反T型、梯形形状以及双反T型其中之一的横截面。
8、根据权利要求7所述的形成存储器装置的方法，其特征在于，所述存储单元构成为具有顶部轮廓以增加存储单元的表面积。
9、根据权利要求7所述的形成存储器装置的方法，其特征在于，更包括：
形成耦合至存储器单元的多个导线；以及
将介电层形成于所述存储单元上，所述介电层保护所述存储单元不受所述导线中任一导线的干扰。
10、一种存储器装置的操作方法，所述存储器装置具有一存储器单元用以储存数据位，该存储器单元具有非矩形横截面，所述存储器单元由一控制栅极控制，其特征在于，所述操作方法包括：
通过将电压施加于所述控制栅极而对储存于所述存储器单元中的所述数据位执行程序化、擦除或读取操作中的至少一个。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/036,196 US7785963B2 (en) | 2008-02-22 | 2008-02-22 | Method for fabricating inverted T-shaped floating gate memory |
| US12/036,196 | 2008-02-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101515570A true CN101515570A (zh) | 2009-08-26 |
| CN101515570B CN101515570B (zh) | 2013-01-16 |
Family
ID=40998736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100049252A Active CN101515570B (zh) | 2008-02-22 | 2009-02-20 | 存储器装置及其制造方法和操作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7785963B2 (zh) |
| CN (1) | CN101515570B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184887A (zh) * | 2011-05-06 | 2011-09-14 | 上海宏力半导体制造有限公司 | 用于闪速存储器浅沟槽隔离结构的形成方法 |
| CN102364689A (zh) * | 2011-10-20 | 2012-02-29 | 北京大学 | 一种闪存器件的浮栅结构及其制备方法 |
| CN102054844B (zh) * | 2009-11-10 | 2013-01-09 | 钜晶电子股份有限公司 | 非易失性存储器及其制造方法 |
| CN105789211A (zh) * | 2014-12-24 | 2016-07-20 | 上海格易电子有限公司 | 一种闪存存储单元及制作方法 |
| CN106601744A (zh) * | 2015-10-13 | 2017-04-26 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式闪存及其制造方法和电子装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094170A (ja) | 2007-10-04 | 2009-04-30 | Nec Electronics Corp | 不揮発性半導体メモリ及びその製造方法 |
| TW201608641A (zh) * | 2014-08-27 | 2016-03-01 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
| US20160181435A1 (en) * | 2014-12-22 | 2016-06-23 | Wafertech, Llc | Floating gate transistors and method for forming the same |
| DE102015102454A1 (de) * | 2015-02-20 | 2016-08-25 | Osram Opto Semiconductors Gmbh | Verfahren zur Strukturierung einer Nitridschicht, strukturierte Dielektrikumschicht, optoelektronisches Bauelement, Ätzverfahren zum Ätzen von Schichten und Umgebungssensor |
| CN106972020B (zh) * | 2016-01-12 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6908817B2 (en) * | 2002-10-09 | 2005-06-21 | Sandisk Corporation | Flash memory array with increased coupling between floating and control gates |
| KR100554516B1 (ko) * | 2004-06-29 | 2006-03-03 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US7279385B2 (en) * | 2004-12-20 | 2007-10-09 | Macronix International Co., Ltd. | Flash memory device and manufacturing method thereof |
| KR100784868B1 (ko) | 2005-06-24 | 2007-12-14 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US7687860B2 (en) * | 2005-06-24 | 2010-03-30 | Samsung Electronics Co., Ltd. | Semiconductor device including impurity regions having different cross-sectional shapes |
| JP2008118007A (ja) * | 2006-11-07 | 2008-05-22 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
-
2008
- 2008-02-22 US US12/036,196 patent/US7785963B2/en active Active
-
2009
- 2009-02-20 CN CN2009100049252A patent/CN101515570B/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054844B (zh) * | 2009-11-10 | 2013-01-09 | 钜晶电子股份有限公司 | 非易失性存储器及其制造方法 |
| CN102184887A (zh) * | 2011-05-06 | 2011-09-14 | 上海宏力半导体制造有限公司 | 用于闪速存储器浅沟槽隔离结构的形成方法 |
| CN102184887B (zh) * | 2011-05-06 | 2015-11-25 | 上海华虹宏力半导体制造有限公司 | 用于闪速存储器浅沟槽隔离结构的形成方法 |
| CN102364689A (zh) * | 2011-10-20 | 2012-02-29 | 北京大学 | 一种闪存器件的浮栅结构及其制备方法 |
| CN102364689B (zh) * | 2011-10-20 | 2013-09-18 | 北京大学 | 一种闪存器件的浮栅结构及其制备方法 |
| CN105789211A (zh) * | 2014-12-24 | 2016-07-20 | 上海格易电子有限公司 | 一种闪存存储单元及制作方法 |
| CN105789211B (zh) * | 2014-12-24 | 2018-10-30 | 上海格易电子有限公司 | 一种闪存存储单元及制作方法 |
| CN106601744A (zh) * | 2015-10-13 | 2017-04-26 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式闪存及其制造方法和电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7785963B2 (en) | 2010-08-31 |
| CN101515570B (zh) | 2013-01-16 |
| US20090215256A1 (en) | 2009-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101515570B (zh) | 存储器装置及其制造方法和操作方法 | |
| US7001809B2 (en) | Method to increase coupling ratio of source to floating gate in split-gate flash | |
| US7208796B2 (en) | Split gate flash memory | |
| US6534821B2 (en) | Structure with protruding source in split-gate flash | |
| US7851311B2 (en) | Method of manufacturing non-volatile memory device | |
| CN101414631B (zh) | Nand架构的存储器及其制造方法 | |
| US20050237807A1 (en) | Bi-directional read/program non-volatile floating gate memory cell and array thereof, and method of formation | |
| CN101512772A (zh) | 用于存储多数据的非易失电可变存储器单元及其制造方法 | |
| US7514311B2 (en) | Method of manufacturing a SONOS memory | |
| US20020000602A1 (en) | V-shaped flash memory structure | |
| CN101281911A (zh) | 非易失性半导体存储装置及其制造方法 | |
| CN101017799A (zh) | 快闪存储器件的制造方法 | |
| CN100499081C (zh) | Nor型闪存单元阵列的制造方法 | |
| CN113748466A (zh) | 形成三维水平反或型存储器阵列的制程 | |
| US20220059569A1 (en) | Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
| CN108257969B (zh) | 半导体装置及其制造方法 | |
| US6048768A (en) | Method of manufacturing flash memory | |
| CN101325157A (zh) | 一种存储器结构及其制作方法 | |
| US20090130835A1 (en) | Method of manufacturing inverted t-shaped floating gate memory | |
| CN112185815A (zh) | 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法 | |
| US7358559B2 (en) | Bi-directional read/program non-volatile floating gate memory array, and method of formation | |
| US8017477B2 (en) | Nonvolatile memory devices and methods of fabricating the same | |
| US7413953B2 (en) | Method of forming floating gate array of flash memory device | |
| CN100388501C (zh) | 与非门型闪存存储单元列及其制造方法 | |
| KR100649308B1 (ko) | 자기 정렬 플로팅 게이트 어레이 형성 방법 및 자기 정렬플로팅 게이트 어레이를 포함하는 플래시 메모리 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |