CN101501861A - 制造双栅晶体管的方法 - Google Patents

制造双栅晶体管的方法 Download PDF

Info

Publication number
CN101501861A
CN101501861A CN200780028891.XA CN200780028891A CN101501861A CN 101501861 A CN101501861 A CN 101501861A CN 200780028891 A CN200780028891 A CN 200780028891A CN 101501861 A CN101501861 A CN 101501861A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
crystallization
noncrystal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200780028891.XA
Other languages
English (en)
Other versions
CN101501861B (zh
Inventor
巴特罗米杰·J·帕夫拉克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101501861A publication Critical patent/CN101501861A/zh
Application granted granted Critical
Publication of CN101501861B publication Critical patent/CN101501861B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02669—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation inhibiting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

制造了一种平面双栅晶体管，其中，将结晶抑制剂注入半导体晶片(10)的沟道区域(16)，所述晶片具有包括邻接非晶半导体层(12)的初始结晶半导体层(14)的叠层结构。通过加热，限制沟导区域内的非晶半导体层的局部再生长，从而允许在保持薄的沟道的同时增大源极/漏极延伸区域的厚度。选择性地去除任何剩余的非晶材料，从而留下空腔，来允许在沟道区域的相对侧上形成栅极电极(30，32)。通过在初始结晶半导体层的两侧上提供非晶层，从而在两个方向上提供再生长限制，可以进一步利用本发明。

Description

制造双栅晶体管的方法
技术领域
本发明涉及一种制造双栅晶体管的方法，所述双栅晶体管包括沟道区域和布置在沟道区域的相对两侧上的两个栅极电极。
背景技术
当今电子市场上对更小和更紧凑的电子器件的需要向生产商提出了挑战，要求提供更小和更紧凑的集成电路(IC)和其他的半导体器件来减小每个IC的制造成本以及增大他们的计算能力。金属氧化物半导体场效应晶体管(MOSFET)是大部分IC的基本元件，从而，占用了很大一部分的晶片空间。减小IC中的MOSFET的尺寸(例如小于50nm的CMOS应用)在满足尺寸减小的挑战中扮演了一个重要的角色。
有几个问题与减小晶体管器件的尺寸有关。例如，当导电沟道的长度被做得更短时，短沟道效应更容易变得明显。这些效应是由漏极的耗尽区域在漏极上的电压影响下延伸进入沟道内引起的。为了抑制短沟道效应，已知的是提供一种具有多于一个栅极的晶体管结构。布置每个栅极，通过从多个方向向沟道施加电压来控制沟道的导电性。
这种结构的例子是平面双栅MOSFET，其具有位于半导体主体的相对表面上的两个栅极，所述半导体主体包括沟道，这两个栅极通过各自栅极电介质与沟道隔开。US-B-6,593,192公开了一种形成双栅绝缘体上半导体(semiconductor-on-insulator，SOI)器件的示例方法，其中，第一栅极与第二栅极对准，每个栅极被形成在半导体层的相对侧上。在这里，在将操作晶片(handle wafer)键合至该结构的上表面以及去除大块衬底来暴露绝缘体层之前，在有源区上形成第一栅极结构。如US-6,593,192的图8所示，去除绝缘体层20的部分，相邻的源极和漏极接触结构58之间形成开口26。然后，如US-6,593,192的图9所示，在开口26内形成第二晶体管栅极结构95。
这种方法涉及将器件转移至第二承载衬底上，这允许随后对沟道的第二侧进行处理以形成第二栅极。这种衬底转移需要很多工艺步骤，从而增加了与制造相关的时间和成本。而且，为了将两个栅极彼此精确对准，需要多个工艺步骤，这进一步增加了成本。
发明内容
从而，本发明的目的是提供一种制造双栅晶体管的改进方法。本发明的另一个目的是提供一种制造双栅晶体管的改进方法，这种双栅晶体管包括一个薄的沟道区域，但并不需要将器件转移至第二承载衬底来进行第二栅极的处理。
根据本发明，提供了一种制造双栅晶体管的方法，所述双栅晶体管包括沟道区域和布置在沟道区域的相对两侧上的两个栅极电极，这种方法包括下列步骤：提供具有叠层结构的半导体晶片，所述叠层结构包括邻接非晶半导体层的初始结晶半导体层，该结晶半导体层包括沟道区域；将结晶抑制剂引入半导体晶片的被选择区域，所述被选择区域在对应于沟道区域的横向位置的位置上延伸通过非晶半导体层；执行结晶操作，以便使被选择区域的外部的非晶半导体层的区域结晶，从而形成扩展结晶半导体层，该扩展结晶半导体层在远离所述被选择区域处的厚度比所述初始结晶半导体层的厚度大，而在被选择区域内的厚度与所述初始结晶半导体层的厚度基本上相等；选择性地去除剩下的非晶半导体材料；以及在沟道区域的相对侧上形成栅极电极。在沟道区域内引入结晶抑制剂提供了一种简单的通过结晶半导体的外延再生长来调整沟道厚度的途径。当对被选择区域的外部区域进行生长(例如)来形成更充分的源极/漏极延伸时，限制沟道的生长，从而产生了薄的栅极，这个薄的栅极保证了静电器件的完整性。
叠层结构可以包括另一个非晶半导体层，所述非晶半导体层邻接初始结晶半导体层的与所述非晶半导体层远离的主表面，被选择的区域延伸通过两个非晶半导体层，以及其中，结晶步骤还用来使被选择区域外部的另一个非晶半导体层的区域结晶。通过向结晶半导体层的任一侧提供非晶层，可以有利地从两侧使沟道变薄。通过叠层结构的厚度来引入结晶抑制剂，从而限制结晶沟道区域的再生长。应当理解的是，两个非晶层之间的结晶半导体层的厚度实质上确定了最终器件中的沟道的厚度。
通过使结晶半导体衬底内的层非晶化(amorphize)，可以提供一个或多个非晶层。优选地通过向结晶半导体衬底的主表面注入离子实现这个目的。在叠层结构包括两个被结晶半导体层隔开的非晶层的情况下，以两种不同的能量注入离子，使结晶半导体衬底内的两个不同深度的层非晶化。可以在所述非晶化步骤之前执行引入结晶抑制剂的步骤。
在一个可替换实施例中，提供半导体晶片的步骤包括在结晶半导体衬底上淀积非晶半导体层。这避免了需要深层次的非晶化处理步骤，并对结晶层有较少的损伤以及(例如)通过更可控的外延淀积来更精确地控制层的厚度。
结晶抑制剂优选地包括氟离子，但可以可替换地包括碳或氮。
引入结晶抑制剂的步骤可以包括下列步骤：在半导体晶片上淀积掩模层；对掩模层形成图案来暴露半导体晶片表面区域；以及向半导体晶片注入结晶抑制剂。
通过将叠层结构加热至(例如)550℃-600℃范围内的温度，执行非晶半导体层的固相外延再生长，来优选地使非晶半导体层结晶。通过这个工艺确定沟道外部的结晶半导体层的厚度。
附图说明
现在，参照附图，仅通过示例的方式来对本发明进行说明，其中：
图1A至图1D示出了根据本发明的第一个实施例的处于不同制造阶段的双栅半导体器件的剖视图；
图2A至图2D示出了根据本发明的第二个实施例的处于不同制造阶段的双栅半导体器件的剖视图。
应当理解的是，这些图只是示意性的，并没有按照比例绘制。尤其是放大了诸如层或区域的厚度之类的某些尺寸，而减小了其他的尺寸。在所有附图中采用相同的参考标号来表示同一个或类似的部件。还应当理解的是，这些图只是以剖视图的形式示出了器件，而其他的特征可能出现在与所示平面不同的平面上，例如后面平面或前面平面。
具体实施方式
本发明涉及半导体晶片的处理。参照图1A，用CMOS技术中的常用方法提供和支持半导体晶片10(在本文中是晶体硅)。应当理解的是，这些图以截面的方式只示出了晶片非常小的一部分，而且，通常在同一晶片上处理很多器件。另外，本发明并不局限于硅，例如，半导体可以可替换地是Ge、SiGe或GaAs。
硅衬底的主要表面(在本例中为上表面)被注入了锗离子100，以使衬底10内的预定深度上的层12非晶化。可以调整离子注入的能量，来调整非晶层12的厚度和深度。以大约30-200keV的能量和1e13～4e14atoms/cm2的剂量执行注入。可替换地，可以用Si、Ar或Xe离子来代替锗。
非晶化处理的结果是半导体晶片具有叠层结构，该叠层结构包括邻接非晶半导体层12的结晶半导体层14，所述结晶半导体层14包括沟道区域16。
在非晶化处理之后，在衬底10上淀积掩模层18。掩模层是商业上可获得的聚合物光致抗蚀剂。然后，使这个掩模层18形成图案(如图1B所示)，暴露晶片表面上的区域。暴露的区域在形状上是矩形，但可以是适合这个目的的任何形状，例如，圆形。
根据本发明，参考200，将结晶抑制剂注入半导体晶片10。结晶抑制剂包括氟离子，并以5e14～2e15atoms/cm2范围内的剂量和2-15keV的能量进行注入。掩模层18防止氟离子击中晶片10的被屏蔽区域。因此，氟离子只被引入到晶片10的被选择区域20，被选择的区域20在对应于沟道区域16的横向位置的位置上延伸通过非晶半导体层12。应当理解的是，可以替代采用其他的诸如(例如)O、N、C和C1之类的结晶抑制剂。
然后用已知的方式去除掩模层18。然后执行结晶操作，以便使在被选择的区域20外的非晶半导体层12结晶。通过将叠层结构10加热到550℃～600℃范围内的温度，执行非晶半导体层12的固相外延再生长。在被选择的区域20内出现的结晶抑制剂降低了被选择区域内的再结晶速度。从而，被选择区域20外的非晶硅层12比被选择区域内的非晶硅层12结晶快5-10倍。
结果是所述被选择区域20之外的扩展结晶半导体层14’的厚度比初始结晶半导体层14的厚度厚。不过，由于由氟离子引起的被选择区域20内的被显著地限制的再生长，处于被选择区域20内的生长的结晶半导体层14’具有与所述初始结晶半导体层14的厚度基本上相似的厚度，如图1C所示。
扩展结晶硅层14’的较薄的部分最后形成了双栅晶体管的沟道。有利地，本发明允许制造一种半导体层，这种半导体层具有用于栅控电子沟道的减小厚度的区域，同时，还具有用于低电阻率源极/漏极延伸的较大厚度的区域。而且，这种与采用结晶抑制剂相关的工艺的简单性使得这种工艺被引入现有的CMOS工艺流程是非常具有吸引力的，在这种引入中不需要引入新的昂贵的设备。
在部分固相外延再生长之后的下一个步骤中，通过执行采用(例如)HF酸的湿法蚀刻，有选择地去除了非晶半导体层12(现在厚度降低了)的剩下的非晶半导体材料。结果是在扩展结晶层14’下面形成空腔22。通过扩展结晶层14’形成进入孔/沟槽(未示出)，使得能够进入非晶层，并通过晶片10的主表面最终进入所述空腔。
分别在扩展结晶层14’的上表面和下表面形成栅极电介质层24和26(图1D)。可以通过在氧化环境中加热该结构，以便通过进入孔形成下电介质层，可以完成这个步骤。栅极电介质层24和26大约1.5nm厚，并将栅极与沟道区域16隔离开。
然后通过进入孔(未示出)，用诸如TiN之类的金属填充空腔22。应当理解的是，可以采用任何实现栅极功函数要求的导电材料。采用定时湿法蚀刻使该金属形成图案，在腔22内留下了位于沟道区域16下面的下栅极30。例如，可以通过进入沟槽制成到下栅极30的连接。
采用已知的光刻技术形成上栅极32，这种光刻技术包括随后被形成图案的金属淀积。
设想有很多种路径，在这些路径中，在去除非晶层12之后，可以在沟道区域的任一侧上形成栅极。技术人员可以很容易地利用已知的工艺技术来制造这些栅极并对该结构进行修整从而形成最终器件。应当理解的是，本发明提供了一种简单的基于晶片工艺来生产具有沟槽区域的平面双栅极器件，该沟槽区域比在同一半导体层中制备的源极/漏极延伸薄得多。
在某种程度上，执行工艺步骤的顺序是灵活的。例如，可以在更早的阶段中引入结晶抑制剂，在说明的第二实施例中的情况就是这样的，现在将对第二实施例进行说明。
如图2A所示，在结晶硅晶片10上淀积掩模层18，并对掩模层18形成图案，来暴露晶片表面的区域。然后，将氟离子注入形成有图案的掩模18所限定的半导体晶片的被选择区域20中，这个工艺的参考标号是200。这个注入的条件与针对第一实施例描述的那些条件相似。
在氟注入200之后，去除掩模层18。然后，以两种不同的能量执行晶片宽的非晶化注入100来使结晶晶片10内的不同深度的两个层非晶化。例如，以30-200keV的能量注入一组锗离子，使位于如图2B所示的大约20nm至60nm的深度的层12非晶化。深的非晶层的位置取决于想要的沟道的厚度以及顶部非晶层。以较低的能量注入第二组锗离子，来产生靠近晶片10上表面的非晶层13。这就留下了夹在两个非晶硅层12、13之间的结晶硅层14。虽然这个工艺被描述为“晶片宽”，但应该认识到的是，能在局部规模(即，晶片的被选择区域)上应用非晶化处理，并且这种非晶化处理属于本发明的范围内。
然后加热该叠层结构，以便使非晶硅层12、13在氟注入区域20的外部比在其内部更大程度地进行部分再生长。这种再生长出现在与非晶硅层12、13接触的结晶硅层14的主表面上。结晶硅层14生长，以便其厚度增大。和第一个实施例中一样，这种生长被限制在氟注入区域20中，以便扩展结晶硅层14’具有厚度减小的对应区域16，最终的双栅器件的沟道位于厚度减小的对应区域16中。不过，在这个实施例中，在两个方向上对沟道区域16的再生长进行了限制，这提供了相对于源极/漏极延伸区域的厚度更薄的沟道区域。在图2C中可以看到再生长的或扩展的结晶硅层14’与非晶硅层12’、13’的剩余部分。
后来的工艺与描述的第一个实施例没有显著的区别。综合与图2D相关的工艺步骤，采用晶片主表面中的进入沟槽(未示出)，通过湿法蚀刻有选择地去除剩下的非晶硅材料12’、13’，从而在形成的结晶硅层下面留下空腔。以和上文相同的方式形成上栅极电介质层和下栅极电介质层24、26。而且，以相似的方式形成上和下金属栅极32、30。
虽然上述实施例采用了结晶半导体晶片的非晶化处理来形成叠层结构中的两个非晶层，但还可以构思出诸如淀积之类的其他技术。例如，用一系列淀积步骤可以构建该叠层结构。可替换地，通过非晶化处理形成一个非晶层，用淀积形成另一个非晶层。
总之，提供了一种平面双栅晶体管，其中，将结晶抑制剂注入半导体晶片的沟道区域，所述晶片具有包括邻接非晶半导体层的初始结晶半导体层的叠层结构。通过加热，在沟道区域中限制非晶半导体层的局部再生长，从而允许在保持薄沟道的同时增大源极/漏极延伸区域的厚度。选择性地去除任何剩下的非晶材料，留下空腔以允许在沟道区域的相对侧上形成栅极电极。可通过在初始结晶半导体层的两侧上提供非晶层来进一步开发本发明，从而在两个方向上提供再生长限制。
本领域技术人员应当理解的是，可以进行各种修改和变型。

Claims (13)

1.一种制造双栅晶体管的方法，所述双栅晶体管包括沟道区域(16)和布置在沟道区域相对侧上的两个栅极电极(30，32)，所述方法包括下列步骤：
提供具有叠层结构的半导体晶片(10)，所述叠层结构包括邻接非晶半导体层(12)的初始结晶半导体层(14)，该初始结晶半导体层包括沟道区域；
将结晶抑制剂(200)引入半导体晶片的被选择区域(20)，所述被选择区域在对应于沟道区域的横向位置的位置上延伸通过非晶半导体层；
执行结晶操作，以便使处于被选择区域外部的非晶半导体层的区域结晶，从而形成扩展结晶半导体层(14’)，该扩展结晶半导体层(14’)在所述被选择区域之外的厚度比所述初始结晶半导体层(14)的厚度大，而在所述被选择区域内的厚度与所述初始结晶半导体层的厚度基本上相等；
选择性地去除剩下的非晶半导体材料；以及
在沟道区域的相对侧上形成栅极电极。
2.根据权利要求1所述的方法，其中，叠层结构包括另一个非晶半导体层(13)，所述另一个非晶半导体层(13)邻接初始结晶半导体层的与所述非晶半导体层(12)远离的主表面，被选择区域延伸通过两个非晶半导体层，以及其中，所述结晶步骤还起到使被选择区域之外的另一个非晶半导体层的区域结晶的作用。
3.根据权利要求1或2所述的方法，其中，提供半导体晶片的步骤包括：
使结晶半导体衬底内的层非晶化，以形成所述非晶半导体层。
4.根据权利要求3所述的方法，其中，所述非晶化包括向结晶半导体衬底的主表面注入离子。
5.根据权利要求2所述的方法，其中，提供半导体晶片的步骤包括：
通过以两种不同的能量向结晶半导体衬底的主表面注入离子，使结晶半导体衬底内具有不同深度的两个层非晶化，以便形成两个非晶半导体层(12，13)。
6.根据权利要求3至5中的任何一项权利要求所述的方法，其中，在所述非晶化步骤之前执行所述引入结晶抑制剂的步骤。
7.根据权利要求1至4中的任何一项权利要求所述的方法，其中，提供半导体晶片的步骤包括：
在结晶半导体衬底上淀积非晶半导体层。
8.根据之前任何一项权利要求所述的方法，其中，所述结晶抑制剂包括氟离子。
9.根据之前任何一项权利要求所述的方法，其中，所述引入结晶抑制剂的步骤包括下列步骤：
在半导体晶片上淀积掩模层(18)；
使所述掩模层形成图案，以便暴露半导体晶片表面的区域；以及
向半导体晶片注入结晶抑制剂。
10.根据之前任何一项权利要求所述的方法，其中，所述使一个或多个非晶半导体层的一部分结晶的步骤包括执行所述一个或多个非晶半导体层的固相外延再生长。
11.根据权利要求10所述的方法，其中，所述固相外延再生长包括将所述叠层结构加热到550℃～600℃范围内的温度。
12.根据之前任何一项权利要求所述的方法，其中，所述选择性地去除剩下的非晶半导体材料的步骤包括执行湿法蚀刻。
13.一种集成电路，其包括通过之前任何一项权利要求所述的方法制造的双栅晶体管。
CN200780028891.XA 2006-08-04 2007-08-01 制造双栅晶体管的方法 Expired - Fee Related CN101501861B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06118448.7 2006-08-04
EP06118448 2006-08-04
PCT/IB2007/053036 WO2008015649A1 (en) 2006-08-04 2007-08-01 Method of manufacturing a double gate transistor

Publications (2)

Publication Number Publication Date
CN101501861A true CN101501861A (zh) 2009-08-05
CN101501861B CN101501861B (zh) 2010-12-08

Family

ID=38792440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780028891.XA Expired - Fee Related CN101501861B (zh) 2006-08-04 2007-08-01 制造双栅晶体管的方法

Country Status (6)

Country Link
US (1) US8183116B2 (zh)
EP (1) EP2050140B1 (zh)
CN (1) CN101501861B (zh)
AT (1) ATE467908T1 (zh)
DE (1) DE602007006507D1 (zh)
WO (1) WO2008015649A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140568A (zh) * 2015-10-15 2018-06-08 威世通用半导体有限责任公司 局部半导体晶片削薄
WO2019205537A1 (zh) * 2018-04-28 2019-10-31 南京邮电大学 一种双栅mosfet结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2595525B2 (ja) 1987-04-10 1997-04-02 ソニー株式会社 半導体薄膜の形成方法
US6593192B2 (en) 2001-04-27 2003-07-15 Micron Technology, Inc. Method of forming a dual-gated semiconductor-on-insulator device
US6661044B2 (en) * 2001-10-22 2003-12-09 Winbond Electronics Corp. Method of manufacturing MOSEFT and structure thereof
JP2003318405A (ja) 2002-04-25 2003-11-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003332582A (ja) 2002-05-13 2003-11-21 Toshiba Corp 半導体装置及びその製造方法
CN1224087C (zh) * 2002-08-26 2005-10-19 中国科学院微电子中心 凹槽平面双栅结构mos器件及制造方法
WO2004088757A1 (ja) * 2003-03-28 2004-10-14 Fujitsu Limited 半導体装置及びその製造方法
US6838329B2 (en) 2003-03-31 2005-01-04 Intel Corporation High concentration indium fluorine retrograde wells
US6936505B2 (en) 2003-05-20 2005-08-30 Intel Corporation Method of forming a shallow junction
US7019342B2 (en) * 2003-07-03 2006-03-28 American Semiconductor, Inc. Double-gated transistor circuit
US7018873B2 (en) 2003-08-13 2006-03-28 International Business Machines Corporation Method of making a device threshold control of front-gate silicon-on-insulator MOSFET using a self-aligned back-gate
EP1665386A1 (en) * 2003-09-03 2006-06-07 Koninklijke Philips Electronics N.V. Method of fabricating a double gate field effect transistor device, and such a double gate field effect transistor device
US7923782B2 (en) 2004-02-27 2011-04-12 International Business Machines Corporation Hybrid SOI/bulk semiconductor transistors
GB0411621D0 (en) * 2004-05-25 2004-06-30 Koninkl Philips Electronics Nv Dual gate semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140568A (zh) * 2015-10-15 2018-06-08 威世通用半导体有限责任公司 局部半导体晶片削薄
WO2019205537A1 (zh) * 2018-04-28 2019-10-31 南京邮电大学 一种双栅mosfet结构

Also Published As

Publication number Publication date
EP2050140A1 (en) 2009-04-22
US8183116B2 (en) 2012-05-22
WO2008015649A1 (en) 2008-02-07
CN101501861B (zh) 2010-12-08
DE602007006507D1 (de) 2010-06-24
EP2050140B1 (en) 2010-05-12
US20100237351A1 (en) 2010-09-23
ATE467908T1 (de) 2010-05-15

Similar Documents

Publication Publication Date Title
US8679924B2 (en) Self-aligned multiple gate transistor formed on a bulk substrate
US7638843B2 (en) Integrating high performance and low power multi-gate devices
CN101167169B (zh) 以高效率转移应力之形成接触绝缘层之技术
US9263549B2 (en) Fin-FET transistor with punchthrough barrier and leakage protection regions
JP4058751B2 (ja) 電界効果型トランジスタの製造方法
KR20060069561A (ko) 상승된 소오스 및 드레인 영역들을 갖는 씨모스 반도체소자들 및 그 제조방법들
JP2007335573A (ja) 半導体装置およびその製造方法
US20090166761A1 (en) Field effect transistor structure with an insulating layer at the junction
CN104752227A (zh) 使用离子注入降低蚀刻偏差的方法
US9590101B2 (en) FinFET with multiple dislocation planes and method for forming the same
US20110079851A1 (en) Split level shallow trench isolation for area efficient body contacts in soi mosfets
US20070257319A1 (en) Integrating high performance and low power multi-gate devices
CN105144389A (zh) 具有背栅的finFET
US7867864B2 (en) Method of manufacturing a semiconductor device and semiconductor device obtained with such a method
CN101501861B (zh) 制造双栅晶体管的方法
CN104900652A (zh) 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置
CN101331598A (zh) 绝缘体上硅中的源极和漏极的形成
CN103187310A (zh) 一种互补结型场效应晶体管c-JFET器件及其后栅极的制造方法
CN102637642A (zh) Cmos器件的制作方法
KR100693788B1 (ko) 반도체 소자 및 그 제조 방법
CN103426756A (zh) 半导体器件及其制造方法
JP2008085357A (ja) 電界効果型トランジスタの製造方法
CN103515205B (zh) 一种FinFET沟道掺杂方法
JP4743864B2 (ja) ｐＦＥＴ中のボロン拡散係数の減少方法
CN105990110A (zh) 一种栅氧化层的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20150801

EXPY Termination of patent right or utility model