CN103187310A - 一种互补结型场效应晶体管c-JFET器件及其后栅极的制造方法 - Google Patents

一种互补结型场效应晶体管c-JFET器件及其后栅极的制造方法 Download PDF

Info

Publication number
CN103187310A
CN103187310A CN201110459296XA CN201110459296A CN103187310A CN 103187310 A CN103187310 A CN 103187310A CN 201110459296X A CN201110459296X A CN 201110459296XA CN 201110459296 A CN201110459296 A CN 201110459296A CN 103187310 A CN103187310 A CN 103187310A
Authority
CN
China
Prior art keywords
conduction type
semiconductor region
grid
dummy grid
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110459296XA
Other languages
English (en)
Other versions
CN103187310B (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110459296.XA priority Critical patent/CN103187310B/zh
Priority to US13/626,634 priority patent/US8877575B2/en
Publication of CN103187310A publication Critical patent/CN103187310A/zh
Application granted granted Critical
Publication of CN103187310B publication Critical patent/CN103187310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种互补结型场效应晶体管c-JFET器件及其后栅极的制造方法。应用后栅极的方法形成c-JFET。

Description

一种互补结型场效应晶体管c-JFET器件及其后栅极的制造方法
技术领域
本发明涉及一种互补结型场效应晶体管(c-JFET)的制造方法以及c-JFET器件，更具体地，涉及一种c-JEFT的后金属栅极的制造方法。
背景技术
目前，随着晶体管尺寸的不断缩小，HKMG(high-k绝缘层+金属栅极)技术几乎已经成为制造小尺寸晶体管的必备技术。然而，在制造HKMG结构晶体管的工艺方面，存在着先栅极(Gate First)和后栅极(Gate Last)两种制造工艺。通常认为，使用Gate-first工艺实现HKMG结构的难点在于如何控制PMOS管的Vt电压(阈值电压)，为了实现PMOS管的Vt电压的降低，需要在先栅极工艺中引入相当多的器件结构的变化和设计，这大大增加了工艺的复杂程度和制造成本。因此，本发明的发明人认为，对于PMOS来说，后栅极工艺是一项更加适合的技术。
互补结型场效应晶体管c-JFET在当前已经得到了广泛的应用。现有的关于c-JFET的制造方法都采用了先栅极方法。现有技术中并没有介绍使用后金属栅极制造方法来制造c-JFET，也没有相关文献介绍这样的制造工艺。本发明人发现，使用后金属栅极制造方法来制造c-JFET可以取得非常好的效果。
发明内容
根据本发明的一个实施例，提供了一种制造半导体器件的方法，包括：在第一导电类型的晶片上形成伪栅极；在所述伪栅极两侧形成侧壁间隔物；
在所述伪栅极两侧形成源区和漏区；去除所述伪栅极，在去除伪栅极所露出的开口中形成第二导电类型的第一半导体区；在所述开口中形成栅极。
优选地，在形成源区和漏区之后，进一步包括如下步骤：在所述源区和漏区中形成开口；在所述源区和漏区中的开口中选择性地外延生长与晶片材料不同的半导体材料，从而形成第二半导体区；在所述源区和漏区上形成绝缘层，覆盖所述第二半导体区；在所述绝缘层中形成开口，以暴露所述第二半导体区。
优选地，其中：在去除所述伪栅极之后，通过去除伪栅极所露出的开口在所述晶片表面下形成第二导电类型的阱。
优选地，其中所述阱距离位于所述晶片表面之下的距离为50-100nm。
优选地，其中通过所述开口注入第二导电类型的离子，从而在所述晶片中形成第二导电类型的阱。
优选地，其中通过注入As离子形成所述第二导电类型的阱。
优选地，其中所述第二导电类型的离子注入的条件为：30-50KeV，0.5-6.0E16cm-2。
优选地，其中去除伪栅极时一并去除位于所述伪栅极之下的栅极绝缘层。
优选地，其中在形成所述阱之后进行退火，所述退火是长脉冲快速退火，其退火条件为在约800-约1200℃的温度下退火约2ms-8ms。
优选地，其中去除伪栅极时保留位于所述伪栅极之下的栅极绝缘层，并且所述退火是具有附加的盖帽层的快速退火。
优选地，其中所述退火的条件为在约700-约850℃的温度下退火约0.5-2min。
优选地，其中在所述开口中形成栅极的步骤还包括：在所述开口内通过外延生长形成第二导电类型的第一半导体区；在所述第一半导体区上沉积金属，以形成金属栅极。
优选地，其中所述第二半导体区的半导体材料是SiGe。
优选地，其中所述绝缘层所使用的材料与所述侧壁间隔物所使用的材料相同。
优选地，进一步包括：去除所述伪栅极，在去除伪栅极所形成的开口中形成第二导电类型的第一半导体区之后，沉积金属，从而在所述绝缘层的开口中形成到所述第二半导体区的金属接触以及在去除伪栅极所形成的开口中形成金属栅极。
优选地，其中所述第一半导体区的厚度可以为20nm-50nm。
优选地，其中所述第一导电类型是P型。
优选地，其中所述第二导电类型是N型。
优选地，其中通过外延生长P材料形成所述第二导电类型的第一半导体区。
根据本发明的一个实施例，提供了一种c-FET半导体器件，包括：第一导电类型的衬底；位于所述衬底上的栅极；位于所述栅极与衬底之间的第二导电类型的半导体区；位于所述栅极两侧的源区和漏区；位于所述源区和漏区之间、在所述半导体表面下方的第二导电类型的阱。
优选地，所述半导体器件进一步包括：位于所述栅极两侧的侧壁间隔物；位于所述侧壁间隔物两侧的绝缘层；位于所述源区和漏区中的第二半导体区，所述第二半导体区高出所述衬底表面；位于所述绝缘层中金属接触，所述金属接触连接到所述第二半导体区。
附图说明
在此将描述本发明的优选实施例，请参考随附的图示。于本发明所附的图示中，相同的参考标号即表示相同的结构元素。
图1-6示出了根据本发明的第一实施例的c-JFET的后栅极制造方法；
图7-9示出了根据本发明的第二实施例的c-JFET的后栅极制造方法；以及
图10-15示出了根据本发明的第三实施例的c-JFET的后栅极制造方法。
具体实施方式
在此将描述本发明的优选实施例，请参考随附的图示。于本发明所附的图示中，相同的参考标号即表示相同的结构元素。
第一实施例
如图1所示，制造方法始于提供晶片101，例如具有P-型导电类型的晶片。在晶片101上形成栅极绝缘层102。如图所示，在栅极绝缘层102上形成伪栅极103。在一个实施例中，可以通过中栅极绝缘层102上沉积适当的材料，例如多晶硅，随后进行图案化形成如图所示的图案化的伪栅极103。
此后，在附图1所示的结构的基础上进行浅掺杂，由此大体上在伪栅极103的两侧形成浅掺杂区110，如图2所示。此后，在伪栅极103的两侧形成侧壁间隔物104，如图3所示。在一个实施例中，可以通过在层102上沉积绝缘材料例如SiO2，随后利用掩模蚀刻层104，从而在伪栅极103的两侧保留适当厚度的104来形成如图4所示的侧壁间隔物104。当然，本领域技术人员还可以采用其他适当的材料来形成侧壁间隔物104。在此之后，在侧壁间隔物104的两侧形成源/漏区105。例如，通过重掺杂工艺在侧壁间隔物104两侧形成源/漏区105。在一个实施例中，重掺杂的条件可以为：掺杂B离子，浓度为1E20-1E21atom/cm-3。本领域技术人员完全可以根据需要选择其他掺杂浓度和离子种类。根据本发明的一个实施例，如图所示，源/漏区105具有P+的导电类型。
制造方法继续到附图4所示的步骤。在附图4中，在形成源/漏区105之后，沉积形成绝缘层106，覆盖在伪栅极103两侧暴露的栅极绝缘层102，并随后进行平坦化以暴露出伪栅极103、侧壁间隔物104。在一个实施例中，可以采用化学机械抛光(CMP)工艺来实现此处的平坦化。这里，绝缘层106的材料可以由本领域技术人员适当地选择。在一个实施例中，绝缘层106的材料可以与侧壁间隔物104所使用的材料相同。在另一实施例中，可以采用不同的材料，例如SiN。
此后，去除伪栅极103，从而露出开口，如图5所示。在一个实施例中，可以通过选择性蚀刻来去除伪栅极103。在另一个实施例中，可以利用掩模进行光刻来去除伪栅极103。接下来，如图6所示，从去除伪栅极103所露出的开口选择性地外延生长N型第一半导体区108。在一个实施例中，在所述开口中选择性地外延生长P(磷)离子从而形成第一半导体区108。在一个实施例中，第一半导体区108的厚度可以为20nm-50nm。
如图6所示，在第一半导体区108上沉积金属从而形成金属栅极109。在一个实施例中，可以沉积金属Ti/TiN/W或者Ta/TaN/Cu或者Ti/TiN/Al作为此处的栅极。
至此，完成了根据本发明的第一实施例的c-JFET器件。可以看出，根据本发明的第一实施例的c-JFET的制造采用了后栅极工艺，即，先在器件中使用伪栅极103，利用该伪栅极作为器件的一部分参与其他器件部分的形成，在工艺的基本上最后阶段再去除伪栅极，形成真正的栅极109。
第二实施例
如图5所示，在去除了伪栅极103之后，如图7所示，通过去除伪栅极103所形成的开口在晶片101内形成N型阱107。在一个实施例中，通过注入As离子形成阱107。在一个实施例中，离子注入的条件为在30-50KeV，离子浓度为0.5-6.0E16cm-2。当然，本领域技术人员可以根据具体应用选择不同的离子注入条件。随后进行热退火。在一个实施例中，退火是长脉冲快速退火，其退火条件为在800-1200℃的温度下退火约2ms-8ms的时间。在退火后进行氧化。
如图所示，阱107距离晶片101的表面的距离可以通过离子注入的条件控制。在根据本发明的一个实施例中，阱107距离位于晶片101表面之下的距离为50-100nm。
接下来，如图8所示，从去除伪栅极103所露出的开口选择性地外延生长N型第一半导体区108。在一个实施例中，在所述开口中选择性地外延生长P离子从而形成第一半导体区108。在一个实施例中，第一半导体区108的厚度可以为20nm-50nm。
如图9所示，在第一半导体区108上沉积金属从而形成金属栅极109。在一个实施例中，可以与第一实施例相同的金属作为此处的栅极。
至此，完成了根据本发明的第二实施例的c-JFET器件。根据本发明的第二实施例可以被视为在根据本发明的第一实施例的c-JEFT的基础上附加地形成了阱107。在形成了阱107的情况下，可以施加反偏置用于控制阈值电压。
第三实施例
如图3所示，在形成了源/漏区105之后，如图10所示，在源/漏区105中形成开口。接下来，根据图11所示，在所形成的开口中外延生长与晶片101不同的半导体材料从而形成第二半导体区201。在一个实施例中，可以选择性地外延生长SiGe以形成第二半导体区201。
随后如附图12，沉积绝缘层106，覆盖暴露的栅极绝缘层102和第二半导体区201，并随后进行平坦化以暴露出伪栅极103、侧壁间隔物104。在一个实施例中，可以采用化学机械抛光(CMP)工艺来实现此处的平坦化。绝缘层106的材料可以由本领域技术人员适当地选择。在一个实施例中，绝缘层106的材料可以与侧壁间隔物104所使用的材料相同。在另一实施例中，可以采用不同的材料，例如SiN。
随后，如图13所示，例如通过选择性蚀刻去除伪栅极103。通过去除伪栅极103所形成的开口进行离子注入以形成阱107。离子注入的条件和情形可以与第二实施例相同。之后，在开口中通过选择性外延生长与晶片101不同的半导体材料，从而形成第一半导体区108。在一个实施例中，在所述开口中选择性地外延生长P(磷)离子从而形成第一半导体区108。在一个实施例中，第一半导体区108的厚度可以与第一实施例或第二实施例相同。
之后，工艺进行到附图14。通过施加掩模进行光刻的方法在绝缘层106上形成开口，从而暴露源/漏区105两侧的第二半导体区201。
最后，如图15所示，沉积金属，从而在第二半导体区201上形成金属接触202以及在所述开口中(在第一半导体区108之上)形成金属栅极109。
至此，完成了根据本发明第三实施例的c-JFET器件。根据第三实施例的c-JFET器件被视为在根据本发明的第二实施例的c-JEFT的基础上附加地形成了第二半导体区201、金属接触202。在形成了金属接触202的情况下，可以降低半导体器件中的接触电阻，从而提高半导体器件的性能。
第四实施例
在根据本发明的第三实施例中，额外地在晶片101中形成了阱107。然而，在根据本发明的第四实施例中，可以不形成阱107，直接在开口内形成第一半导体区108，之后的步骤与第三实施例相同。换言之，在根据本发明的第三实施例中不形成阱107。其具体的步骤可以参照附图5-6所示第一实施例中的步骤。或者，可以理解，在第一实施例的基础上增加了位于源/漏区105中的金属接触202。
其他实施方式
在上述实施例中，在去除伪栅极103时，一并去除了位于伪栅极103之下的栅极绝缘层102部分。然而，根据本发明的一种实施方式，此处可以不去除栅极绝缘层102。此时，在离子注入之后，需要适当地改变退火的条件。可以理解，这时退火是一种具有盖帽层(栅极绝缘层102)的退火。在一种实施方式中，采用的退火条件为，在700-850℃实施快速热退火0.5-2min。在退火后进行氧化。
应当理解，保留栅极绝缘层102的实施方式以及相应的退火条件可以适用于上述任一实施例。
尽管此处结合附图讲述了本发明的多个实施例，然而，应当理解，应当理解，尽管参考了特定的导电类型(例如，P型)来描述了本发明，然而，根据实际的应用，在某些情况下可以考虑采取相反的导电类型，这也应当被视为包括在根据本发明的保护范围之内。在本文中，词语“近似”或“大约”等的使用是指该词语所形容的值或位置被期望非常接近于说明的值或位置。然而，本领域中公知的是，总是存在微小的偏差妨碍了所述值或位置完全与所说明的相同。在本领域中众所周知的是，直到约百分之十(10％)(并且对于半导体掺杂浓度直到百分之二十(20％))的偏差被认为是与所述的理想目标合理的偏差。
上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。

Claims (21)

1.一种制造半导体器件的方法，包括：
在第一导电类型的晶片上形成伪栅极；
在所述伪栅极两侧形成侧壁间隔物；
在所述伪栅极两侧形成源区和漏区；
去除所述伪栅极，在去除伪栅极所露出的开口中形成第二导电类型的第一半导体区；
在所述开口中形成栅极。
2.根据权利要求1所述的方法，在形成源区和漏区之后，进一步包括如下步骤：
在所述源区和漏区中形成开口；
在所述源区和漏区中的开口中选择性地外延生长与晶片材料不同的半导体材料，从而形成第二半导体区；
在所述源区和漏区上形成绝缘层，覆盖所述第二半导体区；
在所述绝缘层中形成开口，以暴露所述第二半导体区。
3.根据权利要求1或2所述的方法，其中：
在去除所述伪栅极之后，通过去除伪栅极所露出的开口在所述晶片表面下形成第二导电类型的阱。
4.根据权利要求3所述的方法，其中：所述阱距离位于所述晶片表面之下的距离为50-100nm。
5.根据权利要求3所述的方法，其中：
通过所述开口注入第二导电类型的离子，从而在所述晶片中形成第二导电类型的阱。
6.根据权利要求5所述的方法，其中通过注入As离子形成所述第二导电类型的阱。
7.根据权利要求6所述的方法，其中所述第二导电类型的离子注入的条件为：30-50KeV，0.5-6.0E16cm-2。
8.根据权利要求3所述的方法，其中去除伪栅极时一并去除位于所述伪栅极之下的栅极绝缘层。
9.根据权利要求8所述的方法，其中在形成所述阱之后进行退火，所述退火是长脉冲快速退火，其退火条件为在约800-约1200℃的温度下退火约2ms-8ms。
10.根据权利要求3所述的方法，其中去除伪栅极时保留位于所述伪栅极之下的栅极绝缘层，并且所述退火是具有附加的盖帽层的快速退火。
11.根据权利要求10所述的方法，其中所述退火的条件为在约700-约850℃的温度下退火约0.5-2min。
12.根据权利要求1所述的方法，其中在所述开口中形成栅极的步骤还包括：
在所述开口内通过外延生长形成第二导电类型的第一半导体区；
在所述第一半导体区上沉积金属，以形成金属栅极。
13.根据权利要求2所述的方法，其中所述第二半导体区的半导体材料是SiGe。
14.根据权利要求2所述的方法，其中所述绝缘层所使用的材料与所述侧壁间隔物所使用的材料相同。
15.根据权利要求14所述的方法，进一步包括：
去除所述伪栅极，在去除伪栅极所形成的开口中形成第二导电类型的第一半导体区之后，沉积金属，从而在所述绝缘层的开口中形成到所述第二半导体区的金属接触以及在去除伪栅极所形成的开口中形成金属栅极。
16.根据权利要求12所述的方法，其中所述第一半导体区的厚度可以为20nm-50nm。
17.根据权利要求1或2所述的方法，其中所述第一导电类型是P型。
18.根据权利要求1或2所述的方法，其中所述第二导电类型是N型。
19.根据权利要求1或2所述的方法，其中通过外延生长P材料形成所述第二导电类型的第一半导体区。
20.一种c-FET半导体器件，包括：
第一导电类型的衬底；
位于所述衬底上的栅极；
位于所述栅极与衬底之间的第二导电类型的半导体区；
位于所述栅极两侧的源区和漏区；
位于所述源区和漏区之间、在所述半导体区下方的第二导电类型的阱。
21.根据权利要求20所述的c-FET半导体器件，进一步包括：
位于所述栅极两侧的侧壁间隔物；
位于所述侧壁间隔物两侧的绝缘层；
位于所述源区和漏区中的第二半导体区，所述第二半导体区高出所述衬底表面；
位于所述绝缘层中金属接触，所述金属接触连接到所述第二半导体区。
CN201110459296.XA 2011-12-31 2011-12-31 一种互补结型场效应晶体管c‑JFET器件及其后栅极的制造方法 Active CN103187310B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110459296.XA CN103187310B (zh) 2011-12-31 2011-12-31 一种互补结型场效应晶体管c‑JFET器件及其后栅极的制造方法
US13/626,634 US8877575B2 (en) 2011-12-31 2012-09-25 Complementary junction field effect transistor device and its gate-last fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110459296.XA CN103187310B (zh) 2011-12-31 2011-12-31 一种互补结型场效应晶体管c‑JFET器件及其后栅极的制造方法

Publications (2)

Publication Number Publication Date
CN103187310A true CN103187310A (zh) 2013-07-03
CN103187310B CN103187310B (zh) 2017-03-15

Family

ID=48678413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110459296.XA Active CN103187310B (zh) 2011-12-31 2011-12-31 一种互补结型场效应晶体管c‑JFET器件及其后栅极的制造方法

Country Status (2)

Country Link
US (1) US8877575B2 (zh)
CN (1) CN103187310B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527868A (zh) * 2016-06-22 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443738B2 (en) * 2015-02-06 2016-09-13 Globalfoundries Inc. Integrated circuits with middle of line capacitance reduction in self-aligned contact process flow and fabrication methods
US10373912B2 (en) 2018-01-05 2019-08-06 International Business Machines Corporation Replacement metal gate processes for vertical transport field-effect transistor
US10672905B2 (en) 2018-08-21 2020-06-02 International Business Machines Corporation Replacement metal gate process for vertical transport field-effect transistor with self-aligned shared contacts
US10672670B2 (en) 2018-08-21 2020-06-02 International Business Machines Corporation Replacement metal gate process for vertical transport field-effect transistors with multiple threshold voltages
US10714399B2 (en) 2018-08-21 2020-07-14 International Business Machines Corporation Gate-last process for vertical transport field-effect transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115879A (ja) * 1985-11-15 1987-05-27 Sony Corp 接合型電界効果トランジスタの製造方法
CN101467265A (zh) * 2006-06-09 2009-06-24 帝斯曼方案公司 自对准栅极结型场效应晶体管结构和方法
US20100171154A1 (en) * 2009-01-08 2010-07-08 Samar Kanti Saha Silicon-On-Insulator Junction Field-Effect Transistor Having A Fully Depleted Body and Fabrication Method Therefor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100762A (ja) * 2000-09-22 2002-04-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8008145B2 (en) * 2008-09-10 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. High-K metal gate structure fabrication method including hard mask

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115879A (ja) * 1985-11-15 1987-05-27 Sony Corp 接合型電界効果トランジスタの製造方法
CN101467265A (zh) * 2006-06-09 2009-06-24 帝斯曼方案公司 自对准栅极结型场效应晶体管结构和方法
US20100171154A1 (en) * 2009-01-08 2010-07-08 Samar Kanti Saha Silicon-On-Insulator Junction Field-Effect Transistor Having A Fully Depleted Body and Fabrication Method Therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527868A (zh) * 2016-06-22 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN103187310B (zh) 2017-03-15
US20130168741A1 (en) 2013-07-04
US8877575B2 (en) 2014-11-04

Similar Documents

Publication Publication Date Title
CN102623405B (zh) 一种形成半导体结构的方法
JP5544367B2 (ja) トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
CN103311185A (zh) 制造混合高k/金属栅堆叠件的方法
KR20130014041A (ko) 치환 소스/드레인 ｆｉｎｆｅｔ 제조
CN101506978A (zh) 互补型绝缘体上硅（soi）结式场效应晶体管及其制造方法
CN103187310A (zh) 一种互补结型场效应晶体管c-JFET器件及其后栅极的制造方法
CN102446953B (zh) 一种半导体结构及其制造方法
US20190189778A1 (en) Semiconductor devices having vertical transistors with aligned gate electrodes
CN109148578A (zh) 半导体结构及其形成方法
CN109979880A (zh) 半导体结构及其形成方法
TWI503987B (zh) 半導體裝置及其製造方法
CN103632972A (zh) 一种半导体结构及其制造方法
CN104576382A (zh) 一种非对称FinFET结构及其制造方法
CN103681346A (zh) 晶体管、半导体器件及其制造方法
KR20190127389A (ko) 반도체 소자 및 그 제조 방법
CN103515231B (zh) FinFET制造方法
CN103325787B (zh) Cmos器件及其制造方法
US20130049124A1 (en) Mosfet integrated circuit with improved silicide thickness uniformity and methods for its manufacture
CN103681291A (zh) 一种金属硅化物的形成方法
CN103811420B (zh) 一种半导体器件的制备方法
CN103426756A (zh) 半导体器件及其制造方法
CN103531540B (zh) 半导体器件制造方法
US10483381B2 (en) Semiconductor device and method for fabricating semiconductor device
US9117925B2 (en) Epitaxial process
CN102768993B (zh) 一种应力记忆技术的nmos器件制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant