CN107527868A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN107527868A
CN107527868A CN201610457930.9A CN201610457930A CN107527868A CN 107527868 A CN107527868 A CN 107527868A CN 201610457930 A CN201610457930 A CN 201610457930A CN 107527868 A CN107527868 A CN 107527868A
Authority
CN
China
Prior art keywords
ion implanting
semiconductor substrate
manufacture method
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610457930.9A
Other languages
English (en)
Inventor
郑大燮
马燕春
陈德艳
周川淼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610457930.9A priority Critical patent/CN107527868A/zh
Publication of CN107527868A publication Critical patent/CN107527868A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构；在所述栅极结构两侧的半导体衬底中形成轻掺杂源/漏极，形成所述轻掺杂源/漏极的方法包括：对所述栅极结构两侧的半导体衬底进行第一导电类型掺杂剂的第一离子注入，以及第二导电类型掺杂剂的第二离子注入，其中，所述第一离子注入为倾斜离子注入，所述第一离子注入的注入角度大于所述第二离子注入的注入角度，所述注入角度为掺杂剂的注入方向与垂直于所述半导体衬底的表面的平面的夹角。根据本发明的制造方法，可以降低栅诱导漏极泄漏电流，提高了击穿电压，增大了器件的饱和源‑漏电流，进而提高了器件的性能。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
现有的互补金属氧化物半导体(CMOS)等技术中，在形成N阱和P阱，并完成浅沟槽隔离和栅极结构的制作以后，需要进行源漏区的制造。
随着栅极结构的宽度不断减小，其下方的沟道长度也不断减小，沟道长度的减小增加了源漏间电荷穿通的可能性，即出现不希望的漏电流，因此，需要采用一些工艺手段来降低漏电流出现的可能性，如轻掺杂漏极(LDD)注入。
而目前为了满足3.3V NMOS更高的性能要求，需要在保持现有的击穿电压不变甚至更高的前提下，将饱和源-漏电流(Idsat)提升10％以上。
因此，有必要提出一种新的半导体器件的制造方法，以进一步提升器件的性能来满足更高的性能要求。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有栅极结构；
在所述栅极结构两侧的半导体衬底中形成轻掺杂源/漏极，形成所述轻掺杂源/漏极的方法包括：对所述栅极结构两侧的半导体衬底进行第一导电类型掺杂剂的第一离子注入，以及第二导电类型掺杂剂的第二离子注入，其中，所述第一离子注入为倾斜离子注入，所述第一离子注入的注入角度大于所述第二离子注入的注入角度，所述注入角度为掺杂剂的注入方向与垂直于所述半导体衬底的表面的平面的夹角。
进一步，所述第一离子注入的注入角度范围为7～45度。
进一步，所述第一导电类型掺杂剂为N型掺杂剂，所述第二导电类型掺杂剂为P型掺杂剂。
进一步，所述N型掺杂剂为磷或砷中的一种或它们的组合。
进一步，所述P型掺杂剂包括铟。
进一步，所述第二离子注入的注入角度为0度。
进一步，所述第一离子注入的注入能量大于所述第二离子注入的注入能量。
进一步，在形成所述轻掺杂源/漏极之后，还包括在所述栅极结构的两侧壁上形成侧墙的步骤。
进一步，在形成所述侧墙之后，还包括在栅极结构两侧的半导体衬底中形成源/漏极区域的步骤。
进一步，在形成所述源/漏极区域之后还包括进行热退火以激活半导体衬底中的掺杂剂的步骤。
根据本发明的制造方法，可以降低栅诱导漏极泄漏电流，提高了击穿电压，增大了器件的饱和源-漏电流，进而提高了器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1C示出了本发明的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图2示出了本发明的一个实施例的一种半导体器件的制造方法的示意性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
为了进一步提高MOS器件的性能，本发明提供一种半导体器件的制造方法，如图2所示，其主要包括以下步骤：
在步骤S201中，提供半导体衬底，在所述半导体衬底上形成有栅极结构；
在步骤S202中，在所述栅极结构两侧的半导体衬底中形成轻掺杂源/漏极，形成所述轻掺杂源/漏极的方法包括：对所述栅极结构两侧的半导体衬底进行第一导电类型掺杂剂的第一离子注入，以及第二导电类型掺杂剂的第二离子注入，其中，所述第一离子注入为倾斜离子注入，所述第一离子注入的注入角度大于所述第二离子注入的注入角度，所述注入角度为掺杂剂的注入方向与垂直于所述半导体衬底的表面的平面的夹角。
根据本发明的制造方法，可以降低栅诱导漏极泄漏电流，提高了击穿电压，增大了器件的饱和源-漏电流(Idsat)，进而提高了器件的性能。
下面，参考图1A至图1C对本发明的一具体实施方式中的半导体器件的制造方法做详细介绍，其中，图1A-图1C示出了本发明的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图。本实施例中主要以NMOS器件的制造工艺为例，对本发明的制造方法进行说明。
具体地，首先，如图1A所示，提供半导体衬底100，在所述半导体衬底100上形成有栅极结构101。
提供半导体衬底100，半导体衬底100可包括任何半导体材料，此半导体材料可包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。也是可选地，半导体衬底100可以包括外延层。半导体衬底100还可以包括有机半导体或者如Si/SiGe、绝缘体上硅(SOI)、或者绝缘体上SiGe(SGOI)的分层半导体。
在半导体衬底100中形成有隔离结构，隔离结构可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，在本实施例中，隔离结构较佳地为浅沟槽隔离结构。半导体衬底100中还形成有各种阱(well)结构，对于NMOS器件，在半导体衬底中形成有P型阱区，为了简化，图示中予以省略。
在所述半导体衬底100上形成有栅极结构101。所述栅极结构101包括栅极介电层和形成于栅极介电层上的栅极层。栅极介电层可以包括如下的任何传统电介质：SiO2、Si3N4、SiON、SiON2、诸如TiO2、Al2O3、ZrO2、HfO2、Ta2O5、La2O3的高k电介质以及包括钙钛矿型氧化物的其它类似氧化物，但不限于此。通常，高k电介质能经受高温(900℃)退火。栅极介电层也可以包括上述电介质材料的任何组合。在一实施例中，栅极层由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极层的材料。栅极介电层以及栅极层优选的形成方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等一般相似方法。
接着，如图1A和图1B所示，在所述栅极结构101两侧的半导体衬底100中形成轻掺杂源/漏极102，形成所述轻掺杂源/漏极102的方法包括：对所述栅极结构101两侧的半导体衬底100进行N型掺杂剂的第一离子注入，以及P型掺杂剂的第二离子注入，其中，所述第一离子注入为倾斜离子注入，所述第一离子注入的注入角度大于所述第二离子注入的注入角度，所述注入角度为掺杂剂的注入方向与垂直于所述半导体衬底的表面的平面的夹角。
示例性地，首先，如图1A所示，对所述栅极结构101两侧的半导体衬底100进行N型掺杂剂的第一离子注入。
其中，N型掺杂剂可以为本领域技术人员熟知的任何的N型掺杂剂，N型掺杂剂可以为磷或者砷中的一种或它们的组合，本实施例中，较佳地，使用磷作为N型掺杂剂。
其中，第一离子注入为倾斜离子注入，第一离子注入的注入角度为掺杂剂的注入方向与垂直于所述半导体衬底的表面的平面的夹角α。
较佳地，第一离子注入的注入角度的范围为7～45度，该角度还可根据实际工艺的需要进行适当调整。
N型掺杂剂的注入剂量可以根据具体器件类型的不同进行合理设定，其数值范围可以为0～1E16/cm2，例如1E13～8E13/cm2，在本实施例中，注入剂量使用相比现有的轻掺杂源/漏极工艺更高的掺杂剂量。
经过第一离子注入，在半导体衬底100中形成N型轻掺杂源/漏极102a。
接着，如图1B所示，对栅极结构101两侧的半导体衬底100进行P型掺杂剂的第二离子注入，该第二离子注入的注入角度小于所述第一离子注入的注入角度，其中，较佳地，第二离子注入的注入角度为0度，也即沿与半导体衬底100表面垂直的方向进行注入。
其中，P型掺杂剂较佳地使用铟(In)，但并不限于此，对于其他可以合适的P型掺杂剂也可适用于本发明。
铟掺杂剂的掺杂剂量根据第一离子注入时的N型掺杂剂的掺杂剂量而定，铟掺杂剂的掺杂剂量小于N型掺杂剂的掺杂剂量。
且第二离子注入的注入能量小于第一离子注入的注入能量，其在栅极结构101两侧的半导体衬底100的表面形成较浅的P型轻掺杂源/漏极102b，使得P型轻掺杂源/漏极102b的注入深度小于N型轻掺杂源/漏极102a。该P型轻掺杂源/漏极102b和N型轻掺杂源/漏极102a共同构成了器件的轻掺杂源/漏极102。
之后，如图1C所示，在所述栅极结构101的两侧壁上形成侧墙103，在栅极结构101两侧的半导体衬底100中形成源/漏极区域104。
作为示例，在半导体衬底上还可以形成有位于栅极结构两侧且紧靠栅极结构的侧墙103。其中，侧墙103可以包括至少一层氧化物层和/或至少一层氮化物层。需要说明的是，侧墙103是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。
进行第三离子注入工艺，以于栅极两侧的半导体衬底中形成源/漏极区域104。
对于NMOS器件，其第三离子注入工艺使用N型掺杂剂，形成N型源/漏极104，可以使用本领域技术人员熟知的任何N型掺杂剂，例如磷、砷。其中，第三离子注入的注入能量大于第二离子注入的能量，其注入剂量也大于第二离子注入的注入剂量。
紧接着进行热退火以激活半导体衬底中的掺杂剂，例如可以进行快速升温退火工艺，利用900至1050℃的高温来活化源极/漏极区域内的掺杂质，并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构。
至此完成了，对本发明的半导体器件的制造方法的主要步骤的介绍，本发明的制造方法也可同样适用于PMOS器件的制作。
对于完整的器件的制造过程还需要其他的前序步骤、中间步骤或者后续步骤，例如后续还可在栅极结构和源/漏极区域表面形成金属硅化物、再形成层间介电层覆盖栅极结构和源/漏极区域，并形成与栅极结构和源/漏极区域分别电连接的互连结构等的后端工艺(BEOL)，在此均不再赘述。
综上所述，根据本发明的制造方法，在轻掺杂源/漏极形成过程中使用铟进行补偿掺杂，可以降低栅诱导漏极泄漏电流(gated-induce drain leakage，简称GIDL)，提高了击穿电压，增大了器件的饱和源-漏电流(Idsat)，使得饱和源-漏电流相比现有技术提升10％以上，进而提高了NMOS器件的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成有栅极结构；
在所述栅极结构两侧的半导体衬底中形成轻掺杂源/漏极，形成所述轻掺杂源/漏极的方法包括：对所述栅极结构两侧的半导体衬底进行第一导电类型掺杂剂的第一离子注入，以及第二导电类型掺杂剂的第二离子注入，其中，所述第一离子注入为倾斜离子注入，所述第一离子注入的注入角度大于所述第二离子注入的注入角度，所述注入角度为掺杂剂的注入方向与垂直于所述半导体衬底的表面的平面的夹角。
2.如权利要求1所述的制造方法，其特征在于，所述第一离子注入的注入角度范围为7～45度。
3.如权利要求1所述的制造方法，其特征在于，所述第一导电类型掺杂剂为N型掺杂剂，所述第二导电类型掺杂剂为P型掺杂剂。
4.如权利要求3所述的制造方法，其特征在于，所述N型掺杂剂为磷或砷中的一种或它们的组合。
5.如权利要求3所述的制造方法，其特征在于，所述P型掺杂剂包括铟。
6.如权利要求1所述的制造方法，其特征在于，所述第二离子注入的注入角度为0度。
7.如权利要求1所述的制造方法，其特征在于，所述第一离子注入的注入能量大于所述第二离子注入的注入能量。
8.如权利要求1所述的制造方法，其特征在于，在形成所述轻掺杂源/漏极之后，还包括在所述栅极结构的两侧壁上形成侧墙的步骤。
9.如权利要求7所述的制造方法，其特征在于，在形成所述侧墙之后，还包括在栅极结构两侧的半导体衬底中形成源/漏极区域的步骤。
10.如权利要求8所述的制造方法，其特征在于，在形成所述源/漏极区域之后还包括进行热退火以激活半导体衬底中的掺杂剂的步骤。
CN201610457930.9A 2016-06-22 2016-06-22 一种半导体器件的制造方法 Pending CN107527868A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610457930.9A CN107527868A (zh) 2016-06-22 2016-06-22 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610457930.9A CN107527868A (zh) 2016-06-22 2016-06-22 一种半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN107527868A true CN107527868A (zh) 2017-12-29

Family

ID=60735397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610457930.9A Pending CN107527868A (zh) 2016-06-22 2016-06-22 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN107527868A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110303990A1 (en) * 2010-06-09 2011-12-15 St Microelectronics Semiconductor Device and Method Making Same
US20120100686A1 (en) * 2010-10-20 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming ultra-shallow junctions in semiconductor devices
CN103187310A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(北京)有限公司 一种互补结型场效应晶体管c-JFET器件及其后栅极的制造方法
CN104217955A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 N型晶体管及其制作方法、互补金属氧化物半导体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110303990A1 (en) * 2010-06-09 2011-12-15 St Microelectronics Semiconductor Device and Method Making Same
US20120100686A1 (en) * 2010-10-20 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming ultra-shallow junctions in semiconductor devices
CN103187310A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(北京)有限公司 一种互补结型场效应晶体管c-JFET器件及其后栅极的制造方法
CN104217955A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 N型晶体管及其制作方法、互补金属氧化物半导体

Similar Documents

Publication Publication Date Title
US6512273B1 (en) Method and structure for improving hot carrier immunity for devices with very shallow junctions
US10079279B2 (en) FET with local isolation layers on S/D trench sidewalls
US7816744B2 (en) Gate electrodes of HVMOS devices having non-uniform doping concentrations
CN101621006B (zh) 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法
US8318564B2 (en) Performance enhancement in transistors comprising high-k metal gate stack by an early extension implantation
CN101728274A (zh) 通过共注入碳和氮降低多晶硅耗尽
US8093665B2 (en) Semiconductor device and method for fabricating the same
CN103545218A (zh) 用于栅极边缘二极管泄漏电流减少的袋状反向掺杂
CN104425370B (zh) 一种半导体器件及其制造方法
US10147800B2 (en) Method of fabricating a transistor with reduced hot carrier injection effects
US10403741B2 (en) Channel stop imp for FinFET device
CN107026202A (zh) 高压mosfet、半导体结构及其制造方法
CN100481495C (zh) 包括单独的抗穿通层的晶体管结构及其形成方法
CN102569082B (zh) 用于制作嵌入式锗硅应变pmos器件结构的方法
TWI500158B (zh) 於崩潰時具有減少漏電流之半導體裝置及其製造方法
CN103943504A (zh) 一种半导体器件及其制备方法
CN108109908B (zh) 一种半导体器件及其制造方法
CN103943678B (zh) 一种半导体器件及其制造方法
CN102694020B (zh) 一种半导体装置
CN106158657A (zh) Mos晶体管的形成方法
US10797177B2 (en) Method to improve FinFET device performance
CN107527868A (zh) 一种半导体器件的制造方法
CN107799472A (zh) 一种半导体器件的制造方法
CN102054699B (zh) 改善半导体器件结深特性的方法
CN103632971B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171229

RJ01 Rejection of invention patent application after publication