CN101501753B - 显示控制器、显示装置、显示系统及显示装置的控制方法 - Google Patents
显示控制器、显示装置、显示系统及显示装置的控制方法 Download PDFInfo
- Publication number
- CN101501753B CN101501753B CN200780029423.4A CN200780029423A CN101501753B CN 101501753 B CN101501753 B CN 101501753B CN 200780029423 A CN200780029423 A CN 200780029423A CN 101501753 B CN101501753 B CN 101501753B
- Authority
- CN
- China
- Prior art keywords
- during
- display device
- signal
- pixel
- stable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
- G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供一种显示控制器,该显示控制器在显示装置的一个水平期间内,具有从栅极驱动器(4)输出的电压电平为高电平的像素稳定写入期间,具有使用与显示装置(1)的帧频无关的基准信号、决定电压电平为高电平的像素稳定写入期间的第一像素稳定写入期间决定电路(70)。从而可以与帧频的变化无关地设定像素稳定写入期间为期望值。
Description
技术领域
本发明涉及控制显示装置的显示控制器、利用显示控制器进行控制的显示装置、以及由显示装置和显示控制器构成的显示系统。
背景技术
液晶显示装置正被广泛地应用为电视机或图形显示器等的显示元件。其中,尤其是对每个显示像素设置有薄膜晶体管(Thin Film Transistor,以下称为TFT)等开关元件的液晶显示装置,即使显示像素的数量增大,也能够获得在相邻显示像素间没有串扰的优异的显示图像,因此特别引人注目。
这样的液晶显示装置如图24所示,由液晶显示面板500以及驱动电路部构成其主要部分,液晶显示面板500在一对电极基板之间保持有液晶组成物,并且在各个电极基板的外表面上分别粘贴有偏光板。
作为其中一个电极基板的TFT阵列基板,是在玻璃等透明绝缘性基板100上,相互正交的多条数据信号线S(1)、S(2)、…S(i)、…S(N)以及扫描信号线G(1)、G(2)、…G(j)、…G(M)形成为行列状。而且,在这些数据信号线和扫描信号线的每一个交叉部,形成由与像素电极103连接的TFT构成的开关元件102,并设置取向膜将它们几乎全面地覆盖,形成TFT阵列基板。
另一方面,作为另一个电极基板的对置基板,与TFT阵列基板相同,是在玻璃等透明绝缘性基板上,在整个面上依次层叠对置电极101和取向膜而形成的。然后,利用与这样构成的液晶显示面板的各个扫描信号线连接的扫描信号线驱动电路300、与各个数据信号线连接的数据信号线驱动电路200、以及与对置电极连接的对置电极驱动电路COM,形成上述驱动电路部。
扫描信号线驱动电路300如图25所示,由串联的M个双稳态多谐振荡器构成的移位寄存部300a、以及根据各个双稳态多谐振荡器的输出而进行切换的选择开关300b形成。
向各个选择开关300b的一个输入端子VD1输入足以使TFT为接通状态的栅极接通电压(Vgh电压),向另一个输入端子VD2输入足以使TFT为断开状态的栅极断开电压(Vgl电压)。从而,数据信号(GSP)根据时钟信号(GCK)依次传输到双稳态多谐振荡器,并依次向选择开关300b输出。选择开关300b对此作出响应,在一个扫描期间(TH)选择使TFT为接通状态的Vgh电压,并输出到扫描信号线G(1)、G(2)、…G(j)、…G(M),然后向扫描信号线G(1)、G(2)、…G(j)、…G(M)输出使TFT为断开状态Vgl电压。借助于该动作,可以将从数据信号线驱动电路200输出到各自的数据信号线S(1)、S(2)、…S(i)、…S(N)的视频信号,写入对应的各个像素中。
而专利文献1所记载的扫描信号线驱动电路利用下述电路生成上述VD1电压。也就是说,该电路如图26所示,由用来进行充电·放电的电阻Rcnt和电容器Ccnt、用来控制该充电·放电的逆变器INV、以及用来切换充电·放电的开关SW1和开关SW2构成。对开关SW1的一个端子施加信号电压Vdd。该信号电压Vdd是具有足以使上述TFT为接通状态的电平的Vgh电压的直流电压。该开关SW1的另一个端子与电阻Rcnt的一端连接,也与电容器Ccnt的一端连接。上述电阻Rcnt的另一端经上述开关SW2接地。该开关SW2的开关控制根据经由逆变器INV输入的Stc信号进行。该Stc信号在一个扫描期间同步,也进行上述开关SW1的开关控制。
在Stc信号为高电平的情况下,开关SW1为接通状态,对于该开关SW2,由于经由逆变器INV施加低电平,所以开关SW2为断开状态。相反,在Stc信号为低电平的情况下,开关SW1为断开状态,此时,对于开关SW2,由于经由逆变器INV施加高电平,所以开关SW2为接通状态。
在该电路中生成的输出信号VD1,与图25中所示的扫描信号线驱动电路300的输入端子VD1连接。如图27所示,Stc信号是控制栅极下降沿期间的时序信号,是与一个扫描期间(TH)同周期的信号。
在Stc信号为高电平期间,由于开关SW1为接通状态,而且开关SW2为断开状态,所以输出VD1作为电平Vgh的电压向扫描信号线驱动电路300的输入端子VD1输出。相反,在Stc信号为低电平期间,开关SW1为断开状态,而且开关SW2为接通状态,电容器Ccnt中所蓄的电荷经电阻Rcnt放电,电压电平逐渐下降。结果,输出信号VD1a为如图27所示的锯齿波。
若将由上述电路生成的输出信号VD1传输到扫描信号线驱动电路300的输入端子VD1,则如图27的VG(j)所示的,扫描信号线的下降沿(输出到扫描信号线的栅极开路电压的下降沿)有可能容易产生有斜坡的波形。如上所述,利用上述锯齿波,使扫描信号线具有斜坡,从而可以根据扫描信号线的信号延迟传输特性来控制该斜坡。从而,能够使寄生存在于扫描信号线上的寄生容量所引起的,在像素电位中产生的电平移动在显示面内大致均匀。
专利文献1:日本公开专利公报“特开2003-345317号公报(公开日:平成15年12月3日)”
专利文献2:日本公开专利公报“特开平6-3647号公报(公开日:平成6年1月14日)”
发明内容
然而,在上述专利文献1所记载的技术中,是通过对点时钟信号进行计数来控制GS信号(Stc信号;栅极斜坡信号)的栅极斜坡期间(Vgh降低期间)的。因此,在改变刷新率的情况下点时钟信号也会发生变化,所以存在无法将像素稳定写入期间(Vgh输出期间)和栅极斜坡期间(Vgh降低期间)设定为期望的期间的问题。
也就是说,存在以下问题,即像素稳定写入期间(Vgh输出期间)和栅极斜坡期间(Vgh降低期间)会相应于刷新率而发生变化。
具体地说,就是改变刷新率,使其从图28所示的刷新率为60Hz的情况,变为图29所示的刷新率为40Hz的情况。若设定811CK为像素稳定写入期间(Vgh输出期间),则如图28所示,在刷新率为60Hz的情况下,像素稳定写入期间(Vgh输出期间)为16.9微秒,栅极斜坡期间(Vgh降低期间)为10微秒,而在刷新率为40Hz的情况下,如图29所示,像素稳定写入期间(Vgh输出期间)为25.3微秒,栅极斜坡期间(Vgh降低期间)为15微秒。即,每当刷新率有变化时,相应于该变化,像素稳定写入期间(Vgh输出期间)和栅极斜坡期间(Vgh降低期间)会发生变化,无法使像素稳定写入期间(Vgh输出期间)和栅极斜坡期间(Vgh降低期间)为期望值。
另外,图30是表示对刷新率为60Hz的情况和40Hz的情况的点时钟信号频率、时钟计数值、Hsync周期、像素稳定写入期间(Vgh输出期间;GS_High期间;栅极接通宽度)以及栅极斜坡期间(Vgh降低期间;GS_Low期间;栅极斜坡宽度)进行比较的表格。如该表所示,由于用点时钟信号决定像素稳定写入期间(Vgh输出期间)以及栅极斜坡期间(Vgh降低期间),若刷新率不同,则各期间也发生变化。
本发明是鉴于上述问题而作出的,其目的在于提供一种能够与刷新率(帧频)的变化无关地使像素稳定写入期间和/或栅极斜坡期间为期望值的显示控制器、显示装置以及显示系统。
为了解决上述问题,本发明的显示控制器,对具有多个像素、视频信号线、扫描信号线和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,该显示控制器的特征在于,在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间,具有使用与上述显示装置的帧频无关的基准信号,决定上述电压电平为高电平的像素稳定写入期间的像素稳定写入期间决定部件。
另外,为了解决上述问题,本发明的显示装置的控制方法,对具有多个像素、视频信号线、扫描信号线和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,该显示装置控制方法的特征在于,在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间,并利用与上述显示装置的帧频无关的基准信号,决定上述电压电平为高电平的像素稳定写入期间。
如果采用上述结构,则使用与帧频无关的基准信号,来决定电压电平为高电平(Vgh电压)的像素稳定写入期间。因而能够与帧频无关地决定像素稳定写入期间。因此,能够与帧频的变化无关地将像素稳定写入期间决定为期望值。
另外,较理想的是,在本发明的显示控制器中,即使帧频发生变化,上述像素稳定写入期间决定部件也会维持暂时决定的上述像素稳定写入期间。
另外,为了解决上述问题,本发明的显示控制器,对具有多个像素、视频信号线、扫描信号线和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,该显示控制器的特征在于,在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间,具有根据上述显示装置的帧频,使上述显示装置的点时钟信号的计数值发生变化,从而决定上述电压电平为高电平的像素稳定写入期间的像素稳定写入期间决定部件。
还有,为了解决上述问题,本发明的显示装置的控制方法,对具有多个像素、视频信号线、扫描信号线和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,该显示装置控制方法的特征在于,
在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间,并根据上述显示装置的帧频,使上述显示装置的点时钟信号的计数值发生变化,从而决定上述电压电平为高电平的像素稳定写入期间。
如果采用上述结构及方法,则根据显示装置的帧频,使显示装置的点时钟信号的计数值发生变化,从而决定电压电平为高电平的像素稳定写入期间。因此,即使是在帧频发生变化的情况下,在该变化的同时,主动使点时钟信号的计数值改变,也能够任意地控制像素稳定写入期间。
另外,较理想的是,本发明的显示装置控制方法,即使帧频发生变化也能够维持暂时决定的上述像素稳定写入期间。
如果采用上述结构,则上述像素稳定写入期间决定部件即使是帧频发生变化也在维持暂时决定的上述像素稳定写入期间。因此,即使帧频改变,也可以固定像素写入期间。因而,能够使像素的充电率一定,并且可以防止在显示上给用户以不舒适的感觉。
另外,较理想的是,在本发明的显示控制器中,上述像素稳定写入期间决定部件使上述像素稳定写入期间相应于上述显示装置的种类改变。
另外,较理想的是,在本发明的显示装置控制方法中,使上述像素稳定写入期间相应于上述显示装置的种类改变。
如果采用上述结构,像素稳定写入期间相应于显示装置的种类而改变。因此,对每一个显示装置都可以设定合适的像素写入期间。
另外,较理想的是,在本发明的显示控制器中,还具根据上述显示装置的种类,分配由上述像素稳定写入期间决定部件所决定的上述像素稳定写入期间,预先设定这些期间中的任一个期间的寄存器。
另外,较理想的是,在本发明的显示装置控制方法中,根据上述显示装置的种类,分配上述像素稳定写入期间,并预先设定这些期间中的任一个期间。
如果采用上述结构,则还具有按照上述显示装置的种类,分配由像素稳定写入期间决定部件所决定的上述像素稳定写入期间,并且通过设定来决定这些期间中的任一个期间的寄存器。因此,可以利用寄存器预先设定像素稳定写入期间。也就是说,利用简单的部件,就可以设定由像素稳定写入期间决定部件所决定的像素稳定写入期间。
另外,较理想的是,在本发明的显示控制器中,上述显示装置的种类是至少设置于上述显示装置中的面板的尺寸条件、或上述显示装置的分辨率条件。
另外,较理想的是,在本发明的显示装置控制方法中,上述显示装置的种类是至少设置于上述显示装置中的面板的尺寸条件、或上述显示装置的分辨率条件。
另外,较理想的是,本发明的显示装置具有由上述任一种显示控制器进行控制的控制部件。
另外,较理想的是,本发明的显示系统由上述任一种显示控制器和由该显示控制器控制的显示装置构成。
另外,为了解决上述问题,本发明的显示控制器,对具有多个像素、视频信号线、扫描信号线和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,该显示控制器的特征在于,在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间,具有使用与上述显示装置的帧频无关的基准信号,决定上述电压电平降低的栅极斜坡期间的栅极斜坡期间决定部件。
另外,为了解决上述问题,本发明的显示装置控制方法,对具有多个像素、视频信号线、扫描信号线和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,该显示装置控制方法的特征在于,在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间,使用与上述显示装置的帧频无关的基准信号,决定上述电压电平降低的栅极斜坡期间。
如果采用上述结构,使用与帧频无关的基准信号,决定电压电平降低的栅极斜坡期间。因而,能够与帧频无关地决定栅极斜坡期间。因此,能够与帧频的变化无关地使栅极斜坡期间为期望值。
另外,为了解决上述问题,本发明的显示装置,对具有多个像素、视频信号线、扫描信号线和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,该显示控制器的特征在于,
在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间,
具有根据上述显示装置的帧频,使上述显示装置的点时钟信号的计数值发生变化,从而决定上述电压电平降低的栅极斜坡期间的栅极斜坡期间决定部件。
另外,为了解决上述问题,本发明的显示装置控制方法,对具有多个像素、视频信号线、扫描信号线和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,该显示装置控制方法的特征在于,在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间,根据上述显示装置的帧频,使上述显示装置的点时钟信号的计数值发生变化,从而决定上述电压电平降低的栅极斜坡期间。
如果采用上述结构和方法,则根据显示装置的帧频,使显示装置的点时钟信号的计数值发生变化,从而决定电压电平降低的栅极斜坡期间。因此,即使是在帧频变化的情况下,在该变化的同时,通过主动使点时钟信号的计数值发生变化,也能够任意地控制栅极斜坡期间。
另外,较理想的是,在本发明的显示控制器中,即使帧频发生变化,上述栅极斜坡期间决定部件也会维持暂时决定的上述栅极斜坡期间。
另外,较理想的是,在本发明的显示装置控制方法中,即使帧频发生变化也会维持暂时决定的上述栅极斜坡期间。
如果采用上述结构,可以固定面内闪烁和ΔV的降低量,即使帧频变化也能够防止闪烁的发生。
另外,较理想的是,在本发明的显示控制器中,上述栅极斜坡期间决定部件使上述栅极斜坡期间根据上述显示装置的种类改变。
另外,较理想的是,在本发明的显示装置控制方法中,使上述栅极斜坡期间根据上述显示装置的种类改变。
如果采用上述结构,可根据显示装置的种类改变栅极斜坡期间。因此,能够对每一个显示装置设定合适的栅极斜坡期间。
另外,较理想的是,在本发明的显示控制器中,还具有根据上述显示装置的种类,分配由上述栅极斜坡期间决定部件所决定的上述栅极斜坡期间,并且预先设定这些期间中的任一个期间的寄存器。
另外,较理想的是,在本发明的显示装置控制方法中,根据上述显示装置的种类,分配上述栅极斜坡期间,并预先设定这些期间中的任一个期间。
如果采用上述结构,则具有按照上述显示装置的种类,分配由栅极斜坡期间决定部件所决定的上述栅极斜坡期间,并且通过设定来决定这些期间中的任一个期间的寄存器。因此,利用寄存器可以预先设定栅极斜坡期间。也就是说,利用简单的部件就可以设定由栅极斜坡期间决定部件所决定的栅极斜坡期间。
另外,较理想的是,在本发明的显示控制器中,上述显示装置的种类是至少设置于上述显示装置中的面板的尺寸条件、或上述显示装置的分辨率条件。
另外,较理想的是,在本发明的显示装置控制方法中,上述显示装置的种类是至少设置于上述显示装置中的面板的尺寸条件、或上述显示装置的分辨率条件。
另外,较理想的是,本发明的显示装置具有由上述任一种显示控制器进行控制的控制部件。
另外,较理想的是,本发明的显示系统由上述任一种显示控制器和由该显示控制器控制的显示装置构成。
另外,为了解决上述问题,本发明的显示控制器,对具有多个像素、视频信号线、扫描信号线、开关元件和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述开关元件设置在所述扫描信号线与所述视频信号线的交点,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,该显示控制器的特征在于,在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间、从上述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间、以及从上述扫描信号线驱动电路输出的电压电平为低电平的开关元件截止期间,具有使用与帧频无关的第一基准信号,决定电压电平为高电平的上述像素稳定写入期间的像素稳定写入期间决定部件;以及使用与帧频无关的第二基准信号,以将上述像素稳定写入期间的终端作为始端地决定上述栅极斜坡期间的栅极斜坡期间决定部件。
另外,为了解决上述问题,本发明的显示装置控制方法,对具有多个像素、视频信号线、扫描信号线、开关元件和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述开关元件设置在所述扫描信号线与所述视频信号线的交点,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,该显示装置控制方法的特征在于,在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间、从上述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间、以及从上述扫描信号线驱动电路输出的电压电平为低电平的开关元件截止期间,使用与帧频无关的第一基准信号,决定电压电平为高电平的上述像素稳定写入期间,
使用与帧频无关的第二基准信号,以将上述像素稳定写入期间的终端作为始端地决定上述栅极斜坡期间,并在上述开关元件截止期间,使上述开关元件停止动作。
如果采用上述结构,则使用与帧频无关的第一基准信号,决定像素稳定写入期间,并且同样将像素稳定写入期间的终端作为始端,使用与帧频无关的第二基准信号,决定栅极斜坡期间。因而可以与帧频的变化无关地分别设定像素稳定写入期间以及栅极斜坡期间为期望值。而且,在方法的发明中,在一个水平期间内的非像素稳定写入期间又非栅极斜坡期间(从栅极斜坡期间的终端到用下一个水平同步信号进行复位为止的期间),使开关元件停止动作。也就是说,在一个水平期间内,分别设定像素稳定写入期间以及栅极斜坡期间为任意值,而对于剩下的期间,则强制停止开关元件的动作。从而可以与帧频的变化无关地分别设定像素稳定写入期间以及栅极斜坡期间为期望值。
另外,本发明的显示控制器,对具有多个像素、视频信号线、扫描信号线、开关元件和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述开关元件设置在所述扫描信号线与所述视频信号线的交点,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,该显示控制器的特征在于,在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间、从上述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间、以及从上述扫描信号线驱动电路输出的电压电平为低电平的开关元件截止期间,具有根据上述显示装置的帧频,使上述显示装置的点时钟信号的计数值发生变化,从而决定上述电压电平为高电平的像素稳定写入期间的像素稳定写入期间决定部件;以及根据上述显示装置的帧频,使上述显示装置的点时钟信号的计数值发生变化,以将上述像素稳定写入期间的终端作为始端地决定上述栅极斜坡期间的栅极斜坡期间决定部件。
另外,本发明的显示装置控制方法,对具有多个像素、视频信号线、扫描信号线、开关元件和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述开关元件设置在所述扫描信号线与所述视频信号线的交点,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,该显示装置控制方法的特征在于,在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间、从上述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间、以及从上述扫描信号线驱动电路输出的电压电平为低电平的开关元件截止期间,根据上述显示装置的帧频,使上述显示装置的点时钟信号的计数值发生变化,从而决定上述电压电平为高电平的像素稳定写入期间,还根据上述显示装置的帧频,使上述显示装置的点时钟信号的计数值发生变化,以将上述像素稳定写入期间的终端作为始端地决定上述栅极斜坡期间,在上述开关元件截止期间,使上述开关元件停止动作。
如果采用上述结构及方法,根据显示装置的帧频,使显示装置的点时钟信号的计数值发生变化,从而决定像素稳定写入期间以及栅极斜坡期间。因此,即使是在帧频发生变化的情况下,在该变化的同时,主动地使点时钟信号的计数值改变,也能够分别任意控制像素稳定写入期间以及栅极斜坡期间。
另外,较理想的是,在本发明的显示控制器中,即使帧频发生变化,上述像素稳定写入期间决定部件也会维持暂时决定的上述像素稳定写入期间。
另外,较理想的是,在本发明的显示装置控制方法中,即使帧频发生变化也会维持暂时决定的上述像素稳定写入期间。
如果采用上述结构,则即使帧频发生变化,上述像素稳定写入期间决定部件也会维持暂时决定的上述像素稳定写入期间。因此,即使帧频发生变化,也可以固定像素写入期间。从而,能够使像素的充电率一定,并且可以防止显示上使用户有不舒适的感觉。
另外,较理想的是,在本发明的显示控制器中,即使帧频发生变化,上述栅极斜坡期间决定部件也会维持暂时决定的上述栅极斜坡期间。
另外,较理想的是,在本发明的显示装置控制方法中,即使帧频发生变化也会维持暂时决定的上述栅极斜坡期间。
如果采用上述结构,则可以固定面内闪烁和ΔV的降低量,即使帧频变化也能够防止闪烁的发生。
另外,较理想的是,在本发明的显示控制器中,上述像素稳定写入期间决定部件使上述像素稳定写入期间根据上述显示装置的种类而改变。
另外,较理想的是,在本发明的显示装置控制方法中,使上述像素稳定写入期间根据上述显示装置的种类而改变。
如果采用上述结构,则像素稳定写入期间根据显示装置的种类而变化。因此,对每一个显示装置都可以设定合适的像素写入期间。
另外,较理想的是,在本发明的显示控制器中,上述栅极斜坡期间决定部件使上述栅极斜坡期间根据上述显示装置的种类而改变。
另外,较理想的是,在本发明的显示装置控制方法中,使上述栅极斜坡期间根据上述显示装置的种类而改变。
如果采用上述结构,则栅极斜坡期间可以根据显示装置的种类而变化。因此,对每一个显示装置都可以设定合适的栅极斜坡期间。
另外,较理想的是,在本发明的显示控制器中,还具有根据上述显示装置的种类,分配由上述像素稳定写入期间决定部件所决定的上述像素稳定写入期间,并且预先设定这些期间中的任一个期间的寄存器。
另外,较理想的是,在本发明的显示装置控制方法中,根据上述显示装置的种类,分配上述像素稳定写入期间,并预先设定这些期间中的任一个期间。
如果采用上述结构,则还具有按照上述显示装置的种类,分配由像素稳定写入期间决定部件所决定的上述像素稳定写入期间,并且通过设定来决定这些期间中的任一个期间的寄存器。因此,利用寄存器可以预先设定像素稳定写入期间。也就是说,利用简单的部件就可以设定由像素稳定写入期间决定部件所决定的像素稳定写入期间。
另外,较理想的是,在本发明的显示控制器中,还具有根据上述显示装置的种类,分配由上述栅极斜坡期间决定部件所决定的上述栅极斜坡期间,并且预先设定这些期间中的任一个期间的寄存器。
另外,较理想的是,在本发明的显示装置控制方法中,根据上述显示装置的种类,分配上述栅极斜坡期间,并预先设定这些期间中的任一个期间。
如果采用上述结构,则还具有按照上述显示装置的种类,分配由栅极斜坡期间决定部件所决定的上述栅极斜坡期间,并且通过设定来决定这些期间中的任一个期间的寄存器。因此,利用寄存器,可以预先设定栅极斜坡期间。也就是说,利用简单的部件就可以设定由栅极斜坡期间决定部件所决定的栅极斜坡期间。
另外,较理想的是,在本发明的显示控制器中,上述显示装置的种类是至少设置于上述显示装置中的面板的尺寸条件、或上述显示装置的分辨率条件。
另外,较理想的是,在本发明的显示装置控制方法中,上述显示装置的种类是至少设置于上述显示装置中的面板的尺寸条件、或上述显示装置的分辨率条件。
另外,较理想的是,本发明的显示装置具有由上述任一种显示控制器进行控制的控制部件。
另外,较理想的是,本发明的显示系统由上述任一种显示控制器和由该显示控制器控制的显示装置构成。
本发明的其它目的、特征以及优点可以从以下所示的内容中清楚地了解到。另外,本发明的优点也可以从参照附图进行的下述说明中明确。
附图说明
图1是表示实施方式1中的显示系统的框图。
图2是表示实施方式1中的扫描信号线驱动电路的内部结构的电路图。
图3表示实施方式1,是表示刷新率为60Hz的情况下的点时钟信号、水平同步信号(Hsync)、GOE信号、VG(j)、VG(j+1)、以及VG(j+2)的时序图。
图4表示实施方式1,是表示刷新率为40Hz的情况下的点时钟信号、水平同步信号(Hsync)、GOE信号、VG(j)、VG(j+1)、以及VG(j+2)的时序图。
图5表示实施方式1,是表示对刷新率为60Hz的情况和40Hz的情况下的点时钟信号频率、时钟计数值、水平同步信号周期、GOE信号_高电平宽度、以及TGON期间(像素稳定写入期间)进行比较的表格。
图6表示实施方式1,是寄存器与TGON期间(像素稳定写入期间)对应的表格。
图7表示实施方式1的比较例,是表示刷新率为60Hz的情况下的点时钟信号、水平同步信号(Hsync)、GOE信号、VG(j)、VG(j+1)、以及VG(j+2)的时序图。
图8表示实施方式1的比较例,是表示刷新率为40Hz的情况下的点时钟信号、水平同步信号(Hsync)、GOE信号、VG(j)、VG(j+1)、以及VG(j+2)的时序图。
图9表示实施方式1的比较例,是表示对刷新率为60Hz的情况和40Hz的情况下的点时钟信号频率、时钟计数值、水平同步信号周期、GOE信号_高电平宽度、以及TGON期间(像素稳定写入期间)进行比较的表格。
图10是表示实施方式2中的扫描信号线驱动电路的内部结构的电路图。
图11是表示图10中的VD1生成电路的内部结构的电路图。
图12是表示实施方式2中的显示系统的框图。
图13表示实施方式2,是表示刷新率为60Hz的情况下的点时钟信号、水平同步信号(Hsync)、GS信号、VD1、VG(j)、VG(j+1)、以及VG(j+2)的时序图。
图14表示实施方式2,是表示刷新率为40Hz的情况下的点时钟信号、水平同步信号(Hsync)、GS信号、VD1、VG(j)、VG(j+1)、以及VG(j+2)的时序图。
图15表示实施方式2,是表示对刷新率为60Hz的情况和40Hz的情况下的点时钟信号频率、时钟计数值、Hsync周期、栅极斜坡信号的高电平期间(GS_高电平期间;像素写入期间)、以及栅极斜坡信号的低电平期间(GOE_低电平宽度;栅极斜坡期间)进行比较的表格。
图16表示实施方式2,是寄存器与栅极斜坡信号低电平期间(GSL期间;栅极斜坡期间)对应的表格。
图17是表示实施方式3的显示控制器的框图。
图18是表示图17所示的或门构成的GOE信号生成电路结构的图。
图19是表示实施方式3的扫描信号线驱动电路的内部结构的电路图。
图20表示实施方式3,是表示刷新率为60Hz的情况下的点时钟信号、水平同步信号(Hsync)、G_ON信号、GS’信号、GOE信号、VD1、VG(j)、VG(j+1)、以及VG(j+2)的时序图。
图21表示实施方式3,是表示刷新率为40Hz的情况下的点时钟信号、水平同步信号(Hsync)、G_ON信号、GS’信号、GOE信号、VD1、VG(j)、VG(j+1)、以及VG(j+2)的时序图。
图22表示实施方式3,是表示对刷新率为60Hz的情况和40Hz的情况下的点时钟信号频率、时钟计数值、水平同步信号(Hsync)、G_ON信号_高电平宽度(像素写入期间)、GS’信号_高电平宽度(栅极斜坡期间)、以及GOE信号_低电平宽度(栅极断开期间)进行比较的表格。
图23是表示实施方式3的VD1生成电路的内部结构的电路图。
图24是表示已有的液晶显示装置的结构的说明图。
图25是表示已有的扫描信号线驱动电路的结构例的说明图。
图26是表示已有的VD1生成电路的内部结构的电路图。
图27是表示图26的主要部分的波形图。
图28表示已有技术,是表示刷新率为60Hz的情况下的点时钟信号、水平同步信号(Hsync)、GS信号、VD1、VG(j)、VG(j+1)、以及VG(j+2)的时序图。
图29表示已有技术,是表示刷新率为40Hz的情况下的点时钟信号、水平同步信号(Hsync)、GS信号、VD1、VG(j)、VG(j+1)、以及VG(j+2)的时序图。
图30表示已有技术,是表示对刷新率为60Hz的情况和40Hz的情况下的点时钟信号频率、时钟计数值、Hsync周期、栅极斜坡信号的高电平期间(GS_高电平期间;像素写入期间)、以及栅极斜坡信号的低电平期间(GOE_低电平宽度;栅极斜坡期间)进行比较的表格。
标号说明
1 显示装置(液晶显示装置)
2 图形LSI(显示控制器)
3 控制电路(控制部件)
4 扫描信号线驱动电路
8 TFT(开关元件)
33 第一栅极斜坡期间决定电路
53 第二像素稳定写入期间决定电路
54 第二栅极斜坡期间决定电路
70 第一像素稳定写入期间决定电路
S(1)、…、S(N) 源极总线(视频信号线)
G(1)、…、G(M) 栅极总线(扫描信号线)
Hsync 水平同步信号
具体实施方式
实施方式1(关于“A;像素稳定写入期间”固定的实施方式)
下面利用附图说明本发明的一个实施方式。
本实施方式的显示系统如图1所示,由液晶显示装置(显示装置;LCD:Liquid crystal display)1、以及配置于该显示装置1前级的图形LSI(显示控制器)2构成。
(关于显示装置)
显示装置1具备:逻辑控制器(控制电路;控制部件)3;扫描信号线驱动电路(栅极驱动器)4、数据信号线驱动电路(源极驱动器)5、以及显示部6。
在显示部6上,与输入视频信号的数据信号线驱动电路连接的多条源极总线(视频信号线)S(1)、…、S(N)和连接于扫描信号线驱动电路的多条栅极总线(扫描信号线)G(1)、…、G(M)相互配置为行列状,在这些总线的各个交点上设置有与像素电极7连接的TFT8等构成的开关元件。TFT8利用在与该TFT8连接的栅极总线上施加的电压Vgh·Vgl电压,进行开关控制。
控制电路3具有作为显示装置1的控制部的作用,从图形LSI2接收点CK(点时钟信号)、水平同步信号(Hsync)、以及GOE信号(关于GOE信号的详细内容,在后文中所述)等。控制电路3根据从图形LSI2接收的点CK、水平同步信号、以及GOE信号,生成各种控制信号,并输出到栅极驱动器4和源极驱动器5。作为从控制电路3向栅极驱动器4发送的信号,有栅极斜坡信号、栅极起始脉冲(GSP)、栅极时钟脉冲(GCK)、以及锁存信号等。
栅极驱动器4如图2所示,具备:由串联的M个双稳态多谐振荡器(F1…、FM)10构成的移位寄存部11;输入来自于各个双稳态多谐振荡器10的输出以及GOE信号的多个与门60;根据来自与门60的各输出进行切换的多个选择开关12;生成输入到选择开关12的一个输入端子的输入信号的VD1生成电路72;以及生成输入到选择开关12的另一个输入端子的输入信号的VD2生成电路21。开关元件12的公共端子与对应于该选择开关12的栅极总线G(1)、…、G(M)连接。
VD2生成电路21生成足以使设置于显示部6的TFT8为断开状态的栅极断开电压Vgl。
VD1生成电路72生成足以使设置于显示部6的TFT8为接通状态的栅极接通电压Vgh。
下面对作为本发明的最重要的部分的图形LSI2的结构以及GOE信号进行说明。
图形LSI2如图1所示,具备:点时钟信号控制部30;点时钟信号发生电路31;水平同步信号发生电路32;以及第一像素稳定写入期间决定电路70。
而且,水平同步信号发生电路32内部具备对点时钟信号进行计数的时钟计数器34,另一方面,第一像素稳定写入期间决定电路70内部具备定时电路71。
点时钟信号控制部30根据期望的刷新率(帧频)决定点时钟信号,并将对应于该点时钟信号的的指令信号传输到点时钟信号发生电路31。
点时钟信号发生电路31接受来自点时钟信号控制部30的指令,生成点时钟信号。也就是说,本实施方式中的点时钟信号相应于刷新率而变化。因此,例如在想要实现低耗电量时,可以使用40Hz的低刷新率,而另一方面,在其它情况下,可以使用例如60Hz的通常刷新率。而且,点时钟信号发生电路31还将生成的点时钟信号发送到显示装置1一侧的控制电路3以及图形LSI2内部的水平同步信号发生电路32。
水平同步信号发生电路32从点时钟信号发生电路31接收点时钟信号,利用时钟计数器34对规定次数的点时钟信号进行计数,并生成水平同步信号。而且,水平同步信号发生电路32还将生成的水平同步信号发送到显示装置1一侧的控制电路3以及图形LSI2内部的第一像素稳定写入期间决定电路70。
第一像素稳定写入期间决定电路70如上所述,内部具有定时电路71,利用该定时电路71决定像素稳定写入期间(GOE信号_高电平宽度),并生成GOE信号。该定时电路71根据与上述点时钟信号不同的基准时钟进行时间计测。在这里,所谓像素稳定写入期间是指在一个扫描期间中,栅极驱动器4输出足以使栅极总线(扫描信号线)G(1)、…、G(M)上的TFT8接通的扫描接通电压(高电平)的期间。
而且,还向第一像素稳定写入期间决定电路70输入水平同步信号,该水平同步信号成为GOE信号的复位信号。从而,GOE信号的周期与水平同步信号的周期为相同的周期。
然而,以往是利用点时钟信号,即对点时钟信号进行计数,来设定像素稳定写入期间(GOE信号_高电平宽度)以及栅极断开期间(GOE信号_低电平宽度)的。因此,在刷新率改变的情况下,点时钟信号发生变化,因此像素稳定写入期间(GOE信号_高电平宽度)以及栅极断开期间(GOE信号_低电平宽度)也随之改变。
而在本实施方式的第一像素稳定写入期间决定电路70中,将像素稳定写入期间(GOE信号_高电平宽度)固定,使其与刷新率的变化无关。下面将对实现这一点的具体方法进行说明。
第一像素稳定写入期间决定电路70将水平同步信号作为复位信号(作为触发),利用定时电路71计测像素稳定写入期间(GOE信号_高电平宽度)。也就是说,在输入水平同步信号的同时,定时电路71开始计测。然后,计测一旦结束,就使GOE信号为低电平。一旦GOE信号为低电平,就使TFT8为强制关闭状态。结果,能够使像素稳定写入期间(GOE信号_高电平宽度)为一定,而与刷新率的变化无关。
例如,图3是表示60Hz刷新率的情况下的点时钟信号、水平同步信号(Hsync)、GOE信号、VG(j)、VG(j+1)、以及VG(j+2)的时序图。另一方面,图4是表示40Hz情况下的点时钟信号、水平同步信号(Hsync)、GOE信号、VG(j)、VG(j+1)、以及VG(j+2)的时序图。即使是从图3所示的60Hz的刷新率变为图4所示的40Hz的刷新率的情况下,也可以用与设置于第一像素稳定写入期间决定电路70的定时电路71中的点时钟信号不同的基准时钟信号,而不是本实施方式中的点时钟信号,来计测像素稳定写入期间(GOE信号_高电平宽度)。
更具体地说,即使是在将刷新率从60Hz变为40Hz的情况下,也不改变像素稳定写入期间(GOE信号_高电平宽度)。该期间在刷新率为60Hz的情况下是16.9微秒。如图4所示,水平同步信号一输入,就利用定时电路71开始计测。然后,一经过16.9微秒,GOE信号就从高电平变为低电平。再输入下一个水平同步信号时,将GOE信号再次从低电平变为高电平,其后重复上述操作。这样能够使像素稳定写入期间(GOE信号_高电平宽度)为一定,并且使像素稳定写入期间为一定,而与刷新率无关。
另外,图5是表示对刷新率为60Hz的情况和40Hz的情况下的点时钟信号频率、时钟计数值、水平同步信号周期、GOE信号_高电平宽度、以及TGON期间(像素稳定写入期间)进行比较的表格。尤其是,如果着眼于TGON期间(像素稳定写入期间),则可知不管是在60Hz还是40Hz,在任一刷新率的情况下,都可以使TGON期间(像素稳定写入期间)为一定。
而且并不限于上述结构,也可以根据面板尺寸或分辨率,即按照显示装置的种类,任意地设定像素稳定写入期间(GOE信号_高电平宽度)。下面对该结构进行说明。
在这里,作为一个例子,以互为不同种类的显示装置A·显示装置B为例进行说明。
通过在上述结构的基础上再设定寄存器,第一像素稳定写入期间决定电路70可以决定像素稳定写入期间(GOE信号_高电平宽度)。
在这里,为了有助于理解,利用图6所示的寄存器与TGON期间(像素稳定写入期间)对应的表格进行说明。
该表中将寄存器与TGON期间对应表示。即,如图6所示,对于寄存器(0,0),分配TGON期间10微秒,对于寄存器(O,1)分配TGON期间15微秒,对于寄存器(1,0)分配TGON期间20微秒,对于寄存器(1,1),分配TGON期间25微秒。
然后,从显示装置1一侧向图形LSI2的第一像素稳定写入期间决定电路70输入与显示装置的种类相应的信号。在这里,为了方便起见,将该信号称为寄存器设定信号。该寄存器信号设定信号是设定寄存器的信号,利用该寄存器的设定,能够决定像素稳定写入期间(GOE信号_高电平宽度)。例如,如图6所示,在显示装置A的情况下,利用寄存器设定信号,选择寄存器(0,0),像素稳定写入期间(GOE信号_高电平宽度)为10微秒,在显示装置B的情况下,利用寄存器设定信号,选择寄存器(1,0),像素稳定写入期间(GOE信号_高电平宽度)为15微秒。这样可以根据显示装置的种类,来设定像素稳定写入期间(GOE信号_高电平宽度)。如果可以这样决定像素稳定写入期间(GOE信号_高电平宽度),则利用与上面所述相同的方法,能够与刷新率的变更无关地固定像素稳定写入期间(GOE信号高电平宽度)。另外,上述寄存器设定信号可以与从点时钟信号控制部30输出的指令信号同步,也可以不同步。
对上述基准信号最好是使用定时器时钟信号。另外,基准信号可以使用系统CPU等的基准CLK进行控制,而不是使用显示用的点时钟信号。
另外,并不限于上述结构,在帧频(刷新率)发生变化的情况下,也可以根据该帧频的变化而主动设定点时钟信号的计数值,以固定像素稳定写入期间或设定其为规定的值。也就是说,在帧频变化的同时显示用的点时钟信号频率也发生变化的情况下,可以通过改变CLK的计数值进行控制。
(实施方式1的比较例)
下面对上述实施方式的比较例进行说明。
图7是表示本实施方式的图3比较例的时序图,图8是表示本实施方式的图4比较例的时序图。如图7所示,在比较例中,利用点时钟信号的计数值来计测TGON期间。在这里,如图7所示,是811个时钟信号(CK)。而且,在刷新率从60Hz变为40Hz的情况下,同样使TGON期间为811个时钟信号(CK)。
因此,在刷新率为60Hz的情况下,如图7所示,TGON期间为16.9微秒,而在刷新率为40Hz的情况下,如图8所示,TGON期间为25.3微秒。即因刷新率的不同,TGON期间也各式各样,存在无法控制也无法固定TGON期间的问题。
另外,图9是表示本实施方式的图5的比较例的表格。如该表所示,在比较例中,对TGON期间根据时钟数进行计数,所以存在相应于刷新率变化的问题。
实施方式2(关于“B;栅极斜坡期间”的固定的实施方式)
下面利用附图对本发明的另一实施方式进行说明。在本实施方式中,说明与上述实施方式1的不同点,因此,为了便于说明,对具有和实施方式1中所说明的构件相同功能的构件,采用同一编号,并省略其说明。在上述实施方式中,对像素稳定写入期间进行控制。而在本实施方式中,对设置栅极斜坡期间,同时能够控制该栅极斜坡期间的方式进行说明。
在这里,所谓栅极斜坡期间是指电压电平倾斜下降(或是阶梯性地下降)的期间。
本实施方式的源极驱动器4如图10所示,具备:由串联的M个双稳态多谐振荡器(F1…、FM)10构成的移位寄存部11;根据来自各个双稳态多谐振荡器10的各自的输出进行切换的多个选择开关12;生成输入到选择开关12的一个输入端子的输入信号的VD1生成电路20;以及生成输入到选择开关12的另一个输入端子的输入信号的VD2生成电路21。选择开关12的公共端子与对应于该选择开关12的栅极总线G(1)、…、G(M)连接。也就是说,与实施方式1不同,未设置与门60。
另外,本实施方式的VD1生成电路20如图11所示,由进行充电·放电的电阻Rcnt和电容器Ccnt、用来控制该充电·放电的逆变器INV、以及用来切换充电·放电的开关SW1和开关SW2构成。
对开关SW1的一个输入端子施加信号电压Vdd。该信号电压Vdd是具有足以使上述TFT8成为接通状态的电平的Vgh电压的直流电压。该开关SW1的另一个端子与电阻Rcnt的一端连接,并且也与电容器Ccnt的一端连接。电阻Rcnt的另一端经开关SW2接地。该开关SW2的开关控制根据经由逆变器INV输入的栅极斜坡信号进行。
栅极斜坡信号如后文中所述,与水平同步信号同步,进行开关SW1的开关控制,同时通过逆变器INV进行开关SW2的开关控制。
具体地说,在栅极斜坡信号为高电平(像素写入期间)的情况下,开关SW1为接通状态,对于该开关SW2,经由逆变器INV施加低电平,所以开关SW2为断开状态。因此,Vgh电压作为VD1信号施加到开关SW的一个输入端子上,同时Vgh电压也被蓄积在电容器Ccnt中。
相反,在栅极斜坡信号为低电平(栅极斜坡期间)的情况下,开关SW1为断开状态,此时,对于开关SW2,经由逆变器INV施加高电平,所以开关SW2为接通状态。因此,电容器Ccnt中所蓄的电荷经电阻Rcnt放电,电压电平从Vgh电压逐渐下降。将电压电平这样逐渐下降的期间称为栅极斜坡期间。因而,作为输入到选择开关12的一个端子的输入信号的VD1信号(由VD1生成电路生成的信号),为如后文所述的图13、14所示的锯齿波。
接着,在本实施方式中也和实施方式1一样,对作为本发明的最重要部分的图形LSI2的结构以及栅极斜坡信号进行说明。
图形LSI2如图12所示,具备点时钟信号控制部30、点时钟信号发生电路31、水平同步信号发生电路32、以及第一栅极斜坡期间决定电路33。
而且,水平同步信号发生电路32内部具备对点时钟信号进行计数的时钟计数器34,另一方面,第一栅极斜坡期间决定电路33内部具备定时电路35。
点时钟信号控制部30根据期望的刷新率(帧频)决定点时钟信号,并将对应于该点时钟信号的指令信号传输到点时钟信号发生电路31。
点时钟信号发生电路31接受来自点时钟信号控制部30的指令,生成点时钟信号。也就是说,本实施方式中的点时钟信号根据刷新率而变化。因此,例如在想要实现低耗电量时,可以使用40Hz的低刷新率,而另一方面,在其它情况下,可以使用例如60Hz的通常刷新率。而且,点时钟信号发生电路31还将生成的点时钟信号发送到显示装置1一侧的控制电路3以及图形LSI2内部的水平同步信号发生电路32。
水平同步信号发生电路32从点时钟信号发生电路31接收点时钟信号,利用时钟计数器34对规定次数的点时钟信号进行计数,并生成水平同步信号。而且,水平同步信号发生电路32还将生成的水平同步信号发送到显示装置1一侧的控制电路3以及图形LSI2内部的第一栅极斜坡期间决定电路33。
第一栅极斜坡期间决定电路33,如上所述内部具有定时电路35,利用该定时电路35决定栅极斜坡期间(GS信号_低电平宽度),并生成栅极斜坡信号。该定时电路35根据与上述点时钟信号不同的基准时钟进行时间计测。
而且,还向第一栅极斜坡期间决定电路33输入水平同步信号,该水平同步信号成为栅极斜坡信号的复位信号。从而,栅极斜坡信号的周期与水平同步信号的周期为相同的周期。
然而,以往是通过利用点时钟信号,即对点时钟信号进行计数,来设定像素写入期间(GS信号_高电平宽度)以及栅极斜坡期间(GS信号_低电平宽度)的。因此,在改变刷新率的情况下,点时钟信号发生变化,因此像素写入期间(GS信号_高电平宽度)以及栅极斜坡期间(GS信号_低电平宽度)也随之改变。
而在本实施方式的第一栅极斜坡期间决定电路33中,固定栅极斜坡期间(GS信号低电平宽度),而与刷新率的变化无关。下面对实现这一点的具体方法进行说明。
第一栅极斜坡期间决定电路33从水平同步信号发生电路32接受水平同步信号,所以可以求出一个水平同步信号的周期(即从水平同步信号的输入到下一个输入就是水平同步信号的一个周期)。因而,通过从该一个水平同步信号的周期(1H)中,减去预先固定的(预先决定的)栅极斜坡期间(GS信号_低电平宽度),就可以求出像素写入期间(GS信号_高电平宽度)。若已知像素写入期间(GS信号_高电平宽度),则将水平同步信号作为复位信号(作为触发),利用定时电路35对该像素写入期间(GS信号_高电平宽度)进行计测(也就是说,在输入水平同步信号的同时,定时器就开始计测)。以此可以生成固定了栅极斜坡期间(GS信号_低电平宽度)的栅极斜坡信号。结果,能够使栅极斜坡期间(GS信号_低电平宽度)为一定,而与刷新率的变化无关。
例如,图13是表示60Hz刷新率的情况下的点时钟信号、水平同步信号(Hsync)、GS信号、VD1、VG(j)、VG(j+1)、以及VG(j+2)的时序图。另一方面,图14是表示40Hz情况下的点时钟信号、水平同步信号(Hsync)、GS信号、VD1、VG(j)、VG(j+1)、以及VG(j+2)的时序图。即使是从图13所示的60Hz的刷新率变为图14所示的40Hz的刷新率的情况下,在本实施方式中,也不是用点时钟信号,而用与设置于第一栅极斜坡期间决定电路33的定时电路35中的点时钟信号不同的基准时钟,来计测栅极斜坡期间(GS信号_低电平宽度)。
更具体地说,是在将刷新率从60Hz变为40Hz的情况下,对变更后的刷新率(这里是40Hz)的水平同步信号的一个周期的期间进行计测。如图14所示,该期间是40.3微秒。然后,从该期间减去预先决定的固定的栅极斜坡期间(GS信号低电平宽度;10微秒),结果是30.3微秒。
如图14所示,水平同步信号一旦输入,定时电路35就开始计测,同时使栅极斜坡信号从低电平变为高电平。然后,经过30.3微秒,使栅极斜坡信号从高电平变为低电平。再输入下一个水平同步信号时,则使栅极斜坡信号再次从低电平变为高电平,之后则重复上述操作。以此能够使栅极斜坡期间(GS信号_低电平宽度)为一定,而与刷新率无关。
另外,图15是表示对刷新率为60Hz的情况和40Hz的情况下的点时钟信号频率、时钟计数值、水平同步信号周期(Hsync周期)、GS信号_高电平宽度(像素写入期间)、以及GS信号_低电平宽度(栅极斜坡期间)进行比较的表格。尤其是如果着眼于栅极斜坡宽度,可知不管是在60Hz还是40Hz的任一刷新率的情况下,都可以使栅极斜坡期间(GS信号_低电平宽度)一定。
而且并不限于上述结构,也可以根据面板尺寸或分辨率,即按照显示装置的种类任意设定栅极斜坡期间(GS信号_低电平宽度)。下面对该结构进行说明。
在这里,作为一个例子,以种类互不相同的显示装置A·显示装置B为例进行说明。
通过在上述结构的基础上再设定寄存器,第一栅极斜坡期间决定电路33可以决定栅极斜坡期间(GS信号_低电平宽度)。在这里,为了帮助理解,利用图16所示的寄存器与栅极斜坡期间(GS信号_低电平宽度)对应的表格进行说明。
该表格将寄存器和GS信号_低电平宽度(栅极斜坡期间)对应表示。即如图16所示,对于寄存器(0,0)分配栅极斜坡期间(GS信号_低电平宽度)5微秒,对于寄存器(0,1)分配栅极斜坡期间(GS信号_低电平宽度)10微秒,对于寄存器(1,0)分配栅极斜坡期间(GS信号_低电平宽度)15微秒,对于寄存器(1,1)分配栅极斜坡期间(GS信号_低电平宽度)20微秒。
然后,向图形LSI2的第一栅极斜坡期间决定电路33,从显示装置1一侧输入与显示装置的种类对应的信号。在这里,为了方便起见,将该信号称为寄存器设定信号。该寄存器信号设定信号是设定寄存器的信号,通过该寄存器的设定,能够决定栅极斜坡期间(GS信号_低电平宽度)。例如,如图16所示,在显示装置A的情况下,利用寄存器设定信号,选择寄存器(0,0),栅极斜坡期间(GS信号_低电平宽度)为5微秒,在显示装置B的情况下,利用寄存器设定信号,选择寄存器(1,0),栅极斜坡期间(GS信号_低电平宽度)为15微秒。这样能够根据显示装置的种类设定栅极斜坡期间(GS信号_低电平宽度)。如果能够这样决定栅极斜坡期间(GS信号_低电平宽度),就能够利用与上述方法相同的方法,与刷新率的变更无关地固定栅极斜坡期间(GS信号_低电平宽度)。
另外,以往的栅极斜坡期间的效果,在于降低面内闪烁和ΔV,所以在利用栅极斜坡来降低面内闪烁和ΔV的状态下,对对置电极的偏置电压实施最佳化(调整)。因此,若栅极斜坡期间发生变化,则面内闪烁和ΔV的降低量发生变化,从而偏离最适化(调整)状态,产生面内闪烁。相反,如本实施方式所述,将栅极斜坡期间固定,可以固定面内闪烁和ΔV的降低量,即使刷新率发生变化,也能防止面内闪烁的发生。
实施方式3(关于“C;像素稳定写入期间与栅极斜坡期间的固定”的实施方式)
下面利用附图对本发明的另一实施方式进行说明。在本实施方式中,为了说明与上述实施方式1、2的不同点,为了便于说明,对具有和实施方式1、2中所说明的构件相同功能的构件,采用同一编号,并省略其说明。
在上述实施方式中,只控制栅极斜坡期间和像素稳定写入期间中的任一方。然而,如果采用本实施方式,能够对栅极斜坡期间以及像素稳定写入期间双方进行控制。
在本实施方式中,与上述实施方式的不同点在于VD1生成电路的结构。本实施方式中所记载的VD1生成电路20’,如图23所示,从外部输入不同于实施方式1的栅极斜坡信号(GS’信号),并且在栅极斜坡信号(GS’信号)的输入端与开关SW1之间设置逆变器INV。这样,在实施方式1中,栅极斜坡信号(GS信号)为低电平时是栅极斜坡期间,而在本实施方式中,栅极斜坡信号(GS’信号)为高电平时是栅极斜坡期间。
本实施方式的图形LSI2,如图17所示,具备:点时钟信号控制部50、点时钟信号发生电路51、水平同步信号发生电路52、第二像素稳定写入期间决定电路(像素稳定写入期间决定部件)53、第二栅极斜坡期间决定电路(栅极斜坡期间决定部件)54、以及或门55。另外,与上述实施方式1一样,水平同步信号发生电路52具有时钟计数器(参照图1)。还有,第二栅极斜坡期间决定电路54具有根据不同于点时钟信号的第二基准时钟进行时间计测的定时电路(未图示)。
第二像素稳定写入期间决定电路53具有根据不同于点时钟信号的第一基准时钟进行时间计测的定时电路(未图示)。而且,对第二像素稳定写入期间决定电路53输入水平同步信号。
第二像素稳定写入期间决定电路53将该水平同步信号的输入作为触发(利用水平同步信号的输入进行复位),利用第一基准时钟开始计测,对预先决定的像素写入稳定期间进行测定。第二像素稳定写入期间决定电路53在输入水平同步信号的同时,从低电平变为高电平,预先决定的期间成为高电平,然后,生成在输入下一个水平同步信号之前为低电平的G_on信号。即,G_on信号是在预先决定的像素稳定写入期间中成为高电平的信号。
如上所述,第二栅极斜坡期间决定电路54具有根据不同于点时钟信号的第二基准时钟进行时间计测的定时电路(未图示)。而且,对第二栅极斜坡期间决定电路54输入上述G_on信号。第二栅极斜坡期间决定电路54在该G_on信号从高电平变为低电平的同时,开始用第二基准时钟进行计测,并计测预先决定的栅极斜坡期间(GS’信号_高电平宽度)。第二栅极斜坡期间决定电路54在G_on信号下降的同时,从低电平变为高电平,成为预先决定期间(栅极斜坡期间)的高电平,然后,生成在下一个G_on信号的下降沿之前为低电平的栅极斜坡信号(GS’信号)。也就是说,栅极斜坡信号(GS’信号)是在将像素稳定写入期间的终端作为始端的预先决定的栅极斜坡期间内成为高电平的信号。
而且,或门55如图18所示,具有作为GOE信号生成电路的作用,输入G_on信号以及栅极斜坡信号(GS’信号),将该或门55的输出信号(GOE信号;输出禁止信号)向显示装置1一侧输出。也就是说,GOE信号是在G_on信号或栅极斜坡信号(GS’信号)中的至少一个信号为高电平时变为高电平,在G_on信号或栅极斜坡信号(GS’信号)双方为低电平时变为低电平的信号。
本实施方式的栅极驱动器,如图19所示在上述结构的基础上,还具有GOE信号的输入端子。而且,在扫描信号线驱动电路4中,还具有将来自各个双稳态多谐振荡器10的输出信号以及GOE信号输入的与门60,该与门60的输出控制选择开关12。
从而,在GOE信号为低电平时,强制地将选择开关与VD2生成电路连接,对栅极驱动器施加足以使TFT8为断开状态的栅极断开电压Vgl。也就是说,在G_on信号以及栅极斜坡信号(GS’信号)双方为低电平时,TFT8为强制断开的状态。
下面利用图20、21来说明使用本实施方式时的刷新率为60Hz的情况与刷新率为40Hz的情况的点时钟信号、水平同步信号(Hsync)、栅极斜坡信号(GS’信号)、GOE信号、VD1、VG(j)、VG(j+1)、以及VG(j+2)的时序图。图20表示刷新率为60Hz的情况,而图21表示刷新率为40Hz的情况。
如图20所示,在时刻t1,向第二像素稳定写入期间决定电路53输入水平同步信号,同时G_on信号从低电平变为高电平。在G_on信号变为高电平的同时,第二像素稳定写入期间决定电路53利用第一基准时钟开始计测,经过预先决定的像素稳定写入期间(这里是16.9微秒)后,在时刻t2,使G_on信号从高电平变为低电平。然后,在水平同步信号输入的时刻t4,第二像素稳定写入期间决定电路53使G_on信号从低电平变为高电平,之后重复同样的动作。
第二栅极斜坡期间决定电路54接受G_on信号,在G_on信号从高电平变为低电平的时刻t2,生成从低电平变为高电平的栅极斜坡信号。第二栅极斜坡期间决定电路54在栅极斜坡信号(GS’信号)从低电平变为高电平的同时(时刻t2),利用第二基准时钟开始计测,经过预先决定的栅极斜坡期间(这里是微秒)后,在时刻t3,栅极斜坡信号(GS’信号)从高电平变为低电平。然后,在G_on信号从高电平变为低电平的时刻t5,栅极斜坡信号决定电路54使栅极斜坡信号(GS’信号)从低电平变为高电平,之后重复同样的动作。
此外,一个水平期间内,在G_on信号以及栅极斜坡信号(GS’信号)都为低电平的时刻t3~时刻t4,GOE信号为低电平,在其它期间为高电平。
因而,VG(j)在时刻t1~时刻t2之间成为像素写入稳定期间(G_ON信号_高电平宽度),在时刻t2~时刻t3之间成为栅极斜坡期间(GS’信号_高电平宽度),在时刻t3~时刻t4之间成为栅极断开期间,之后,VG(j+1)和VG(j+2)也逐个错开一水平期间,重复相同的动作。
另外,如果采用上述方法,如图21所示,即使是在使刷新率为40Hz的情况下,虽然作为栅极断开期间的时刻t3’~时刻t4’的期间,与时刻t3~时刻t4的期间不同,但是也可以使像素稳定写入期间(时刻t1~时刻t2、时刻t1’~时刻t2’)、以及栅极斜坡期间(t2~t3、t2’~t3’)为一定。
即如图20、21所示,在刷新率为60Hz和刷新率为40Hz的情况下,虽然点时钟信号频率、水平同步信号(Hsync)的周期、栅极断开期间(GOE信号_低电平宽度)不相同,但是此外,尤其是可以使像素稳定写入期间以及栅极斜坡期间为一定。
另外,图22是表示本实施方式中,对刷新率为60Hz的情况和40Hz的情况下的点时钟信号频率、时钟计数值、Hsync周期、像素稳定写入期间(G_ON信号_高电平宽度)、栅极斜坡期间(GS’信号_高电平宽度)、以及栅极断开期间(GOE信号_低电平宽度)进行比较的表格。如该图所示,在60Hz和40Hz任一刷新率的情况下,都可以使栅极斜坡期间(GS’信号_高电平宽度)以及像素稳定写入期间(G_ON信号_高电平宽度)为一定。
而且,本实施方式中VD1生成电路如图23所示,是在实施方式2所示的结构的基础上,还在GS’信号的输入端和开关SW1之间设置了INV(逆变器)。这样,在本实施方式中,不同于实施方式2,GS’信号高电平宽度为栅极斜坡期间。
另外,所谓开关元件的截止期间是指扫描信号线驱动电路输出足以使扫描线上的像素开关断开的扫描停止电压(截止电平)的期间。
另外,在本实施方式中,由像素稳定写入期间、栅极斜坡期间、以及开关元件截止期间(栅极断开期间)形成一个水平扫描期间,但是,也可以由例如像素稳定写入期间以及开关元件截止期间(栅极断开期间)形成。另外,在本发明中,用来停止上述开关元件的动作的信号(直接称为GOE信号)由G_ON信号、GS信号、与门生成,通过在栅极驱动器等设置该与门,也可以在栅极驱动器一侧生成GOE信号。
另外,在本实施方式中,也可以与实施方式1、2一样,通过设定寄存器,任意地设定像素稳定写入期间以及栅极斜坡期间。
还有,在本实施方式中,是在图形LSI2一侧设置或门55,并由图形LSI2生成GOE信号,但是也可以在LCD(显示装置)1一侧设置或门55,由LCD1生成GOE信号。
另外,上述第一基准时钟和第二基准时钟可以相同,也可以不同。
此外,本发明并不限于上述各种实施方式,在权利要求所示的范围内可以有种种变更,在不同的实施方式的基础上分别组合公开的技术方法而获得的实施方式,也包括在本发明的技术范围内。
如上所述,本发明的显示控制器,对具有多个像素、视频信号线、扫描信号线和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,
在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间,
具有使用与上述显示装置的帧频无关的基准信号,决定上述电压电平为高电平的像素稳定写入期间的像素稳定写入期间决定部件。
另外,如上所述,本发明的显示装置控制方法,对具有多个像素、视频信号线、扫描信号线和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,
在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间,
使用与上述显示装置的帧频无关的基准信号,决定上述电压电平为高电平的像素稳定写入期间。
因而,可以不管帧频的变化如何,将像素稳定写入期间设定为期望值。
另外,如上所述,本发明的显示控制器,对具有多个像素、视频信号线、扫描信号线和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,
在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间,
具有使用与上述显示装置的帧频无关的基准信号,决定上述电压电平降低的栅极斜坡期间的栅极斜坡期间决定部件。
另外,如上所述,本发明的显示装置控制方法,对具有多个像素、视频信号线、扫描信号线和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,
在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间,
使用与上述显示装置的帧频无关的基准信号,决定上述电压电平降低的栅极斜坡期间。
因而,可以不管帧频的变化如何,将栅极斜坡期间设定为期望值。
另外,如上所述,本发明的显示控制器,对具有多个像素、视频信号线、扫描信号线、开关元件和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述开关元件设置在所述扫描信号线与所述视频信号线的交点,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,
在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间、从上述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间、以及从上述扫描信号线驱动电路输出的电压电平为低电平的开关元件截止期间,
所述显示控制器具有:
使用与帧频无关的第一基准信号,决定电压电平为高电平的上述像素稳定写入期间的像素稳定写入期间决定部件;以及
使用与帧频无关的第二基准信号,以将上述像素稳定写入期间的终端作为始端地决定上述栅极斜坡期间的栅极斜坡期间决定部件。
另外,如上所述,本发明的显示装置控制方法,对具有多个像素、视频信号线、扫描信号线、开关元件和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述开关元件设置在所述扫描信号线与所述视频信号线的交点,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,
在上述显示装置的一个水平期间内,具有从上述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间、从上述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间、以及从上述扫描信号线驱动电路输出的电压电平为低电平的开关元件截止期间,
使用与帧频无关的第一基准信号,决定电压电平为高电平的上述像素稳定写入期间,
使用与帧频无关的第二基准信号,以将上述像素稳定写入期间的终端作为始端地决定上述栅极斜坡期间,并且,
在上述开关元件截止期间,停止上述开关元件的动作。
因而,可以不管帧频的变化如何,将像素稳定写入期间以及栅极斜坡期间分别设定为期望值。
发明的详细说明内容中所述及的具体实施方式或实施例,彻底地明确了本发明的技术内容,但不应该狭隘地解释为限定于上述具体例,在本发明的精神与后述的权利要求范围内,可以实施种种变更。
工业上的实用性
本发明特别适用于便携式电话或第二代单片(One-Segment)LCD、UMPC等的移动设备。
Claims (25)
1.一种显示控制器,对具有多个像素、视频信号线、扫描信号线和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,其特征在于,
在所述显示装置的一个水平期间内,具有从所述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间,
具有使用与所述显示装置的帧频无关的基准信号,决定所述电压电平降低的栅极斜坡期间的栅极斜坡期间决定部件。
2.如权利要求1所述的显示控制器,其特征在于,
在所述显示装置的一个水平期间内,具有从所述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间,
具有根据所述显示装置的帧频,使所述显示装置的点时钟信号的计数值发生变化,以决定所述电压电平为高电平的像素稳定写入期间的像素稳定写入期间决定部件。
3.如权利要求2所述的显示控制器,其特征在于,
即使帧频发生变化,所述像素稳定写入期间决定部件也会维持暂时决定的所述像素稳定写入期间。
4.如权利要求2所述的显示控制器,其特征在于,
所述像素稳定写入期间决定部件根据所述显示装置的种类改变所述像素稳定写入期间。
5.一种显示装置,其特征在于,
具有由权利要求2所记载的显示控制器进行控制的控制部件。
6.如权利要求1所述的显示控制器,其特征在于,
即使帧频发生变化,所述栅极斜坡期间决定部件也会维持暂时决定的所述栅极斜坡期间。
7.如权利要求1所述的显示控制器,其特征在于,
所述栅极斜坡期间决定部件根据所述显示装置的种类改变所述栅极斜坡期间。
8.一种显示装置,其特征在于,
具有由权利要求1所记载的显示控制器进行控制的控制部件。
9.如权利要求1所述的显示控制器,其特征在于,
在所述显示装置的一个水平期间内,具有从所述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间、从所述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间、以及从所述扫描信号线驱动电路输出的电压电平为低电平的开关元件截止期间,
所述显示控制器具有:
使用与帧频无关的第一基准信号,决定电压电平为高电平的所述像素稳定写入期间的像素稳定写入期间决定部件;以及
使用与帧频无关的第二基准信号,以将所述像素稳定写入期间的终端作为始端地决定所述栅极斜坡期间的栅极斜坡期间决定部件。
10.如权利要求9所述的显示控制器,其特征在于,
即使帧频发生变化,所述像素稳定写入期间决定部件也会维持暂时决定的所述像素稳定写入期间。
11.如权利要求9所述的显示控制器,其特征在于,
即使帧频发生变化,所述栅极斜坡期间决定部件也会维持暂时决定的所述栅极斜坡期间。
12.如权利要求9所述的显示控制器,其特征在于,
所述像素稳定写入期间决定部件根据所述显示装置的种类改变所述像素稳定写入期间。
13.如权利要求9所述的显示控制器,其特征在于,
所述栅极斜坡期间决定部件根据所述显示装置的种类改变所述栅极斜坡期间。
14.一种显示装置,其特征在于,
具有由权利要求9所记载的显示控制器进行控制的控制部件。
15.一种显示装置的控制方法,对具有多个像素、视频信号线、扫描信号线和扫描信号线驱动电路的显示装置进行控制,其中,所述视频信号线向所述像素提供数据信号,所述扫描信号线与所述视频信号线交叉设置,所述扫描信号线驱动电路向所述扫描信号线输出扫描信号以驱动所述扫描信号线,其特征在于,
在所述显示装置的一个水平期间内,具有从所述扫描信号线驱动电路输出的电压降低的栅极斜坡期间,
使用与所述显示装置的帧频无关的基准信号,决定所述电压电平降低的栅极斜坡期间。
16.如权利要求15所述的显示装置的控制方法,其特征在于,
在所述显示装置的一个水平期间内,具有从所述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间,
根据所述显示装置的帧频,使所述显示装置的点时钟信号的计数值发生变化,从而决定所述电压电平为高电平的像素稳定写入期间。
17.如权利要求16所述的显示装置的控制方法,其特征在于,
即使帧频发生变化,也会维持暂时决定的所述像素稳定写入期间。
18.如权利要求16所述的显示装置的控制方法,其特征在于,
根据所述显示装置的种类改变所述像素稳定写入期间。
19.如权利要求15所述的显示装置的控制方法,其特征在于,
即使帧频发生变化,也会维持暂时决定的所述栅极斜坡期间。
20.如权利要求15所述的显示装置的控制方法,其特征在于,
根据所述显示装置的种类改变所述栅极斜坡期间。
21.如权利要求15所述的显示装置的控制方法,其特征在于,
在所述显示装置的一个水平期间内,具有从所述扫描信号线驱动电路输出的电压电平为高电平的像素稳定写入期间、从所述扫描信号线驱动电路输出的电压电平降低的栅极斜坡期间、以及从所述扫描信号线驱动电路输出的电压电平为低电平的开关元件截止期间,
使用与帧频无关的第一基准信号,决定电压电平为高电平的所述像素稳定写入期间,
使用与帧频无关的第二基准信号,将所述像素稳定写入期间的终端作为始端地决定所述栅极斜坡期间,
并在所述开关元件截止期间,使所述开关元件停止动作。
22.如权利要求21所述的显示装置的控制方法,其特征在于,
即使帧频发生变化,也会维持暂时决定的所述像素稳定写入期间。
23.如权利要求21所述的显示装置的控制方法,其特征在于,
即使帧频发生变化,也会维持暂时决定的所述栅极斜坡期间。
24.如权利要求21所述的显示装置的控制方法,其特征在于,
根据所述显示装置的种类改变所述像素稳定写入期间。
25.如权利要求21所述的显示装置的控制方法,其特征在于,
根据所述显示装置的种类改变所述栅极斜坡期间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110339476.4A CN102426826B (zh) | 2006-09-05 | 2007-06-08 | 显示控制器、显示装置、显示系统及显示装置的控制方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006240776 | 2006-09-05 | ||
JP240776/2006 | 2006-09-05 | ||
PCT/JP2007/061634 WO2008029546A1 (en) | 2006-09-05 | 2007-06-08 | Display controller, display device, display system and method for controlling display device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110339476.4A Division CN102426826B (zh) | 2006-09-05 | 2007-06-08 | 显示控制器、显示装置、显示系统及显示装置的控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101501753A CN101501753A (zh) | 2009-08-05 |
CN101501753B true CN101501753B (zh) | 2011-12-28 |
Family
ID=39156991
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200780029423.4A Expired - Fee Related CN101501753B (zh) | 2006-09-05 | 2007-06-08 | 显示控制器、显示装置、显示系统及显示装置的控制方法 |
CN201110339476.4A Expired - Fee Related CN102426826B (zh) | 2006-09-05 | 2007-06-08 | 显示控制器、显示装置、显示系统及显示装置的控制方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110339476.4A Expired - Fee Related CN102426826B (zh) | 2006-09-05 | 2007-06-08 | 显示控制器、显示装置、显示系统及显示装置的控制方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8896590B2 (zh) |
CN (2) | CN101501753B (zh) |
WO (1) | WO2008029546A1 (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101719352B (zh) * | 2008-10-09 | 2012-07-25 | 北京京东方光电科技有限公司 | 液晶盒成盒后检测装置和方法 |
KR101082167B1 (ko) * | 2009-09-07 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
US9111502B2 (en) * | 2012-11-30 | 2015-08-18 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Driving circuit and LCD device having data monitoring module |
JP2015072310A (ja) * | 2013-10-01 | 2015-04-16 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN104299588B (zh) | 2014-10-27 | 2017-01-11 | 京东方科技集团股份有限公司 | 栅极驱动电路、栅极驱动方法和显示装置 |
CN104867473B (zh) * | 2015-06-16 | 2018-03-20 | 深圳市华星光电技术有限公司 | 驱动方法、驱动装置及显示装置 |
US10366663B2 (en) * | 2016-02-18 | 2019-07-30 | Synaptics Incorporated | Dithering a clock used to update a display to mitigate display artifacts |
JP2018019207A (ja) * | 2016-07-27 | 2018-02-01 | 富士ゼロックス株式会社 | 連携管理装置及び通信システム |
CN109863550B (zh) * | 2016-09-06 | 2022-09-27 | 堺显示器制品株式会社 | 显示装置 |
CN107402486B (zh) * | 2017-08-31 | 2020-06-30 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、显示装置 |
KR102489597B1 (ko) * | 2017-12-27 | 2023-01-17 | 엘지디스플레이 주식회사 | 디스플레이 인터페이스 장치 |
CN112289268A (zh) * | 2020-11-02 | 2021-01-29 | 武汉华星光电技术有限公司 | 显示面板的驱动方法及装置 |
CN115132129B (zh) * | 2022-07-07 | 2023-08-08 | 惠科股份有限公司 | 驱动电路、显示模组及显示装置 |
CN118397982A (zh) * | 2024-06-14 | 2024-07-26 | Tcl华星光电技术有限公司 | 液晶显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1577477A (zh) * | 2003-07-18 | 2005-02-09 | 精工爱普生株式会社 | 显示驱动器及电光学装置 |
CN1744190A (zh) * | 2004-09-03 | 2006-03-08 | 三菱电机株式会社 | 液晶显示装置及其驱动方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3245918B2 (ja) * | 1992-01-20 | 2002-01-15 | カシオ計算機株式会社 | 画像表示装置 |
US5559620A (en) | 1992-03-05 | 1996-09-24 | Casio Computer Co., Ltd. | Anti-ferroelectric liquid crystal display device with intersecting alignment film directions |
JPH063647A (ja) | 1992-06-18 | 1994-01-14 | Sony Corp | アクティブマトリクス型液晶表示装置の駆動方法 |
US5821910A (en) * | 1995-05-26 | 1998-10-13 | National Semiconductor Corporation | Clock generation circuit for a display controller having a fine tuneable frame rate |
JPH09265077A (ja) * | 1996-03-29 | 1997-10-07 | Matsushita Electric Ind Co Ltd | 反強誘電性液晶素子の駆動方法 |
JPH11174415A (ja) * | 1997-12-10 | 1999-07-02 | Canon Inc | 電気光学装置 |
JP3406508B2 (ja) * | 1998-03-27 | 2003-05-12 | シャープ株式会社 | 表示装置および表示方法 |
JP3595745B2 (ja) * | 1999-01-29 | 2004-12-02 | キヤノン株式会社 | 画像処理装置 |
JP3620434B2 (ja) * | 2000-07-26 | 2005-02-16 | 株式会社日立製作所 | 情報処理システム |
JP2003114648A (ja) | 2001-09-28 | 2003-04-18 | Internatl Business Mach Corp <Ibm> | 液晶表示装置、コンピュータ装置及びそのlcdパネルの駆動制御方法 |
JP2004287164A (ja) * | 2003-03-24 | 2004-10-14 | Seiko Epson Corp | データドライバ及び電気光学装置 |
JP3681734B2 (ja) * | 2003-05-09 | 2005-08-10 | シャープ株式会社 | 表示装置および表示方法 |
KR100618582B1 (ko) * | 2003-11-10 | 2006-08-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동부 |
US7598959B2 (en) * | 2005-06-29 | 2009-10-06 | Intel Corporation | Display controller |
JP2007072365A (ja) * | 2005-09-09 | 2007-03-22 | Renesas Technology Corp | 表示装置用駆動装置 |
-
2007
- 2007-06-08 WO PCT/JP2007/061634 patent/WO2008029546A1/ja active Application Filing
- 2007-06-08 US US12/309,978 patent/US8896590B2/en not_active Expired - Fee Related
- 2007-06-08 CN CN200780029423.4A patent/CN101501753B/zh not_active Expired - Fee Related
- 2007-06-08 CN CN201110339476.4A patent/CN102426826B/zh not_active Expired - Fee Related
-
2014
- 2014-10-20 US US14/518,553 patent/US9336738B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1577477A (zh) * | 2003-07-18 | 2005-02-09 | 精工爱普生株式会社 | 显示驱动器及电光学装置 |
CN1744190A (zh) * | 2004-09-03 | 2006-03-08 | 三菱电机株式会社 | 液晶显示装置及其驱动方法 |
Non-Patent Citations (4)
Title |
---|
JP特开2002-108308A 2002.04.10 |
JP特开2003-114648A 2003.04.18 |
JP特开平11-174415A 1999.07.22 |
JP特开平5-197356A 1993.08.06 |
Also Published As
Publication number | Publication date |
---|---|
CN101501753A (zh) | 2009-08-05 |
CN102426826B (zh) | 2016-03-02 |
WO2008029546A1 (en) | 2008-03-13 |
US20090295779A1 (en) | 2009-12-03 |
US9336738B2 (en) | 2016-05-10 |
US20150035815A1 (en) | 2015-02-05 |
CN102426826A (zh) | 2012-04-25 |
US8896590B2 (en) | 2014-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101501753B (zh) | 显示控制器、显示装置、显示系统及显示装置的控制方法 | |
US9075472B2 (en) | Display device having partial panels and driving method thereof | |
US8289312B2 (en) | Liquid crystal display device | |
US7327338B2 (en) | Liquid crystal display apparatus | |
CN101884062B (zh) | 显示装置及显示装置的驱动方法 | |
TWI391848B (zh) | 顯示裝置及電子機器 | |
CN101739981B (zh) | 液晶显示设备 | |
US10482838B2 (en) | Active-matrix display device and method for driving the same | |
CN100356439C (zh) | 显示驱动器、电光学装置以及电光学装置的驱动方法 | |
US20200135132A1 (en) | Scanning signal line drive circuit, display device provided with same, and drive method for scanning signal line | |
KR20080045498A (ko) | 액정 표시 장치 및 그 구동 방법 | |
WO2008032468A1 (fr) | Appareil d'affichage | |
US10748465B2 (en) | Gate drive circuit, display device and method for driving gate drive circuit | |
US8786542B2 (en) | Display device including first and second scanning signal line groups | |
CN103137077A (zh) | 控制电泳显示装置的稳定时段 | |
US11328682B2 (en) | Display device capable of high-speed charging/discharging and switching scanning order of gate bus lines | |
JP4763049B2 (ja) | カウンタ回路を備える制御信号生成回路ならびに表示装置 | |
KR102015848B1 (ko) | 액정표시장치 | |
CN107204168B (zh) | 用于显示面板的驱动方法 | |
CN103268748B (zh) | 一种电极的电压控制方法及装置 | |
CN114995678A (zh) | 一种液晶显示装置和相关电子设备 | |
KR20080018648A (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR101989931B1 (ko) | 액정표시장치 | |
CN112673416A (zh) | 控制装置及液晶显示装置 | |
CN113450732B (zh) | 像素电路及其驱动方法、显示装置、电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111228 Termination date: 20200608 |
|
CF01 | Termination of patent right due to non-payment of annual fee |