CN103137077A - 控制电泳显示装置的稳定时段 - Google Patents

Abstract

本发明涉及控制电泳显示装置的稳定时段。一种降低电泳显示装置功耗的电泳显示装置。电泳显示装置通过在装置的图像更新时段之后的稳定时段期间停止驱动显示面板的驱动电路的输出来降低功耗。一种电泳显示装置，包括：显示面板，包括数据线和与所述数据线交叉的选通线；数据驱动电路，包括数据输出通道，在图像更新时段期间将数字数据转换成经由所述数据输出通道输出到所述数据线的数据电压；选通驱动电路，包括输出通道，在所述图像更新时段期间经由所述输出通道向所述选通线输出选通信号；以及选通放电晶体管，响应于功耗切断控制信号，在所述图像更新时段之后的稳定时段期间使所述选通驱动电路的所述输出通道连续地放电。

Description

控制电泳显示装置的稳定时段

技术领域

本文公开的实施方式总体涉及电泳显示装置和用于控制该装置的稳定时段的方法。

背景技术

电泳描述了在电场的影响下带电颗粒（即，材料）的运动。这些颗粒可以根据其电荷并根据颗粒的尺寸和形状来移动。近来，利用电泳的显示装置已开发出来，成为传统纸介质或传统显示器的替代品。

电泳显示装置包括数据线、与数据线交叉的选通线（或扫描线）和电泳膜。因为电泳显示装置具有存储器效果，所以当驱动用于更新图像的显示面板时临时有功耗，并且随后的功耗很少。

如果在经过图像更新时段之后切断（即，停止）电泳显示装置的驱动电路的输入信号，则驱动电路会出现故障。所述图像更新时段是用新的图像数据更新显示面板的时间段。为了应对故障，可以在电泳显示装置中使用稳定时段，以稳定驱动电路的操作。在经过图像更新时段之后，通过保持输入到驱动电路的信号，驱动电路的操作得以稳定。然而，因为在稳定时段期间驱动电路产生输出信号，所以产生功耗，并且这些不希望的输出可能对显示面板上显示的图像造成负面影响。

发明内容

本文公开的实施方式提供了一种通过在图像更新时段之后的稳定时段期间停止用于驱动显示面板的驱动电路的输出来降低功耗的电泳显示装置。

根据实施方式，一种电泳显示装置，包括：显示面板，包括数据线和与所述数据线交叉的选通线；以及数据驱动电路，配置为在图像更新时段期间响应于源时序控制信号将数字数据转换成供应到数据线的数据电压。电泳显示装置还可以包括选通驱动电路，在图像更新时段期间响应于选通时序信号与所述数据线上的数据电压同步地向选通线供应扫描（即，选通）脉冲。电泳显示装置还可以包括选通放电晶体管，响应于功耗切断控制信号，在所述图像更新时段期间使所述选通驱动电路的输出通道周期性地放电。响应于所述功耗切断控制信号，在设置在所述图像更新时段之后的稳定时段期间，所述选通放电晶体管使所述选通驱动电路的所述输出通道连续地放电。所述电泳显示装置还可以包括控制器，所述控制器向所述数据驱动电路发送数字视频数据，并且在稳定时段期间，产生源时序控制信号、选通时序控制信号和功耗切断控制信号。

所述电泳显示装置还包括浮置（floating）源极晶体管，所述浮置源极晶体管响应于所述功耗切断控制信号，在所述图像更新时段期间将所述数据驱动电路的输出通道周期性地连接到所述数据线。所述浮置源极晶体管响应于所述功耗切断控制信号，在所述稳定时段期间造成所述数据驱动电路的所述输出通道连续地浮置（即，断开）。

在图像更新时段期间，功耗切断控制信号被产生作为脉冲信号或线。功耗切断控制信号与选通脉冲的输出时序同步地以选通低电压输出。在不输出选通脉冲时，功耗切断控制信号以高于选通低电压的选通高电压输出。在稳定时段期间，功耗切断控制信号保持选通高电压。在一个实施方式中，选通放电晶体管被并入选通驱动电路中并且浮置源极晶体管被并入数据驱动电路中。

在一个实施方式中，一种控制电泳显示装置的稳定时段的方法，包括：向驱动电路发送数字视频数据并且产生源时序控制信号、选通时序控制信号和功耗切断控制信号。这些信号是在图像更新时段期间以及图像更新时段之后设置的稳定时段期间产生的。响应于功耗切断控制信号，在图像更新时段期间，使选通驱动电路的输出通道周期性地放电。响应于功耗切断控制信号，在稳定时段期间，还使选通驱动电路的输出通道连续地放电。

此发明内容以及以下具体描述中描述的特征和优点并不意图限制。依据附图、说明书和权利要求书，许多附加的特征和优点对于本领域技术人员将是显而易见的。

附图说明

图1示出根据一个实施方式的电泳显示装置的框图。

图2示出根据一个实施方式的图1所示像素的微胶囊（microcapsule）结构。

图3示出根据一个实施方式的选通驱动电路的详细视图。

图4示出根据一个实施方式的选通驱动电路的波形。

图5示出根据一个实施方式的数据驱动电路。

附图描绘各种非限制性实施方式，并且具体描述描述了各种非限制性实施方式，仅用于示例的目的。本领域的技术人员将从以下讨论中容易认识到，可以在不脱离本文所描述原理的情况下，采用本文示出的结构和方法的替代实施方式。

具体实施方式

下文中，将参照附图更充分地描述本发明的实施方式，在这些附图中示出本发明的示例实施方式。然而，本发明可以按许多不同形式实施，并且不应该被理解为限于本文阐述的实施方式。在整个说明书中，相似的附图标记指明相似的元件。在下面的描述中，如果确定对本发明相关的已知功能或构造的详细描述使本发明的主题不清楚，则省去这部分详细描述。

图1示出根据一个实施方式的电泳显示装置。电泳显示装置包括：显示面板10，其具有布置成矩阵图案的m×n个像素Ce；数据驱动电路12，其向显示面板10的数据线14供应数据电压；选通驱动电路13，其向显示面板10的选通线15供应扫描（即，选通）脉冲；控制器11，其既控制数据驱动电路12又控制选通驱动电路13。电泳显示装置还可以包括电源电路30。

显示面板10中的每个像素Ce包括公共电极2和像素电极1。在一个实施方式中，公共电极2由诸如氧化铟锡（ITO）的透明材料形成。在替代实施方式中，可以将其它材料用于公共电极2。现在参照图2，图2示出位于每个像素Ce的公共电极2和像素电极1之间的微胶囊结构3的结构。每个微胶囊3包括带负电的多个白色颗粒5和带正电的多个黑色颗粒4。

返回参照图1，在显示面板10的下基板上，数据线14与选通线15交叉。下基板可以由玻璃、金属或塑料、或其它合适材料形成。薄膜晶体管（TFT）设置在数据线14和选通线15的交叉处。TFT的源极连接到数据线14，并且TFT的漏极连接到像素Ce的像素电极1。

当向像素Ce的像素电极1施加正电压Vpos时，像素Ce显示黑色灰度级。返回参照图2，当向像素电极1施加正电压Vpos时，微胶囊3中带负电的白色颗粒5被像素电极1处的正电压Vpos吸引。相反地，像素电极1处的正电压Vpos排斥带正电的黑色颗粒4，使其远离像素电极1。黑色颗粒4被排斥并且朝向公共电极2，从而导致像素Ce显示黑色灰度级。

当向像素Ce的像素电极1施加负数据电压Vneg时，像素Ce显示白色灰度级。当向像素电极1施加负电压Vneg时，微胶囊3中带正电的黑色颗粒4被像素电极1处的负电压Vneg吸引，如图2中所示。相反地，像素电极1处的负电压Vneg排斥带负电的白色颗粒5，使其远离像素电极1。白色颗粒5被排斥，朝向公共电极2，从而导致像素Ce显示白色灰度级。

因此，在图像更新时段期间，新数据被写入像素Ce。在图像更新时段经过（即，结束）后，像素Ce保持被写入像素Ce的当前数据的灰度级（例如，黑色灰度级或白色灰度级），直到对装置完成下一次更新为止。

如图1中所示，TFT的栅极连接到选通线15。响应于经由选通线15从选通驱动电路13接收到扫描脉冲，TFT导通，选择一行像素Ce来执行显示并且向所选像素Ce的像素电极1供应来自相应数据线14的数据电压。公共电极线16形成在显示面板10的上透明基板上，以同时向所有的像素Ce供应公共电压Vcom。上基板可以由玻璃、塑料或任何其它合适的材料形成。

在一个实施方式中，数据驱动电路12包括多个源驱动集成电路（IC），其输出正电压Vpos、负电压Vneg和地电压GND中的一个。例如，在图像更新时段期间，当从控制器11输入的数字数据是第一值（例如，“012”）时，数据驱动电路12输出+15V的正数据电压Vpos。例如，在图像更新时段期间，当从控制器11输入的数字数据是第二值（例如，“102”）时，数据驱动电路12输出-15V的负数据电压Vneg。并且，在图像更新时段期间，当从控制器11输入的数字数据是第三值（例如，“002”）或第四值（例如“112”）时，数据驱动电路12输出0V的地电压GND。因此，在图像更新时段的持续期间，数据驱动电路12响应于从控制器11输入的数字数据选择三相电压Vpos、Vneg和GND中的任一个，并且向数据线14输出所选的相电压。从数据驱动电路12输出的电压经由数据线14和TFT供应到像素Ce的像素电极1。

数据驱动电路12由于响应于功耗切断控制信号（下文中称为“GMODE信号”）致使连接到数据线14的输出通道浮置，可不产生输出。在设置为紧随图像更新时段的稳定时段期间，数据驱动电路12从控制器11接收GMODE信号。在一个实施方式中，在稳定时段期间每个像素Ce保持被写入的数据，直到开始下一个图像更新时段为止。因此，即使在稳定时段期间从控制器11输入数据和源时序控制信号，数据驱动电路12在稳定时段期间也不产生输出。

在一个实施方式中，选通驱动电路13包括移位寄存器和电平移位器等，电平移位器用于将来自移位寄存器的输出信号的电压摆动宽度（即，电压范围）转换成适于驱动TFT的摆动宽度。为了经由TFT输出数据电压，在图像更新时段期间，选通驱动电路13顺序地输出与向数据线14供应的数据电压同步的扫描脉冲。扫描脉冲在正选通电压GVDD和低选通电压VGL之间摆动。

响应于从控制器11接收的GMODE信号，在稳定时段期间，选通驱动电路13将与选通线15连接的输出通道连接到地电压源GND或者产生低选通电压VGL的低电压源，以使输出通道放电。因此，即使在稳定时段期间从控制器11输入选通时序控制信号，选通驱动电路13也不产生输出。

控制器11接收水平同步信号H和垂直同步信号V以及时钟信号CLK，以产生用于控制数据驱动电路12和选通驱动电路13的操作时序的信号。控制信号包括用于控制数据驱动电路12的操作时序的源时序控制信号和用于控制选通驱动电路13的操作时序的选通时序控制信号。

在一个实施方式中，源时序信号包括源起始脉冲、源移位时钟等。选通时序信号可以包括选通起始脉冲、选通移位时钟等。控制器11使用其中设置有数据电压波形的查询表和存储输入图像的帧存储器，根据像素的当前灰度级状态和将要被更新的像素的下一状态，向数据驱动电路12供应针对每个数据灰度级（例如，针对黑色灰度级和白色灰度级）设置的数字数据。

为了最小化功耗，控制器11附加地在图像更新时段随后的稳定时段期间产生GMODE信号，以停止选通驱动电路13的输出并且停止数据驱动电路12的输出。在稳定时段期间，如果不从选通驱动电路13产生输出，则与传统技术相比，可以极大地改进功耗。因此，在一个实施方式中，在稳定时段期间，可以只向选通驱动电路13施加GMODE信号，而不向数据驱动电路12施加GMODE信号。在另一个实施方式中，在稳定时段期间，可以同时向选通驱动电路13和数据驱动电路12输入GMODE信号。

在一个实施方式中，电源电路30使用DC-DC转换器产生驱动电压Vcc、Vcom、Vpos、Vneg、VGH和VGL。逻辑电源电压Vcc是驱动控制器11的专用集成电路（ASIC）、数据驱动电路12的源驱动IC和选通驱动电路13的选通驱动IC所必需的逻辑电压，并且例如为3.3V DC电压。正数据电压Vpos例如为+15V DC电压，并且负电压Vneg例如为-15V DC电压。公共电压Vcom例如为介于0V和-2V之间的DC电压。选通高电压VGH大致为+22V DC电压。选通低电压VGL大致为-20V DC电压。

图3示出根据一个实施方式的选通驱动电路的详细视图。图4示出根据一个实施方式的选通驱动电路13的波形。

如图3中所示，选通驱动电路13包括移位寄存器20、电平移位器22a、电平移位器22b、晶体管P1、晶体管N1和晶体管N2。

移位寄存器20包括以级联构造（cascade configuration）连接的各级20a、20b和20c。选通移位时钟CKV输入到级20a至20c中的每个，并且选通起始脉冲SPV输入到第一级20a。选通移位时钟CKV包括两相或更多相的时钟信号，它们的相位顺序地移位。移位寄存器20的级20a至20c通过针对选通移位时钟CKV的每个输出产生输出而使选通起始脉冲SPV顺序地移位。第一级20a产生第一输出G_n-1，G_n-1的相位响应于第一选通移位时钟从起始脉冲移位。第一级20a的第一输出G_n-1输入到第二级20b。第二级20b接收级20a的第一输出G_n-1作为其起始脉冲。第二级20b产生第二输出G_n，G_n响应于第二移位时钟从第一输出G_n-1移位。第二输出G_n输入到第三级20c作为其起始脉冲。第三级20c接收第二级20b的第二输出G_n作为其起始脉冲，并且产生第三输出G_n+1，第三输出G_n+1响应于第三选通移位时钟从第二输出G_n移位。

电平移位器22a和电平移位器22b将移位寄存器20的每个输出的电压进行电平移位。当移位寄存器20的输出是高逻辑电压（例如，3.3V）时，电平移位器22a输出选通低电压VGL，并且当移位寄存器20的输出是低逻辑电压（例如，0V）时，电平移位器22a输出选通高电压VGH。当移位寄存器20的输出是低逻辑电压（例如，0V）时，第二电平移位器22b输出选通高电压VGH，并且当移位寄存器20的输出是高逻辑电压（例如，3.3V）时，第二电平移位器22b输出选通低电压VGL。

在一个实施方式中，晶体管P1被实现为p型MOSFET。如图3中所示，晶体管P1包括：栅极，连接到电平移位器22a的输出端子；源极，用于供应选通高电压VGH；以及漏极，连接到选通驱动电路13的输出通道。当电平移位器22a的输出是选通低电压VGL时，晶体管P1导通，从而向与选通线15连接的输出通道供应选通高电压VGH。当电平移位器22a的输出是选通高电压VGH时，晶体管P1截止。

晶体管N1和晶体管N2可以被实现为n型MOSFET。晶体管N1包括：栅极，连接到电平移位器22b的输出端子；源极，用于供应选通低电压VGL；以及漏极，连接到选通驱动电路13的输出通道。当电平移位器22b的输出是选通高电压VGH时，晶体管N1导通，从而向与选通线15连接的输出通道供应选通低电压VGL。当电平移位器22b的输出是选通低电压VGL时，晶体管N1截止。

晶体管N2包括：栅极，耦合到GMODE信号；源极，连接到选通低电压VGL；以及漏极，连接到选通驱动电路13的输出通道。在一个实施方式中，晶体管N2是选通放电晶体管。晶体管N2响应于GMODE信号的选通高电压VGH而导通。晶体管N2将选通驱动电路13的输出通道连接到低电压源并且强行使输出通道放电。

现在参照图4，G1和G2指示扫描脉冲。扫描脉冲经由选通驱动电路13的第一输出通道（例如，选通线G1）和第二输出通道（例如，选通线G2）顺序地输出。SPV信号代表选通起始脉冲并且CKV信号代表选通移位时钟信号。

在图4中，图像更新时段被称为“Timage”并且稳定时段被称为“Tst”。图像更新时段Timage在一个实施方式中大致为600毫秒，并且稳定时段Tst在一个实施方式中大致为200毫秒。图像更新时段Timage和稳定时段Tst可以根据显示面板特性或驱动电路的操作特性而变化。

在图像更新时段Timage期间，产生GMODE信号，作为与扫描（即，选通）脉冲的输出时序同步地以选通低电压VGL输出、并且当不输出选通驱动电路13的扫描脉冲时以选通高电压VGH输出的脉冲信号。因此，在图像更新时段Timage期间，晶体管N2按照扫描脉冲的输出时序截止，并且在其中不从选通驱动电路13输出扫描脉冲以用低电压源VGL使选通驱动电路13的输出通道放电的时段期间导通。结果，在图像更新时段Timage期间，晶体管N2控制供应至选通线15的扫描脉冲的脉冲宽度和下降时间，并且当不产生扫描脉冲时最小化功耗。

在稳定时段Tst期间，GMODE信号保持选通高电压VGH。因此，在稳定时段Tst期间，晶体管N2可以通过连续地将选通驱动电路13的输出通道连接到低电压源VGL以使输出通道放电来截断选通驱动电路13的异常输出并且最小化功耗。

图5示出根据一个实施方式的数据驱动电路12。数据驱动电路12包括电平移位器52、电平移位器54、电平移位器56、晶体管P2、晶体管P3、晶体管N3和晶体管N4。

在图像更新时段的持续期间，当从控制器11输入的数字数据是第一值（例如，“012”）时，电平移位器52输出负电压Vneg。在图像更新时段的持续期间，当从控制器11输入的数字数据是第二值（例如，“102”）时，电平移位器54输出正电压Vpos。在图像更新时段的持续期间，当从控制器11输入的数字数据是第三值（例如，“002”）或第四值（例如，“112”）时，电平移位器56输出正电压Vpos。

在一个实施方式中，晶体管P2和晶体管P3被实现为p型MOSFET。在一个实施方式中，晶体管N3和晶体管N4被实现为n型MOSFET。

响应于来自第一电平移位器52的负电压输出Vneg，晶体管P2向与数据线14连接的数据输出通道供应正数据电压Vpos。晶体管P2包括：栅极，连接到电平移位器52的输出端子；源极，连接到正数据电压源Vpos；以及漏极，连接到数据驱动电路12的数据输出通道。

响应于来自电平移位器54的正电压输出Vpos，晶体管N3向与数据线14连接的输出通道供应负数据电压Vneg。晶体管N3包括：栅极，连接到电平移位器54的输出端子；源极，连接到负数据电压源Vneg；以及漏极，连接到数据驱动电路12的输出通道。

响应于从电平移位器56输出的正电压Vpos，晶体管N4向与数据线14连接的数据输出通道供应0V的地电压Vss。晶体管N4包括：栅极，连接到电平移位器56的输出端子；源极，连接到地电压源Vss；以及漏极，连接到数据驱动电路12的数据输出通道。

在一个实施方式中，晶体管P3是浮置源极晶体管。晶体管P3响应于图4所示GMODE信号的选通低电压VGL而导通，以当从数据驱动电路12输出数据电压时，连接数据驱动电路12的数据输出通道和数据线14。在图像更新时段Timage期间，晶体管P3在输出通道和数据线14之间形成电流路径。晶体管P3包括：栅极，耦合到GMODE信号；源极，连接到数据驱动电路12的数据输出通道；以及漏极，连接到数据线14。

返回参照图4，在图像更新时段Timage期间，产生GMODE信号，作为与扫描脉冲的输出时序同步地以选通低电压VGL输出、并且在稳定时段Tst期间不输出扫描脉冲时以选通高电压VGH输出的脉冲信号。因此，在图像更新时段Timage期间，晶体管P3通过使数据驱动电路12的输出通道处于不输出数据电压的时段内而调整数据电压的输出时序，并最小化数据驱动电路12的功耗。

在稳定时段Tst期间，GMODE信号保持选通高电压VGH。因此，在稳定时段Tst期间，晶体管P3保持截止状态并且使数据驱动电路12的输出通道浮置，以阻断输出通道和数据线14之间的电流路径。结果，在稳定时段Tst期间，晶体管P3能够截断数据驱动电路12的异常输出并且最小化功耗。

如以上所讨论的，本文的实施方式允许选通驱动电路13的输出通道连接到低电压源，以在图像更新时段之后设置的稳定时段期间强行将输出通道放电。结果，即使在稳定时段期间向选通驱动电路输入信号，通过截断选通驱动电路的输出，显示装置也可以最小化功耗。此外，显示装置可以防止在稳定时段期间从选通驱动电路13产生不希望的输出。

虽然已经参照实施方式的多个示例性实施方式描述了这些实施方式，但是应该理解，本领域的技术人员可以设计出将落入本公开原理范围内的众多其它修改和实施方式。更具体地讲，在本公开、附图和所附权利要求书的范围内，主题组合布置的组成部件和/或布置的各种变形和修改是可能的。除了组成部件和/或布置的变形和修改之外，替代用途对于本领域的技术人员也是显而易见的。

相关专利申请的交叉引用

本申请要求2011年11月23日提交的韩国专利申请No.10-2011-0123146的优先权，该专利申请的全文在此以引用方式并入。

Claims (15)

1.一种电泳显示装置，所述电泳显示装置包括：

显示面板，所述显示面板包括数据线和与所述数据线交叉的选通线；

数据驱动电路，所述数据驱动电路包括数据输出通道，所述数据驱动电路在图像更新时段期间将数字数据转换成经由所述数据输出通道输出到所述数据线的数据电压；

选通驱动电路，所述选通驱动电路包括输出通道，所述选通驱动电路在所述图像更新时段期间经由所述输出通道向所述选通线输出选通信号；以及

选通放电晶体管，所述选通放电晶体管响应于功耗切断控制信号，在所述图像更新时段之后的稳定时段期间使所述选通驱动电路的所述输出通道连续地放电。

2.根据权利要求1所述的电泳显示装置，其中，所述选通放电晶体管响应于所述功耗切断控制信号，在所述图像更新时段期间使所述选通驱动电路的所述输出通道周期性地放电。

3.根据权利要求1所述的电泳显示装置，所述电泳显示装置还包括：

控制器，所述控制器向所述数据驱动电路发送所述数字数据并且向所述选通驱动电路和所述数据驱动电路发送所述功耗切断控制信号。

4.根据权利要求1所述的电泳显示装置，所述电泳显示装置还包括浮置源极晶体管，所述浮置源极晶体管响应于所述功耗切断控制信号在所述图像更新时段期间将所述数据驱动电路的输出通道周期性地连接到所述数据线，并且响应于所述功耗切断控制信号在所述稳定时段期间使所述数据驱动电路的所述输出通道连续地浮置。

5.根据权利要求1所述的电泳显示装置，所述电泳显示装置还包括：

浮置源极晶体管，所述浮置源极晶体管响应于所述功耗切断控制信号，在所述稳定时段期间使所述数据驱动电路的所述数据输出通道连续地断开。

6.根据权利要求5所述的电泳显示装置，其中，所述浮置源极晶体管响应于所述功耗切断控制信号，在所述图像更新时段期间使所述数据驱动电路的所述数据输出通道周期性地断开。

7.根据权利要求1所述的电泳显示装置，其中，所述功耗切断控制信号响应于所述选通信号的输出在所述图像更新时段期间以第一电平输出；并且

其中，所述功耗切断控制信号响应于不输出所述选通信号在所述图像更新时段期间以高于所述第一电平的第二电平输出。

8.根据权利要求7所述的电泳显示装置，其中，所述功耗切断控制信号在所述稳定时段期间以所述第二电平连续地输出。

9.根据权利要求1所述的电泳显示装置，其中，所述选通放电晶体管被并入所述选通驱动电路中。

10.根据权利要求4所述的电泳显示装置，其中，所述浮置源极晶体管被并入所述数据驱动电路中。

11.一种控制电泳显示装置的方法，所述方法包括：

在图像更新时段期间以及在所述图像时段之后的稳定时段期间接收功耗切断控制信号；

响应于所述功耗切断控制信号，在所述图像更新时段期间使选通驱动电路的输出通道周期性地放电；以及

响应于所述功耗切断控制信号，在所述稳定时段期间使所述选通驱动电路的所述输出通道连续地放电。

12.根据权利要求11所述的方法，所述方法还包括：

响应于所述功耗切断控制信号，在所述图像更新时段期间将数据驱动电路的输出通道周期性地连接到所述电泳显示装置的数据线。

13.根据权利要求11所述的方法，所述方法还包括：

响应于所述功耗切断控制信号，在所述稳定时段期间使数据驱动电路的输出通道连续地断开。

14.根据权利要求11所述的方法，其中，所述功耗切断控制信号响应于选通信号的输出在所述图像更新时段期间处于第一电平；并且

其中，所述功耗切断控制信号响应于不输出所述选通信号在所述图像更新时段期间处于高于所述第一电平的第二电平。

15.根据权利要求14所述的方法，其中，所述功耗切断控制信号在所述稳定时段期间连续地保持在所述第二电平。

Images