CN101499489B - 金属氧化物半导体场效应晶体管及其制作方法 - Google Patents

Abstract

本发明公开了一种提供静电放电防护及稳压电容的金属氧化物半导体场效应晶体管及其制作方法，应用于一芯片。该晶体管包含一P型基底、一导体层、一第一N型掺杂区、一第二N型掺杂区及N型阱，其利用导体层耦接于一接地端，第一N型掺杂区耦接于一电源端，一第二N型掺杂区耦接于一电源焊垫(VDD Pad)，使一芯片未安装或未运作时，可作为静电放电防护；当芯片运作时，导体层与第一N型掺杂区、第二N型掺杂区及N型阱形成一栅极电容做为电源端与接地端间的稳压电容，以达到充分利用的目的，可节省芯片的尺寸大小，进而降低成本。

Description

金属氧化物半导体场效应晶体管及其制作方法

技术领域

本发明涉及一种金属氧化物半导体场效应晶体管及其制作方法，尤其涉及提供静电放电防护及稳压电容的金属氧化物半导体场效应晶体管及其制造方法。

背景技术

近年来电子产业的发展突飞猛进，尤其是半导体产业，使芯片的尺寸越来越小，功能也越来越强大，所以如何完全有效地利用芯片内元件，使芯片在有限空间内可完全发挥其功能，一直是半导体业者追求的目标。一般用于芯片的静电放电防护(Electro Static Discharge，ESD)装置，都在芯片内的焊垫(Pad)连接一虚设的金属氧化物半导体场效应晶体管(Metal OxideSemiconductor Field Effect Transistor，MOSFET)，以避免静电产生的高电流进入芯片的内部电路，使其损毁芯片。

请参阅图1，其为已知技术的静电放电(ESD)防护的一N型金属氧化物半导体场效应晶体管的结构示意图。如图所示，提供一P型基板1’并在其上方设置一栅极氧化层2’，并在栅极氧化层2’的上方设置一多晶硅层3’作为一栅极，且耦接于一接地端。P型基底1’中分别设置一第一N型掺杂区10’与一第二N型掺杂区12’于栅极氧化层2’的侧边，以作为源极以及漏极。第一N型掺杂区10’耦接于接地端，而第二N型掺杂区12’耦接于一焊垫4’。当静电所产生的电流透过焊垫进入时，会经由N型金属氧化物半导体场效应晶体管的第二N型掺杂区12’与P型基底1’所产生的PN结及第一N型掺杂区10’、P型基底1’及第二N型掺杂区12’所产生的双极晶体管(Bipolar Transistor)的效应，将电流导引于一接地端，以达到静电放电防护。

惟查，此作法对于静电放电防护有很好的效果，但在芯片运作时，金属氧化物半导体场效应晶体管都是没有作用，这对于半导体的芯片设计来说，是颇为可惜之处。一般若需要在电源端与接地端间增加稳压的效能，通常都需另外制作一电容以达成其功效，但此作法需额外利用芯片的空间，增加芯片的尺寸，如此亦会提高成本。

因此，可针对上述问题提出一种新颖的金属氧化物半导体场效应晶体管及其制造方法，使其不仅具有静电放电防护的功能，同时又可兼具电源端与接地端间的稳压的效能，以达到一举两得的目的。

发明内容

本发明的目的之一，在于芯片运作时，通过金属氧化物半导体场效应晶体管的一导体层与一N型阱、一第一N型掺杂区以及一第二N型掺杂区所产生一栅极电容，以作为一电源端与一接地端间的稳压电容，使达到有效利用的目的。

本发明的目的之一，在于通过金属氧化物半导体场效应晶体管的电容作为电源端与接地端的稳压电容，使无需额外利用一芯片的空间制作一电容，以降低制作成本。

为达上述的目的及优点，本发明利用芯片的一虚设的金属氧化物半导体场效应晶体管一方面在芯片未安装或未运作时，可避免人体放电模式(HumanBody Model，HBM)与机械放电模式(Machine Model，MM)影响该芯片的效能，另一方面在芯片运作时，其利用第一N型掺杂区与第二N型掺杂区及两者之间所设置的N型阱与导体层所形成的电容作为电源端与接地端间的稳压电容。如此可有效地利用金属氧化物半导体场效应晶体管，增加芯片的效能，又无需额外利用芯片的空间来制作稳压电容，以节省芯片的尺寸，进而降低其成本。

附图说明

图1为已知技术的静电放电防护的N型金属氧化物半导体场效应晶体管的结构示意图；

图2为本发明的一优选实施例的N型金属氧化物半导体场效应晶体管的结构剖面图；以及

图3为本发明的一优选实施例的N型金属氧化物半导体场效应晶体管的制造方法的流程图。

附图标记说明

1’P型基底             10’第一N型掺杂区

12’第二N型掺杂区      14’P型掺杂区

2’栅极氧化层          3’多晶硅层

4’焊垫                1P型基底

10第一N型掺杂区        12第二N型掺杂区

14N型阱                16P型掺杂区

2栅极氧化层            3导体层

4电源焊垫

具体实施方式

为了使得本发明的结构特征及所达成的功效被更进一步地了解与认识，谨佐以优选的实施例及配合详细的说明，说明如后。

已知技术的静电放电防护的一N型金属氧化物半导体场效应晶体管，当静电经由焊垫进入时，会经由N型金属氧化物半导体场效应晶体管将静电所产生的电流导引至接地端，但于一芯片运作时，N型金属氧化物半导体场效应晶体管都处于关闭的状态，故本发明提供一种兼具稳压及静电放电防护的金属氧化物半导体场效应晶体管。当芯片未安装于电路或未运作时，N型金属氧化物半导体场效应晶体管可作为静电放电防护之用，当芯片正常运作时，N型金属氧化物半导体场效应晶体管则可作为电源端与接地端间的稳压电容之用。

请参阅图2，其为本发明的一优选实施例的N型金属氧化物半导体场效应晶体管的结构剖面图。如图所示，N型金属氧化物半导体场效应晶体管用于一芯片，其包含一P型基底1、一第一N型掺杂区10、一第二N型掺杂区12、一N型阱14、一P型掺杂区16、一栅极氧化层2以及一导体层3。其中，栅极氧化层2位于P型基板1的上方，导体层3位于栅极氧化层2的上方，导体层3材料可包含多晶硅。本实施例另利用离子注入法(ionimplantation)在P型基底1中形成一N型阱14、一第一N型掺杂区10与一第二N型掺杂区12，且第一N型掺杂区10与第二N型掺杂区12分别位于栅极氧化层2的侧边，而N型阱14位于栅极氧化层2的下方及涵盖第一N型掺杂区10及第二N型掺杂区12的则边，一P型掺杂区16设置于P型基底1中，以作为P型基底1接地之用。

承上所述，导体层3作为一栅极，并耦接于一接地端，第一N型掺杂区10耦接于电源端，第二N型掺杂区12耦接于电源焊垫4，当静电所产生的电流透过芯片的接脚进入至一电源焊垫4时，由于第二N型掺杂区12与P型基底1所产生的PN结，最后将由P型掺杂区16将电流导引至接地端，以完成静电放电。

当芯片正常运作时，可通过N型阱14、第一N型掺杂区10以及第二N型掺杂区12与导体层3，以形成电容，再利用第一N型掺杂区10与第二N型掺杂区12都耦接于电源端以及导体层3耦接于接地端，以产生电源端与接地端间的稳压电容，使得当芯片正常运作时，又可作为一稳压电容，如此可充分使用该金属氧化物半导体导体。

请参阅图3，其为本发明的一实施例的金属氧化物半导体场效应晶体管制造方法的流程图。如图3所示，金属氧化物半导体场效应晶体管用于一芯片，首先执行步骤S10，形成P型基底。再执行步骤S11，形成一N型阱于P型基底中。接着执行步骤S12，形成栅极氧化层于N型阱上方。接着执行步骤S13，形成导体层于栅极氧化层的上方，其中导体层耦接于接地端。在此步骤中，导体层作为栅极。再接着执行步骤S14，形成第一N型掺杂区及第二N型掺杂区，其中第一N型掺杂区耦接于电源端，第二掺杂区耦接于电源焊垫。在上述步骤中，可利用N离子注入法将第一N型掺杂区、第二N型掺杂区及N型阱形成于P型基底中，并将第一N型掺杂区与第二N型掺杂区形成于栅极氧化层的二侧，其中N型阱分别涵盖第一N型掺杂区及第二N型掺杂区的一侧。接下来执行步骤S15，形成P型掺杂区于P型基底中，其中，透过P型掺杂区作为P型基底接地之用。

承上所述，当芯片未安装于电路或未运作时，易受静电影响，静电所产生的电流会经由芯片接脚进入至电源焊垫，再经由第二N型掺杂区与P型基底所产生的PN接面将电流导引至接地端。

再者，当芯片正常运作时，可通过导体层与第一N型掺杂区、第二N型掺杂区及N型阱所形成的栅极电容，再加上第一N型掺杂区及第二N型掺杂区耦接于电源端，导体层耦接于接地端，使之作为电源端与接地端间的稳压电容。

综上所述，本发明涉及一种提供静电放电防护及稳压电容的金属氧化物半导体场效应晶体管及其制作方法，其利用一N型金属氧化物半导体场效应晶体管的一第二N型掺杂区与一P型基底所形成PN结将静电导引于一接地端，并在芯片运作时，利用一导体层与一N型阱、一第一N型掺杂区及第二N型掺杂区形成一电容，使作为一电源端与一接地端间的稳压电容，如此可充分利用金属氧化物半导体导体，以减少制作成本。

本发明实为一具有新颖性、进步性及可供产业利用者，应符合我国专利法所规定的专利申请要件无疑。援依法提出发明专利申请，祈钧局早日赐准专利，至感为祷。

惟以上所述者，仅为本发明的一优选实施例而已，并非用来限定本发明实施的范围，举凡依本发明权利要求所述的形状、构造、特征及精神所为的等同变化与修饰，均应包括于本发明的权利要求内。

Claims (10)

1.一种提供静电放电防护及稳压电容的金属氧化物半导体场效应晶体管，包括：

一P型基底；

一栅极氧化层，位于该P型基底的上方；

一导体层，位于该栅极氧化层的上方，并耦接于一接地端；

一第一N型掺杂区，位于该P型基底中及该栅极氧化层的一侧，且耦接于一电源端；

一第二N型掺杂区，位于该P型基底中及该栅极氧化层的另一侧，且耦接于一电源焊垫；及

一N型阱，位于该P型基底中，并位于该第一N型掺杂区与该第二N型掺杂区之间，且分别涵盖该第一N型掺杂区及该第二N型掺杂区的一侧。

2.如权利要求1所述的金属氧化物半导体场效应晶体管，其中该P型基底内的上方形成一P型掺杂区，该P型掺杂区耦接于接地端。

3.如权利要求1所述的金属氧化物半导体场效应晶体管，其中该导体层的材料包含多晶硅。

4.如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述金属氧化物半导体场效应晶体管应用于一芯片。

5.如权利要求1所述的金属氧化物半导体场效应晶体管，其中该导体层可做为一栅极。

6.一种金属氧化物半导体场效应晶体管的制造方法，该金属氧化物半导体场效应晶体管用以提供静电放电防护及稳压电容，其步骤包括：

形成一P型基底；

形成一N型阱于该P型基底中；

形成一栅极氧化层于该N型阱上方；

形成一导体层于该栅极氧化层的上方，其中该导体层耦接于一接地端；及

形成一第一N型掺杂区及一第二N型掺杂区，其中该N型阱分别涵盖该第一N型掺杂区及该第二N型掺杂区的一侧，且该第一N型掺杂区耦接于一电源端，该第二N型掺杂区耦接于一电源焊垫。

7.如权利要求6所述的金属氧化物半导体场效应晶体管的制造方法，还包括：

形成一P型掺杂区于该P型基底中，其中该P型掺杂区耦接于该接地端。

8.如权利要求6所述的金属氧化物半导体场效应晶体管的制造方法，其中制造掺杂区及N型阱的方法包含离子注入法。

9.如权利要求6所述的金属氧化物半导体场效应晶体管的制造方法，其中所述金属氧化物半导体场效应晶体管应用于一芯片。

10.如权利要求6所述的金属氧化物半导体场效应晶体管的制造方法，其中该导体层的材料包含多晶硅。

Images