CN101496461A - 用于降低同步开关噪声的设备和方法 - Google Patents
用于降低同步开关噪声的设备和方法 Download PDFInfo
- Publication number
- CN101496461A CN101496461A CNA2006800239177A CN200680023917A CN101496461A CN 101496461 A CN101496461 A CN 101496461A CN A2006800239177 A CNA2006800239177 A CN A2006800239177A CN 200680023917 A CN200680023917 A CN 200680023917A CN 101496461 A CN101496461 A CN 101496461A
- Authority
- CN
- China
- Prior art keywords
- group
- state
- value
- identifier
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Dc Digital Transmission (AREA)
Abstract
通过降低转变期间值改变的驱动器的累积数量,可以降低累积电流变化以及同步开关噪声效应。此外,降低累积电路变化还可以降低芯片的接地面和/或者电源面上的电压波动,从而最小化因为电压谷值或者峰值引起的可能不适当逻辑功能。在一种实现中,该方法包括:读取第一字的第一组位的第一状态值;以及获取每个第一组位的第二状态的预计值。如果通过改变该第一组位的第二状态的该预计值能够降低该第一开关噪声累积效应,则确定至少一个值与该第二状态的预计值不同的替用值组,以降低该第一开关噪声累积效应。
Description
背景技术
同步开关噪声(SSN)是一种在电子系统内可能存在的噪声形式。SSN可能是因为大量驱动器在短时间窗内在同一个方向进行开关产生的。大量这种开关的影响可能包括送到芯片的电压产生谷值或者峰值,而且它们可以作为噪声通过激活的驱动器和未激活的驱动器传播。
在极端情况下,SSN可能妨碍电子系统正常工作。例如,对于芯片上的电源面和/或者接地面的电压电平的干扰可能妨碍逻辑电路系统正常工作。如果门阵列输出的逻辑1小于在反相器上的最小容许逻辑1,则该反相器不能正确判别该逻辑1。同样,高于反相器上的最大容许逻辑0的、来自门阵列的逻辑0可能产生不正确或者不确定的结果。
传统上,克服SSN的尝试包括:利用物理方法扩展驱动器/管脚、差分信号、使驱动器组之间的时间产生时滞以及/或者对该电路系统添加电阻器。然而,从封装角度看,这些尝试可能不利于性能、成本、设计容限和/或者复杂性。
发明内容
本发明涉及通过寻求降低同步开关驱动器的净转变能量克服同步开关噪声(SSN)。本发明的各种实施例提供的方法包括用于减少在从第一状态到第二状态转变期间的值发生变化的相邻驱动器的数量的编码协议。通过减小转变期间值变化的累计数,可以减小累积电流变化以及同步开关噪声效应。此外,减小累积电流变化还可以减小芯片的接地面和/或者电源面上的电压波动,从而最小化因为电压谷值或者峰值产生的可能不适当逻辑功能。
根据本发明的一个实施例,提供了一种用于降低同步开关噪声的方法。该方法包括:读取第一字的第一组位的第一状态的值;以及获取每个第一组位的第二状态的预计值。确定每个第一组位从第一状态到第二状态转变的第一开关噪声累积效应,而且如果通过改变第一组位的第二状态的预计值能够降低第一开关噪声累积效应,则确定至少一个值与该第二状态的预计值不同的替用值组,以降低该第一开关噪声累积效应。将该替用值组作为该第二状态写入该第一组位,而且在该第一字的至少一位设置第一标志符。
根据另一个实施例,提供了一种用于减小转变噪声的总线协议。该方法包括读取第一字的第一组位的第一状态的值;以及获取每个第一组位的第二状态的预计值。确定每个第一组位从该第一状态到该第二状态转变的第一开关噪声累积效应。如果通过改变该第一组位的第二状态的所述预计值能够降低该第一开关噪声累积效应,则确定至少一个值与该第二状态的预计值不同的替用值组,以降低该第一开关噪声累积效应。将该替用值组作为该第二状态写入该第一组位,以及在该第一字的至少一位设置第一标志符。此外,根据该方法,该总线协议包括:读取该第一字的至少一位上的所述标志符。如果设置该标志符,则从该第一组位读取该替用值组,以及根据该替用值组确定该第一组位的第二状态的预计值。作为一种选择,如果没有设置该标志符,则读取该第一组位的值作为该第一组位的第二状态。根据另一个实施例,提供了一种用于减小数字电路系统中的转变噪声的计算机可读介质。该计算机可读介质具有用于执行上面描述的方法的代码。
本发明的另一个实施例提供了一种用于减小转变能量的方法。根据该方法,确定表示至少多个二进制转变的分数。每个二进制转变均是从第一状态到相应第二状态。如果该分数表示该多个二进制转变的一半以上第一状态与该相应第二状态不同,则反相该第二状态的值,而且设置标志符。将该第二状态写入对应于该多个二进制转变的多个位。如果设置了该标志符,则将该标志符写入与对应于该多个二进制转变的多个位相关的位。
本发明的又一个实施例提供了一种用于降低数字电路系统中的瞬态噪声的设备。该设备包括:用于确定至少表示多个二进制转变的分数的装置,每个二进制转变均是从第一状态到相应第二状态;以及用于如果该分数表示该多个二进制转变的一半以上第一状态与该相应第二状态不同,则反相该第二状态的值的装置。还设置有:如果该分数表示该多个二进制转变的一半以上第一状态与该相应第二状态不同,则用于设置标志符的装置。
本发明的另一个实施例提供了一种用于降低同步开关噪声的方法,该方法包括:读取第一字的第一组位的第一状态的值;以及获取每个第一组位的第二状态的第一预计值。确定第一替用值组,其中,该第一替用值组至少一个值与该第二状态的第一预计值不同,以降低第一开关噪声累积效应。该方法还包括将该第一替用值组作为该第二状态写入该第一组位。该方法可以选择性地包括:从该第一组位读取该第一替用值组;以及根据该第一替用值组,分别确定每个第一组位的第二状态的预计值。根据另一个实施例,利用用于执行包括上面描述的方法的代码,提供了一种用于降低数字电路系统中的瞬态噪声的计算机可读介质。
附图说明
根据在此所做的描述以及附图,本发明显而易见,在所有不同附图中,同样的参考符号表示相同的部分。
图1是可以采用本发明的说明性实施例的环境的原理图;
图2是根据本发明的说明性实施例的方法的流程图;以及
图3是根据本发明的另一个说明性实施例的方法的流程图。
具体实施方式
通过寻求减少在从第一状态到第二状态转变期间值改变的相邻驱动器的数量,本发明的各种实施例克服同步开关噪声。通过减小转变期间的值变化的累积数,可以减小累积电流变化以及同步开关噪声效果。此外,减少累积电流变化还可以减少芯片的接地面和/或者电源面(power plane)的电压波动,从而将因为电压谷值或者峰值引起的可能的不适当逻辑功能降低到最小。
在说明性实施例中,本发明可以用于静态随机存取存储器(SRAM)100和现场可编程门阵列(FPGA)200。图1示出采用具有单个FPGA 200的多个SRAM 100的典型实现。在该说明性实施例中,每个SRAM 100分别是36位器件。对于每个8位字,附加位用作标志符位,下面将做详细说明。尽管通过该说明性实施例,作为本发明实施例的实现例子,但是,显然,本发明可以应用于种类繁多的电子系统和电路。作为非限制性例子,可以采用RAM和/或者专用集成电路(ASIC)管芯(die)。
参考图2,本发明的说明性实施例提供了一种用于评分处理的方法300,该评分处理确定:通过在字中的位被写入之前对它们进行编码是否可以降低对被评估的字的开关噪声累积效应。该方法300将实际写入SRAM 100的、在该例中是8位的先前字,与预计要写入SRAM 100的、在该例中为8位的相应字位的预计值进行比较,即步骤310。在该说明性实施例中,利用评分处理可以执行该比较步骤310,下面将做更详细说明。
请再参考图2,如果在310的比较确定:通过改变要写入的位,例如,通过减小每位的逻辑值的累积数,可以减小开关噪声累积效应,则在值被写入SRAM 100,即步骤330,之前,对预计值进行编码,即步骤320,然后,在步骤340设置标志符位。如果在步骤310比较确定:通过改变要写入的位,不能减小开关噪声累积效应,则在不改变的情况下,将该预计值写入SRAM 100,即步骤350。同样,在读SRAM 100时,读取每字的标志符位,以确定是否要对相应8位字进行解码。在每个SRAM 100中,对每字执行方法300。作为选择,可以采用多个标志符位,而且可以结合每个标志符位或者各标志符位,使用任意数量的字位。
可以利用种类繁多的技术,例如,通信系统原理、统计或者其他数学运算,执行比较310,试图将转变期间逻辑值的变化引起的瞬态能量降低到最小。在该说明性实施例中,可以采用评分处理。请参考表1,对所写入的先前位值(不考虑它先前是否被编码)与投射位值之间的每种逻辑转变设立分数。通过提供每次逻辑转变类型引起的瞬态电压效应的表示,如果发生从先前写入的值到预计值的转变,则这些分数意在近似每次位转变的开关噪声效应。如表1所示,利用分数表示瞬态电压效应的方向,例如,0到1的转变,分数是+1,而1到0的转变,分数是-1。
表1
写入的先前位值 | 投射位值 | 分数 |
0 | 0 | 0 |
1 | 1 | 0 |
0 | 1 | +1 |
1 | 0 | -1 |
在8位字的例子中,最高分数可能是+8和-8,它表示以单向的或者其它的方式的所有位转变。分数0表示无净转变,其中0到1的转变与1到0的转变平衡。在该说明性实施例中,如果该位的总分数大于+3或者小于-3,则写入该标志符位,表示编码转变,表示对于该字,将已编码转变和已编码位写入SRAM 100。如果总分数小于+4而大于-4,则不写入所述标志符位,而且对于该字的要被写入SRAM100的各位不进行编码。
该说明性实施例中的得分处理目标是,通过使转变位静止以及使静态位转变,使得减少当有许多位在一个方向发生变化时的转变能量。在一种实现中,编码处理可以是自动的,同时利用标志符位覆盖编码以及允许写入未编码位。
在本说明性实施例中,标志符位可以仅是用于表示已编码字位的1或者用于表示未编码字位的0。作为选择,可以利用标志符位来最小化在编码期间的转变能量。作为例子,表2示出如何利用标志符位来避免对于编码转变的标志符位发生转变。
表2
写入SRAM/从SRAM读取的先前标志符位值 | 写入SRAM/从SRAM读取的当前标志符位 | 动作 |
0 | 1 | 不进行编码/解码。未编码转变。 |
1 | 0 | 不进行编码/解码。未编码转变。 |
0 | 0 | 编码/解码。编码转变。 |
1 | 1 | 编码/解码。编码转变 |
根据该说明性实施例,可以特别定位该字位以及任选的标志符位,以便在管脚引出线上以及FPGA管芯上,使它们紧密定位在一起。在这种配置中,本发明可以获得更大的好处,因为利用紧密间隔,被紧密定位在一起的每位的累积偏移物理效应可能更有效。因此,累积得分处理可以更接近地表示偏移物理效应。
在本发明的另一个说明性实施例中,不利用得分处理确定是否需要编码,而是对每个转变进行编码以寻求降低开关噪声累积效应。在该实施例中,如图3中的例子所示,方法400包括:410,读取第一字的第一组位的第一状态的值;然后420,分别获得第一组位的第二状态的第一预计值。430,确定第一替用值组,其中第一替用值组至少有一个值与第二状态的第一预计值不同,以降低第一开关噪声累积效应。该方法还包括440,将第一替用值组作为第二状态写入第一组位。该方法还可以选择性地包括450,从第一组位读取第一替用值组;以及460,根据该第一替用值组,分别确定每个第一组位的第二状态的预计值。与其他实施例的各方面、在此描述的方面或者变换例组合采用该该实施例。
本发明的各实施例还可以包括预见到比仅下一个状态更多的状态。例如,在确定将期望值作为第二状态写入该位的过程中,除了第二状态,任意编码处理还可以考虑到对应于一个或者多个未来状态的预计值,以寻求降低对应于该状态变化的任意转变或者所有转变的开关噪声累积效应。
各种实施例可以应用于种类繁多的应用中。例子包括,但并不局限于存储介质日期、实时数据或者它们的组合。在不局限于涉及顺序寻址存储器的情况的同时,涉及存储器寻址的非顺序变化的本发明各种实施例的应用可以从种类繁多的存储器管理技术受益。作为例子,这种技术有助于使当前位于存储位置的值与该存储位置的一个或者多个预计值相关,通过得知当前位于该单元的、与该预计值进行比较的值,可以更好地表示该转变。可能发生这种情况的例子包括这样使用存储介质,在还接收实时命令的同时,在存储器寻址中请求非顺序变化。
结合本发明的各种实施例使用的存储器管理技术的非限制性说明性例子包括使用内部查找表。在该例中,还利用该查找表存储一段字中的第一字,连同于对应于该段的第一字的存储单元。可以编码,也可以不编码该查找表中的存储字。诸如10101010的规范字位于对应于该段的第一字的存储单元。该段中剩余字的存储单元含有该段的剩余部分的编码形式或者未编码形式的字。因此,在将规范字写入含有相同规范字的位时,被写入该单元的任意新段可以最小化开关噪声累积效应(或者换句话说,通过10101010值潜在地减少了开关噪声累积效应),同时可以得知该段的各字的剩余预计值,而且可以选择性地利用任意编码过程来最小化与第一字之后的字相关的开关噪声累积效应。
利用正确编码技术和相应解码技术,本发明的实施例可以用作总线协议标准,以寻求最小化总线上各导体中的SSN。采用本发明的例子可以包括,但并不局限于,FPGA和ASIC。本发明实施例还可以用于自动测试设备。应该明白,可以在种类繁多的电子设备上,特别是采用逻辑开关电路系统的电子设备上,实现本发明的各种实施例,而且可以以硬件或者软件或者它们的组合的方式实现各种方法。
在此描述的说明性实施例、各种实现以及例子具有说明性意义,而非限制性意义。尽管作为例子描述了本发明,但是在本发明的实质范围内,本技术领域内的技术人员可以设想典型实施例的各种修改和变型。可以组合采用上述实施例的特征和特性。该优选实施例仅是说明性的,总之,不应该认为是限制性的。不是由上面的描述,而是由所附权利要求书限定本发明范围,而且落入权利要求书范围内的所有变型和等同意欲包括在其内。
Claims (26)
1.一种用于降低同步开关噪声的方法,包括:
读取第一字的第一组位的第一状态的值;
获取每个所述第一组位的第二状态的预计值;
确定每个所述第一组位从所述第一状态到所述第二状态的转变的第一开关噪声累积效应;以及
如果通过改变所述第一组位的所述第二状态的所述预计值能够降低所述第一开关噪声累积效应,则确定至少一个值与所述第二状态的预计值不同的替用值组,以降低所述第一开关噪声累积效应,将所述替用值组作为所述第二状态写入所述第一组位,以及在所述第一字的至少一位中设置第一标志符。
2.根据权利要求1所述的方法,进一步包括:
读取第二字的第二组位的第一状态的值;
获取每个所述第二组位的第二状态的预计值;
确定每个所述第二组位从所述第一状态到所述第二状态的转变的第二开关噪声累积效应;以及
如果通过改变所述第二组位的所述第二状态的所述预计值能够降低所述第二开关噪声累积效应,则确定至少一个值与所述第二状态的预计值不同的替用值组,以降低所述第二开关噪声累积效应,将所述替用值组作为所述第二状态写入所述第一组位,以及在所述第二字的至少一位中设置第二标志符。
3.根据权利要求2所述的方法,其中,设置所述第一标志符,而不设置所述第二标志符。
4.根据权利要求1所述的方法,其中,确定替用值组的步骤提供以所述第一组位的反相组位的形式的替用值组。
5.根据权利要求1所述的方法,其中,利用所述第一组位的所述第一状态的每位的一半以上的值是否与所述第一组位的所述第二状态的每个相应位的所述预计值不同,确定是否能够降所述第一开关噪声累积效应。
6.根据权利要求5所述的方法,其中,确定替用值组的步骤提供以所述第一组位的反相组位的形式的替用值组。
7.根据权利要求1所述的方法,其中,通过芯片上紧密定位的管脚执行写入所述替用值组的步骤,每个管脚对应于所述第一组位的位。
8.根据权利要求1所述的方法,其中,通过现场可编程门阵列管芯上的电路,执行写入所述替用值组的步骤。
9.根据权利要求1所述的方法,其中,通过专用集成电路管芯上的电路,执行写入所述替用值组的步骤。
10.根据权利要求1所述的方法,其中,读取第一字的第一组位的第一状态的值包括读取静态随机存取存储器。
11.根据权利要求1所述的方法,其中,读取第一字的第一组位的第一状态的值包括从36位器件读取8位。
12.根据权利要求1所述的方法,其中,读取第一字的第一组位的第一状态的值包括读取对应于自动测试设备的数据。
13.根据权利要求1所述的方法,进一步包括:
读取所述第一字的至少一位中的所述第一标志符;以及
如果设置了所述第一标志符,则从所述第一组位读取所述替用值组以及根据所述替用值组确定所述第一组位的所述第二状态的预计值。
14.根据权利要求13所述的方法,进一步包括,将所述第一组位的所述第二状态的所述预计值作为所述第二状态写入所述第一组位。
15.根据权利要求13所述的方法,进一步包括,如果没有设置所述第一标志符,则使所述第一组位的值保持不变。
16.一种用于降低瞬态噪声的总线协议,包括:
读取第一字的第一组位的第一状态的值;
获取每个所述第一组位的第二状态的预计值;
确定每个所述第一组位从所述第一状态到所述第二状态的转变的第一开关噪声累积效应;
如果通过改变所述第一组位的所述第二状态的所述预计值能够降低所述第一开关噪声累积效应,则确定至少一个值与所述第二状态的预计值不同的替用值组,以降低所述第一开关噪声累积效应,将所述替用值组作为所述第二状态写入所述第一组位,以及在所述第一字的至少一位中设置第一标志符;
读取所述第一字的至少一位中的所述标志符;
如果设置了所述标志符,则从所述第一组位读取所述替用值组,并根据所述替用值组确定所述第一组位的所述第二状态的所述预计值;以及
如果没有设置所述标志符,则读取所述第一组位的值作为所述第一组位的所述第二状态。
17.一种用于降低数字电路系统中的瞬态噪声的计算机可读介质,该计算机可读介质具有用于执行包括如下的方法的代码,该方法包括:
读取第一字的第一组位的第一状态的值;
获取每个所述第一组位的第二状态的预计值;
确定每个所述第一组位从所述第一状态到所述第二状态的转变的第一开关噪声累积效应;
如果通过改变所述第一组位的所述第二状态的所述预计值能够降低所述第一开关噪声累积效应,则确定至少一个值与所述第二状态的预计值不同的替用值组,以降低所述第一开关噪声累积效应,将所述替用值组作为所述第二状态写入所述第一组位,以及在所述第一字的至少一位中设置第一标志符;
读取所述第一字的至少一位中的所述标志符;
如果设置了所述标志符,则从所述第一组位读取所述替用值组,并根据所述替用值组确定所述第一组位的所述第二状态的所述预计值;以及
如果没有设置所述标志符,则读取所述第一组位的值作为所述第一组位的所述第二状态。
18.一种用于降低转变能量的方法,包括:
确定表示至少多个二进制转变的分数,每个二进制转变是从第一状态到相应的第二状态;
如果所述分数指示出所述多个二进制转变的一半以上的第一状态与所述相应的第二状态不同,则反相所述第二状态的所述值并设置标志符;
将所述第二状态写入对应于所述多个二进制转变的多个位;以及
如果设置了所述标志符,则将所述标志符写入与对应于所述多个二进制转变的所述多个位相关的位。
19.根据权利要求18所述的方法,进一步包括:
读取所述多个二进制转变的每个的所述第二状态;
读取对应于所述多个二进制转变的所述标志符;
如果所述标志符指示出所述第二状态的所述值先前被反相,则反相所述第二状态的所述值。
20.一种用于降低数字电路系统中的瞬态噪声的设备,包括:
用于确定至少表示多个二进制转变的分数的装置,每个二进制转变是从第一状态到相应的第二状态;
用于如果所述分数指示出所述多个二进制转变的一半以上的第一状态与所述相应的第二状态不同,则反相所述第二状态的所述值的装置;以及
用于如果所述分数指示出所述多个二进制转变的一半以上的第一状态与所述相应的第二状态不同,则设置标志符的装置。
21.根据权利要求20所述的设备,进一步包括:
用于读取所述多个二进制转变的每个的所述第二状态的装置;
用于读取对应于所述多个二进制转变的所述标志符的装置;
用于如果所述标志符指示出所述第二状态的所述值先前被反相,则反相所述第二状态的所述值的装置。
22.一种用于降低同步开关噪声的方法,包括:
读取第一字的第一组位的第一状态的值;
获取每个所述第一组位的第二状态的第一预计值;
确定至少一个值与所述第二状态的所述第一预计值不同的第一替用值组,以降低第一开关噪声累积效应;以及
将所述第一替用值组作为所述第二状态写入所述第一组位。
23.根据权利要求22所述的方法,进一步包括:
在确定所述第一替用值组之前,获取每个所述第一组位的第三状态的第二预计值;以及
在写入所述第一替用值组之前,确定至少一个值与所述第三状态的所述第二预计值不同的第二替用值组,以降低第二开关噪声累积效应。
24.根据权利要求23所述的方法,其中,确定第一替用值组和确定第二替用值组的步骤包括既降低所述第一开关噪声累积效应也降低所述第二开关噪声累积效应。
25.根据权利要求22所述的方法,进一步包括:
从所述第一组位读取所述第一替用值组;以及
根据所述第一替用值组,确定每个所述第一组位的第二状态的所述预计值。
26.一种用于降低数字电路系统中的瞬态噪声的计算机可读介质,该计算机可读介质具有用于执行包括如下的方法的代码,该方法包括:
读取第一字的第一组位的第一状态的值;
获取每个所述第一组位的第二状态的第一预计值;
确定至少一个值与所述第二状态的所述第一预计值不同的第一替用值组,以降低第一开关噪声累积效应;
将所述第一替用值组作为所述第二状态写入所述第一组位;
从所述第一组位读取所述第一替用值组;以及
根据所述第一替用值组,确定每个所述第一组位的第二状态的所述预计值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/170,857 US7523238B2 (en) | 2005-06-30 | 2005-06-30 | Device and method to reduce simultaneous switching noise |
US11/170,857 | 2005-06-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101496461A true CN101496461A (zh) | 2009-07-29 |
Family
ID=37590740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006800239177A Pending CN101496461A (zh) | 2005-06-30 | 2006-06-28 | 用于降低同步开关噪声的设备和方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7523238B2 (zh) |
EP (1) | EP1896800A2 (zh) |
JP (1) | JP2009502000A (zh) |
KR (1) | KR20080041618A (zh) |
CN (1) | CN101496461A (zh) |
WO (1) | WO2007005484A2 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4593414B2 (ja) * | 2005-09-21 | 2010-12-08 | 富士通セミコンダクター株式会社 | 半導体装置の設計装置、設計方法及びプログラム |
WO2007108047A1 (ja) * | 2006-03-16 | 2007-09-27 | Fujitsu Limited | 電源ノイズを抑制可能とする半導体装置 |
US7471219B1 (en) | 2007-08-29 | 2008-12-30 | International Business Machines Corporation | Low latency constrained coding for parallel busses |
US8024642B2 (en) * | 2007-08-29 | 2011-09-20 | International Business Machines Corporation | System and method for providing constrained transmission and storage in a random access memory |
JP5189809B2 (ja) * | 2007-09-13 | 2013-04-24 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US9300434B2 (en) | 2011-06-10 | 2016-03-29 | Mayo Foundation For Medical Education And Research | Zero sum signaling in a digital system environment |
US9742585B2 (en) | 2014-11-20 | 2017-08-22 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Signaling control among multiple communication interfaces of an electronic device based on signal priority |
US9632883B2 (en) | 2014-12-08 | 2017-04-25 | Oracle International Corporation | Digital encoding of parallel busses to suppress simultaneous switching output noise |
US10615230B2 (en) | 2017-11-08 | 2020-04-07 | Teradyne, Inc. | Identifying potentially-defective picture elements in an active-matrix display panel |
US11415623B2 (en) | 2019-03-28 | 2022-08-16 | Teradyne, Inc. | Test system supporting reverse compliance |
US11221361B2 (en) | 2019-09-03 | 2022-01-11 | Teradyne, Inc. | Controlling power dissipation in an output stage of a test channel |
US11187745B2 (en) | 2019-10-30 | 2021-11-30 | Teradyne, Inc. | Stabilizing a voltage at a device under test |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4667337A (en) * | 1985-08-28 | 1987-05-19 | Westinghouse Electric Corp. | Integrated circuit having outputs configured for reduced state changes |
JPS63250000A (ja) * | 1987-04-06 | 1988-10-17 | Fujitsu Ltd | テスト機能付きメモリ素子 |
JPH05334206A (ja) * | 1992-05-29 | 1993-12-17 | Toshiba Corp | インターフェース制御装置 |
JPH06161620A (ja) * | 1992-11-20 | 1994-06-10 | Hitachi Ltd | 出力同時変化制御方式 |
JPH08101813A (ja) * | 1994-09-30 | 1996-04-16 | Hitachi Cable Ltd | データの変調復調方法 |
US5477460A (en) | 1994-12-21 | 1995-12-19 | International Business Machines Corporation | Early high level net based analysis of simultaneous switching |
JPH098671A (ja) * | 1995-06-23 | 1997-01-10 | Nec Eng Ltd | バス伝送システム |
JPH09186607A (ja) * | 1995-12-29 | 1997-07-15 | Sony Corp | データ転送方法及び半導体集積回路装置 |
JP3346999B2 (ja) | 1996-01-08 | 2002-11-18 | 株式会社東芝 | 入出力装置 |
JPH1049271A (ja) * | 1996-08-06 | 1998-02-20 | Mitsubishi Electric Corp | バス転送回路 |
US6243779B1 (en) * | 1996-11-21 | 2001-06-05 | Integrated Device Technology, Inc. | Noise reduction system and method for reducing switching noise in an interface to a large width bus |
JP3006524B2 (ja) * | 1996-12-25 | 2000-02-07 | 日本電気株式会社 | 双方向遷移数削減インターフェース回路 |
US5874833A (en) * | 1997-02-03 | 1999-02-23 | International Business Machines Corporation | True/complement output bus for reduced simulataneous switching noise |
US6459331B1 (en) | 1997-09-02 | 2002-10-01 | Kabushiki Kaisha Toshiba | Noise suppression circuit, ASIC, navigation apparatus communication circuit, and communication apparatus having the same |
GB0024226D0 (en) * | 2000-10-04 | 2000-11-15 | Lsi Logic Corp | Improvements in or relating to the reduction of simultaneous switching noise in integrated circuits |
US7089437B2 (en) * | 2001-06-18 | 2006-08-08 | Texas Instruments Incorporated | Apparatus for determining power consumed by a bus of a digital signal processor using counted number of logic state transitions on bus |
US6662352B2 (en) | 2001-09-06 | 2003-12-09 | International Business Machines Corporation | Method of assigning chip I/O's to package channels |
US6774836B2 (en) | 2002-06-14 | 2004-08-10 | International Business Machines Corporation | Method for delta-noise reduction |
KR100459726B1 (ko) | 2002-10-05 | 2004-12-03 | 삼성전자주식회사 | 멀티-비트 프리페치 반도체 장치의 데이터 반전 회로 및데이터 반전 방법 |
JP4068427B2 (ja) * | 2002-10-08 | 2008-03-26 | エルピーダメモリ株式会社 | データインバージョン回路及び半導体装置 |
US7139691B1 (en) * | 2003-10-21 | 2006-11-21 | Xilinx, Inc. | Method for calculating weighted average ground bounce noise generated by simultaneous switching outputs in a digital system |
US20050132112A1 (en) * | 2003-12-10 | 2005-06-16 | Pawlowski J. T. | I/O energy reduction using previous bus state and I/O inversion bit for bus inversion |
US7176713B2 (en) * | 2004-01-05 | 2007-02-13 | Viciciv Technology | Integrated circuits with RAM and ROM fabrication options |
US7406608B2 (en) * | 2004-02-05 | 2008-07-29 | Micron Technology, Inc. | Fast and compact circuit for bus inversion |
US7046069B2 (en) * | 2004-07-19 | 2006-05-16 | Texas Instruments Incorporated | Method to reduce inductive effects of current variations by internal clock phase shifting |
KR100578219B1 (ko) * | 2004-12-30 | 2006-05-12 | 주식회사 하이닉스반도체 | 온-칩 데이터 전송 제어장치 및 그 제어방법 |
-
2005
- 2005-06-30 US US11/170,857 patent/US7523238B2/en active Active
-
2006
- 2006-06-28 CN CNA2006800239177A patent/CN101496461A/zh active Pending
- 2006-06-28 WO PCT/US2006/025245 patent/WO2007005484A2/en active Application Filing
- 2006-06-28 KR KR1020087000722A patent/KR20080041618A/ko not_active Application Discontinuation
- 2006-06-28 JP JP2008519536A patent/JP2009502000A/ja active Pending
- 2006-06-28 EP EP06785776A patent/EP1896800A2/en not_active Withdrawn
-
2009
- 2009-03-11 US US12/402,037 patent/US20090168575A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP1896800A2 (en) | 2008-03-12 |
KR20080041618A (ko) | 2008-05-13 |
US20070005282A1 (en) | 2007-01-04 |
US7523238B2 (en) | 2009-04-21 |
US20090168575A1 (en) | 2009-07-02 |
JP2009502000A (ja) | 2009-01-22 |
WO2007005484A2 (en) | 2007-01-11 |
WO2007005484A3 (en) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101496461A (zh) | 用于降低同步开关噪声的设备和方法 | |
CN100585737C (zh) | 级可变存储器 | |
CN101999116B (zh) | 通过交叉页面扇区、多页面编码以及每一页面编码将数据存储在多级单元闪速存储器装置中的方法和设备 | |
CN103208306B (zh) | 读取闪存中所储存的数据的方法、存储器控制器与系统 | |
CN101727983B (zh) | 存储设备及其编程方法 | |
CN101853694A (zh) | 存储装置 | |
CN103544073A (zh) | 读取闪存中区块的数据的方法及相关的记忆装置 | |
CN102314949B (zh) | 数据读取方法、控制电路与存储器控制器 | |
US20220222140A1 (en) | Error correction system | |
CN100512020C (zh) | 一种译码方法及译码装置 | |
CN105988936B (zh) | 非挥发性储存装置与控制器 | |
CN113051100B (zh) | 一种闪存存储器及其错误比特计数检测系统 | |
CN110546709B (zh) | 提供坏列修复的存储器设备和操作其的方法 | |
CN109542801B (zh) | 基于qlc nand闪存的写操作配置方法、存储控制器及存储设备 | |
CN103295631B (zh) | 读取快闪存储器中所储存的数据的方法、存储器控制器与系统 | |
CN103295634B (zh) | 读取快闪存储器中所储存的数据的方法、存储器控制器与系统 | |
CN105336379B (zh) | 一种信息处理方法及固态存储器 | |
CN102156789A (zh) | Fpga约束文件自动生成系统及方法 | |
CN105446655A (zh) | 对Nand Flash进行操作的方法和装置 | |
US20030018460A1 (en) | Method to preserve comments of circuit simulation text file | |
CN104246709B (zh) | 用于存储器装置的错误保护 | |
CN112309473B (zh) | 执行数据的状态整形的存储设备 | |
CN116030865A (zh) | 一种基于二值化标记扩容的忆阻器存储阵列及扩容方法 | |
CN114694713A (zh) | 一种n位s字忆阻器阵列读取电路结构及读取、擦除方法 | |
US10705970B1 (en) | Enhanced address compaction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20090729 |