CN101494228A - 阵列基板 - Google Patents

Abstract

本发明提供一种阵列基板，其包括：接触垫、薄膜晶体管、像素区和储存电容分别形成在基板上；无机保护层，形成在该薄膜晶体管、部分该接触垫和该储存电容上；和导电层，形成在部分该接触垫、部分该薄膜晶体管、部分该储存电容和像素区上。该无机保护层与该导电层的交界处为连续结构且彼此嵌合，且该无机保护层的表面与该导电层的表面呈同一水平面。

Description

阵列基板

本发明专利申请是2006年8月7日递交的中国专利申请200610110716.2的分案申请。

技术领域

本发明涉及一种阵列基板及其形成方法，特别是涉及一种不需光掩模的激光剥除工艺应用在阵列基板的制作中。

背景技术

液晶显示器的显示原理是应用电场控制液晶分子的角度，决定是否透光。液晶层一般夹设在彩色滤光片基板(color filter substrate)和薄膜晶体管阵列基板(thin film transistor array substrate)之间。现有技术中，形成TFT阵列基板需要五道光掩模，如图1A-1E所示。基板分为显示区域及外围区域，显示区域包括作为薄膜晶体管的第I区和作为储存电容的第II区。图1A中，首先在基板上10形成金属层，并以第一道光掩模使其图案化，作为第I区的栅极11A和第II区的下电极11B。接着如图1B所示，形成介电层12后，以第二道光掩模图案化形成沟道层13和欧姆接触层14在第I区。如图1C所示，形成另一金属层后，以第三道光掩模进行图案化使金属层形成源极/漏极15，并蚀刻部分的欧姆接触层14以露出沟道层13。如图1D所示，形成保护层17在上述结构上，并以第四道光掩模进行图案化，形成接触孔16以露出薄膜晶体管的部分漏极15。之后形成导电层在上述结构中，再以第5道光掩模图案化导电层，图案的导电层18可形成像素电极，使其透过接触孔16与漏极15电连接，并作为第II区的上电极。经上述步骤，即形成如图1E所示的结构。

阵列基板的形成方法中，图案化有机层或无机层的方法除了上述光刻工艺，也包括激光剥除法(laser ablation)，如美国专利US 6,933,208B2所揭示。但由于一般的激光工艺并无法选择性图案化，因此仍需额外的光掩模进行此图案化工艺，增加额外成本。与其它曝光工艺所使用的光源比较，由于激光工艺并无法以大面积的方式曝光，因此光掩模的对准问题也增加机台整合的难度。因此，本技术领域亟需一种不需额外光掩模的选择性激光剥除工艺。

发明内容

本发明提供了一种不需额外光掩模的激光剥除工艺，以图案化导电层，进而降低显示器的薄膜晶体管基板的制造成本。

本发明提供一种阵列基板的形成方法，包括分别形成接触垫、薄膜晶体管、像素区和储存电容在基板上；形成第一光致抗蚀剂层在接触垫、薄膜晶体管、像素区和储存电容上；图案化第一光致抗蚀剂层以露出像素区、薄膜晶体管的部分源极区或漏极区、储存电容的部分上电极和部分接触垫；沉积导电层在第一光致抗蚀剂层和露出的像素区、部分源极区或漏极区、部分上电极和部分接触垫上；并且进行激光剥除工艺，移除第一光致抗蚀剂层上的导电层，并留下像素区、部分源极区或漏极区、部分上电极和部分接触垫上的导电层。

本发明还提供一种阵列基板，包括：接触垫、薄膜晶体管、像素区和储存电容分别形成在基板上；无机保护层，形成在薄膜晶体管、部分接触垫、和储存电容上；和导电层，形成在部分接触垫、部分薄膜晶体管、部分储存电容和像素区上；其中无机保护层与导电层的交界处为连续结构且彼此嵌合，且该无机保护层的表面与该导电层的表面位于同一水平面。

附图说明

图1A-1E是一系列截面图，显示现有技术中，形成阵列基板的流程；

图2A-2E是一系列截面图，显示本发明优选实施例中，形成阵列基板的流程；

图3A-3H是一系列截面图，显示本发明另一优选实施例中，形成阵列基板的流程；

图4A-4D是一系列截面图，显示本发明又一优选实施例中，形成阵列基板之流程；

图5A、5B是截面图，显示本发明另一优选实施例中，以蚀刻停止技术(i-stopper)所形成的阵列基板。

简单符号说明

A-A～图2B的剖线；        I、IV～薄膜晶体管；

II、VI～储存电容；       III～接触垫；

V～像素区；              10～基板；

11A～栅极；              11B～下电极；

15～源极/漏极区；        12～介电层；

13～沟道层；             14～欧姆接触层；

16～接触孔；             17～保护层；

18～图案的导电层；       20～基板；

21～栅极线；             22～数据线；

23A～薄膜晶体管的栅极；  23B～储存电容的下电极；

27A、37A～薄膜晶体管的源极/漏极区；

27B、37B～储存电容的上电极；

24～介电层；             25、35、35A、35B～沟道层；

26、36、36A、36B～欧姆接触层；

28、39～开口；           29～有机保护层；

30～导电层；             31～无机保护层；

32～光致抗蚀剂层；       37～金属层；

38～光致抗蚀剂层；       38A～较薄的光致抗蚀剂层；

38B～较厚的光致抗蚀剂层；50～30与31的交界；

60A、60B～蚀刻停止层。

具体实施方式

图2A所示是本发明优选实施例的阵列基板俯视图。栅极线21与数据线22相交会构成像素区V，每个像素区V具有薄膜晶体管IV用以控制液晶分子的方向。其中栅极线21的末端为接触垫III，且部分栅极线21上另形成有上电极以构成储存电容VI；数据线22的末端为接触垫III。值得注意的是，虽然图2A中的像素区只绘出一个薄膜晶体管，但本领域的技术人员可以理解像素区可包含一个以上的薄膜晶体管或其它薄膜晶体管，如控制储存电容的晶体管、控制电流流通的晶体管、其它的晶体管或上述的组合。

图2B所示是图2A中，沿A-A虚线的截面图。其中III指的是栅极线的接触垫，IV指的是薄膜晶体管，V指的是像素区，VI指的是储存电容。首先，形成金属层在基板20上，并图案化金属层以露出像素区V的基板20。基板的材料一般为透光(如：玻璃、石英或类似之材料)或不透光(如：晶片、陶瓷或类似的材料)等无机材料，也可为塑料、橡胶、聚酯或聚碳酸酯等可挠性材料。金属层可为金属、合金或上述的多层结构，优选为钼/铝铷合金，经图案化后形成接触垫III、薄膜晶体管IV的栅极23A、栅极线21和储存电容VI的下电极23B。之后形成介电层24在金属层23和露出的基板20上，作为薄膜晶体管IV的栅极介电层和储存电容VI的电容介电层。介电层24可为有机材料如有机硅化合物，或无机材料如氮化硅、氧化硅、氮氧化硅、碳化硅或上述材料的多层结构。之后在薄膜晶体管IV的介电层24上形成沟道层和欧姆接触层。沟道层一般为半导体层如非晶硅、多晶硅、微晶硅、单晶硅或上述的组合。形成方式可为化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、快热式化学气相沉积法(RTCVD)、超高真空化学气相沉积法(UHV/CVD)或分子束外延成长法(MBE)。欧姆接触层一般为掺杂硅，可视情况需要选择n型或p型掺杂。接着进行光刻工艺以图案化欧姆接触层和沟道层，使其作为薄膜晶体管IV的欧姆接触层26和沟道层25，并移除其它部分的欧姆接触层和沟道层。

请继续参照图2B，首先以溅射或其它物理气相沉积形成金属层，金属层可为金属、合金或上述的多层结构，优选为钼/铝/钼的多层结构。接着图案化该金属层以形成薄膜晶体管IV的源极/漏极区27A、储存电容VI的上电极27B和数据线22，并形成开口28以露出部分沟道层25。图案化的方法包括光刻和蚀刻，用以移除部分薄膜晶体管IV上的金属层以形成源极/漏极27A，并移除部分的欧姆接触层26以露出部分沟道层25。请参考图2A，上述的数据线22电连接薄膜晶体管IV的漏极27A。至此基板已完成栅极线21、数据线22、接触垫III、薄膜晶体管IV、像素区V、储存电容VI等结构。如图2B所示，储存电容VI包括上电极27B和下电极23B，两者间夹设介电层24；薄膜晶体管V包括栅极23A，其上依次为介电层24、沟道层25、欧姆接触层26和源极/漏极区27A；和与栅极23A、下电极23B相同组成的接触垫III。

值得注意的是图2A所示的阵列基板尚有其它形成方式，如图3A-3F所示。为方便理解起见，相同的组件将沿用图2B的标号。首先形成金属层在基板20上，图案化金属层形成接触垫III、薄膜晶体管IV的栅极23A、栅极线21和储存电容VI的下电极23B，且露出像素区V的基板20。金属层的材料与形成方法与图2B所述的金属层类似。接着如图3B所示，依次形成介电层24、沟道层35、欧姆接触层36、金属层37和光致抗蚀剂层38在基板20上，上述层状结构的组成及形成方法也与图2B所述的层状结构类似。

接着如图3C所示，以光刻工艺图案化光致抗蚀剂层38，以形成不同厚度的光致抗蚀剂层38A、38B。光刻工艺所用的光掩模可为半调式(half-tone)、灰阶式(gray-level)、狭缝图案式(slit-pattern)、绕射型(diffractive)或其它合适的半透型光掩模。较薄的光致抗蚀剂层38A位于预定的沟道区上；较厚的光致抗蚀剂层38B位于预定的数据线22、电容区VI的上电极和薄膜晶体管IV的源极/漏极上；而其它部分如像素区V和接触垫III上的光致抗蚀剂层则被移除。

接着如图3D所示，蚀刻移除像素区V及接触垫III等露出部分的金属层37，此蚀刻工艺将定义出电容区VI的上电极37B，并露出部分欧姆接触层36。然后如图3E所示，利用等离子处理去除较薄的光致抗蚀剂层38A，以露出沟道区上的金属层37。值得注意的是，等离子处理除了移除较薄的光致抗蚀剂层38A以外，也会移除部分较厚的光致抗蚀剂层38B，缩小其厚度和宽度。之后再利用蚀刻方式，将沟道区上的金属层37、部分露出的欧姆接触层36和部分露出的沟道层35移除，同时将其它未被光致抗蚀剂层38B屏蔽的欧姆接触层36和沟道层35移除。由图3D可知，由于此时薄膜晶体管IV的沟道区上方比其它露出的区域如接触垫III、像素区V多了一层金属层37，因此同样的蚀刻条件在接触垫III、像素区V蚀刻沟道层35、欧姆接触层36时，薄膜晶体管IV的区域则是蚀刻金属层37、欧姆接触层36。因此在蚀刻结束后，可选择性地保留部分沟道层35A在薄膜晶体管IV。经上述蚀刻步骤可定义出储存电容VI的上电极37B、薄膜晶体管IV的源极/漏极37A、欧姆接触层36A、36B、沟道层35A、35B和开口39。

然而在此必需说明的是，图3E所示结构的形成方法也可先将图3C的像素区V和接触垫III等露出部分的金属层37、部分的欧姆接触层36和沟道层35，并曝露出部分的介电层24后，利用等离子处理去除较薄的光致抗蚀剂层38A，露出沟道区上的金属层37。然后，再利用蚀刻方式，将沟道区上的金属层37、部分露出的欧姆接触层36和部分露出的沟道层35A移除。

如图3F所示，移除较厚的光致抗蚀剂层38后的结构中，储存电容VI包括上电极37B和下电极23B，两者间夹设介电层24、沟道层35B和欧姆接触层36B；薄膜晶体管IV包括栅极23A，其上依次为介电层24、沟道层35A、欧姆接触层36A和源极/漏极37A；和与栅极23A、下电极23B相同组成的接触垫III。与图2B所述的工艺相比，图2B是以光掩模图案化欧姆接触层26与沟道层25后再形成金属层27，而图3A-3F的工艺是直接形成沟道层35、欧姆接触层36、金属层37、光致抗蚀剂层38后，再以半透型光掩模形成不同厚薄的光致抗蚀剂层以图案化上述结构。简言之，图3F比图2B的工艺节省一道光掩模。而图3F的结构其后续工艺则类似下述图2C-2E或4A-4D的工艺。

接着如图2C所示，形成有机保护层29在上述结构后，进行图案化以露出部分接触垫III、晶体管IV部分源极区27A、像素区V的基板20和部分储存电容VI上电极27B。有机保护层一般可为正光致抗蚀剂或负光致抗蚀剂。

如图2D所示，在图2C的结构上形成导电层30。在穿透式液晶显示器中，导电层30优选为透明材料如铟锡氧化物、铟锌氧化物、铝锌氧化物或上述材料的复合层。在反射式液晶显示器中，导电层优选为不透明材料如钼、铬、银、铜、金、铝、钛、钽、钼、钕、上述的合金或多层结构。在半穿透半反射型液晶显示器中，将视区域决定某一区为透明材料，其它区域为不透明材料。

最后直接进行激光剥除工艺，以得到图2E的结构。激光剥除的原理是材料吸收激光后，其表面或内部的原子键结因光化学或热激发而断裂。由于导电层30与可挠性材料、无机材料、金属或合金的附着力较强，与有机保护层29的附着力较弱，因此激光剥除工艺不需任何光掩模下可选择性的移除有机保护层29上的导电层，并保留未被有机保护层29屏蔽的导电层30，如前述露出的部分接触垫III的金属层23、晶体管IV部分源极区27A、像素区V的基板20和部分储存电容VI上电极27B。经上述的激光剥除工艺后即形成阵列基板。

图3G是图3F的结构经图4A-4D的工艺形成的结构。形成有机保护层29和导电层30的方法和材料与图2C-2E的工艺类似，不再赘述。

必需注意的是，不同的导电层材料将影响激光波长和能量的选择。以铟锡氧化物为例，所选用的激光波长基本上介于150-400纳米之间，优选的激光波长基本上介于200-400之间，如248nm的KrF激光；所选用的能量基本上介于每平方厘米10-500毫焦耳，优选的激光能量基本上介于每平方厘米80-160毫焦耳之间。由于本发明的导电层并不限定于铟锡氧化物，因此本领域的技术人员可依其本身需要选择适当的导电层，和相对应的激光种类、波长、及能量，只要可选择性地保留可挠性材料、无机材料、金属或合金上的导电层，并剥除有机保护层29上的导电层即可。

图4A-4D展示本发明另一实施例。图4A是接续图2B的后续工艺，与上一个实施例的差别在于将前一实施例所用的有机保护层29换成顺应性的无机保护层31。图4A图，形成无机保护层31在图2B的结构上后再形成光致抗蚀剂层32在无机保护层上。将经曝光显影后移除部分接触垫III、薄膜晶体管IV的部分源极、像素区V的基板20和部分储存电容VI上的光致抗蚀剂，露出部分无机保护层31。以保留的光致抗蚀剂做屏蔽，蚀刻移除露出的无机保护层后，露出部分接触垫III、晶体管IV部分源极区27A、像素区V的基板20和部分储存电容VI上电极27B。合适的无机保护层可为氮化硅、氧化硅、氮氧化硅、碳化硅或上述材料的多层结构，其形成方式可为CVD或PECVD。光致抗蚀剂层30的形成方式可为旋转涂布法(spin-on)。

如图4B所示，形成导电层30在图4A的结构上，如前一个优选实施例所述，导电层可为透明或不透明。接着直接进行激光剥除工艺，以得到图4C的结构。与图2E的激光剥除工艺类似，导电层30与可挠性材料、无机材料、金属或合金的附着力较强，与光致抗蚀剂层32的附着力较弱。因此激光剥除工艺可选择性的移除光致抗蚀剂层32上的导电层，并保留未被光致抗蚀剂层30屏蔽的导电层30，如部分接触垫III、晶体管IV部分源极区27A、像素区V的基板20和部分储存电容VI上电极27B等区域上的导电层30。

最后如图4D所示，移除光致抗蚀剂层32后即形成阵列基板，移除方法可为湿式显影或干式灰化。与图2A-2E的实施例不同的是，无机保护层31配合光致抗蚀剂层32的工艺多了一道移除光致抗蚀剂层32的工艺。但其结构中，无机保护层31与导电层30之交界处(如虚线圈50所示)基本上为连续结构且彼此嵌合，可缩减阵列基板的厚度。换句话说，无机保护层31的表面与导电层30的表面，呈同一水平面。

图3H是图3F的结构经图4A-4D的工艺形成的结构。形成无机保护层31和导电层30的方法和材料与图4A-4D的工艺类似，不再赘述。

关于薄膜晶体管IV的结构，虽然图3H、4D中均为BCE(Back ChannelEtching)形成的薄膜晶体管，但可以理解的是本发明的薄膜晶体管也可为其它种类的薄膜晶体管，包括图5A中应用蚀刻停止(i-stopper)工艺形成的结构或应用于顶栅型(top-gate)工艺形成的结构。而图5A、5B中应用蚀刻停止(i-stopper)工艺形成的结构与图3H、4D的结构类似，一样具有基板20、接触垫III、薄膜晶体管IV、像素区V、储存电容VI。图5A与图3H的差别在于形成欧姆接触层36前，先形成蚀刻停止层60A在沟道层35A上；图5B与图4D的差别在于形成欧姆接触层26前，先形成蚀刻停止层60B在沟道层25上。因此回蚀刻步骤不会使沟道层25、35A凹陷，且保护沟道层25、35A不受蚀刻步骤的环境影响其电性。

再者，本发明上述的实施例的阵列基板可用于各种显示器，包括液晶显示器、电激发光显示器、场发射显示器、纳米碳管显示器或类似的显示器。其中，电激发光显示器包括有机类(如：小分子或高分子)、无机类电激发光显示器或上述的组合。

虽然本发明已以多个优选实施例揭示如上，然而其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可对其进行任意的更动与修改，因此本发明的保护范围以所附权利要求所界定的为准。

Claims (8)

1.一种阵列基板，包括：

接触垫、薄膜晶体管、像素区和储存电容分别形成在基板上；

无机保护层，形成在该薄膜晶体管、部分该接触垫和该储存电容上；和

导电层，形成在部分该接触垫、部分该薄膜晶体管、部分该储存电容和像素区上；

其中该无机保护层与该导电层的交界处为连续结构且彼此嵌合，且该无机保护层的表面与该导电层的表面呈同一水平面。

2.如权利要求1所述的阵列基板，其中该导电层包括透明导电材料、不透明导电材料或上述材料的混合层。

3.如权利要求1所述的阵列基板，其中该无机保护层包括氮化硅层、氧化硅、氮氧化硅或上述材料的多层结构。

4.如权利要求1所述的阵列基板，其中该无机保护层与该导电层的厚度基本上相同。

5.如权利要求1所述的阵列基板，其中该薄膜晶体管，包括：

栅极，位于该基板上；

介电层，位于该栅极上；

沟道层，位于该介电层上；和

欧姆接触层和源极/漏极金属层，位于该沟道层上且具有开口露出部分该沟道层。

6.如权利要求5所述的阵列基板，其中该薄膜晶体管还包括蚀刻停止层位于该沟道层与该欧姆接触层之间。

7.如权利要求1所述的阵列基板，适用的显示器包括液晶显示器、电激发光显示器、场发射显示器或纳米碳管显示器。

8.如权利要求7所述的阵列基板，其中该电激发光显示器包括有机类电激发光显示器、无机类电激发光显示器或上述的组合。

Images