CN101488302B - 显示装置及电子器具 - Google Patents
显示装置及电子器具 Download PDFInfo
- Publication number
- CN101488302B CN101488302B CN200910003196.9A CN200910003196A CN101488302B CN 101488302 B CN101488302 B CN 101488302B CN 200910003196 A CN200910003196 A CN 200910003196A CN 101488302 B CN101488302 B CN 101488302B
- Authority
- CN
- China
- Prior art keywords
- terminal
- transistor
- display device
- capacity cell
- emitting component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Luminescent Compositions (AREA)
Abstract
一种具有为了进行适于运动图像显示的脉冲式显示所需发光时间的显示装置,包括:包括第一端子及第二端子的电阻元件;包括栅极端子以及源极端子及漏极端子的晶体管,其中栅极端子电连接到信号线,源极端子及漏极端子中的一方电连接到电源线;包括第一端子及第二端子的电容元件,其中第一端子及第二端子中的一方电连接到所述电阻元件的第一端子及第二端子中的一方以及所述晶体管的源极端子及漏极端子中的另一方;以及包括第一端子及第二端子的发光元件,其中第一端子及第二端子中的一方电连接到所述电阻元件的第一端子及第二端子中的另一方。
Description
技术领域
本发明涉及一种显示装置。另外,本发明还涉及一种在显示部具有显示装置的电子器具。
背景技术
近年来,有源矩阵型的电致发光显示装置(以下称为EL显示装置)等的显示装置采用在一个帧期间保持亮度的显示方法,即所谓的保持模式显示(hold-type display)(例如,专利文献1:日本专利申请公开H8-54836号公报)。
保持模式显示容易产生如下问题,即在图像的一部分运动的情况下,运动物体似乎留下轨迹,以及在使整个图像运动的情况下,整个图像模糊(运动模糊:Motion Blur)。因此,当显示运动图像时,适用所谓的脉冲式显示,脉冲式显示为如下显示:像CRT显示器等的显示装置那样,像素的发光元件在一个帧期间一次发光,然后减少亮度。
然而,与用于CRT显示器等的显示装置的荧光体相比,用于EL显示装置等的现状的发光元件的发光时间短。因此,使用发光元件的EL显示装置难以以与如CRT显示器等的显示装置相等的发光时间进行脉冲式显示。一般而言,用于CRT显示器的荧光体的发光时间大约为1msec,而用于EL显示装置的发光元件的发光时间为几μsec左右。
在如上述EL显示装置等的具有发光元件的显示装置中,为了延长发光时间,设置另外提供电容元件等的方法(例如专利文献1)。
然而,在上述EL显示装置等的具有发光元件的显示装置中,为了获得进行脉冲式显示所需要的发光时间,需要电容量大的电容元件,并且电容元件的电极面积与其对应地增大。若使用这种电容元件制造显示装置,开口率则降低。而且,将电荷储存到电容元件中所需要的时间也变长,而出现在写入期间内不能将预定电荷量储存到电容元件中的问题。若不在电容元件中储存充分电荷,则施加到发光元件的电压比预定的电压降低,因此,发光亮度也比预定的亮度降低。由于显示装置的面板尺寸越大,像素间距及布线电阻等也越大,因此不能在写入时间内将预定电荷量储存到电容元件中的问题更明显。
发明内容
鉴于上述问题,本发明的目的在于获得进行适合于显示运动图像的脉冲式显示所需要的发光时间。
例示的一个方式为一种显示装置,包括扫描线、信号线、电源线、以及像素,其中,像素包括电阻元件;包括第一端子及第二端子的电容元件;栅极端子电连接到扫描线,并且源极端子及漏极端子中的一方电连接到信号线的第一晶体管;栅极端子连接到第一晶体管的源极端子及漏极端子中的另一方,源极端子及漏极端子中的一方电连接到电源线,并且源极端子及漏极端子中的另一方电连接到电容元件的第一端子的第二晶体管;以及包括第一端子及第二端子,并且第一端子通过电阻元件电连接到电容元件的第一端子的发光元件。
再者,一个方式为一种显示装置,包括扫描线、信号线、电源线、以及像素,其中,像素包括电阻元件;包括第一端子及第二端子的电容元件;栅极端子电连接到扫描线,并且源极端子及漏极端子中的一方电连接到信号线的第一晶体管;栅极端子连接到第一晶体管的源极端子及漏极端子中的另一方,源极端子及漏极端子中的一方电连接到电源线,并且源极端子及漏极端子中的另一方电连接到电容元件的第一端子的第二晶体管;栅极端子连接到第一晶体管的源极端子及漏极端子中的另一方,源极端子及漏极端子中的一方电连接到电源线,并且源极端子及漏极端子中的另一方通过电阻元件电连接到电容元件的第一端子的第三晶体管;以及包括第一端子及第二端子,并且第一端子电连接到第三晶体管的源极端子及漏极端子中的另一方的发光元件。
另外,第二晶体管及第三晶体管具有彼此相同的导电类型。
再者,一个方式为一种显示装置,包括扫描线、信号线、电源线、以及像素,其中,像素包括电阻元件;包括第一端子及第二端子的电容元件;栅极端子电连接到扫描线,并且源极端子及漏极端子中的一方电连接到信号线的晶体管;包括第一端子及第二端子,并且第一端子通过电阻元件电连接到电容元件的第一端子及晶体管的源极端子及漏极端子中的另一方的发光元件。
再者,一个方式为一种显示装置,包括扫描线、信号线、电源线、以及像素,其中,像素包括电阻元件;包括第一端子及第二端子的电容元件;包括第一端子及第二端子的发光元件;栅极端子电连接到扫描线,并且源极端子及漏极端子中的一方电连接到信号线的第一晶体管;栅极端子电连接到第一晶体管的源极端子及漏极端子中的另一方,源极端子及漏极端子中的一方电连接到电源线,并且源极端子及漏极端子中的另一方电连接到发光元件的第一端子的第二晶体管;栅极端子电连接到扫描线,源极端子及漏极端子中的一方通过电阻元件电连接第一晶体管的源极端子及漏极端子中的另一方、以及电容元件的第一端子,并且源极端子及漏极端子中的另一方电连接到电容元件的第二端子的第三晶体管。
另外,第一晶体管及第三晶体管具有彼此不同的导电类型。
另外,将电荷储存在电容元件中的时间也可以比像素的一个水平期间短。
另外,电容元件具有第一电极、第二电极、以及由第一电极及第二电极夹住的电介质层,并且用于电介质层的材料也可以为相对介电常数为8以上的材料。
另外,发光元件的发光时间也可以比一个帧期间短。
本发明的一个技术方案为一种在显示部具有上述本发明的显示装置中的任一种的电子器具。
另外,在本文件(说明书、权利要求书、附图等)中,晶体管至少具有栅极端子、源极端子、以及漏极端子的三个端子,其中,栅极端子是指栅电极的部分(包括用作栅极的区域、导电层、以及布线等)或电连接到栅电极的部分的一部分。另外,源极端子是指源电极的部分(包括用作源极的区域、导电层、以及布线等)或电连接到源电极的部分的一部分。另外,漏极端子是指漏电极的部分(包括用作漏极的区域、导电层、以及布线等)或电连接到漏电极的部分的一部分。
另外,在本文件(说明书、权利要求书、附图等)中,晶体管的源极端子及漏极端子根据晶体管的结构或工作条件等而变化,因此,不容易限定哪一方是源极端子或漏极端子。于是,在本文件(说明书、权利要求书、附图等)中,将从源极端子及漏极端子中任意选择出的一方端子称为源极端子及漏极端子中的一方,而将另一方端子称为源极端子及漏极端子中的另一方。
另外,在本文件(说明书、权利要求书、附图等)中,电容元件至少具有第一电极、第二电极、以及由第一电极及第二电极夹住的电介质层,其中将第一电极的一部分或整体表示为一方端子,将第二电极的一部分或整体表示为另一方端子。然而,不局限于上述结构,还可以应用其它结构。
另外,在本文件(包括说明书、权利要求书、附图等)中,发光元件至少具有第一电极、第二电极、以及由第一电极及第二电极夹住的电致发光层,将第一电极的一部分或整体表示为一方端子,将第二电极的一部分或整体表示为另一方端子。然而,不局限于上述结构,还可以应用其它结构。
通过应用本发明,可以获得为了进行适合于显示运动图像的脉冲式显示所需要的发光时间。
附图说明
图1为示出实施方式1中的像素的结构的图;
图2为示出实施方式1中的像素的工作的时序图;
图3为示出实施方式2中的像素的结构的图;
图4为示出实施方式3中的像素的结构的图;
图5为示出实施方式4中的像素的结构的图;
图6为示出可应用于实施方式5中的像素的晶体管的结构的图;
图7A至7E为示出可应用于实施方式5中的像素的晶体管的制造方法的图;
图8A至8C为示出可应用于实施方式5中的像素的晶体管的制造方法的图;
图9A至9D为示出可应用于实施方式5中的像素的晶体管的制造方法的图;
图10为示出实施方式6中的显示装置的结构的框图;
图11A和11B为示出实施方式6中的显示装置的驱动电路的结构的框图;
图12A至12H为示出在显示部具有实施方式7中的显示装置的电子器具的例子的图;
图13A至13C为示出在显示部具有实施方式7中的显示装置的电子器具的例子的图。
具体实施方式
将参照附图以下说明各个实施方式。但是,本发明不局限于以下说明,所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种形式。因此,本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
实施方式1
在本实施方式中说明作为一个方式的显示装置。
作为本发明的一个方式的显示装置包括扫描线、信号线、电源线、以及像素。以下说明具体结构。
首先,使用图1说明本实施方式的显示装置中的像素的结构。图1为示出本实施方式的显示装置中的像素的结构的电路图。
如图1所示,本实施方式的显示装置中的像素具有第一晶体管100、第二晶体管101、电容元件102、电阻元件103、以及发光元件104。
对于第一晶体管100而言,栅极端子电连接到扫描线105,并且源极端子及漏极端子中的一方电连接到信号线106。第一晶体管100具有作为开关晶体管的功能,根据取决于通过扫描线105输入的信号的栅极端子的电位与源极端子的电位之间的电位差(即,施加到栅极端子及源极端子之间的电压(以下称为Vgs))比晶体管所具有的阈值电压(以下称为Vth)高还是低而处于导通状态或截止状态。在第一晶体管100处于导通状态的情况下,通过第一晶体管100将信号线106的信号电位施加到第二晶体管101的栅极端子。
对于第二晶体管101而言,栅极端子连接到第一晶体管100的源极端子及漏极端子中的另一方,并且源极端子及漏极端子中的一方电连接到电源线107。第二晶体管101具有作为驱动晶体管控制发光元件104的功能,并且根据Vgs比Vth高还是低而处于导通状态或截止状态。在第二晶体管101处于导通状态的情况下,由于可以对发光元件104施加一定值的电位,因此可以抑制亮度的降低或不均匀性。由此,例如在面板尺寸为5英寸以上的显示装置中,也可以容易应用本实施方式的显示装置中的像素结构。
另外,作为第一晶体管100及第二晶体管101,例如可以应用底栅型晶体管及顶栅型晶体管中的任一种。另外,也可以应用n型晶体管或p型晶体管。再者,作为第一晶体管100可以使用具有多个栅极端子的多栅型晶体管。通过使用多栅型晶体管,可以降低截止电流。另外,不限于多栅型晶体管,也可以应用其它结构,例如使用多个晶体管构成等。
对于电容元件102而言,一方端子电连接到第二晶体管101的源极端子及漏极端子中的另一方。电容元件102具有作为用来调整像素中的发光元件104的发光时间的辅助电容的功能,并且具有暂时保持与从电源线107对发光元件104施加的电位对应而储存的电荷。在第二晶体管101处于导通状态的情况下,通过第二晶体管101从电源线107将预定值的电位施加到电容元件102的一方端子,并且将对应于施加到电容元件102的一方端子和另一方端子之间的电位差的电荷储存到电容元件102中。另外,电容元件102的另一方端子电连接到第一电位供给端子108,并且通过第一电位供给端子108施加接地电位或预定值的电位。
此时的电容元件102的电容值优选为在预定数据的写入时间内可以储存电荷的值。作为电容元件102,可以应用在两个电极之间具有电介质层的结构等,并且作为电介质层可以使用例如SiON等的Si的氧化膜等。另外,作为电介质层还可以使用相对介电常数为8以上的材料,例如可以使用Hf基材料(HfO2、HfSiON、HfRu、HfLaO、或HfAlON等)、Y基材料(Y2O3、Y4Al2O9、Y4Al2O9、Y3Al5Ol2、或YAlO等)、Zr基材料(ZrO2等)、或La基材料(La2O3等)等。通过将相对介电常数高的材料用于电介质层,可以增加电容元件102的电容,所以可以进一步减小电容元件102的电极面积。
电阻元件103具有调整发光元件104中的发光时间的功能。通过提供电阻元件103,可以减少脉冲式显示所需要的电容元件的电容。作为电阻元件103,例如虽然可以举出使用半导体材料的结构等,但是不局限于此,也可以应用其它结构。此时,优选设定电阻元件103的电阻值和电容元件102的电容值,以使通过乘这些值而获得的电荷缓和时间成为进行脉冲式显示所需要的发光时间。
对于发光元件104而言,一方端子通过电阻元件103电连接到电容元件102的一方端子,另一方端子电连接到第二电位供给端子109而通过第二电位供给端子109将接地电位或预定值的电位施加到发光元件104。发光元件104具有如下功能:在第二晶体管101处于导通状态的清况下,通过第二晶体管101将预定值的电位从电源线107施加到发光元件104的一方端子,并且对应于一方端子和另一方端子之间的电位差产生电流而发光。发光元件104中的亮度根据流过发光元件104中的电流量而变化。
另外,作为发光元件104例如可以应用在两个电极之间具有电致发光层的结构等,并且作为电致发光层可以应用例如蒽等的有机材料或ZnO、MgXZ1-XO、ZnS、ZnTe或CdS等的无机材料等。
接下来,对本实施方式的显示装置中的像素的显示工作进行说明。另外,在本实施方式中,以电流驱动使像素工作的情况作为一个例子来说明。
当在预定的像素中进行显示时,显示工作可以由将显示数据写入像素中的一个水平期间和发光元件即使在写入数据后也继续发光的电荷缓和期间构成。首先,在水平期间中,通过为了将显示数据写入像素中而选择的扫描线105将扫描信号(电位)输入到第一晶体管100的栅极端子,并且根据施加到第一晶体管100的栅极端子的电位而第一晶体管100处于导通状态,因而通过第一晶体管100将数据信号(电位)从信号线106输入到第二晶体管101的栅极端子。
第二晶体管101根据第二晶体管101的栅极端子的电位处于导通状态,通过第二晶体管101将预定值的电位(在此为电源电位)从电源线107施加到电容元件102的一方端子及发光元件104的一方端子,而在电容元件102中储存对应于施加到一方端子及另一方端子之间的电压的电荷,并且与施加到一方端子和另一方端子之间的电压对应的电流流过发光元件104。发光元件104以对应于产生的电流量的亮度发光,从而处于显示状态。此时,电容元件102的另一方端子及发光元件104的另一方端子的电位为接地电位。
在如上那样完成显示数据的写入,并且为了将显示数据写入下一个像素而选择的扫描线进入下一行或下一个像素后,进行上述显示工作的像素的第一晶体管100处于截止状态,第二晶体管101也一起处于截止状态,而进入电荷缓和期间。
此时储存在电容元件102中的电荷放电到发光元件104,发光元件104只在储存在电容元件102中的电荷缓和的期间发光,而维持显示状态。
在此,将从第二晶体管101处于导通状态直到第二晶体管101处于截止状态而储存在电容元件102中的电荷放电到发光元件104的时间设定为发光时间TL,TL可以由一个水平期间(当进行线顺序驱动时的每一行的数据写入时间)和电荷缓和时间τ(从晶体管(在此为第二晶体管101)处于截止状态直到储存在电容元件(在此为电容元件102)中的电荷放电到发光元件(在此为发光元件104)的时间)之和,即TL=一个水平期间+τ表示。再者,若将电容元件102的电容量设定为Ca,将发光元件104的电阻值设定为REL,并且将电阻元件103的电阻值设定为r,则τ可以由τ=Ca×(REL+r)(以下称为公式1)表示。另一方面,若将在第二晶体管101处于导通状态时将电荷储存到电容元件所需要的时间设定为τa,以导通状态的晶体管的电阻为Rt,τa可以由τa=Ca×Rt(以下称为公式2)表示。从该公式可知,若为了延长电荷缓和时间增加电容元件102的电容Ca,则将电荷储存到电容元件所需要的时间也变长。由此,电容元件的电容优选为在预定的写入期间内可以储存电荷的值。
从上述公式1可知,通过采用将第二晶体管101的源极端子及漏极端子中的另一方电连接到电容元件并且将第二晶体管101的源极端子及漏极端子中的另一方通过电阻元件103电连接到发光元件104的结构,即使电容元件102的电容值小,通过增加电阻元件103的电阻值r,也可以延长缓和时间τ。因此,可以减少电容元件102的电荷的储存时间,而可以在预定的写入期间内对像素写入显示数据。另外,在第二晶体管101处于导通状态的水平期间,由于可以不通过电阻元件103将电源电位施加到电容元件102的一方端子,所以可以抑制起因于电阻元件103的发光元件104的电压降。因此,通过添加电阻元件103将电容元件102的电极面积抑制为必要最小限度,可以提高显示装置的开口率,而且可以获得进行脉冲式显示所需要的发光时间。
另外,此时优选考虑到由电阻元件103的电阻值导致的电压降来将电源线107的电位设定为大于施加到发光元件104的一方端子的电位的值。当将从电容元件102放电电荷而流过发光元件104的电流设定为IEL时,加上施加到发光元件104的一方端子的电位的电位Va的值可以由Va=IEL×r(以下称为公式3)算出。通过作为电源线107的电位的值设定对施加到发光元件104的一方端子的预定电位加上Va的值,即使在电阻元件103中产生电压降时,也可以使发光元件104以所希望的亮度发光而进行显示。
另外,将电荷储存在电容元件102中的时间优选短于一个水平期间。通过在一个水平期间内储存电荷,可以使发光元件以所希望的亮度发光。
再者,使用图2说明本实施方式的像素的工作。图2为本实施方式的像素的驱动的时序图。另外,在图2的时序图中,在第二晶体管101为P型晶体管,并且第二晶体管101当信号线106的信号电位为负时处于导通状态的情况下进行说明。
在图2中,Vsig表示信号线106的信号电位,IEL表示流过发光元件104的电流,并且Tw表示数据写入时间。在不设置电容元件102的情况下,发光元件104虽然只在写入时间Tw发光,但是,如图2所示,通过添加电容元件102,延长电流流过发光元件104的时间,而可以延长发光时间。
如上所示,可以获得进行适合于显示运动图像的脉冲式显示所需要的发光时间。因此,可以显示余象少的运动图像。
实施方式2
在本实施方式中,将说明显示装置中的像素的其它结构。
首先,使用图3对本实施方式的显示装置中的像素的结构进行说明。图3为示出本实施方式的显示装置中的像素的结构的电路图。
如图3所示,本实施方式的显示装置中的像素具有第一晶体管200、第二晶体管201、第三晶体管202、电容元件203、电阻元件204、以及发光元件205。
对于第一晶体管200而言,栅极端子电连接到设置在显示装置中的扫描线206,并且源极端子及漏极端子中的一方电连接到设置在显示装置中的信号线207。第一晶体管200具有作为开关晶体管的功能,并且根据Vgs比Vth高或低而处于导通状态或截止状态。在第一晶体管200处于导通状态时,信号线207的信号电位通过第一晶体管200施加到第二晶体管201及第三晶体管202的栅极端子。
对于第二晶体管201而言,栅极端子连接到第一晶体管200的源极端子及漏极端子中的另一方,并且源极端子及漏极端子中的一方电连接到设置在显示装置中的电源线208。第二晶体管201具有选择对电容元件203的一方端子施加电荷或不施加电荷的功能,根据Vgs比Vth高或低而处于导通状态或截止状态。
对于第三晶体管202而言,栅极端子连接到第一晶体管200的源极端子及漏极端子中的另一方,并且源极端子及漏极端子中的一方电连接到电源线208。第三晶体管202具有控制发光元件205的功能,并且根据Vgs比Vth高或低而处于导通状态或截止状态。
另外,通过将第二晶体管201的源极端子及漏极端子中的一方以及第三晶体管202的源极端子及漏极端子中的一方电连接到电源线208,通过电源线208使第二晶体管201的源极端子及漏极端子中的另一方、以及第三晶体管202的源极端子及漏极端子中的另一方具有预定值的电位,可以将一定值的电位施加到发光元件205,因而可以抑制亮度的降低或不均匀。由此,在例如面板尺寸为5英寸以上的显示装置中,也可以容易应用本实施方式的显示装置中的像素结构。
另外,第二晶体管201及第三晶体管202优选具有彼此相同的导电类型(p型或n型)。通过使它们具有彼此相同的导电类型,可以使各个晶体管同步地处于导通状态或截止状态。
另外,作为第一晶体管200至第三晶体管202,例如可以使用可应用于上述实施方式1中的第一晶体管100及第二晶体管101的晶体管。
对于电容元件203而言,一方端子电连接到第二晶体管201的源极端子及漏极端子中的另一方,另一方端子电连接到第一电位供给端子209而将接地电位或预定值的电位通过第一电位供给端子209施加到电容元件203。电容元件203具有作为辅助电容的功能,辅助电容为用来调整像素中的发光元件205的发光时间的。通过第二晶体管201处于导通状态,并且将预定值的电位通过第二晶体管201从电源线208施加到电容元件203的一方端子,在电容元件203中储存对应于施加到一方端子和另一方端子之间的电位差的电荷。
此时,电容元件203的电容值优选为可以在将显示数据写入像素的时间内储存电荷的值。作为电容元件203,例如可以应用在上述实施方式1中可应用于电容元件102的结构及材料等。
电阻元件204具有调整发光元件205中的发光时间的功能。通过添加电阻元件,可以减少进行脉冲式显示所需要的电容元件203的电容。作为电阻元件204,例如可以应用可应用于上述实施方式1的电阻元件103的结构及材料等。优选设定此时的电阻元件204的电阻值和电容元件203的电容值,以使通过乘这些值而获得的电荷缓和时间成为进行脉冲式显示所需要的发光时间。
对于发光元件205而言,一方端子通过电阻元件204电连接到电容元件203的一方端子并且电连接到第三晶体管202的源极端子及漏极端子中的另一方端子,另一方端子电连接到第二电位供给端子210而通过第二电位供给端子210将接地电位或预定值的电位施加到发光元件205。发光元件205具有如下功能:在第二晶体管201处于导通状态的清况下,通过第二晶体管201将预定值的电位从电源线208施加到发光元件205的一方端子,将电压施加到一方端子和另一方端子之间,并且产生相当于施加的电压的电流而发光。发光元件205中的亮度根据流过发光元件205中的电流量而变化。另外,作为发光元件205,例如可以应用可应用于上述实施方式1的发光元件104的结构及材料等。
接下来,对本实施方式的显示装置中的像素的显示工作进行说明。
当在预定的像素中进行显示的情况下,通过为了将显示数据写入像素而选择的扫描线206将扫描信号(电位)输入到第一晶体管200的栅极端子,并且根据施加到第一晶体管200的栅极端子的电位而第一晶体管200处于导通状态,因而通过第一晶体管200将数据信号(电位)从信号线207输入到第二晶体管201的栅极端子及第三晶体管202的栅极端子。
第二晶体管201及第三晶体管202根据栅极端子的电位处于导通状态,通过第二晶体管201将预定值的电位(在此为正的电源电位)从电源线208施加到电容元件203的一方端子及发光元件205的一方端子,并且通过第三晶体管202将电源电位施加到发光元件205的一方端子。此时对电容元件203的另一方端子优选施加考虑到起因于电阻元件204的发光元件205的电压降的负电位。通过对电容元件203的另一方端子施加起因于电阻元件204的发光元件205的电压降的负电位,可以补偿当晶体管201及晶体管202处于截止状态的电荷缓和时产生的由电阻元件204导致的施加到发光元件205的电压的下降。在电容元件203中储存对应于施加到一方端子及另一方端子之间的电位差的电荷,并且在发光元件205中产生对应于施加到一方端子及另一方端子之间的电位差的电流。发光元件205以对应于流过的电流量的亮度发光,而处于显示状态。此时的发光元件205的另一方端子的电位为接地电位。
在如上那样完成显示数据的写入,并且为了将显示数据写入下一个像素而选择的扫描线进入下一行或下一个像素后,进行上述显示工作的像素的第一晶体管200处于截止状态,第二晶体管201及第三晶体管202也一起处于截止状态。
此时储存到电容元件203的电荷通过电阻元件204放电到发光元件205。对发光元件205施加从施加到电容元件203的电压减除由电阻元件204导致的电压降的电压,而只在电荷缓和时间中维持发光状态。
另外,此时的发光元件205的电荷缓和时间τ可以由上述实施方式1所示的公式1表示。
像这样,通过将电容元件电连接到第二晶体管201的源极端子及漏极端子的另一方,将电容元件203通过电阻元件204电连接到第三晶体管202的源极端子及漏极端子的另一方,并且将发光元件的一方端子电连接到第三晶体管202的源极端子及漏极端子的另一方,即使电容元件203的电容小,通过增大电阻元件204的电阻值r也可以延长电荷缓和时间τ。由此,通过添加电阻元件204将电容元件203的电极面积抑制为必要最小限度,可以提高显示装置的开口率,另外,可以获得进行脉冲式显示所需要的发光时间。
另外,与图1的电路结构相比,在图3的电路结构中,在第三晶体管202处于导通状态时,可以不通过电阻元件204地将电源电位施加到发光元件205,所以不需要如图1的电路结构那样以电阻元件的电压降提高电源线的电位。
再者,将电荷储存到电容元件203的时间优选短于一个水平期间。通过在一个水平期间内储存电荷,可以使发光元件以所希望的亮度发光。
如上所述,可以获得进行适合于运动图像显示的脉冲式显示所需要的发光时间。由此,可以显示余象少的运动图像。
另外,本实施方式可以与其他实施方式适当地组合。
实施方式3
在本实施方式中,将说明显示装置中的像素的其他结构。
使用图4对本实施方式的显示装置中的像素进行说明。图4为示出本实施方式的显示装置中的像素的结构的电路图。
如图4所示,本实施方式的显示装置中的像素具有晶体管300、电容元件301、电阻元件302、以及电连接到晶体管300的发光元件303。
对于晶体管300而言,栅极端子电连接到设置在显示装置中的扫描线304,并且源极端子及漏极端子中的一方电连接到设置在显示装置中的信号线305。晶体管300根据Vgs比Vth高或低而处于导通状态或截止状态。在晶体管300处于导通状态时,将信号线305的信号电位通过晶体管300施加到电容元件301的一方端子并且通过电阻元件302施加到发光元件303的一方端子。
另外,作为晶体管300,例如可以使用可应用于上述实施方式1中的第一晶体管100及第二晶体管101的晶体管。
对于电容元件301而言,一方端子电连接到晶体管300的源极端子及漏极端子的另一方,另一方端子电连接到第一电位供给端子306,并且通过第一电位供给端子306施加接地电位或预定值的电位。电容元件301具有作为用来调整像素中的发光元件303的发光时间的辅助电容的功能,并且具有暂时储存与施加到发光元件303的一方端子的电位和施加到另一方端子的电位的差异对应的电荷的功能。通过晶体管300处于导通状态,对电容元件301从信号线305施加数据信号,并且在电容元件301中储存与施加到电容元件301的一方端子和另一方端子之间的电位差对应的电荷。
此时的电容元件301的电容值优选为在将显示数据写入像素的时间内可以储存电荷的值。作为电容元件301,例如可以使用在上述实施方式1中可应用于电容元件102的结构及材料等。
电阻元件302具有调整发光元件303中的发光时间的功能。通过提供电阻元件,可以减少进行脉冲式显示所需要的电容元件301的电容。作为电阻元件302,例如可以应用可应用于上述实施方式1的电阻元件103的结构及材料等。优选设定此时的电阻元件302的电阻值和电容元件301的电容值,以使通过乘这些值而获得的电荷缓和时间成为进行脉冲式显示所需要的发光时间。
对于发光元件303而言,一方端子通过电阻元件302电连接到电容元件301的一方端子,另一方端子电连接到第二电位供给端子307,并且通过第二电位供给端子307施加接地电位或预定值的电位。在晶体管300处于导通状态时,对发光元件303的一方端子通过晶体管300从信号线305施加数据信号(电位),并且产生与施加到一方端子和另一方端子之间的电压对应的电流而发光。发光元件303的亮度根据流过发光元件303的电流量而变化。另外,作为发光元件303,例如可以应用可用于上述实施方式1的发光元件104的结构及材料等。
接下来,将说明本实施方式的显示装置中的像素的显示工作。
在预定的像素中进行显示的情况下,在水平期间,将扫描信号(电位)通过为了将显示数据写入像素而选择的扫描线304输入到晶体管300的栅极端子,晶体管300根据施加到晶体管300的栅极端子的电位处于导通状态,而通过晶体管300将数据信号(电位)从信号线305施加到电容元件301的一方端子及发光元件303的一方端子,在电容元件301中储存与施加到一方端子及另一方端子之间的电压对应的电荷,并且在发光元件303中产生与施加到一方端子及另一方端子之间的电压对应的电流。发光元件303以对应于流过的电流量的亮度发光,而处于显示状态。
在如上那样完成显示数据的写入,并且为了将显示数据写入下一个像素而选择的扫描线进入下一行或下一个像素后,进行上述显示数据的写入的像素的晶体管300处于截止状态,而进入电荷缓和期间。
此时储存到电容元件301的电荷放电到发光元件303,发光元件303只在储存在电容元件301中的电荷被放出的电荷缓和时间发光,而维持显示状态。
此时的发光元件303的电荷缓和时间τ可以由上述实施方式1所示的公式1表示。
像这样,通过将发光元件303的一方端子通过电阻元件302电连接到晶体管300的源极端子及漏极端子的另一方,并且将电容元件301电连接到晶体管300的源极端子及漏极端子的另一方,即使电容元件301的电容值小,通过增大电阻元件302的电阻值r也可以延长电荷缓和时间τ。由此,通过添加电阻元件302将电容元件301的电极面积抑制为必要最小限度,可以提高显示装置的开口率,另外,可以获得进行脉冲式显示所需要的发光时间。
再者,本实施方式的显示装置由于具有在像素中只提供一个晶体管的结构,所以与其他实施方式相比,可以进一步提高开口率。
再者,将电荷储存到电容元件301的时间优选短于一个水平期间。通过在一个水平期间内储存电荷,可以使发光元件以所希望的亮度发光。
如上所述,可以获得进行适合于运动图像显示的脉冲式显示所需要的发光时间。由此,可以显示余象少的运动图像。
另外,本实施方式可以与其他实施方式适当地组合。
实施方式4
在本实施方式中,将说明显示装置中的像素的其他结构。
使用图5说明本实施方式的显示装置中的像素。图5为示出本实施方式的显示装置中的像素的结构的电路图。
如图5所示,本实施方式的显示装置中的像素具有第一晶体管400、第二晶体管401、电容元件402、电阻元件403、第三晶体管404、以及发光元件405。
对于第一晶体管400而言,栅极端子电连接到设置在显示装置中的扫描线406,并且源极端子及漏极端子中的一方电连接到设置在显示装置中的信号线407。第一晶体管400具有作为开关晶体管的功能,并且根据Vgs比Vth高或低而处于导通状态或截止状态。在第一晶体管400处于导通状态时,将信号线407的信号电位通过第一晶体管400施加到第二晶体管401的栅极端子。
对于第二晶体管401而言,栅极端子电连接到第一晶体管400的源极端子及漏极端子中的另一方,并且第二晶体管401的源极端子及漏极端子中的一方电连接到设置在显示装置中的电源线408。第二晶体管401具有控制发光元件405的功能,并且根据Vgs比Vth高或低而处于导通状态或截止状态。
另外,通过利用电源线408使第二晶体管401的源极端子及漏极端子中的另一方具有预定值的电位,可以将一定值的电位施加到发光元件405的一方端子,因此可以抑制亮度的降低或不均匀。由此,在例如面板尺寸为5英寸以上的显示装置中也可以容易应用本实施方式的显示装置中的像素结构。
对于电容元件402而言,一方端子电连接到第一晶体管400的源极端子及漏极端子中的另一方,另一方端子电连接到第一电位供给端子409而将接地电位或预定值的电位通过第一电位供给端子409施加到电容元件402。电容元件402具有作为用来调整像素中的发光元件405的发光时间的辅助电容的功能。通过第一晶体管400处于导通状态将预定值的电位通过第一晶体管400从信号线407施加到电容元件402的一方端子,在电容元件402中储存与施加到一方端子和另一方端子之间的电位差对应的电荷。
此时的电容元件402的电容值优选为在将显示数据写入像素的时间内可以储存电荷的值。作为电容元件402,例如可以使用在上述实施方式1中可应用于电容元件102的结构及材料等。
电阻元件403具有调整发光元件405中的发光时间的功能。通过添加电阻元件,可以减少电容元件402的电容。作为电阻元件403,例如可以应用可应用于上述实施方式1的电阻元件103的结构及材料等。优选设定此时的电阻元件403的电阻值和电容元件402的电容值,以使通过乘这些值而获得的电荷缓和时间成为进行脉冲式显示所需要的发光时间。
对于第三晶体管404而言,栅极端子电连接到扫描线406,源极端子及漏极端子中的一方通过电阻元件403电连接到第一晶体管400的源极端子及漏极端子中的另一方,并且源极端子及漏极端子中的另一方电连接到电容元件402的另一方端子。第三晶体管404具有作为开关元件控制使储存在电容元件402中的电荷是否放电的功能,并且根据Vgs比Vth高或低而处于导通状态或截止状态。另外,第三晶体管404的源极端子及漏极端子中的另一方端子电连接到第一电位供给端子409而将接地电位或预定值的电位通过第一电位供给端子409施加到第三晶体管404。
另外,第一晶体管400及第三晶体管404优选具有不同导电类型(p型或n型)。通过使它们具有不同导电类型,在第一晶体管400及第三晶体管404中一方晶体管处于导通状态的情况下,可以容易使另一方晶体管处于截止状态,并且在一方晶体管处于截止状态的情况下,可以容易使另一方晶体管处于导通状态。
另外,作为第一晶体管400至第三晶体管404,例如可以使用可用于上述实施方式1中的第一晶体管100及第二晶体管101的晶体管。
对于发光元件405而言,一方端子电连接到第二晶体管401的源极端子及漏极端子中的另一方,另一方端子电连接到第二电位供给端子410而将接地电位或预定值的电位通过第二电位供给端子410施加到发光元件405。发光元件405具有如下功能,即在第二晶体管401处于导通状态时,将电源电位通过第二晶体管401从电源线408施加到发光元件405的一方端子,将电压施加到一方端子和另一方端子之间,并且产生与施加的电压对应的电流而发光。发光元件405中的亮度根据流过的电流量而变化。另外,作为发光元件405,例如可以应用可应用于上述实施方式1的发光元件104的结构及材料等。
接下来,将说明本实施方式的显示装置中的像素的显示工作。
在预定的像素中进行显示的情况下,将扫描信号通过为了将显示数据写入像素而选择的扫描线406输入到第一晶体管400的栅极端子,第一晶体管400根据施加到第一晶体管400的栅极端子的电位处于导通状态,而通过第一晶体管400将数据信号(电位)从信号线407输入到第二晶体管401的栅极端子。另外,对电容元件402的一方端子通过第一晶体管400从信号线407输入数据信号(电位),并且施加对应于数据信号的电位,而储存对应于一方端子及另一方端子之间的电位差的电荷。此时的电容元件402的另一方端子为接地电位。
再者,第二晶体管401根据栅极端子的电位而处于导通状态,并且将预定值的电位(在此为电源电位)通过第二晶体管401从电源线408施加到发光元件405的一方端子,对发光元件405的一方端子及另一方端子之间施加电压。再者,在发光元件405中对应于施加的电压产生电流,以对应于流过的电流量的亮度发光,而处于显示状态。此时的发光元件405的另一方端子为接地电位。
在如上那样完成显示数据的写入,并且为了将显示数据写入下一个像素而选择的扫描线进入下一行或下一个像素后,进行上述显示工作的像素的第一晶体管400处于截止状态,而第三晶体管404处于导通状态。
此时,储存在电容元件402中的电荷通过电阻元件403被放电。借助于放电,第二晶体管401的栅极端子的电位降低,从导通状态变为截止状态。第二晶体管401与处于截止状态的同时,其电阻值增大,并且施加到发光元件405的电压下降,而发光亮度降低。将发光元件405的发光时间调整为成为进行脉冲式显示所需要的发光时间。从电容元件402放出电荷的缓和时间τf相当于发光时间,当将电容元件402的电容值设定为Cs并且将电阻元件403的电阻值设定为r时,缓和时间τf可以由τf=Cs×r表示。
像这样,通过将电容元件402通过电阻元件403电连接到第一晶体管400的源极端子及漏极端子中的另一方,可以将使用现有的保持模式显示型的显示装置来驱动的发光元件405的发光时间短于一个帧期间。再者,通过将电容元件402的电极面积抑制为必要最小限度,可以提高开口率,而且可以获得进行脉冲式显示所需要的发光时间。
另外,与上述实施方式1的图1及实施方式2的图3的电路结构相比,在本实施方式的图5的电路结构中,不需要以电阻元件的电压降提高电源线的电位。另外,与图3的电路结构相比,在图5的电路结构中,不需要将负电位施加到电容元件的另一方端子。
再者,将电荷储存在电容元件402中的时间优选短于一个水平期间。通过在一个水平期间内储存电荷,可以使发光元件405以所希望的亮度发光。
如上所述,可以获得进行适合于显示运动图像的脉冲式显示所需要的发光时间。由此,可以显示余象少的运动图像。
另外,本实施方式可以与其他实施方式适当地组合。
实施方式5
在本实施方式中,对可用于显示装置中的像素的晶体管的结构进行说明。
在上述实施方式1至实施方式4的任一个中,作为用于像素的晶体管可以具有以下结构。使用图6说明可用于显示装置的像素的晶体管的结构。图6为示出本实施方式的晶体管的结构例子的模式图。
如图6所示,本实施方式中的可用于显示装置的像素的晶体管可以适当地选择如下结构的晶体管来应用:第一晶体管500、第二晶体管501、第三晶体管502、第四晶体管503、第五晶体管504、或第六晶体管505等。各个晶体管分别具有衬底506;设置在衬底506上的基底膜507;设置在基底膜507上的具有杂质区域510的半导体层508;覆盖半导体层508地设置的栅极绝缘膜511;设置在栅极绝缘膜511的一部分上的栅电极512A、栅电极512B、栅电极512C、栅电极512D、栅电极512E、以及栅电极512F中的一个;覆盖栅电极512A至栅电极512F中的任一个并隔着栅极绝缘膜511覆盖半导体层508地设置的第一绝缘膜513;设置在第一绝缘膜513上的第二绝缘膜514;以及通过第二绝缘膜514、第一绝缘膜513及栅极绝缘膜511与半导体层508中的杂质区域510接触的布线516。
半导体层508在其一部分具有杂质区域510,并且在位于栅电极512A至栅电极512F的区域分别具有沟道区域。此时,将杂质区域510用作源区或漏区。另外,为方便起见,在图6中虽然并置多个具有不同结构的晶体管,但是不需要实际上并置晶体管,而可以根据需要分别形成晶体管。
接下来,对图6中的各个晶体管的结构进行说明。
第一晶体管500为单漏极型晶体管,其由于可以通过简单的方法制造,所以具有制造成本低且可以提高成品率的优点。另外,通过控制添加到第一晶体管500的半导体层508中的杂质量,可以控制半导体层508的电阻率。另外,可以使半导体层508和布线516的电连接状态接近于欧姆连接。另外,作为分别制造杂质量不同的半导体层的方法,可以使用以栅电极512A为掩模对半导体层508掺杂杂质的方法。
第二晶体管501为栅电极512B具有一定程度以上的锥形角的晶体管,并且可以通过可靠性高且简单的方法制造。由此,具有制造抑制成本而可以提高成品率的优点。另外,第二晶体管501的半导体层在杂质区域510和沟道区域之间具有低浓度杂质区域509。杂质区域510、沟道区域、低浓度杂质区域509的杂质浓度彼此不同。将设置在栅电极512B下方的低浓度杂质区域509用作低浓度漏极(Lightly Doped Drain:LDD)区域。由于具有LDD区域,所以可以抑制漏极端部的电场强度,并且可以抑制起因于热载流子的元件退化。另外,作为分别制造具有杂质量不同的区域的半导体层的方法,可以使用以栅电极512B为掩模对半导体层508掺杂杂质的方法。在晶体管501中,由于栅电极512B具有一定程度以上的锥形角,所以可以使通过栅电极512B掺杂到半导体层508中的杂质浓度具有梯度,而可以不使用光掩模地形成LDD区域。
第三晶体管502为栅电极512C由至少两个层构成,并且下层的栅电极比上层的栅电极长的晶体管。在本说明书中,将上层栅电极及下层栅电极的形状称为帽形(Hat-shape type)。若栅电极的形状为帽形,不用添加光掩模就可以形成LDD区域。另外,特别将如第三晶体管502那样LDD区域与栅电极重叠的结构称为GOLD结构(栅极重叠的漏极,Gate OverLapped Drain)。另外,作为将栅电极的形状形成为帽形的方法,可以使用下面所示的方法。
首先,在对栅电极512C进行构图时,通过干蚀刻利用各个电极的蚀刻速度的差异来蚀刻下层栅电极及上层栅电极,将栅电极512C形成为其侧面具有倾斜度(锥形)的形状。接着,通过各向异性蚀刻加工上层栅电极,使其倾斜度接近于垂直。由此,形成截面形状为帽形的栅电极。之后,通过掺杂杂质元素,形成沟道区域,用作LDD区域的低浓度杂质区域509、以及用作源电极及漏电极的杂质区域510。
另外,将与栅电极重叠的LDD区域称为Lov区域,而将与栅电极不重叠的LDD区域称为Loff区域。在此,Loff区域在抑制截止电流值方面的效果高,而它在通过缓和漏极端部的电场来防止由热载流子导致的导通电流的降低方面的效果低。另一方面,Lov区域在通过缓和漏极区域附近的电场来防止导通电流的降低方面的效果高,而它在抑制截止电流方面的效果低。因此,优选在各种电路中分别应用具有对应于所需特性的结构的晶体管。在用于显示装置的各个电路的晶体管中,用于像素部的晶体管优选为具有Loff区域的晶体管,以便抑制截止电流。
第四晶体管503为具有以与栅电极512D的侧面接触的方式设置的侧壁(也称为侧壁515)的晶体管。通过设置侧壁515,可以将与侧壁515重叠的半导体区域用作LDD区域。
第五晶体管504为具有通过使用光掩模对半导体层508掺杂杂质元素来设置的LDD(Loff)区域的晶体管。通过采用这种方式,可以准确地设置LDD区域,并且可以降低晶体管的截止电流。
第六晶体管505为具有通过使用光掩模对半导体层508进行掺杂来设置的LDD(Lov)区域的晶体管。通过采用这种结构,可以准确地设置LDD区域,并且缓和晶体管的漏极端部的电场,而可以减少导通电流的降低。
接下来,将说明构成各个晶体管的各个材料。
作为衬底506,可以使用玻璃衬底如钡硼硅酸玻璃和铝硼硅酸玻璃等、石英衬底、陶瓷衬底、或包括不锈钢的金属衬底等。除外,也可以使用由以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料或诸如丙烯酸等的柔性合成树脂形成的衬底。通过使用柔性衬底,可以制造可弯曲的半导体装置。柔性衬底在衬底的面积及形状方面没有限制。由此,当使用例如一边长具有1米以上的矩形衬底作为衬底506时,可以显著提高生产率。与使用圆形硅衬底的情况相比,这是一个很大的优点。
基底膜507具有防止来自衬底506的诸如Na等的碱金属或碱土金属对半导体元件的特性造成负面影响的功能。基底膜507可以使用氧化硅、氮化硅、氧氮化硅或氮氧化硅等的包含氧或氮的绝缘膜的单层结构或叠层结构形成。例如,当采用两层结构设置基底膜507时,优选设置氮氧化硅膜作为第一层基底膜,并且设置氧氮化硅膜作为第二层基底膜。作为其他例子,当采用三层结构设置基底膜507时,优选设置氧氮化硅膜作为第一层基底膜,设置氮氧化硅膜作为第二层基底膜,并且设置氧氮化硅膜作为第三层基底膜。
作为半导体层508,可以使用非晶半导体、微晶半导体,或者多晶半导体层。微晶是一种具有非晶结构和结晶结构(包括单晶、多晶)之间的中间结构且具有自由能稳定的状态的半导体,并且包括具有短程有序和晶格畸变的结晶区域。在膜的至少一部分区域可以观察到0.5nm以上且20nm以下的结晶区域。当以硅为主要成分时,拉曼光谱向低于520cm-1波数的一侧偏移。在X射线衍射中,观察到来源于硅晶格的(111)和(220)的衍射峰。微晶至少包含1原子%或其以上的氢或卤素以补偿悬空键。对材料气体进行辉光放电分解(等离子体CVD)来形成微晶。作为材料气体,不仅可以使用SiH4,还可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。或者,也可以混合GeF4。该材料气体还可以用H2或者H2与一种或多种选自He、Ar、Kr和Ne的稀有气体元素稀释。稀释比率在2倍以上且1000倍以下的范围内,压力在0.1Pa以上且133Pa以下的范围内,电源频率在1MHz以上且120MHz以下,优选在13MHz以上且60MHz以下的范围内,并且衬底加热温度可以为300℃以下。作为膜中的杂质元素,来源于大气成分的杂质诸如氧、氮和碳等的浓度优选为1×1020cm-3以下。尤其是,氧的浓度优选为5×1019cm3以下,更优选为1×1019cm3以下。这里,通过溅射法、LPCVD法或等离子体CVD法等使用以硅为主要成分的材料(例如SixGe1-x等)形成非晶半导体层,然后,通过诸如激光晶化法、使用RTA或退火炉的热晶化法或使用促进晶化的金属元素的热晶化法等的晶化法使该非晶半导体层晶化。
栅极绝缘膜511可以使用包含氧或氮的绝缘膜如氧化硅、氮化硅、氧氮化硅或氮氧化硅等的单层结构或叠层结构形成。
栅电极512A至栅电极512F可以采用单层的导电膜、或者两层或三层导电膜的叠层结构形成。作为用于栅电极512A至栅电极512F的材料,可以使用导电膜。例如,可以使用诸如钽、钛、钼、钨、铬、硅等的元素的单体膜;上述元素的氮化膜(典型地说,氮化钽膜、氮化钨膜或氮化钛膜);组合了上述元素的合金膜(典型地说,Mo-W合金或Mo-Ta合金);或者上述元素的硅化物膜(典型地说,硅化钨膜或硅化钛膜)等。注意,上述单体膜、氮化膜、合金膜、硅化物膜等可以具有单层结构或叠层结构。
第一绝缘膜513可以使用下列膜的单层结构或叠层结构形成:如氧化硅、氮化硅、氧氮化硅、氮氧化硅等的包含氧或氮的绝缘膜;或如DLC(类金刚石碳)等的包含碳的膜。
第二绝缘膜514可以使用下列膜的单层或叠层结构形成:硅氧烷树脂;如氧化硅、氮化硅、氧氮化硅或氮氧化硅等的包含氧或氮的绝缘膜;如DLC(类金刚石碳)等的包含碳的膜;或者如环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯或丙烯酸等的有机材料。注意,硅氧烷树脂相当于包括Si-O-Si键的树脂。硅氧烷的骨架结构由硅和氧的键构成。作为其取代基,可以使用至少包含氢的有机基(例如烷基或芳烃)。也可以使用氟基作为取代基。或者,也可以使用至少包含氢的有机基和氟基作为取代基。注意,也可以直接覆盖栅电极512A至512F地提供第二绝缘膜514而不提供第一绝缘膜513。
作为布线516,可以使用诸如铝、镍、碳、钨、钼、钛、铂、铜、钽、金或锰等的元素的单体膜;上述元素的氮化膜;组合上述元素的合金膜;或上述元素的硅化物膜等。例如,作为包含上述元素中的多个元素的合金,可以使用包含碳及钛的铝合金、包含镍的铝合金、包含碳及镍的铝合金、以及包含碳及锰的铝合金等。例如,在采用叠层结构的情况下,可以采用将铝插入到钼或钛等之间的结构。通过采用该结构,可以提高铝对热或化学反应的耐受性。
接下来,使用图7A至7E说明晶体管的制造方法的例子。图7A至7E为示出晶体管的制造方法的模式图。注意,晶体管的制造方法不局限于图7A至7E所示的方法,而可以使用各种制造方法。
首先,如图7A所示,在衬底506上形成基底膜507。接下来,使用等离子体处理对基底膜507的表面进行氧化或氮化。另外,在形成本制造方法中的其他层之后也可以进行该等离子体处理。像这样,使用等离子体处理对半导体层或绝缘膜进行氧化或氮化,该半导体层或绝缘膜的表面改性,并可以形成比通过CVD法或溅射法形成的绝缘膜更致密的绝缘膜。因此,可以抑制如针孔等的缺陷,并且可以改善半导体装置的特性等。
接下来,如图7B所示,在被氧化或氮化的基底膜507的一部分上形成半导体层508。再者,使用抗蚀剂掩模等在半导体层508的一部分形成杂质区域510。
接下来,如图7C所示,以覆盖半导体层508及基底膜507的方式形成栅极绝缘膜511。
接下来,如图7D所示,隔着栅极绝缘膜511在半导体层508的一部分上形成栅电极512A至512F。另外,在一部分栅电极512A至512F(栅电极512D)的侧面形成侧壁515。另外,作为侧壁515,可以使用氧化硅或氮化硅。作为在栅电极512D的侧面形成侧壁515的方法,例如使用如下方法,即在形成栅电极512D并且形成氧化硅膜或氮化硅膜后,利用各向异性蚀刻对氧化硅膜或氮化硅膜进行蚀刻。通过这样做,可以只在栅电极512D的侧面残留氧化硅膜或氮化硅膜,因此,可以在栅电极512D的侧面形成侧壁515。再者,使用栅电极及另外形成的抗蚀剂掩模等在一部分半导体层508中形成低浓度杂质区域509。
接下来,如图7E所示,以覆盖栅极绝缘膜511及栅电极512A至栅电极512F的方式形成第一绝缘膜513。另外,第一绝缘膜513可以通过溅射法或等离子体CVD法等形成。之后,通过形成第二绝缘膜514及布线516,形成如图6所示的具有各种结构的晶体管。
如上所示,通过根据用途适当地选择晶体管的结构,可以进行更准确的显示工作。
再者,对使用半导体衬底作为晶体管的衬底的例子进行说明。由于使用半导体衬底制造的晶体管具有高迁移率,所以可以以低驱动电压得到大导通电流。结果,可以减少晶体管的尺寸,而可以增加每单位面积的晶体管的数量(提高集成度)。当采用同一个电路结构时,晶体管的集成度越高,衬底尺寸越小,因此可以降低制造成本。再者,当采用相同尺寸的衬底时,集成度越高,电路规模越大,因此可以以大致相同的制造成本提供更高功能。而且,因为特性的不均匀性少,所以也可以提高制造成品率。再者,由于晶体管的迁移率高而集成电路的驱动电压小,所以可以降低功耗。再者,可以实现集成电路的高速驱动。
集成使用半导体衬底制造的晶体管而构成的电路例如可以用于显示面板(显示部)中。更具体地说,可以用于LCOS(Liquid Crystal On Silicon:硅基液晶)等的反射型液晶面板、集成微镜的DMD(Digital Micromirror Device:数字微镜装置)元件、EL面板等。通过使用半导体衬底制造这种显示面板(显示部),可以低成本且高成品率地制造功耗低且能够进行高速工作的显示面板(显示部)。另外,显示面板(显示部)还包括如大规模集成电路(LSI)等具有驱动显示面板(显示部)以外的功能的电路。
下面,使用图8A至8C及图9A至9D说明使用半导体衬底制造晶体管的方法。图8A至8C及图9A至9D为示出使用半导体衬底的晶体管的制造方法的图。
首先,如图8A所示,在半导体衬底600上设置第一绝缘膜601(也称为场氧化膜),以形成由第一绝缘膜601分离为每个元件即第一元件区域603及第二元件区域604的区域。另外,在第二元件区域604的半导体衬底600的一部分中形成p阱602。
作为半导体衬底600,只要是半导体衬底,就没有特别的限制而可以使用。例如,可以使用具有n型或p型导电类型的单晶Si衬底、化合物半导体衬底(GaAs衬底、InP衬底、GaN衬底、SiC衬底、蓝宝石衬底、ZnSe衬底等)、通过贴合法或SIMOX(Separation by Implanted Oxygen;注氧隔离)法而制造的SOI(绝缘体上硅)衬底等。
接下来,如图8B所示,在第一元件区域603的半导体衬底600上形成第二绝缘膜605,并且在第二元件区域604的半导体衬底600上形成第三绝缘膜606。
作为第二绝缘膜605及第三绝缘膜606,例如可以使用通过进行热处理使设置在半导体衬底600的第一元件区域603及第二元件区域604的表面氧化而形成的氧化硅膜。
接下来,如图8C所示,在半导体衬底600及第一绝缘膜601上形成第一导电膜607及第二导电膜608。
作为第一导电膜607及第二导电膜608,可以由选自钽、钨、钛、钼、铝、铜、铬和铌等中的元素、或者以这些元素为主要成分的合金材料或化合物材料形成。此外,第一导电膜607及第二导电膜608还可以由将这些元素氮化而成的金属氮化膜形成。除此之外,第一导电膜607及第二导电膜608还可以由掺杂了磷等的杂质元素的多晶硅或以引入了金属材料的硅化物等为代表的半导体材料形成。
接下来,如图9A所示,在第二绝缘膜605及第三绝缘膜606的一部分上形成第一栅电极609及第二栅电极610。再者,如图9B所示,在第一元件区域611中,以覆盖第一栅电极609、第一绝缘膜601、以及第二绝缘膜605的方式形成抗蚀剂掩模613,添加杂质,以形成杂质区域614。另外,将位于第二栅电极610的下方的半导体衬底600的部分用作沟道区域615。
接下来,如图9C所示,在第二元件区域612中,在第二栅电极610、第一绝缘膜601、以及第三绝缘膜606上形成抗蚀剂掩模616,添加杂质,以形成杂质区域617。另外,将位于第一栅电极609的下方的半导体衬底600的一部分用作沟道区域618。
接下来,如图9D所示,以覆盖第一栅电极609、第二栅电极610、第一绝缘膜601、第二绝缘膜605、以及第三绝缘膜606的方式形成第四绝缘膜619,并且以隔着第四绝缘膜619、第二绝缘膜605、以及第三绝缘膜606与杂质区域614或杂质区域617接触的方式形成布线620。
第四绝缘膜619可以通过CVD法或溅射法等并且使用下列膜的单层或叠层结构形成:如氧化硅、氮化硅(SiNx)、氧氮化硅或氮氧化硅等的包含氧或氮的绝缘膜;如DLC(类金刚石碳)等的包含碳的膜;如环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯或丙烯酸等的有机材料;或者硅氧烷树脂等的硅氧烷材料等。注意,硅氧烷材料相当于包括Si-O-Si键的材料。硅氧烷的骨架结构由硅和氧的键构成。作为其取代基,可以使用至少包含氢的有机基(例如烷基或芳烃)。也可以使用氟基作为取代基。或者,也可以使用至少包含氢的有机基和氟基作为取代基。
布线620通过CVD法或溅射法等使用选自铝、钨、钛、钽、钼、镍、铂、铜、金、银、锰、钕、碳、硅的元素或以这些元素为主要成分的合金材料或化合物材料的单层或叠层形成。作为以铝为主要成分的合金材料,例如相当于以铝为主要成分且包含镍的材料或以铝为主要成分且包含镍、以及碳和硅的一方或双方的合金材料。布线620例如优选采用第一阻挡膜、铝硅膜和第二阻挡膜的叠层结构;第一阻挡膜、铝硅膜、氮化钛膜和第二阻挡膜的叠层结构。另外,阻挡膜相当于由钛、钛的氮化物、钼或钼的氮化物构成的薄膜。由于铝或铝硅具有低电阻值并且廉价,所以作为用于形成布线620的材料最合适。例如,通过提供上层和下层的阻挡层,可以防止产生铝或铝硅的小丘。例如,当形成由高还原性的元素的钛构成的阻挡膜时,即使在结晶半导体膜上形成薄的自然氧化膜,也可以使该自然氧化膜还原。结果,布线620可以与结晶半导体膜电气性及物理性良好地连接。
注意,晶体管的结构不局限于图示的结构。例如,可以采用反交错结构、FinFET(鳍式场效应晶体管)结构等的晶体管结构。优选采用FinFET结构,因为可以抑制由晶体管尺寸的微细化导致的短沟道效应。
以上说明了晶体管的结构及晶体管的制造方法。在此,布线、电极、导电层、导电膜、端子、通路、插头等优选由如下材料构成:选自由铝、钽、钛、钼、钨、钕、铬、镍、铂、金、银、铜、镁、钪、钴、锌、铌、硅、磷、硼、砷、镓、铟、锡构成的组中的一种或多种元素;以选自所述组中的一种或多种元素为成分的化合物或合金材料(例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、包含氧化硅的铟锡氧化物(ITSO)、氧化锌、氧化锡、氧化锡镉、铝钕、镁银、钼铌等)。或者,布线、电极、导电层、导电膜、端子等优选形成为具有组合这些化合物而成的物质等。或者,优选形成为具有如下材料:选自所述组中的一种或多种元素和硅的化合物(硅化物)(例如铝硅、钼硅、硅化镍等);选自所述组中的一种或多种元素和氮的化合物(例如氮化钛、氮化钽、氮化钼等)。
另外,硅也可以包含n型杂质(磷等)或p型杂质(硼等)。通过将杂质包含在硅中,可以提高导电率,并可以起到与通常的导体相同的作用。因此,可以容易用作布线或电极等。
另外,硅可以是单晶、多晶(多晶硅)、或微晶(微晶硅)等的具有各种结晶性的硅。或者,硅也可以是非晶(非晶硅)等的没有结晶性的硅。通过使用单晶硅或多晶硅,可以降低布线、电极、导电层、导电膜、端子等的电阻。通过使用非晶硅或微晶硅,可以以简单的工序形成布线等。
另外,ITO(Indium-Tin-Oxide)、IZO(Indium-Zinc-Oxide)、ITSO(Indium-Tin-Silicon-Oxide)、氧化锌、硅、氧化锡、氧化锡镉具有透光性,而可以用于透过光的部分。例如,它们可用作像素电极或公共电极。
此外,优选使用IZO,因为容易蚀刻并且容易加工。IZO不容易引起当蚀刻时留下渣滓的问题。因此,通过使用IZO作为像素电极,可以减少给液晶元件或发光元件带来的负面影响(短路、取向无序等)。
此外,布线、电极、导电层、导电膜、端子、通路、插头等也可以由单层结构或叠层结构构成。通过采用单层结构,可以简化制造布线、电极、导电层、导电膜、端子等的工序并减少制造天数,这可以实现成本降低。另一方面,当采用多层结构时,可以利用各种材料的优点并且减少其缺点,从而形成高性能布线或电极等。举例来说,通过在多层结构中包含低电阻材料(铝等),可以降低布线的电阻。另外,当采用低耐热性材料被夹在高耐热性材料之间的叠层结构时,可以利用低耐热性材料的优点并且提高布线或电极等的耐热性。例如,优选采用包含铝的层被夹在包含钼、钛、钕等的层之间的叠层结构。
这里,在布线或电极等彼此直接接触的情况下,它们可能不利地彼此影响。例如,一个布线或电极等可能进入另一个布线或电极等的材料中,从而改变其性质,因此不能发挥本来的作用。作为其他例子,当形成或制造高电阻部分时,有时发生问题并且不能正常地制造。在这种情况下,优选采用叠层结构将容易引起反应的材料夹在不容易引起反应的材料之间,或者,使用不容易引起反应的材料覆盖容易引起反应的材料。例如,在连接ITO和铝的情况下,优选在ITO和铝之间插入钛、钼、钕合金。另外,在连接硅和铝的情况下,优选在硅和铝之间插入钛、钼、钕合金。
注意,布线指的是配置有导电体的物质。布线形状可以是线状,也可以不是线状。因此,布线包括电极。
作为布线、电极、导电层、导电膜、端子、通路、插头等,也可以使用碳纳米管。由于碳纳米管具有透光性,所以可以将它用于透过光的部分。例如,可以用作像素电极或公共电极。
如上所述,通过选择具有对应于各个电路的特性的结构的晶体管,可以进行更准确的显示工作。
另外,本实施方式可以与其他实施方式适当地组合。
实施方式6
在本实施方式中,将说明本发明的显示装置。
首先,使用图10说明本实施方式中的显示装置的结构。图10为示出本实施方式中的显示装置的结构的框图。
如图10所示,本实施方式的显示装置包括具有多个像素700的像素部701;扫描线702;信号线703;电源线704;电连接到扫描线702的扫描线驱动电路705;电连接到信号线703的信号线驱动电路706;电连接到电源线704的电源电路708;以及电连接到扫描线驱动电路705、信号线驱动电路706及电源电路708的控制电路707。
设置在像素部701的多个像素700在信号线703和扫描线702交叉的区域以矩阵状配置,并且可以以每个像素独立输入数据信号。另外,设置在像素部701中的多个像素700可以应用图1至图4所示的像素中的任一结构,扫描线702、信号线703及电源线704分别相当于图1中的扫描线105、信号线106及电源线107、以及图3中的扫描线206、信号线207及电源线208。另外,在应用图4中的像素的情况下,扫描线702及信号线703相当于扫描线304及信号线305,并且可以省略图10中的电源线704及电源电路708。
控制电路707具有根据输入的图像信号控制扫描线驱动电路705、信号线驱动电路706、以及电源电路708的功能。具体而言,控制电路707对扫描线驱动电路705及信号线驱动电路706分别输出控制信号。
扫描线驱动电路705具有根据从控制电路707输入的控制信号将扫描信号通过扫描线702输出到像素700的功能。
信号线驱动电路706具有根据从控制电路707输入的控制信号将数据信号通过信号线703输出到像素700的功能。
电源电路708具有通过电源线704对像素700施加电源电位的功能。
接下来,将说明本实施方式中的显示装置的扫描线驱动电路及信号线驱动电路的结构的一例。
首先,使用图11A说明扫描线驱动电路的结构的一例。图11A为示出本实施方式中的显示装置的扫描线驱动电路的结构的一例的框图。
如图11A所示,图10中的扫描线驱动电路705具有移位寄存器800、电平转换器801、以及缓冲器802。
对移位寄存器800输入选通开始脉冲(GSP)、选通时钟信号(GCK)等的信号。
接下来,使用图11B说明信号线驱动电路的结构的一例。图11B为示出本实施方式中的显示装置的信号线驱动电路的结构的一例的截面图。
如图11B所示,图10中的信号线驱动电路706具有移位寄存器803、第一锁存电路804、第二锁存电路805、电平转换器806、以及缓冲器807。
缓冲器807具有放大信号的功能,并且具有运算放大器等。对移位寄存器803输入起始脉冲(SSP)等的信号,并且对第一锁存电路804输入视频信号等数据(DATA)。在第二锁存电路805中可以暂时保持锁存(LAT)信号,并且将该保持的锁存信号一齐输出到图10的像素部701中。将这称为线顺序驱动。因此,如果是进行点顺序驱动而不进行线顺序驱动的像素,就不需要第二锁存电路805。
接下来,将说明本实施方式中的显示装置的工作。
通过从控制电路707对扫描线驱动电路705及信号线驱动电路706输出控制信号,扫描线驱动电路705通过扫描线702将扫描信号输出到选择的像素中。另外,信号线驱动电路706通过信号线703将数据信号输出到选择的像素700中。选择的像素根据输入的扫描信号及数据信号进行从上述实施方式1至实施方式3所示的像素中的任一个选择出的像素的显示工作。
如上所述,通过在各个像素中进行脉冲式显示,可以将余象少的运动图像显示在像素部。
另外,本实施方式可以与其他实施方式适当地组合。
实施方式7
在本实施方式中说明将本发明的显示装置用于显示部的电子器具。
本发明的显示装置可以用于各种电子器具的显示部。作为可以应用本发明的显示装置的电子器具的例子可以举出如下:影像拍摄装置如摄像机、数字照相机等;护目镜型显示器(头盔显示器);导航系统;音频再现装置(汽车音响、音响组件等);笔记本式个人计算机;游戏机;携带电话机;便携式信息终端(包括安装有便携式计算机、便携式音乐播放器、便携式游戏机、电子图书、或组装计算机并且通过进行多个数据处理而具有多个功能的装置);具备记录媒体的图像再现装置(具体而言,能够再现记录媒体如数字通用磁盘(DVD)等并具有可以显示其图像的显示器的装置)等。在图12A至12H及图13A至13C中示出本实施方式中的电子器具的结构。
图12A为一种显示装置,包括框体901、支撑台902、显示部903、扬声器部904、和视频输入端子905等。本发明的显示装置可以用于显示部903。另外,显示装置包括个人计算机用、TV广播接收用、广告显示用等的所有显示装置。
图12B为一种数码相机,包括主体911、显示部912、图像接收部913、操作键914、外部连接端口915、和快门按钮916等。本发明的显示装置可以用于显示部912。
图12C为一种笔记本式个人计算机,包括主体921、框体922、显示部923、键盘924、外部连接端口925、和定位装置926等。本发明的显示装置可以用于显示部923。
图12D为一种便携式计算机,包括主体931、显示部932、开关933、操作键934、和红外线端口935等。本发明的显示装置可以用于显示部932。
图12E为一种具备记录媒体的便携式图像再现装置(具体地为DVD再现装置),包括主体941、框体942、显示部A943、显示部B944、记录媒体(DVD等)读取部945、操作键946、和扬声器部947等。显示部A943主要显示图像信息,而显示部B944主要显示文字信息。本发明的显示装置可以用于这些显示部A943、显示部B944。另外,具备记录媒体的图像再现装置还包括家庭用游戏机等。
图12F为一种护目镜型显示器(头盔显示器),包括主体951、显示部952、和臂部953。本发明的显示装置可以用于显示部952。
图12G为一种摄像机,包括主体961、显示部962、框体963、外部连接端口964、遥控器接收部965、图像接收部966、电池967、声音输入部968、和操作键969等。本发明的显示装置可以用于显示部962。
图12H为一种携带电话机,包括主体971、框体972、显示部973、声音输入部974、声音输出部975、操作键976、外部连接端口977、和天线978等。本发明的显示装置可以用于显示部973。另外,显示部973可以通过在黑色背景上显示白色文字,而抑制携带电话机消耗的电流。
图13A至13C为具有多个功能的便携式信息终端的一例。图13A为便携式信息终端的正视图,图13B为便携式信息终端的后视图,图13C为便携式信息终端的展开图。以图13A至13C为一例的便携式信息终端可以具有多个功能。例如,除了电话功能以外,还可以组装计算机而具有各种数据处理功能。
图13A至13C所示的便携式信息终端由框体980及框体981的两个框体构成。框体980具备显示部982、扬声器983、麦克风984、操作键985、定位装置986、照相用透镜987、外部连接端子988、耳机端子989等,框体981具备键盘990、外部储存槽991、照相用透镜992、和灯993等。另外,在框体981中组装天线。
另外,除了上述结构以外,还可以安装有非接触IC芯片、小型记录装置等。
本发明的显示装置可以用于显示部982,并且其显示方向根据使用方式而适当地改变。另外,由于在与显示部982同一个表面上具有照相用透镜987,所以可以进行可见通话。另外,使用显示部982作为取景器,使用照相用透镜992及灯993拍摄静止图像及运动图像。扬声器983及麦克风984不局限于声音通话,还可以用于可见通话、录音、再生等的用途。操作键985可以进行电话的发送和接受、电子邮件等的简单的信息输入、屏幕的滚动、以及光标移动等。再者,彼此重叠的框体980和框体981(图13A)滑动而如图13C那样展开并可以用作便携式信息终端。在此情况下,可以使用键盘990和定位装置986进行顺利操作。外部连接端子988可以与AC整流器及各种电缆如USB电缆等连接,并且可以充电及与个人计算机等进行数据通讯。另外,通过将记录媒体插入外部储存槽991中,可以对应于更大量数据的保存及移动。
另外,也可以是除了上述功能以外还具有红外线通讯功能、电视接收功能等的便携式信息终端。
如上所述,本发明的显示装置可以用作如上所述的各种电子器具的显示部。通过使用本发明的显示装置作为显示部,可以提供电路面积小且功耗低的电子器具。
另外,本实施方式可以与其他实施方式适当地组合。
实施例1
在本实施例中,对于一种显示装置的一例进行说明,该显示装置用来进行根据实际上的显示装置的规格的脉冲式显示。另外,本实施例中的显示装置的像素结构应用上述实施方式1的图1所示的像素结构作为例子。然而,本实施例中使用的显示装置的规格是一个例子,而不局限于此。
在本实施例的显示装置中应用上述实施方式1的像素结构的情况下,电容元件的电容值Ca大约为1.3×10-11F。另外,本实施例的显示装置中的电阻元件的电阻值r大约为2.5×107Ω。在本实施例中,上述电容元件的电容值Ca和电阻元件的电阻值r按以下方式算出。
为了进行与CRT显示器相等的脉冲式显示所需要的发光时间为1水平期间+τ(τ≥1msec)。此时,将τ假设为1msec,算出τ=1msec时的电容元件的电容值Ca。
若假定本实施例的显示装置的面板尺寸为VGA(640×480pixel),像素电极的尺寸为50×150μm,并且考虑到发光元件的特性而当对像素电极施加10V的电压时产生0.2μA左右的电流,则一个发光元件的电阻REL成为REL=10V/(0.2×10-6A)=5×107Ω。若此时使用上述实施方式1所示的公式1算出Ca,则Ca=1×10-3sec/(REL+r)(以下称为公式4)。
若使用上述实施方式1所示的公式3假设流过发光元件的电流IEL为0.2rA、Va=5V,则r=5V/(0.2×10-6A)=2.5×107Ω。
再者,在本实施例的显示装置中使用半导体材料形成电阻元件的情况下,若将电阻层的电阻率设定为ρ,将电阻层的长度设定为l,将电阻层的宽度设定为w,并且将电阻层的厚度设定为x,电阻元件的电阻值r就由r=ρ(l/(w×x))表示。例如,若假设ρ=50Ωcm、l=10μm、w=4μm、x=50nm,则可以获得与上面设定的电阻元件的电阻相同的值r=2.5×107Ω。
若将此时的REL及r的值代入上述公式4中,则Ca=1×10-3sec/(5×10-7Ω+2.5×107Ω)=1.3×10-11F。
另外,在本实施例的显示装置中,电容元件为了保持1.3×10-11F的大小所需要的电极面积大约为3.7×10-9m2左右。本实施例的显示装置中的电容元件的电极面积按以下方式算出。
假设构成电容元件的电极间绝缘层为10nm厚的SiON膜(相对介电常数4),将真空介电常数设定为ε0,将电极间绝缘层的相对介电常数设定为ε,将电极间绝缘层的厚度设定为tox,则Ca=ε0×ε×S/tox。当根据这个来算出电极面积S时,1.3×10-11F=8.854×10-12F/m×4×S/(10×10-9m),因此,S=3.7×10-9m2。
如上所述,通过根据本实施例的显示装置的规格将电容元件的电容及电极面积设定为上述值,可以获得为了进行脉冲式显示所需要的电容值。
另外,在本实施例的显示装置中,在电容元件的电容值为上面求出的值时,驱动晶体管处于导通状态时为了将电荷储存在电容元件中所需要的时间大约为0.12μsec左右。在本实施例的显示装置中,驱动晶体管处于导通状态时为了将电荷储存到电容元件中所需要的时间按以下方式算出。
若假设本实施例的显示装置为VGA面板尺寸的显示装置,其中帧频率为60Hz,驱动方法为线顺序驱动,一个帧期间则是1/60sec≈17msec。另外,一个水平期间为1/60/480≈35μsec。本发明的显示装置需要使将电荷储存在电容元件中的时间短于一个水平期间。该将电荷储存在电容元件中的时间取决于驱动晶体管的电阻值。
此时的驱动晶体管的沟道电阻Rch大约为9.5×103Ω。在本实施例的显示装置中,驱动晶体管的沟道电阻按以下方式算出。
若假设当写入时使驱动晶体管在线形区域工作,并且将驱动晶体管的沟道长度设定为L,将驱动晶体管的沟道宽度设定为W,将驱动晶体管的迁移率设定为u,将每单位面积的栅极电容设定为Cox,则驱动晶体管的沟道电阻Rch由Rch=1/β(Vgs-Vth)(β=(L/W)×u×Cox)(以下称为公式5)表示。
基于上述公式5,使用将多晶硅用于半导体层的N沟道型驱动晶体管的参数作为一例,假设L/W为10/10μm、u为300cm2/Vs、Cox为7.4×10-4F/m2(相当于50nm厚的SiON)、Vgs为16V、Vth为1V,则驱动晶体管的沟道电阻算出为9.5×103Ω。
当使用驱动晶体管的沟道电阻算出电容元件的电荷储存时间时,τ=Ca×Rch=1.3×10-11F/m2×9.5×103Ω=1.2×10-7sec=0.12μsec。
由此,在本实施例的显示装置中,可以将电容元件的电荷储存时间设定为一个水平期间(大约35μsec)的百分之一以下,而可以在一个水平期间内毫无问题地将为了进行脉冲式显示所需要的电荷储存到电容元件。
另外,在本实施例的显示装置中,在一个水平期间和电荷储存时间相同的条件下得到可获得的电容元件的电容值的最大值,并且根据上述公式2,35μsec=Ca×9.5×103Ω,据此,电容元件可获得的最大电容值Ca大约为3.0×10-9F。
如上所述,考虑到某一个显示装置的规格及晶体管的特性作为一个例子,通过将电容元件及电阻元件的规格设定为上述值,可以获得为了进行适合于运动图像显示的脉冲式显示所需要的发光时间。
本说明书根据2008年1月15日在日本专利局受理的日本专利申请编号2008-005329而制作,所述申请内容包括在本说明书中。
Claims (12)
1.一种显示装置,包括:
扫描线;
信号线;
电源线;以及
像素,
所述像素包括:
包括第一端子及第二端子的电阻元件;
包括第一端子及第二端子的电容元件;
包括第一端子及第二端子的发光元件;
包括栅极端子、源极端子、以及漏极端子的第一晶体管,其中所述第一晶体管的所述栅极端子电连接到所述扫描线,并且所述第一晶体管的所述源极端子及所述漏极端子中的一方电连接到所述信号线;
包括栅极端子、源极端子、以及漏极端子的第二晶体管,其中所述第二晶体管的所述栅极端子电连接到所述第一晶体管的所述源极端子及所述漏极端子中的另一方、所述电容元件的所述第一端子、以及所述电阻元件的所述第一端子,所述第二晶体管的所述源极端子及所述漏极端子中的一方电连接到所述发光元件的第一端子,并且所述第二晶体管的所述源极端子及所述漏极端子中的另一方电连接到所述电源线,以及
包括栅极端子、源极端子、以及漏极端子的第三晶体管,其中所述第三晶体管的所述源极端子及所述漏极端子中的一方电连接到所述电阻元件的所述第二端子,并且所述第三晶体管的所述源极端子及所述漏极端子中的另一方电连接到所述电容元件的所述第二端子;以及
其中所述第一晶体管和所述第三晶体管具有不同的导电类型,以及
其中所述第三晶体管的栅极端子电连接至所述扫描线。
2.根据权利要求1所述的显示装置,其中接地电位施加到所述电容元件的所述第二端子。
3.根据权利要求1所述的显示装置,其中所述第一至第三晶体管包括微晶半导体层。
4.根据权利要求1所述的显示装置,其中所述电容元件中的电荷的储存时间短于一个水平期间。
5.根据权利要求1所述的显示装置,其中所述电容元件包括第一电极、第二电极、以及插入所述第一电极及所述第二电极之间的电介质层,其中所述电介质层为使用相对介电常数为8以上的材料形成的。
6.根据权利要求1所述的显示装置,其中所述发光元件的发光时间短于一个帧期间。
7.根据权利要求1所述的显示装置,其中所述发光元件的发光时间相当于一个水平期间和所述电容元件的电荷缓和时间的总和。
8.根据权利要求1所述的显示装置,其中所述电阻元件为使用半导体材料形成的。
9.根据权利要求1所述的显示装置,其中所述发光元件具有在两个电极之间设置有电致发光层的结构,并且所述电致发光层包括有机材料。
10.根据权利要求1所述的显示装置,其中所述发光元件具有在两个电极之间设置有电致发光层的结构,并且所述电致发光层包括选自ZnO、MgXZn1-xO、ZnS、ZnTe和CdS的无机材料。
11.一种具有根据权利要求1所记载的显示装置的电子器具,其中所述电子器具为选自影像拍摄装置;护目镜型显示器;导航系统;音频再现装置;笔记本式个人计算机;游戏机;携带电话机;便携式信息终端;具备记录媒体的图像再现装置中的一种。
12.根据权利要求11所述的电子器具,其中所述影像拍摄装置可选自摄像机和数码相机。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008-005329 | 2008-01-15 | ||
JP2008005329 | 2008-01-15 | ||
JP2008005329 | 2008-01-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101488302A CN101488302A (zh) | 2009-07-22 |
CN101488302B true CN101488302B (zh) | 2014-07-30 |
Family
ID=40850186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910003196.9A Expired - Fee Related CN101488302B (zh) | 2008-01-15 | 2009-01-14 | 显示装置及电子器具 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20090179833A1 (zh) |
JP (1) | JP5300498B2 (zh) |
KR (1) | KR101531542B1 (zh) |
CN (1) | CN101488302B (zh) |
TW (1) | TWI439993B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5321269B2 (ja) * | 2009-06-16 | 2013-10-23 | ソニー株式会社 | 画像表示装置、画像表示方法、及びプログラム |
JP5545804B2 (ja) * | 2009-07-07 | 2014-07-09 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 表示装置 |
KR102542681B1 (ko) | 2010-01-20 | 2023-06-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전자 기기 |
CN102448264A (zh) * | 2010-10-14 | 2012-05-09 | 鸿富锦精密工业(深圳)有限公司 | 光致发光薄膜、壳体及壳体的制作方法 |
TWI475094B (zh) * | 2010-11-12 | 2015-03-01 | Hon Hai Prec Ind Co Ltd | 光致發光薄膜、殼體及殼體之製作方法 |
JP2013021931A (ja) * | 2011-07-15 | 2013-02-04 | Nakatani Sangyo Co Ltd | 合成樹脂成形物 |
KR102138369B1 (ko) | 2013-10-10 | 2020-07-28 | 삼성전자주식회사 | 디스플레이 구동 회로, 디스플레이 장치 및 이를 포함하는 휴대용 단말기 |
WO2015114786A1 (ja) * | 2014-01-30 | 2015-08-06 | パイオニアOledライティングデバイス株式会社 | 発光装置 |
CN104751800B (zh) * | 2015-04-17 | 2017-10-10 | 广东威创视讯科技股份有限公司 | 一种像素结构 |
WO2016181261A1 (ja) * | 2015-05-14 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、電子機器 |
CN105679250B (zh) * | 2016-04-06 | 2019-01-18 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、阵列基板、显示面板和显示装置 |
KR102629520B1 (ko) * | 2019-07-25 | 2024-01-25 | 엘지디스플레이 주식회사 | 표시 장치 |
CN112652270B (zh) * | 2020-12-28 | 2021-11-23 | 武汉天马微电子有限公司 | 像素电路、显示面板及显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1573872A (zh) * | 2003-05-26 | 2005-02-02 | 精工爱普生株式会社 | 显示装置、显示方法以及显示装置的制造方法 |
CN1750099A (zh) * | 2004-09-16 | 2006-03-22 | 株式会社半导体能源研究所 | 显示装置及其驱动方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4651148A (en) * | 1983-09-08 | 1987-03-17 | Sharp Kabushiki Kaisha | Liquid crystal display driving with switching transistors |
US5714968A (en) * | 1994-08-09 | 1998-02-03 | Nec Corporation | Current-dependent light-emitting element drive circuit for use in active matrix display device |
JP3281848B2 (ja) * | 1996-11-29 | 2002-05-13 | 三洋電機株式会社 | 表示装置 |
US6492190B2 (en) * | 1998-10-05 | 2002-12-10 | Sony Corporation | Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device |
JP3686769B2 (ja) * | 1999-01-29 | 2005-08-24 | 日本電気株式会社 | 有機el素子駆動装置と駆動方法 |
JP2000276075A (ja) * | 1999-03-26 | 2000-10-06 | Matsushita Electric Ind Co Ltd | 電流制御型発光素子の駆動回路 |
JP4627822B2 (ja) * | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2001183996A (ja) * | 1999-12-22 | 2001-07-06 | Tdk Corp | 画像表示装置および薄膜表示素子の駆動方法 |
JP3936528B2 (ja) * | 2000-08-31 | 2007-06-27 | シャープ株式会社 | 電気光学素子 |
US7042162B2 (en) * | 2002-02-28 | 2006-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
WO2003091977A1 (en) * | 2002-04-26 | 2003-11-06 | Toshiba Matsushita Display Technology Co., Ltd. | Driver circuit of el display panel |
JP2003345307A (ja) * | 2002-05-23 | 2003-12-03 | Sharp Corp | 表示装置およびその駆動方法 |
WO2005017859A1 (ja) * | 2003-08-19 | 2005-02-24 | Fuji Electric Holdings Co., Ltd. | 表示装置及びその駆動方法 |
FR2863758B1 (fr) * | 2003-12-11 | 2006-07-14 | Centre Nat Rech Scient | Cellule de commande electronique pour diode electroluminescente organique d'afficheur a matrice active, procedes de fonctionnement et afficheur |
US8194009B2 (en) * | 2004-05-21 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and driving method thereof |
JP2006113564A (ja) * | 2004-09-16 | 2006-04-27 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
US20090231308A1 (en) * | 2005-03-29 | 2009-09-17 | Takaji Numao | Display Device and Driving Method Thereof |
KR100965022B1 (ko) * | 2006-02-20 | 2010-06-21 | 도시바 모바일 디스플레이 가부시키가이샤 | El 표시 장치 및 el 표시 장치의 구동 방법 |
KR100858614B1 (ko) * | 2007-03-08 | 2008-09-17 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그의 구동방법 |
US8120555B2 (en) * | 2007-11-02 | 2012-02-21 | Global Oled Technology Llc | LED display with control circuit |
-
2008
- 2008-12-23 US US12/342,664 patent/US20090179833A1/en not_active Abandoned
-
2009
- 2009-01-09 JP JP2009003035A patent/JP5300498B2/ja not_active Expired - Fee Related
- 2009-01-13 TW TW098101034A patent/TWI439993B/zh not_active IP Right Cessation
- 2009-01-14 KR KR1020090002879A patent/KR101531542B1/ko active IP Right Grant
- 2009-01-14 CN CN200910003196.9A patent/CN101488302B/zh not_active Expired - Fee Related
-
2012
- 2012-05-16 US US13/472,948 patent/US20120223874A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1573872A (zh) * | 2003-05-26 | 2005-02-02 | 精工爱普生株式会社 | 显示装置、显示方法以及显示装置的制造方法 |
CN1750099A (zh) * | 2004-09-16 | 2006-03-22 | 株式会社半导体能源研究所 | 显示装置及其驱动方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5300498B2 (ja) | 2013-09-25 |
JP2009193063A (ja) | 2009-08-27 |
TWI439993B (zh) | 2014-06-01 |
KR101531542B1 (ko) | 2015-06-25 |
CN101488302A (zh) | 2009-07-22 |
US20090179833A1 (en) | 2009-07-16 |
US20120223874A1 (en) | 2012-09-06 |
TW200951915A (en) | 2009-12-16 |
KR20090078752A (ko) | 2009-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101488302B (zh) | 显示装置及电子器具 | |
JP6865256B2 (ja) | 半導体装置 | |
JP6224150B2 (ja) | 半導体装置、表示モジュール、電子機器 | |
KR101763663B1 (ko) | 반도체 장치, 그 제작 방법 및 텔레비전 | |
TWI696158B (zh) | 半導體裝置及電子設備 | |
KR102017084B1 (ko) | 표시 장치 | |
TWI615831B (zh) | 顯示裝置 | |
TW201115538A (en) | Method for driving semiconductor device | |
CN102884477B (zh) | 液晶显示设备及其驱动方法 | |
TW201142800A (en) | Display device and driving method | |
US7808566B2 (en) | Active matrix display device and electronic appliance using the same | |
CN114220388A (zh) | 像素电路、像素驱动方法和显示装置 | |
CN101833915A (zh) | 显示装置、其驱动方法及使用该显示装置的电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140730 Termination date: 20220114 |
|
CF01 | Termination of patent right due to non-payment of annual fee |