KR20090078752A - 표시장치 및 전자 기기 - Google Patents

표시장치 및 전자 기기 Download PDF

Info

Publication number
KR20090078752A
KR20090078752A KR1020090002879A KR20090002879A KR20090078752A KR 20090078752 A KR20090078752 A KR 20090078752A KR 1020090002879 A KR1020090002879 A KR 1020090002879A KR 20090002879 A KR20090002879 A KR 20090002879A KR 20090078752 A KR20090078752 A KR 20090078752A
Authority
KR
South Korea
Prior art keywords
terminal
transistor
electrically connected
light emitting
capacitor
Prior art date
Application number
KR1020090002879A
Other languages
English (en)
Other versions
KR101531542B1 (ko
Inventor
다쓰야 혼다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20090078752A publication Critical patent/KR20090078752A/ko
Application granted granted Critical
Publication of KR101531542B1 publication Critical patent/KR101531542B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Luminescent Compositions (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은, 동영상 표시에 적합한 임펄스(Impulse) 표시를 행하기 위하여 필요한 발광 시간을 얻는다. 저항 소자(103)와, 제 1 단자 및 제 2 단자를 포함하는 용량 소자(102)와, 게이트 단자가 주사선(105)에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 신호선(106)에 접속된 제 1 트랜지스터(100)와, 게이트 단자가 제 1 트랜지스터(100)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 전원선(107)에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 다른 한 쪽이 용량 소자(102)의 제 1 단자에 전기적으로 접속된 제 2 트랜지스터(101)와, 제 1 단자 및 제 2 단자를 포함하고, 제 1 단자가 상기 제 2 트랜지스터(101)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 저항 소자(103)를 통하여 전기적으로 접속된 발광 소자(104)를 가진다.
임펄스 표시, 홀드 표시, 용량, 저항, 발광 시간.

Description

표시장치 및 전자 기기{DISPLAY DEVICE AND ELECTRONIC APPLIANCE}
본 발명은, 표시 장치에 관한 것이다. 또한, 표시 장치를 표시부에 갖는 전자 기기에 관한 것이다.
근년에 들어, 액티브 매트릭스형의 일렉트로 루미네선스 표시 장치(이하, EL 표시 장치라고 함) 등의 표시 장치는, 1프레임 기간 동안, 휘도를 유지하는 표시 방법, 소위 홀드 표시가 행하여진다(예를 들어, 특허 문헌 1 참조).
홀드 표시는, 화상의 일부분이 움직이고 있는 경우에는 움직이고 있는 것이 잔상처럼 보이거나, 화상 전체로 움직이고 있는 경우에는 전체가 번져서 보이는 문제(동영상 번짐: Motion Blur)가 생기기 쉬우므로, 동영상 표시를 행하기 위해서는 CRT 디스플레이 등의 표시 장치와 같이, 1프레임 기간에 화소의 발광 소자가 한번 발광하고, 그 후에는, 휘도가 감쇠하는, 소위 임펄스 표시가 적합하다고 전해지고 있다.
그러나, EL 표시 장치 등에 사용되는 현상의 발광 소자는, CRT 디스플레이 등의 표시 장치에 사용되는 형광체보다 발광 시간이 짧다. 그래서, 발광 소자를 사용한 EL 표시 장치에서는, 예를 들어, CRT 디스플레이 등의 표시 장치와 동등의 발광 시간으로 임펄스 표시를 행하는 것이 어렵다. 일반적으로 CRT 디스플레이에 사용되는 형광체의 발광 시간은 약 1msec인 것에 대하여, EL 표시 장치에 사용되는 발광 소자의 발광 시간은 수μsec 정도이다.
상술한 바와 같은 EL 표시 장치 등의 발광 소자를 갖는 표시 장치에 있어서, 발광 시간을 길게 하기 위하여, 별도 용량 소자를 형성하는 등의 방법이 제안된다(예를 들어, 특허 문헌 1 참조).
[특허문헌 1] 특개평8-54836호 공보
그러나, 상기 EL 표시 장치 등의 발광 소자를 갖는 표시 장치에 있어서, 임펄스 표시를 행할 때 필요한 발광 시간을 얻기 위해서는, 정전 용량이 큰 용량 소자가 필요해져, 그에 따라 용량 소자의 전극 면적이 증대되고, 그러한 용량 소자를 사용하여 표시 장치를 제작하면, 개구율은 저하된다. 또한, 용량 소자에 전하를 축적하는 데 필요한 시간도 길어지고, 기록 기간 내에 소정의 전하량을 용량 소자에 축적할 수 없다는 문제가 생긴다. 용량 소자에 충분한 전하가 축적되지 않으면, 발광 소자에 인가되는 전압이 소정의 전압보다 저하되므로, 발광 휘도도 소정의 휘도보다 저하된다. 기록 시간 내로 소정의 전하량을 용량 소자에 축적할 수 없다는 문제는, 표시 장치의 패널 사이즈가 커지면, 화소 피치 및 배선 저항 등도 커지므로 보다 현저해진다.
상기 문제를 감안하여, 동영상 표시에 적합한 임펄스 표시를 행하기 위하여 필요한 발광 시간을 얻는 것을 과제로 한다.
예시하는 일 형태는, 주사선과, 신호선과, 전원선과, 화소를 갖고, 화소는 저항 소자와, 제 1 단자 및 제 2 단자를 포함하는 용량 소자와, 게이트 단자가 주사선에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 신호선에 전기적으로 접속된 제 1 트랜지스터와, 게이트 단자가 제 1 트랜지스터의 소스 단자 또는 드레인 단자의 다른 한 쪽에 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 전원선에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 다른 한 쪽이 용량 소자의 제 1 단자에 전기적으로 접속된 제 2 트랜지스터와, 제 1 단자 및 제 2 단자를 포함하고, 제 1 단자가 용량 소자의 제 1 단자에 저항 소자를 통하여 전기적으로 접속된 발광 소자를 갖는 표시 장치이다.
또한, 일 형태는, 주사선과, 신호선과, 전원선과, 화소를 갖고, 화소는 저항 소자와, 제 1 단자 및 제 2 단자를 포함하는 용량 소자와, 게이트 단자가 주사선에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 신호선에 전기적으로 접속된 제 1 트랜지스터와, 게이트 단자가 제 1 트랜지스터의 소스 단자 또는 드레인 단자의 다른 한 쪽에 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 전원선에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 다른 한 쪽이 용량 소자의 제 1 단자에 전기적으로 접속된 제 2 트랜지스터와, 게이트 단자가 제 1 트랜지스터의 소스 단자 또는 드레인 단자의 다른 한 쪽에 접속되고, 소스 단자 또는 드레 인 단자의 한 쪽이 전원선에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 다른 한 쪽이 용량 소자의 제 1 단자에 저항 소자를 통하여 전기적으로 접속된 제 3 트랜지스터와, 제 1 단자 및 제 2 단자를 포함하고, 제 1 단자가 제 3 트랜지스터의 소스 단자 또는 드레인 단자의 다른 한 쪽에 전기적으로 접속된 발광 소자를 갖는 표시 장치이다.
또한, 제 2 트랜지스터 및 제 3 트랜지스터는, 서로 같은 도전형으로 할 수도 있다.
또한, 일 형태는, 주사선과, 신호선과, 전원선과, 화소를 갖고, 화소는 저항 소자와, 제 1 단자 및 제 2 단자를 포함하는 용량 소자와, 게이트 단자가 주사선에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 신호선에 전기적으로 접속된 트랜지스터와, 제 1 단자 및 제 2 단자를 포함하고, 제 1 단자가 저항 소자를 통하여 용량 소자의 제 1 단자 및 트랜지스터의 소스 단자 및 드레인 단자의 다른 한 쪽에 전기적으로 접속된 발광 소자를 갖는 표시 장치이다.
또한, 일 형태는, 주사선과, 신호선과, 전원선과, 화소를 갖고, 화소는 저항 소자와, 제 1 단자 및 제 2 단자를 포함하는 용량 소자와, 제 1 단자 및 제 2 단자를 포함하는 발광 소자와, 게이트 단자가 주사선에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 신호선에 전기적으로 접속된 제 1 트랜지스터와, 게이트 단자가 제 1 트랜지스터의 소스 단자 또는 드레인 단자의 다른 한 쪽에 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 전원선에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 다른 한 쪽이 발광 소자의 제 1 단자에 전기적으로 접 속된 제 2 트랜지스터와, 게이트 단자가 주사선에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 제 1 트랜지스터의 소스 단자 또는 드레인 단자의 다른 한 쪽, 및 용량 소자의 제 1 단자에 저항 소자를 통하여 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 다른 한 쪽이 용량 소자의 제 2 단자에 전기적으로 접속된 제 3 트랜지스터를 갖는 표시 장치이다.
또한, 제 1 트랜지스터 및 제 3 트랜지스터는, 서로 상이한 도전형으로 할 수도 있다.
또한, 용량 소자에 있어서의 전하의 축적 시간은, 화소의 1 수평 기간보다 짧게 할 수도 있다.
또한, 용량 소자는, 제 1 전극과, 제 2 전극과, 제 1 전극 및 제 2 전극에 협지된 유전체층을 갖고, 유전체층에 사용되는 재료는, 비유전율이 8 이상인 재료로 할 수도 있다.
또한, 발광 소자의 발광 시간은, 1프레임 기간보다 짧게 할 수도 있다.
본 발명의 일 형태는, 상기 기재된 본 발명의 표시 장치 중, 어느 것을 표시부에 갖는 전자 기기이다.
또한, 본 서류(명세서, 특허청구범위 또는 도면 등)에 있어서, 트랜지스터는, 게이트 단자, 소스 단자, 및 드레인 단자의 적어도 3개의 단자를 갖고, 게이트 단자란, 게이트 전극의 부분(게이트가 되는 영역, 도전층, 및 배선 등을 포함함) 또는 게이트 전극과 전기적으로 접속되는 부분의 일부를 말한다. 또한, 소스 단자란, 소스 전극의 부분(소스가 되는 영역, 도전층, 및 배선 등을 포함함)이나, 소스 전극과 전기적으로 접속되는 부분의 일부를 말한다. 또한, 드레인 단자란, 드레인 전극의 부분(드레인이 되는 영역, 도전층, 및 배선 등을 포함함)이나, 드레인 전극과 전기적으로 접속되는 부분의 일부를 말한다.
또한, 본 서류(명세서, 특허청구 범위 또는 도면 등)에 있어서, 트랜지스터의 소스 단자와 드레인 단자는, 트랜지스터의 구조나 동작 조건 등에 따라 변화되기 때문에, 어느 것이 소스 단자 또는 드레인 단자인지를 한정하는 것이 어렵다. 그래서, 본 서류(명세서, 특허청구의 범위 또는 도면 등)에 있어서는, 소스 단자 및 드레인 단자로부터 임의로 선택한 한쪽의 단자를 소스 단자 또는 드레인 단자 중의 한쪽이라고 표기하고, 다른 한쪽의 단자를 소스 단자 또는 드레인 단자 중의 다른 한쪽이라고 표기한다.
또한, 본 서류(명세서, 특허청구 범위 또는 도면 등)에 있어서, 용량 소자는, 적어도 제 1 전극과, 제 2 전극과, 제 1 전극 및 제 2 전극에 협지된 유전체층을 갖고, 제 1 전극의 일부 또는 전부를 한 쪽의 단자라고 표기하고, 제 2 전극의 일부 또는 전부를 다른 한 쪽의 단자라고 표기한다. 다만, 상기 구성에 한정되지 않고, 다른 구성이라도 적용할 수 있다.
또한, 본 서류(명세서, 특허청구 범위 또는 도면 등을 포함함)에 있어서, 발광 소자는, 적어도 제 1 전극과, 제 2 전극과, 제 1 전극 및 제 2 전극에 협지된 전계 발광층을 갖고, 제 1 전극의 일부 또는 전부를 한 쪽의 단자라고 표기하고, 제 2 전극의 일부 또는 전부를 다른 한 쪽의 단자라고 표기한다. 다만, 상기 구성에 한정되지 않고, 다른 구성이라도 적용할 수 있다.
본 발명을 적용함으로써, 동영상 표시에 적합한 임펄스 표시를 행하기 위하여 필요한 발광 시간을 얻을 수 있다.
각 실시형태에 대하여, 도면을 사용하여 이하에 설명한다. 다만, 실시형태는 이하의 설명에 한정되지 않고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 내용을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 이하에 개시하는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
(실시형태 1)
본 실시형태에서는 일 형태인 표시 장치에 대하여 설명한다.
본 발명의 일 형태인 표시 장치는, 주사선과, 신호선과, 전원선과, 화소를 가진다. 구체적인 구성에 대해서는, 이하에 설명한다.
우선, 본 실시형태의 표시 장치에 있어서의 화소의 구성에 대하여, 도 1을 사용하여 설명한다. 도 1은 본 실시형태의 표시 장치에 있어서의 화소의 구성을 도시하는 회로도이다.
도 1에 도시하는 바와 같이, 본 실시형태의 표시 장치에 있어서의 화소는, 제 1 트랜지스터(100)와, 제 2 트랜지스터(101)와, 용량 소자(102)와, 저항 소자(103)와, 발광 소자(104)를 가진다.
제 1 트랜지스터(100)는, 게이트 단자가 주사선(105)에 전기적으로 접속되 고, 소스 단자 또는 드레인 단자의 한 쪽이 신호선(106)에 전기적으로 접속된다. 제 1 트랜지스터(100)는 스위칭 트랜지스터로서의 기능을 갖고, 주사선(105)으로부터 신호가 입력됨으로써 결정되는 게이트 단자의 전위와, 소스 단자의 전위와의 전위차, 즉, 게이트 단자 및 소스 단자 사이에 인가되는 전압(이하, Vgs라고 함)이 트랜지스터가 갖는 임계 값 전압(이하, Vth라고 함)보다 높은가 또는 낮은가에 따라, 온 상태 또는 오프 상태가 된다. 제 1 트랜지스터(100)가 온 상태로 된 경우에는, 제 1 트랜지스터(100)를 통하여 신호선(106)의 신호 전위가 제 2 트랜지스터(101)의 게이트 단자에 주어진다.
제 2 트랜지스터(101)는, 게이트 단자가 제 1 트랜지스터(100)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 전원선(107)에 전기적으로 접속된다. 제 2 트랜지스터(101)는 구동 트랜지스터로서 발광 소자(104)를 제어하는 기능을 갖고, Vgs가 Vth보다 높은가 또는 낮은가에 따라, 온 상태 또는 오프 상태가 된다. 제 2 트랜지스터(101)가 온 상태로 된 경우에는, 발광 소자(104)에 일정한 값의 전위를 주어질 수 있으므로, 휘도의 저하나 편차를 억제할 수 있다. 따라서, 예를 들어, 5인치 이상의 패널 사이즈의 표시 장치에 있어서도, 본 실시형태의 표시 장치에 있어서의 화소 구성을 적용하기 용이해진다.
또한, 제 1 트랜지스터(100) 및 제 2 트랜지스터(101)로서는, 예를 들어, 보텀 게이트형 및 톱 게이트형의 트랜지스터 중의, 어느 것을 적용할 수 있다. 또한, n형 트랜지스터 또는 p형 트랜지스터를 적용할 수 있다. 또한, 제 1 트랜지스 터(100)로서 복수의 게이트 단자를 갖는 멀티 게이트형의 트랜지스터를 사용할 수도 있다. 멀티 게이트형의 트랜지스터를 사용함으로써, 오프 전류를 저감시킬 수 있다. 또한, 멀티 게이트형의 트랜지스터에 한정되지 않고, 복수의 트랜지스터에 의하여 구성하는 등, 다른 구성에 있어서도 적용할 수 있다.
용량 소자(102)는, 한 쪽의 단자가 제 2 트랜지스터(101)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 전기적으로 접속된다. 용량 소자(102)는, 화소에 있어서의 발광 소자(104)의 발광 시간을 조정하기 위한 보조 용량으로서의 기능을 갖고, 전원선(107)으로부터 발광 소자(104)에 주어지는 전위에 따라 축적된 전하를 임시적으로 유지하는 기능을 가진다. 제 2 트랜지스터(101)가 온 상태로 될 때, 제 2 트랜지스터(101)를 통하여 전원선(107)으로부터 소정의 값의 전위가 용량 소자(102)의 한 쪽의 단자에 주어지고, 용량 소자(102)의 한 쪽의 단자와 다른 한 쪽의 단자 사이에 인가되는 전위차에 따른 전하가 용량 소자(102)에 축적된다. 또한, 용량 소자(102)의 다른 한 쪽의 단자는 제 1 전위 공급 단자(108)에 전기적으로 접속되어, 제 1 전위 공급 단자(108)를 통하여 접지 전위 또는 소정의 값의 전위가 주어진다.
이 때, 용량 소자(102)의 용량값은, 소정의 데이터의 기록 시간 내에 전하를 축적할 수 있는 값인 것이 바람직하다. 용량 소자(102)로서는, 2개의 전극간에 유전체층을 갖는 구성 등을 적용할 수 있고, 유전체층으로서는, 예를 들어, SiON 등의 Si의 산화막 등을 사용할 수 있다. 또한, 유전체층으로서는, 비유전율이 8 이 상인 재료를 사용하여 형성할 수도 있고, 예를 들어, Hf계 재료(HfO2, HfSiON, HfRu, HfLaO, 또는 HfAlON 등), Y계 재료(Y2O3, Y4Al2O9, Y4Al2O9, Y3Al5O12, 또는 YAlO 등), Zr계 재료(ZrO2 등), 또는 La계 재료(La2O3 등) 등을 사용할 수 있다. 비유전율이 높은 재료를 유전체층에 사용함으로써, 용량 소자(102)의 용량을 크게 할 수 있으므로, 용량 소자(102)의 전극 면적을 보다 작게 할 수 있다.
저항 소자(103)는, 발광 소자(104)에 있어서의 발광 시간을 조정하는 기능을 가진다. 저항 소자(103)를 더함으로써, 임펄스 표시에 필요한 용량 소자의 용량을 작게 할 수 있다. 저항 소자(103)로서는, 예를 들어, 반도체 재료를 사용한 구성 등을 들 수 있지만, 이것에 한정되지 않고, 다른 구성이라도 적용할 수 있다. 이 때, 저항 소자(103)의 저항값과 용량 소자(102)의 용량값은, 그들의 값을 곱함으로써 얻어지는 전하 완화 시간이 임펄스 표시를 행하기 위하여 필요한 발광 시간이 되도록 설정하는 것이 바람직하다.
발광 소자(104)는, 한 쪽의 단자가 저항 소자(103)를 통하여 용량 소자(102)의 한 쪽의 단자에 전기적으로 접속된 다른 한 쪽의 단자가 제 2 전위 공급 단자(109)에 전기적으로 접속되고, 제 2 전위 공급 단자(109)를 통하여 접지 전위 또는 소정의 값의 전위가 주어진다. 발광 소자(104)는, 제 2 트랜지스터(101)가 온 상태가 될 때, 제 2 트랜지스터(101)를 통하여 전원선(107)으로부터 발광 소자(104)의 한 쪽의 단자에 소정의 값의 전위가 주어지고, 한 쪽의 단자와 다른 한 쪽의 단자 사이의 전위차에 따라, 전류가 흐름으로써 발광하는 기능을 가진다. 발 광 소자(104)에 있어서의 휘도는, 발광 소자(104)에 흐르는 전류량에 따라 변화한다.
또한, 발광 소자(104)로서는, 예를 들어, 2개의 전극간에 전계 발광층을 갖는 구성 등을 적용할 수 있고, 전계 발광층으로서는 예를 들어, 안트라센 등의 유기 재료, 혹은 ZnO, MgXZ1-XO, ZnS, ZnTe, 또는 CdS 등의 무기 재료 등을 적용할 수 있다.
다음에, 본 실시형태의 표시 장치에 있어서의 화소의 표시 동작에 대하여 설명한다. 또한, 본 실시형태에서는 일례로서 화소를 전류 구동으로 동작시키는 경우에 대하여 설명한다.
소정의 화소에 있어서 표시를 행하는 경우, 표시 동작은 화소에 표시 데이터를 기록하는 일 수평 기간과, 데이터를 기록한 후에 있어서도 발광 소자의 발광이 지속되는 전하 완화 기간으로 구성된다. 우선, 일 수평 기간에서는, 화소에 표시 데이터를 기록하기 위하여 선택된 주사선(105)을 통하여 제 1 트랜지스터(100)의 게이트 단자에 주사 신호(전위)가 입력되어, 제 1 트랜지스터(100)의 게이트 단자의 주어진 전위에 따라 제 1 트랜지스터(100)가 온 상태가 됨으로써, 제 1 트랜지스터(100)를 통하여 데이터 신호(전위)가 신호선(106)으로부터 제 2 트랜지스터(101)의 게이트 단자에 입력된다.
또한, 제 2 트랜지스터(101)의 게이트 단자의 전위에 따라, 제 2 트랜지스터(101)는 온 상태가 되고, 제 2 트랜지스터(101)를 통하여 전원선(107)으로부터 용량 소자(102)의 한 쪽의 단자 및 발광 소자(104)의 한 쪽의 단자에 소정의 값의 전위(여기서는 전원 전위로 함)가 주어지고, 용량 소자(102)에는 한 쪽의 단자 및 다른 단자 사이에 인가된 전압에 대응하는 전하가 축적되고, 발광 소자(104)에는, 한 쪽의 단자 및 다른 한 쪽의 단자 사이에 인가된 전압에 따른 전류가 흐른다. 발광 소자(104)는, 흐르는 전류의 양에 따른 휘도로 발광하여 표시 상태가 된다. 이 때, 용량 소자(102)의 다른 단자 및 발광 소자(104)의 다른 단자의 전위는 접지 전위이다.
상술한 바와 같이, 표시 데이터의 기록이 종료되고, 또 다음의 화소에 표시 데이터를 기록하기 위하여 선택되는 주사선이 다음의 행(行), 또는 다음의 화소에 이동한 후, 상기 표시 동작을 행한 화소의 제 1 트랜지스터(100)는 오프 상태가 되고, 또 제 2 트랜지스터(101)도 오프 상태가 되어 전하 완화 기간에 들어간다.
이 때, 용량 소자(102)에 축적된 전하가 발광 소자(104)에 방전되고, 발광 소자(104)는 용량 소자(102)에 축적된 전하가 완화되는 동안만 발광하여, 표시 상태가 유지된다.
여기서 제 2 트랜지스터(101)가 온 상태로 되고 나서, 제 2 트랜지스터(101)가 오프 상태로 되어, 용량 소자(102)에 축적된 전하가 발광 소자(104)에 방전될 때까지의 시간을 발광 시간 TL로 하면, TL는, 1 수평 기간(선 순차 구동으로 한 경우의 1행 당의 데이터 기록 시간)과 전하 완화 시간 τ(트랜지스터(여기서는 제 2 트랜지스터(101))가 오프 상태가 되어 용량 소자(여기서는 용량 소자(102))에 축적 된 전하가 발광 소자(여기서는 발광소자(104))로 방전될 때까지의 시간)와의 합계, 즉, TL=1 수평 기간＋τ로 표기할 수 있고, 또한, τ는, 용량 소자(102)의 용량을 Ca로 하고, 발광 소자(104)의 저항값을 REL로 하고, 저항 소자(103)의 저항값을 r로 하면, τ=Ca×(REL＋r)(이하 수식 1이라고 함)로 표기할 수 있다. 이것에 대하여 제 2 트랜지스터(101)가 온 상태가 된 경우에, 용량 소자에 전하를 축적하는데 필요한 시간, 이것을 τa로 하면, τa는 온 상태의 트랜지스터의 저항을 Rt로 하여, τa=Ca×Rt(이하 수식 2라고 함)로 표기할 수 있다. 이 수식으로부터 알 수 있는 바와 같이, 전하 완화 시간을 길게 하기 위하여, 용량 소자(102)의 용량 Ca를 크게 하면, 용량 소자에 전하를 축적시키기 위하여 필요한 시간도 길어진다. 따라서 용량 소자의 용량은 소정의 기록 시간 내에 전하를 축적시킬 수 있는 값인 것이 바람직하다.
상기 수식 1으로부터 알 수 있는 바와 같이, 제 2 트랜지스터(101)의 소스 단자 또는 드레인 단자의 다른 한 쪽을 용량 소자에 전기적으로 접속시키고, 또 저항 소자(103)를 통하여 제 2 트랜지스터(101)의 소스 단자 또는 드레인 단자의 다른 한 쪽을 발광 소자(104)에 전기적으로 접속시킨 구성으로 함으로써, 용량 소자(102)의 용량값이 작아도 저항 소자(103)의 저항값 r를 크게 함으로써, 완화 시간 τ를 길게 할 수 있다. 따라서, 용량 소자(102)의 전하의 축적 시간을 저감시킬 수 있고, 소정의 기록 시간 내에 표시 데이터를 화소에 기록할 수 있다. 또한, 제 2 트랜지스터(101)가 온 상태인 수평 기간에 있어서, 저항 소자(103)를 통하지 않고 용량 소자(102)의 한 쪽의 단자에 전원 전위를 주어질 수 있으므로, 저항 소자(103)에 기인하는 발광 소자(104)의 전압 강하를 억제할 수 있다. 따라서, 저항 소자(103)를 부가함으로써, 용량 소자(102)의 전극 면적을 필요 최소한으로 억제함으로써, 표시 장치의 개구율을 높일 수 있고, 또 임펄스 표시를 행하기 위하여 필요한 발광 시간을 얻을 수 있다.
또한, 이 때 전원선(107)의 전위는, 저항 소자(103)의 저항값에 의한 전압 강하를 고려하여, 발광 소자(104)의 한 쪽의 단자에 주어지는 전위보다 큰 값으로 설정하는 것이 바람직하다. 발광 소자(104)의 한 쪽의 단자에 주어지는 전위에 가산하는 전위 Va의 값은, 용량 소자(102)로부터 전하가 방전됨으로써 발광 소자(104)에 흐르는 전류를 IEL로 하면, Va=IEL×r(이하, 수식 3이라고 함)에 의하여 구할 수 있다. 발광 소자(104)의 한 쪽의 단자에 주어지는 소정의 전위에 Va를 가한 값을 전원선(107)의 전위의 값으로서 설정함으로써, 저항 소자(103)에서 전압 강하가 발생한 경우에 있어서도, 원하는 휘도로 발광 소자(104)를 발광시켜 표시를 행할 수 있다.
또한, 용량 소자(102)에 전하를 축적하는 시간은, 1 수평 기간보다 짧은 것이 바람직하다. 1 수평 기간 내에서 전하를 축적함으로써, 발광 소자를 원하는 휘도로 발광시킬 수 있다.
또한, 본 실시형태의 화소의 동작에 대하여, 도 2를 사용하여 설명한다. 도 2는, 본 실시형태의 화소의 구동에 있어서의 타이밍 차트도이다. 또한, 도 2에 있어서의 타이밍 차트도는, 제 2 트랜지스터(101)를 P형 트랜지스터로 하고, 신호선(106)의 신호 전위가 부(負)의 경우, 제 2 트랜지스터(101)는 온 상태가 되는 것으로서 설명한다.
도 2에 있어서, Vsig는 신호선(106)의 신호 전위를 도시하고, IEL는 발광 소자(104)에 흐르는 전류를 도시하고, Tw는 데이터 기록 시간을 도시한다. 용량 소자(102)가 없는 경우에는, 발광 소자(104)는 겨우 기록 시간 Tw밖에 발광하지 않지만, 도 2에 도시하는 바와 같이, 용량 소자(102)를 부가함으로써 전류가 발광 소자(104)에 흐르는 시간이 연장되어, 발광 시간을 길게 할 수 있다.
상술한 바와 같이, 동영상 표시에 적합한 임펄스 표시를 행하기 위하여 필요한 발광 시간을 얻을 수 있다. 따라서, 잔상이 적은 동영상 표시를 행할 수 있다.
(실시형태 2)
본 실시형태에서는, 표시 장치에 있어서의 화소의 다른 구성에 대하여 설명한다.
우선, 본 실시형태의 표시 장치에 있어서의 화소의 구성에 대하여 도 3을 사용하여 설명한다. 도 3은, 본 실시형태의 표시 장치에 있어서의 화소의 구성을 도시하는 회로도이다.
도 3에 도시하는 바와 같이, 본 실시형태의 표시 장치에 있어서의 화소는, 제 1 트랜지스터(200)와, 제 2 트랜지스터(201)와, 제 3 트랜지스터(202)와, 용량 소자(203)와, 저항 소자(204)와, 발광 소자(205)를 가진다.
제 1 트랜지스터(200)는, 게이트 단자가 표시 장치에 형성된 주사선(206)에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 표시 장치에 형성된 신호선(207)에 전기적으로 접속된다. 제 1 트랜지스터(200)는, 스위칭 트랜지스터로서의 기능을 가져, Vgs가 Vth보다 높은가 또는 낮은가에 따라, 온 상태 또는 오프 상태로 된다. 제 1 트랜지스터(200)가 온 상태인 경우, 제 1 트랜지스터(200)를 통하여 신호선(207)의 신호 전위가 제 2 트랜지스터(201) 및 제 3 트랜지스터(202)의 게이트 단자에 주어진다.
제 2 트랜지스터(201)는, 게이트 단자가 제 1 트랜지스터(200)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 접속되고, 소스 단자 및 드레인 단자의 한 쪽이 표시 장치에 형성된 전원선(208)에 전기적으로 접속된다. 제 2 트랜지스터(201)는, 용량 소자(203)의 한 쪽의 단자에 전하를 주는지 여부를 선택하는 기능을 갖고, Vgs가 Vth보다 높은가 또는 낮은가에 따라, 온 상태 또는 오프 상태가 된다.
제 3 트랜지스터(202)는, 게이트 단자가 제 1 트랜지스터(200)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 접속되고, 소스 단자 및 드레인 단자의 한 쪽이 전원선(208)에 전기적으로 접속된다. 제 3 트랜지스터(202)는, 발광소자(205)를 제어하는 기능을 갖고, Vgs가 Vth보다 높은가 또는 낮은가에 따라, 온 상태 또는 오프 상태가 된다.
또한, 제 2 트랜지스터(201)의 소스 단자 또는 드레인 단자의 한 쪽, 및 제 3 트랜지스터(202)의 소스 단자 또는 드레인 단자의 한 쪽을 전원선(208)에 전기적 으로 접속시킴으로써, 전원선(208)을 통하여 제 2 트랜지스터(201)의 소스 단자 또는 드레인 단자의 한 쪽, 및 제 3 트랜지스터(202)의 소스 단자 또는 드레인 단자의 한 쪽을 소정의 값의 전위로 하고, 발광 소자(205)에 일정한 값의 전위를 줄 수 있기 때문에, 휘도의 저하나 편차를 억제할 수 있다. 따라서 예를 들어, 5인치 이상의 패널 사이즈인 표시 장치에 있어서도 본 실시형태의 표시 장치에 있어서의 화소 구성을 적용하는 것이 용이해진다.
또한, 제 2 트랜지스터(201) 및 제 3 트랜지스터(202)는 서로 같은 도전형(p형 또는 n형)인 것이 바람직하다. 서로 같은 도전형으로 함으로써, 동기시켜 각각의 트랜지스터를 온 상태 또는 오프 상태로 할 수 있다.
또한, 제 1 트랜지스터(200) 내지 제 3 트랜지스터(202)로서는, 예를 들어, 상기 실시형태 1에 있어서의 제 1 트랜지스터(100) 및 제 2 트랜지스터(101)에 적용할 수 있는 트랜지스터를 사용할 수 있다.
용량 소자(203)는, 한 쪽의 단자가 제 2 트랜지스터(201)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 전기적으로 접속되고, 다른 한 쪽의 단자가 제 1 전위 공급 단자(209)에 전기적으로 접속되어, 제 1 전위 공급 단자(209)를 통하여 접지 전위 또는 소정의 값의 전위가 주어진다. 용량 소자(203)는, 화소에 있어서의 발광소자(205)의 발광 시간을 조정하기 위한 보조 용량으로서의 기능을 가진다. 제 2 트랜지스터(201)가 온 상태가 되어, 제 2 트랜지스터(201)를 통하여 전원선(208)으로부터 소정의 값의 전위가 용량 소자(203)의 한 쪽의 단자에 주어짐으로써, 용량 소자(203)에는 한 쪽의 단자와 다른 한 쪽의 단자와의 사이에 인가되는 전위의 차분에 따른 전하가 축적된다.
이 때, 용량 소자(203)의 용량값은, 표시 데이터를 화소에 기록하는 시간 내에 전하를 축적할 수 있는 값인 것이 바람직하다. 용량 소자(203)로서는, 예를 들어, 상기 실시형태 1에 있어서, 용량 소자(102)에 적용할 수 있는 구성 및 재료 등을 적용할 수 있다.
저항 소자(204)는, 발광 소자(205)에 있어서의 발광 시간을 조정하는 기능을 가진다. 저항 소자를 더함으로써, 임펄스 표시를 행하기 위하여 필요한 용량 소자를 작게 할 수 있다. 저항 소자(204)로서는, 예를 들어, 상기 실시형태 1의 저항 소자(103)에 적용할 수 있는 구성 및 재료 등을 적용할 수 있다. 이 때의 저항 소자(204)의 저항값과 용량 소자의 용량값은, 그들의 값을 곱함으로써 얻어지는 전하 완화 시간이 임펄스 표시를 행하기 위하여 필요한 발광 사간이 되도록 설정하는 것이 바람직하다.
발광 소자(205)는, 한 쪽의 단자가 용량 소자(203)의 한 쪽의 단자에 저항 소자(204)를 통하여 전기적으로 접속되고, 또 제 3 트랜지스터(202)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 전기적으로 접속되고, 다른 한 쪽의 단자가 제 2 전위 공급 단자(210)에 전기적으로 접속되고, 제 2 전위 공급 단자(210)를 통하여 접지 전위 또는 소정의 값의 전위가 주어진다. 발광 소자(205)는, 제 2 트랜지스터(201)가 온 상태인 경우, 제 2 트랜지스터(201)를 통하여 전원선(208)으로부터 발광 소자(205)의 한 쪽의 단자에 소정의 값의 전위가 주어져, 한 쪽의 단자와 다른 한 쪽의 단자 사이에 전압이 인가되고, 인가된 전압 분의 전류가 흐름으로써 발 광하는 기능을 가진다. 발광 소자(205)에 있어서의 휘도는, 발광 소자(205)에 흐르는 전류량에 따라, 변화한다. 또한, 발광 소자(205)로서는, 예를 들어, 상기 실시형태 1의 발광 소자(104)에 적용할 수 있는 구성 및 재료 등을 적용할 수 있다.
다음에, 본 실시형태의 표시 장치에 있어서의 화소의 표시 동작에 대하여 설명한다.
소정의 화소에 있어서, 표시를 행하는 경우, 화소에 표시 데이터를 기록하기 위하여 선택된 주사선(206)을 통하여 제 1 트랜지스터(200)의 게이트 단자에 주사 신호(전위)가 입력되고, 제 1 트랜지스터(200)의 게이트 단자에 주어진 전위에 따라, 제 1 트랜지스터(200)가 온 상태로 됨으로써, 제 1 트랜지스터(200)를 통하여 데이터 신호(전위)가 신호선(207)으로부터 제 2 트랜지스터(201)의 게이트 단자 및 제 3 트랜지스터(202)의 게이트 단자에 입력된다.
그리고, 게이트 단자의 전위에 따라, 제 2 트랜지스터(201) 및 제 3 트랜지스터(202)는 온 상태가 되고, 제 2 트랜지스터(201)를 통하여 전원선(208)으로부터 용량 소자(203)의 한 쪽의 단자 및 발광 소자(205)의 한 쪽의 단자에 소정의 값의 전위(여기서는 정(正)의 전원 전위로 함)가 주어지고, 제 3 트랜지스터(202)를 통하여 발광 소자(205)의 한 쪽의 단자에 전원 전위가 주어진다. 이 때, 용량 소자(203)의 다른 한 쪽의 단자에는, 저항 소자(204)에 기인하는 발광소자(205)의 전압 강하 분을 고려한 부전위(負電位)를 주는 것이 바람직하다. 용량 소자(203)의 다른 한 쪽의 단자에 저항 소자(204)에 기인하는 발광 소자(205)의 전압 강하 분의 부전위를 줌으로써, 트랜지스터(201)및 트랜지스터(202)가 오프 상태의 전하 완화 시에 생기는 저항 소자(204)에 의한 발광 소자(205)에 인가되는 전압의 강하를 보충할 수 있다. 용량 소자(203)에는, 한 쪽의 단자 및 다른 한 쪽의 단자 사이에 인가된 전위의 차분에 따른 전하가 축적되고, 발광 소자(205)에는, 한 쪽의 단자 및 다른 한 쪽의 단자 사이에 인가된 전위의 차분에 따른 전류가 흐른다. 발광 소자(205)는, 흐르는 전류의 양에 따른 휘도로 발광하여, 표시 상태가 된다. 이 때, 발광 소자(205)의 다른 한 쪽의 단자는 접지 전위이다.
상술한 바와 같이, 표시 데이터의 기록이 종료되고, 또 다음의 화소에 표시 데이터를 기록하기 위하여 선택되는 주사선이 다음의 행 또는 다음 화소로 이동하면, 상기 표시 동작을 행한 화소의 제 1 트랜지스터(200)는 오프 상태가 되고, 그것에 따라 제 2 트랜지스터(201) 및 제 3 트랜지스터(202)도 함께 오프 상태가 된다.
이 때, 용량 소자(203)에 축적된 전하가 저항 소자(204)를 통하여 발광 소자(205)로 방전된다. 발광 소자(205)에는, 용량 소자(203)에 인가된 전압으로부터 저항 소자(204)에 의한 전압 강하 분을 뺀 전압이 인가되어, 전하 완화 시간 동안만 발광이 유지된다.
또한, 이 때 발광 소자(205)의 전하 완화 시간 τ는, 상기 실시형태 1에서 표기한 수식 1을 사용함으로써 나타낼 수 있다.
이와 같이, 제 2 트랜지스터(201)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 용량 소자를 전기적으로 접속시켜, 제 3 트랜지스터(202)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 용량 소자(203)를 저항 소자(204)를 통하여 전기적으 로 접속시키고, 또 제 3 트랜지스터(202)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 발광 소자의 한 쪽의 단자를 전기적으로 접속시킴으로써, 용량 소자(203)의 용량이 작아도 저항 소자(204)의 저항값 r를 크게 함으로써 전하 완화 시간 τ을 길게 할 수 있다. 따라서, 저항 소자(204)를 부가함으로써, 용량 소자(203)의 전극 면적을 필요 최소한으로 억제함으로써, 표시 장치의 개구율을 높일 수 있고, 또 임펄스 표시를 행하기 위하여 필요한 발광 시간을 얻을 수 있다.
또한, 도 1의 회로 구성과 비교하여, 도 3의 회로 구성에서는 제 3 트랜지스터(202)가 온 상태인 경우, 저항 소자(204)를 통하지 않으며 발광 소자(205)에 전원 전위를 줄 수 있으므로, 도 1의 회로 구성과 같이 전원선의 전위를 저항 소자의 전압 강하 분 높게 할 필요가 없다.
또한, 용량 소자(203)에 전하를 축적할 시간은 1 수평 기간보다 짧은 것이 바람직하다. 1 수평 기간 내로 전하를 축적함으로써, 발광 소자를 원하는 휘도로 발광시킬 수 있다.
상술한 바와 같이, 동영상 표시에 적합한 임펄스 표시를 행하기 위하여 필요한 발광 시간을 얻을 수 있다. 따라서, 잔상이 적은 동영상 표시를 행할 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 표시 장치에 있어서의 화소의 다른 구성에 대하여 설명한다.
본 실시형태의 표시 장치에 있어서의 화소에 대하여 도 4를 사용하여 설명한 다. 도 4는, 본 실시형태의 표시 장치에 있어서의 화소의 구성을 도시하는 회로도이다.
도 4에 도시하는 바와 같이, 본 실시형태의 표시 장치에 있어서의 화소는, 트랜지스터(300)와, 용량 소자(301)와, 저항 소자(302)와, 트랜지스터(300)에 전기적으로 접속된 발광 소자(303)를 가진다.
트랜지스터(300)는, 게이트 단자가 표시 장치에 형성된 주사선(304)에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 표시 장치에 형성된 신호선(305)에 전기적으로 접속된다. 트랜지스터(300)는, Vgs가 Vth보다 높은가 또는 낮은가에 따라, 온 상태 또는 오프 상태가 된다. 트랜지스터(300)가 온 상태인 경우, 트랜지스터(300)를 통하여 신호선(305)의 신호 전위가 용량 소자(301)의 한 쪽의 단자와, 또한 저항 소자(302)를 통하여 발광 소자(303)의 한 쪽의 단자에 주어진다.
또한, 트랜지스터(300)로서는 예를 들어, 상기 실시형태 1에 있어서의 제 1 트랜지스터(100) 및 제 2 트랜지스터(101)에 적용할 수 있는 트랜지스터를 사용할 수 있다.
용량 소자(301)는, 한 쪽의 단자가 트랜지스터(300)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 전기적으로 접속되고, 다른 한 쪽의 단자가 제 1 전위 공급 단자(306)에 전기적으로 접속되고, 제 1 전위 공급 단자(306)를 통하여 접지 전위 또는 소정의 값의 전위가 주어진다. 용량 소자(301)는, 화소에 있어서의 발광 소자(303)의 발광 시간을 조정하기 위한 보조 용량으로서의 기능을 갖고, 발광 소 자(303)의 한 쪽의 단자에 주어지는 전위와, 다른 한 쪽의 단자에 주어지는 전위와의 차이에 따른 전하를 일시적으로 축적하는 기능을 가진다. 용량 소자(301)는, 트랜지스터(300)가 온 상태가 됨으로써, 신호선(305)으로부터 데이터 신호가 주어져, 용량 소자(301)의 한 쪽의 단자와 다른 한 쪽의 단자 사이에 인가되는 전위차에 따른 전하가 축적된다.
이 때, 용량 소자(301)의 용량값은, 표시 데이터를 화소에 기록하는 시간 내에 전하를 축적할 수 있는 값인 것이 바람직하다. 용량 소자(301)로서는 예를 들어, 상기 실시형태 1에 있어서, 용량 소자(102)에 적용할 수 있는 구성 및 재료 등을 사용할 수 있다.
저항 소자(302)는, 발광 소자(303)에 있어서의 발광 시간을 조정하는 기능을 가진다. 저항 소자를 더함으로써, 임펄스 표시를 행하기 위하여 필요한 용량 소자(301)의 용량을 작게 할 수 있다. 저항 소자(302)로서는, 예를 들어, 상기 실시형태 1의 저항 소자(103)에 적용할 수 있는 구성 및 재료 등을 적용할 수 있다. 이 때, 저항 소자(302)의 저항값과 용량 소자(301)의 용량값은, 그들의 값을 곱함으로써 얻어지는 전하 완화 시간이 임펄스 표시를 행하기 위하여 필요한 발광 시간이 되도록 설정하는 것이 바람직하다.
발광 소자(303)는, 한 쪽의 단자가 저항 소자(302)를 통하여 용량 소자(301)의 한 쪽의 단자에 전기적으로 접속되고, 다른 한 쪽의 단자가 제 2 전위 공급 단자(307)에 전기적으로 접속되고, 제 2 전위 공급 단자(307)를 통하여 접지 전위 또는 소정의 값의 전위가 주어진다. 발광 소자(303)는, 트랜지스터(300)가 온 상태 인 경우, 트랜지스터(300)를 통하여 신호선(305)으로부터 한 쪽의 단자에 데이터 신호(전위)가 주어져, 한 쪽의 단자와 다른 한 쪽의 단자 사이에 인가되는 전압에 따라, 전류가 흐름으로써 발광하는 기능을 가진다. 발광 소자(303)에 있어서의 휘도는, 발광 소자(303)에 흐르는 전류량에 의하여 변화한다. 또한, 발광 소자(303)로서는, 예를 들어, 상기 실시형태 1의 발광 소자(104)에 적용할 수 있는 구성 및 재료 등을 적용할 수 있다.
다음에, 본 실시형태의 표시 장치에 있어서의 화소의 표시 동작에 대하여 설명한다.
소정의 화소에 있어서 표시를 행하는 경우, 수평 기간에서는, 화소에 표시 데이터를 기록하기 위하여 선택된 주사선(304)을 통하여 트랜지스터(300)의 게이트 단자에 주사 신호(전위)가 입력되고, 트랜지스터(300)의 게이트 단자에 주어진 전위에 따라, 트랜지스터(300)가 온 상태가 됨으로써, 트랜지스터(300)를 통하여, 신호선(305)으로부터 용량 소자(301)의 한 쪽의 단자 및 발광소자(303)의 한 쪽의 단자에 데이터 신호(전위)가 주어지고, 용량 소자(301)에는, 한 쪽의 단자 및 다른 한 쪽의 단자 사이에 인가된 전압에 따른 전하가 축적되어, 발광소자(303)에는, 한 쪽의 단자 및 다른 한 쪽의 단자 사이에 인가된 전압에 따른 전류가 흐른다. 발광 소자(303)는, 흐르는 전류의 양에 따른 휘도로 발광하여, 표시 상태가 된다.
상술한 바와 같이, 표시 데이터의 기록이 종료되고, 또 다음의 화소에 표시 데이터를 기록하기 위하여 선택되는 주사선이 다음의 행(行), 또는 다음의 화소에 이동한 후, 상기 표시 데이터의 기록을 행한 화소의 트랜지스터(300)는 오프 상태 가 되어, 전하 완화 기간에 들어간다.
이 때, 용량 소자(301)에 축적된 전하가 발광 소자(303)에 방전되고, 발광 소자(303)는 용량 소자(301)에 축적된 전하가 방출되는 전하 완화 시간 동안만 발광하여, 표시 상태가 유지된다.
이 때, 발광 소자(303)의 전하 완화 시간 τ는, 상기 실시형태 1에서 제시된 수식 1에 의하여 나타낼 수 있다.
이와 같이, 트랜지스터(300)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 발광 소자(303)의 한 쪽을 저항 소자(302)를 통하여 전기적으로 접속시키고, 또 트랜지스터(300)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 용량 소자(301)를 전기적으로 접속시킴으로써, 용량 소자(301)의 용량값이 작아도 저항 소자(302)의 저항값 r를 크게 함으로써 전하 완화 시간 τ를 길게 할 수 있다. 따라서, 저항 소자(302)를 부가함으로써, 용량 소자(301)의 전극 면적을 필요 최소한으로 억제함으로써, 표시 장치의 개구율을 높일 수 있고, 또 임펄스 표시를 행하기 위하여 필요한 발광 시간을 얻을 수 있다.
또한, 본 실시형태의 표시 장치에서는, 화소에 있어서 트랜지스터를 1개만 형성한 구성이므로, 다른 실시형태와 비교하여 개구율을 더 높일 수 있다.
또한, 용량 소자(301)에 전하를 축적하는 시간은, 1 수평 기간보다 짧은 것이 바람직하다. 1 수평 기간 내에서 전하를 축적함으로써, 발광 소자를 원하는 휘도로 발광시킬 수 있다.
상술한 바와 같이, 동영상 표시에 적합한 임펄스 표시를 행하기 위하여 필요 한 발광 시간을 얻을 수 있다. 따라서, 잔상이 적은 동영상 표시를 행할 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는, 표시 장치에 있어서의 화소의 다른 구성에 대하여 설명한다.
본 실시형태의 표시 장치에 있어서의 화소에 대하여 도 5를 사용하여 설명한다. 도 5는, 본 실시형태의 표시 장치에 있어서의 화소의 구성을 도시하는 회로도이다.
도 5에 도시하는 바와 같이, 본 실시형태의 표시 장치에 있어서의 화소는, 제 1 트랜지스터(400)와, 제 2 트랜지스터(401)와, 용량 소자(402)와, 저항 소자(403)와, 제 3 트랜지스터(404)와, 발광 소자(405)를 가진다.
제 1 트랜지스터(400)는, 게이트 단자가 표시 장치에 형성된 주사선(406)에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 표시 장치에 형성된 신호선(407)에 전기적으로 접속된다. 제 1 트랜지스터(400)는, 스위칭 트랜지스터로서의 기능을 가져, Vgs가 Vth보다 높은가 또는 낮은가에 따라, 온 상태 또는 오프 상태로 된다. 제 1 트랜지스터(400)가 온 상태인 경우, 제 1 트랜지스터(400)를 통하여 신호선(407)의 신호 전위가 제 2 트랜지스터(401)의 게이트 단자에 주어진다.
제 2 트랜지스터(401)는, 게이트 단자가 제 1 트랜지스터(400)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 접속되고, 제 2 트랜지스터(401)의 소스 단자 및 드레인 단자의 한 쪽이 표시 장치에 형성된 전원선(408)에 전기적으로 접속된다. 제 2 트랜지스터(401)는, 발광 소자(405)를 제어하는 기능을 갖고, Vgs가 Vth보다 높은가 또는 낮은가에 따라, 온 상태 또는 오프 상태가 된다.
또한, 전원선(408)을 통하여 제 2 트랜지스터(401)의 소스 단자 또는 드레인 단자의 다른 한 쪽의 값의 전위로 함으로써, 발광 소자(405)의 한 쪽의 단자에 일정한 값의 전위를 주어질 수 있으므로, 휘도의 저하나 편차를 억제할 수 있다. 따라서, 예를 들어, 5인치 이상의 패널 사이즈의 표시 장치에 있어서도, 본 실시형태의 표시 장치에 있어서의 화소 구성을 적용하기 용이해진다.
용량 소자(402)는, 한 쪽의 단자가 제 1 트랜지스터(400)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 전기적으로 접속되고, 다른 한 쪽의 단자가 제 1 전위 공급 단자(409)에 전기적으로 접속되고, 제 1 전위 공급 단자(409)를 통하여 접지 전위 또는 소정의 값의 전위가 주어진다. 용량 소자(402)는, 화소에 있어서의 발광 소자(405)의 발광 시간을 조정하기 위한 보조 용량으로서의 기능을 가진다. 제 1 트랜지스터(400)가 온 상태가 됨으로써, 제 1 트랜지스터(400)를 통하여 신호선(407)으로부터 소정의 값의 전위가 용량 소자(402)의 한 쪽의 단자에 주어짐으로써, 용량 소자(402)에는, 한 쪽의 단자와 다른 한 쪽의 단자 사이에 인가되는 전위차에 따른 전하가 축적된다.
이 때, 용량 소자(402)의 용량값은, 표시 데이터를 화소에 기록하는 시간 내에 전하를 축적할 수 있는 값인 것이 바람직하다. 용량 소자(402)로서는 예를 들어, 상기 실시형태 1에 있어서, 용량 소자(102)에 적용할 수 있는 구성 및 재료 등 을 사용할 수 있다.
저항 소자(403)는, 발광 소자(405)에 있어서의 발광 시간을 조정하는 기능을 가진다. 저항 소자를 더함으로써, 용량 소자(402)의 용량을 작게 할 수 있다. 저항 소자(403)로서는, 예를 들어, 상기 실시형태 1의 저항 소자(103)에 적용할 수 있는 구성 및 재료 등을 적용할 수 있다. 이 때, 저항 소자(403)의 저항값과 용량 소자(402)의 용량값은, 그들의 값을 곱함으로써 얻어지는 전하 완화 시간이 임펄스 표시를 행하기 위하여 필요한 발광 시간이 되는 값으로 설정하는 것이 바람직하다.
제 3 트랜지스터(404)는, 게이트 단자가 주사선(406)에 전기적으로 접속되고, 소스 단자 또는 드레인 단자의 한 쪽이 저항 소자(403)를 통하여 제 1 트랜지스터(400)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 전기적으로 접속되고, 소스 단자 및 드레인 단자의 다른 한 쪽이 용량 소자(402)의 다른 한 쪽의 단자에 전기적으로 접속된다. 제 3 트랜지스터(404)는, 스위칭 소자로서 용량 소자(402)에 축적된 전하를 방전하는지 여부를 제어하는 기능을 갖고, Vgs가 Vth보다 높은가 또는 낮은가에 따라 온 상태 또는 오프 상태가 된다. 또한, 제 3 트랜지스터(404)의 소스 단자 및 드레인 단자의 다른 한 쪽의 단자는, 제 1 전위 공급 단자(409)에 전기적으로 접속되고, 제 1 전위 공급 단자(409)를 통하여 접지 전위 또는 소정의 값의 전위가 주어진다.
또한, 제 1 트랜지스터(400) 및 제 3 트랜지스터(404)는 상이한 도전형(p형 또는 n형)인 것이 바람직하다. 상이한 도전형으로 함으로써, 제 1 트랜지스터(400)및 제 3 트랜지스터(404) 중, 한 쪽의 트랜지스터가 온 상태인 경우에는, 다른 한 쪽의 트랜지스터를 오프 상태로 하고, 한 쪽의 트랜지스터가 오프 상태인 경우에는 다른 한 쪽의 트랜지스터를 온 상태로 하는 것이 용이하게 할 수 있다.
또한, 제 1 트랜지스터(400) 내지 제 3 트랜지스터(404)로서는, 예를 들어 상기 실시형태 1에 있어서의 제 1 트랜지스터(100) 및 제 2 트랜지스터(101)에 적용할 수 있는 트랜지스터를 사용할 수 있다.
발광 소자(405)는, 한 쪽의 단자가 제 2 트랜지스터(401)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 전기적으로 접속되고, 다른 한 쪽의 단자가 제 2 전위 공급 단자(410)에 전기적으로 접속되고, 제 2 전위 공급 단자(410)를 통하여 접지 전위 또는 소정의 값의 전위가 주어진다. 발광 소자(405)는, 제 2 트랜지스터(401)가 온 상태인 경우, 제 2 트랜지스터(401)를 통하여 전원선(408)으로부터 발광 소자(405)의 한 쪽의 단자에 전원 전위가 주어져, 한 쪽의 단자와 다른 한 쪽의 단자 사이에 전압이 인가되고, 인가된 전압에 따른 전류가 흐름으로써 발광하는 기능을 가진다. 발광 소자(405)에 있어서의 휘도는, 흐르는 전류량에 의하여 변화한다. 또한, 발광 소자(405)로서는, 예를 들어, 상기 실시형태 1의 발광 소자(104)에 적용할 수 있는 구성 및 재료 등을 적용할 수 있다.
다음에, 본 실시형태의 표시 장치에 있어서의 화소의 표시 동작에 대하여 설명한다.
소정의 화소에 있어서 표시를 행하는 경우, 화소에 표시 데이터를 기록하기 위하여 선택된 주사선(406)을 통하여 제 1 트랜지스터(400)의 게이트 단자에 주사 신호가 입력되어, 제 1 트랜지스터(400)의 게이트 단자의 전위에 따라, 제 1 트랜 지스터(400)가 온 상태로 됨으로써, 제 1 트랜지스터(400)를 통하여 데이터 신호(전위)가 신호선(407)으로부터 제 2 트랜지스터(401)의 게이트 단자에 입력된다. 또한, 용량 소자(402)의 한 쪽의 단자에는, 제 1 트랜지스터(400)를 통하여 데이터 신호(전위)가 신호선(407)으로부터 입력되어, 데이터 신호에 따른 전위가 주어져, 한 쪽의 단자 및 다른 한 쪽의 단자 사이의 전위차에 따른 전하가 축적된다. 이 때, 용량 소자(402)의 다른 한 쪽의 단자는, 접지 전위이다.
또한, 게이트 단자의 전위에 따라, 제 2 트랜지스터(401)는 온 상태가 되어, 제 2 트랜지스터(401)를 통하여 전원선(408)으로부터 발광 소자(405)의 한 쪽의 단자에 소정의 값의 전위(여기서는 전원 전위로 함)가 주어짐으로써, 발광 소자(405)의 한 쪽의 단자 및 다른 한 쪽의 단자 사이에 전압이 인가된다. 또한, 발광 소자(405)는, 인가된 전압에 따라 전류가 흐르고, 흐르는 전류의 양에 따른 휘도로 발광하여, 표시 상태가 된다. 이 때, 발광 소자(405)의 다른 한 쪽의 단자는, 접지 전위이다.
상술한 바와 같이, 표시 데이터의 기록이 종료되고, 또 다음의 화소에 표시 데이터를 기록하기 위하여 선택되는 주사선이 다음의 행, 또는 다음의 화소에 이동한 후, 상기 표시 동작을 행한 화소의 제 1 트랜지스터(400)는 오프 상태가 되고, 또 제 3 트랜지스터(404)는 온 상태가 된다.
이 때, 용량 소자(402)에 축적된 전하가 저항 소자(403)를 통하여 방전된다. 방전에 의하여, 제 2 트랜지스터(401)의 게이트 단자의 전위가 저하되고, 온 상태로부터 오프 상태로 변화한다. 제 2 트랜지스터(401)는, 오프 상태가 될 때, 저항 값이 커지고, 발광 소자(405)에 인가되는 전압은 저하되고, 발광 휘도가 감쇠된다. 발광 소자(405)의 발광 시간은, 임펄스 표시를 행하기 위하여 필요한 발광 시간이 되도록 조정한다. 용량 소자(402)로부터 전하가 방출되는 완화 시간 τf가 발광 시간에 상당하고, 완화 시간 τf는, 용량 소자(402)의 용량값을 Cs로 하고, 저항 소자(403)의 저항값을 r로 하면, τf=Cs×r로 표기된다.
이와 같이, 저항 소자(403)를 통하여 제 1 트랜지스터(400)의 소스 단자 또는 드레인 단자의 다른 한 쪽에 발광 소자를 전기적으로 접속시킴으로써, 종래의 홀드 표시형의 표시 장치를 사용하여 구동시키는 발광 소자(405)의 발광 시간을 1 프레임 기간보다 짧게 할 수 있다. 또한, 용량 소자(402)의 전극 면적을 필요 최소한으로 억제함으로써, 표시 장치의 개구율을 높일 수 있고, 또 임펄스 표시를 행하기 위하여 필요한 발광 시간을 얻을 수 있다.
또한, 상기 실시형태 1에 있어서의, 도 1 및 실시형태 2에 있어서의 도 3의 회로 구성과 비교하여, 본 실시형태에 있어서의 도 5의 회로 구성에서는, 전원선의 전위를 저항 소자의 전압 강하 분 높게 할 필요가 없다. 또한, 도 3의 회로 구성과 비교하여, 도 5의 회로 구성에서는, 용량 소자의 다른 한 쪽의 단자에 부전위를 줄 필요가 없다.
또한, 용량 소자(402)에 전하를 축적하는 시간은, 1 수평 기간보다 짧은 것이 바람직하다. 1 수평 기간 내에서 전하를 축적함으로써, 발광 소자(405)를 원하는 휘도로 발광시킬 수 있다.
상술한 바와 같이, 동영상 표시에 적합한 임펄스 표시를 행하기 위하여 필요한 발광 시간을 얻을 수 있다. 따라서, 잔상이 적은 동영상 표시를 행할 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는, 표시 장치에 있어서의, 화소에 사용할 수 있는 트랜지스터의 구성에 대하여 설명한다
상기 실시형태 1 내지 실시형태 4 중, 어느 형태에 있어서, 화소에 사용되는 트랜지스터로서는, 이하의 구성으로 할 수 있다. 표시 장치의 화소에 사용할 수 있는 트랜지스터의 구성에 대하여, 도 6을 사용하여 설명한다. 도 6은, 본 실시형태에 있어서의 트랜지스터의 구성예를 도시하는 모식도이다.
도 6에 도시하는 바와 같이, 본 실시형태에 있어서의 표시 장치의 화소에 사용할 수 있는 트랜지스터는, 제 1 트랜지스터(500), 제 2 트랜지스터(501), 제 3 트랜지스터(502), 제 4 트랜지스터(503), 제 5 트랜지스터(504), 또는 제 6 트랜지스터(505) 등의 구성의 트랜지스터를 적절히 선택하여 적용할 수 있다. 각 트랜지스터는, 각각 기판(506)과, 기판(506) 위에 형성된 하지막(507)과, 하지막(507) 위에 형성된 불순물 영역(510)을 갖는 반도체 층(508)과, 반도체 층(508)을 덮도록 형성된 게이트 절연막(511)과, 게이트 절연막(511)의 일부 위에 형성된 게이트 전극(512A), 게이트 전극(512B), 게이트 전극(512C), 게이트 전극(512D), 게이트 전극(512E), 및 게이트 전극(512F)의 어느 하나와, 게이트 전극(512A) 내지 게이트 전극(512F)의 어느 하나와, 및 게이트 절연막(511)을 통하여 반도체 층(508)을 덮 도록 형성된 제 1 절연막(513)과, 제 1 절연막(513) 위에 형성된 제 2 절연막(514)과, 제 2 절연막(514) 및 제 1 절연막(513) 및 게이트 절연막(511)을 통하여 반도체층(508)에 있어서의 불순물 영역(510)에 접하도록 형성된 배선(516)을 가진다.
반도체 층(508)은, 일부에 불순물 영역(510)과, 게이트 전극(512A) 내지 게이트 전극(512F)의 각각 아래에 위치하는 영역에 채널 영역을 가진다. 이 때, 불순물 영역(510)은 소스 영역 또는 드레인 영역으로서 기능한다. 또한, 도 6에 있어서는, 편의상, 복수의 상이한 구조를 갖는 트랜지스터를 병치(竝置)하여 도시하지만, 트랜지스터가 실제로 병치될 필요는 없고, 필요에 따라 나누어 제작할 수 있다.
다음에, 도 6에 있어서의 각 트랜지스터의 구성에 대하여 설명한다.
제 1 트랜지스터(500)는, 싱글 드레인형의 트랜지스터이며, 간편한 방법으로 제작할 수 있으므로, 제작 비용이 낮고, 수율 높게 제작할 수 있다는 이점이 있다. 또한, 제 1 트랜지스터(500)의 반도체층(508)에 첨가하는 불순물의 양을 제어함으로써 반도체층(508)의 저항률을 제어할 수 있다. 또한, 반도체층(508)과 배선(516)의 전기적인 접속 상태를, 오믹 접속에 가깝게 할 수 있다. 이 때, 불순물의 양이 상이한 반도체층을 나누어 제작하는 방법으로서는, 게이트 전극(512A)을 마스크로 하여, 반도체층(508)에 불순물을 도핑하는 방법을 사용할 수 있다.
제 2 트랜지스터(501)는, 게이트 전극(512B)에 일정 이상의 테이퍼각을 갖는 트랜지스터이며 신뢰성이 높고, 간편한 방법으로 제작할 수 있다. 그래서, 제작 비용을 억제하며, 수율 높게 제작할 수 있다는 이점이 있다. 또한, 제 2 트랜지스 터(501)의 반도체층은, 불순물 영역(510)과 채널 영역 사이에 저농도 불순물 영역(509)을 가진다. 불순물 영역(510), 채널 영역, 저농도 불순물 영역(509)의 불순물 농도는, 각각 상이하다. 게이트 전극(512B)의 하부에 형성된 저농도 불순물 영역(509)은 저농도 드레인(Light1y Doped Drain: LDD)영역으로서 사용한다. LDD영역을 가지므로, 드레인 단의 전계의 강도를 억제할 수 있고, 핫 캐리어(hot carrier)에 의한 소자의 열화를 억제할 수 있다. 또한, 불순물의 양이 상이한 영역을 갖는 반도체층을 나누어 제작하는 방법으로는, 게이트 전극(512B)을 마스크로 하여, 반도체층(508)에 불순물을 도핑하는 방법을 사용할 수 있다. 트랜지스터(501)에 있어서는, 게이트 전극(512B)이 일정 이상의 테이퍼각을 갖고 있으므로, 게이트 전극(512B)을 통과하여 반도체층(508)에 도핑되는 불순물의 농도에 경사를 가지게 할 수 있고, 포토 마스크를 사용하지 않고, LDD영역을 형성할 수 있다.
제 3 트랜지스터(502)는, 게이트 전극(512C)이 적어도 2층으로 구성되고, 하층의 게이트 전극이 상층의 게이트 전극보다 긴 형상을 갖는 트랜지스터이다. 본 명세서 중에서는, 상층의 게이트 전극 및 하층의 게이트 전극의 형상을 모자형(Hat-shape type)이라고 부른다. 게이트 전극의 형상이 모자형인 것에 의하여, 포토 마스크를 추가하지 않고, LDD영역을 형성할 수 있다. 또한, 제 3 트랜지스터(502)와 같이, LDD영역이 게이트 전극과 중첩되는 구조를, 특히 GOLD 구조(Gate Over Lapped Drain)라고 부른다. 또한, 게이트 전극의 형상을 모자형으로 하는 방법으로서는, 다음과 같은 방법을 사용하여 형성할 수 있다.
우선, 게이트 전극(512C)을 패터닝할 때에, 드라이 에칭에 의하여, 하층의 게이트 전극 및 상층의 게이트 전극을, 그들의 전극의 에칭 속도의 차이를 이용하여 에칭함으로써, 측면에 경사(테이퍼)가 있는 형상으로 형성한다. 계속해서, 이방성 에칭에 의하여 상층의 게이트 전극의 경사가 수직에 가까워지도록 가공한다. 이에 따라 단면 형상이 모자형인 게이트 전극이 형성된다. 그 후, 불순물 원소를 도핑함으로써, 채널 영역, LDD영역으로서 사용하는 저농도 불순물 영역(509), 소스 전극 및 드레인 전극으로서 사용하는 불순물 영역(510)이 형성된다.
또한, 게이트 전극과 중첩하는 LDD영역을 Lov영역, 게이트 전극과 중첩하지 않는 LDD영역을 Loff영역이라고 부르기로 한다. 여기서, Loff영역은 오프 전류를 억제하는 효과는 높지만, 드레인 단의 전계를 완화하여 핫 캐리어에 의한 온 전류의 저하를 방지하는 효과는 낮다. 한편, Lov영역은 드레인 근방의 전계를 완화하고, 온 전류의 저하의 방지에는 유효하지만, 오프 전류를 억제하는 효과는 낮다. 따라서, 여러 가지 회로마다, 요구되는 특성에 따른 구조의 트랜지스터를 적용하는 것이 바람직하다. 표시장치의 각 회로에 사용하는 트랜지스터 중, 화소부에 사용하는 트랜지스터는, 오프 전류를 억제하기 위하여, Loff영역을 갖는 트랜지스터를 사용하는 것이 적합하다.
제 4 트랜지스터(503)는, 게이트 전극(512D)의 측면에 접하여 형성된 측면(사이드 월(515)이라고 함)을 갖는 트랜지스터이다. 사이드 월(515)을 형성함으로써, 사이드 월(515)과 중첩하는 반도체 영역을 LDD영역으로 할 수 있다.
제 5 트랜지스터(504)는, 반도체층(508)에 포토 마스크를 사용하여 불순물 원소를 도핑함으로써 형성된 LDD(Loff)영역을 갖는 트랜지스터이다. 이렇게 함으 로써, 확실하게 LDD영역을 형성할 수 있고, 트랜지스터의 오프 전류값을 저감할 수 있다.
제 6 트랜지스터(505)는, 반도체층(508)에 포토 마스크를 사용하여 도핑함으로써, LDD(Lov)영역을 갖는 트랜지스터이다. 이 구성에 의하여, 확실하게 LDD영역을 형성할 수 있고, 트랜지스터의 드레인 단의 전계를 완화하고, 온 전류의 저하를 저감할 수 있다.
다음에, 각 트랜지스터를 구성하는 각 재료에 대하여 설명한다.
기판(506)으로서는, 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리 등의 유리 기판, 석영기판, 세라믹스 기판 또는 스테인리스를 포함하는 금속기판 등을 사용할 수 있다. 그 외에도, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에틸렌설폰(PES)으로 대표되는 플라스틱 또는 아크릴 등의 가요성을 갖는 합성수지로 이루어지는 기판을 사용할 수도 있다. 가요성을 갖는 기판을 사용함으로써, 구부릴 수 있는 반도체 장치를 제작할 수 있다. 가요성을 갖는 기판이면, 기판의 면적 및 기판의 형상에 큰 제한은 없기 때문에, 기판(506)으로서, 예를 들어 1변이 1미터 이상이며, 직사각형인 기판을 사용하면, 생산성을 각별히 향상시킬 수 있다. 이러한 이점은, 원형 실리콘 기판을 사용하는 경우와 비교하면, 큰 우위점이다.
하지막(507)은, 기판(506)으로부터 Na 등의 알칼리 금속 또는 알칼리 토류금속이, 반도체 소자의 특성에 악영향을 미치는 것을 방지하는 기능을 가진다. 하지막(507)으로서는, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 산소 또는 질소를 갖는 절연막의 단층 구조, 혹은 이러한 적층 구조로 형성할 수 있다. 예를 들어, 하지막(507)을 2층 구조로 형성하는 경우, 제 1 하지막으로서 질화산화실리콘막을 형성하고, 제 2 하지막으로서 산화질화실리콘막을 형성하면 좋다. 다른 예로서 하지막(507)을 3층 구조로 형성하는 경우, 제 1 하지막으로서 산화질화실리콘막을 형성하고, 제 2 하지막으로서 질화산화실리콘막을 형성하고, 제 3 하지막으로서 산화질화실리콘막을 형성하면 좋다.
반도체층(508)으로서는, 비정질(아모퍼스) 반도체, 미결정(마이크로 크리스털) 반도체, 또는 다결정 반도체층을 사용하여도 좋다. 미결정은, 비정질과 결정구조(단결정, 다결정을 포함함)의 중간적인 구조를 갖고, 자유 에너지적으로 안정한 상태를 갖는 반도체 이며, 단거리 질서를 갖고, 격자 왜곡을 갖는 결정질 영역을 포함한다. 적어도 막 중의 일부의 영역에는, 0.5nm 이상 20nm 이하의 결정 영역을 관측할 수 있고, 실리콘을 주성분으로 하는 경우에는 라먼 스펙트럼이 520cm-1보다 저파수 측에 시프트한다. X선 회절에서는 실리콘 결정 격자에 유래한다고 여겨지는 (111), (220)의 회절 피크가 관측된다. 미결합수(댕글링 본드)를 보상하는 것으로서 수소 또는 할로겐을 적어도 1atoms% 또는 그 이상 포함하게 한다. 미결정은, 재료 가스를 글로우 방전 분해(플라즈마 CVD)하여 형성한다. 재료 가스로서는, SiH4, 그 외에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용할 수 있다. 또는, GeF4를 혼합시켜도 좋다. 이 재료 가스를 H2, 혹은, H2와 He, Ar, Kr, Ne로부터 선택된 일종 또는 복수종의 희소 가스 원소로 희석하여도 좋다. 희석율은 2배 이상 1000배 이하의 범위로 한다. 압력은 0.1Pa 이상 133Pa 이하의 범위, 전원 주파수는 1MHz 이상 120MHz 이하, 바람직하게는 13MHz 이상 60MHz 이하의 범위이며, 기판 가열 온도는 300℃ 이하로 한다. 막 중의 불순물 원소로서 산소, 질소, 탄소 등의 대기 성분의 불순물은 농도를 1×1020cm-3 이하로 하는 것이 바람직하고, 특히, 산소 농도는 5×1019cm3 이하, 바람직하게는 1×1019cm3 이하로 한다. 여기서는, 스퍼터링법, LPCVD법, 플라즈마 CVD법 등을 사용하여 실리콘을 주성분으로 하는 재료(예를 들어, SixGe1-x 등)로 비정질 반도체층을 형성하고, 상기 비정질 반도체층을 레이저 결정화법, RTA 또는 퍼니스 어닐로를 사용하는 열 결정화법, 결정화를 촉진시키는 금속 원소를 이용하는 열 결정화법 등의 결정화법에 의하여 결정화시킨다.
게이트 절연막(511)은, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 산소, 또는 질소를 갖는 절연막의 단층 구조, 또는 이들의 적층 구조로 형성할 수 있다.
게이트 전극(512A) 내지 게이트 전극(512F)은, 단층의 구조, 또는 2층, 3층의 도전막의 적층 구조로 할 수 있다. 게이트 전극(512A) 내지 게이트 전극(512F)의 재료로서는, 도전막을 사용할 수 있다. 예를 들어, 탄탈, 티타늄, 몰리브덴, 텅스텐, 크롬, 실리콘 등의 원소의 단체막, 또는, 원소의 질화막(대표적으로는 질화탄탈막, 질화텅스텐막, 질화티타늄막), 또는, 원소를 조합한 합금막(대표적으로는 Mo-W 합금, Mo-Ta 합금), 또는, 원소의 실리사이드막(대표적으로는 텅스텐 실리사이드막, 티타늄 실리사이드막) 등을 사용할 수 있다. 또한, 상술한 단체막, 질 화막, 합금막, 실리사이드막 등은 단층으로 사용하여도 좋고, 적층하여 사용하여도 좋다.
제 1 절연막(513)은, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 산소, 또는 질소를 갖는 절연막이나, DLC(다이아몬드 라이크 카본) 등의 탄소를 포함하는 막의 단층 구조, 또는 이들의 적층 구조로 형성할 수 있다.
제 2 절연막(514)은, 실록산 수지, 또는, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 산소 또는 질소를 갖는 절연막이나 DLC(다이아몬드 라이크 카본) 등의 탄소를 포함하는 막, 또는, 에폭시, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조시클로부텐, 아크릴 등의 유기 재료로 이루어지는 단층 혹은 적층 구조로 형성할 수 있다. 또한, 실록산 수지란, Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산은 실리콘과 산소의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들어, 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용할 수도 있다. 또는, 치환기로서, 적어도 수소를 함유하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 제 1 절연막(513)을 형성하지 않고 게이트 전극(512A 내지 512F)을 덮도록 직접 제 2 절연막(514)을 형성할 수도 있다.
배선(516)은, 알루미늄, 니켈, 탄소, 텅스텐, 몰리브덴, 티타늄, 백금, 구리, 탄탈, 금, 또는 망간 등의 원소의 단체막, 또는, 상기 원소의 질화막, 또는, 원소를 조합한 합금막, 또는, 원소의 실리사이드 막 등을 사용할 수 있다. 예를 들어, 원소를 복수 포함하는 합금으로서, 탄소 및 티타늄을 함유하는 알루미늄 합 금, 니켈을 함유하는 알루미늄 합금, 탄소 및 니켈을 함유하는 알루미늄 합금, 탄소 및 망간을 함유하는 알루미늄 합금 등을 사용할 수 있다. 예를 들어, 적층 구조로 형성할 경우, 알루미늄이 몰리브덴 또는 티타늄 등 사이에 끼워진 구조로 할 수 있다. 이렇게 함으로써, 알루미늄에 있어서의 열이나 화학 반응에 대한 내성을 향상시킬 수 있다.
또한, 트랜지스터의 제작 방법의 예에 대하여, 도 7a 내지 7e를 사용하여 설명한다. 도 7a 내지 7e는 트랜지스터의 제작 방법을 도시하는 모식도이다. 또한, 트랜지스터의 제작 방법은 도 7a 내지 7e에 도시하는 것에 한정되지 않고, 다양한 제작 방법을 사용할 수 있다.
먼저, 도 7a에 도시하는 바와 같이, 기판(506) 위에 하지막(507)을 형성한다. 다음에 하지막(507) 표면에 플라즈마 처리를 사용하여 산화 또는 질화를 행함으로써, 산화 또는 질화시킨다. 또한, 이 플라즈마 처리는, 본 제작 방법의 다른 층을 형성한 후에 있어서도 행할 수 있다. 이와 같이, 플라즈마 처리를 사용하여 반도체층 또는 절연막을 산화 또는 질화함으로써, 상기 반도체층 또는 상기 절연막의 표면을 개질하여, CVD법이나 스퍼터링법에 의하여 형성한 절연막과 비교하여 더욱 치밀한 절연막을 형성할 수 있으므로, 핀 홀 등의 결함을 억제하여 반도체 장치의 특성 등을 향상시킬 수 있다.
다음에, 도 7b에 도시하는 바와 같이, 산소 또는 질화된 하지막(507)의 일부 위에 반도체막(508)을 형성한다. 또한, 레지스트 마스크 등을 사용하여 반도체막(508) 일부에 불순물 영역(510)을 형성한다.
다음에, 도 7c에 도시하는 바와 같이, 반도체층(508) 및 하지막(507)을 덮도록 게이트 절연막(511)을 형성한다.
다음에, 도 7d에 도시하는 바와 같이, 게이트 절연막(511)을 통하여 반도체층(508)의 일부 위에 게이트 전극(512A) 내지 게이트 전극(512F)을 형성한다. 또한, 일부의 게이트 전극(512)(게이트 전극(512D))에는 사이드 월(515)을 형성한다. 또한, 사이드 월(515)으로서는, 산화실리콘 또는 질화실리콘을 사용할 수 있다. 사이드 월(515)을 게이트 전극(512D)의 측면에 형성하는 방법으로서는, 예를 들어, 게이트 전극(512D)을 형성하고, 산화실리콘막 또는 질화실리콘막을 형성한 후에, 이방성 에칭에 의하여 산화실리콘막 또는 질화실리콘막을 에칭하는 방법을 사용할 수 있다. 이렇게 함으로써, 게이트 전극(512D)의 측면에만 산화실리콘 또는 질화실리콘막을 남길 수 있으므로, 게이트 전극(512D)의 측면에 사이드 월(515)을 형성할 수 있다. 또한, 일부의 반도체층(508)에는, 게이트 전극 및 별도 레지스트 마스크 등을 사용하여 저농도 불순물 영역(509)을 형성한다.
다음에 도 7e에 도시하는 바와 같이, 게이트 절연막(511) 및 게이트 전극(512A) 내지 게이트 전극(512F)을 덮도록 제 1 절연막(513)을 형성한다. 또한, 제 1 절연막(513)은, 스퍼터링법 또는 플라즈마 CVD법 등에 의하여, 형성할 수 있다. 그 후, 제 2 절연막(514) 및 배선(516)을 형성함으로써, 도 6에 도시하는 바와 같은 각 구성의 트랜지스터가 형성된다.
상술한 바와 같이, 용도에 따라, 트랜지스터의 구성을 적절히 선택함으로써, 보다 정확한 표시 동작을 행할 수 있다.
또한, 트랜지스터의 기판으로서, 반도체 기판을 사용한 예에 대하여 설명한다. 반도체 기판을 사용하여 제작된 트랜지스터는, 이동도가 높기 때문에, 낮은 구동 전압으로 큰 온 전류를 얻을 수 있다. 그 결과, 트랜지스터 사이즈를 작게 할 수 있고, 단위 면적당 트랜지스터 수를 늘릴(집적도를 상승시킬) 수 있다. 동일한 회로 구성에서는 트랜지스터의 집적도가 클수록 기판 사이즈를 작게 할 수 있으므로, 제작 비용을 절감할 수 있다. 또한, 동일한 기판 사이즈에서는 집적도가 클수록 회로 규모를 크게 할 수 있으므로, 제작 비용은 거의 동등한 상태인 채로, 보다 높은 기능을 가지게 할 수 있다. 게다가, 특성의 편차가 적기 때문에, 제작의 수율도 높일 수 있다. 또한, 트랜지스터의 이동도가 높기 때문에, 집적 회로의 구동 전압이 작으므로, 소비 전력을 저감시킬 수 있다. 또한, 집적 회로의 고속 구동이 가능하다.
반도체 기판을 사용하여 제작된 트랜지스터를 집적하여 구성된 회로는, 예를 들어, 표시 패널(표시부)에 사용할 수 있다. 더 상세하게는, LCOS(Liquid Crystal On Silicon) 등의 반사형 액정 패널, 미소 미러를 집적한 DMD(Digital Micromirror Device)소자, EL패널 등에 사용할 수 있다. 이들의 표시 패널(표시부)을, 반도체 기판을 사용하여 제작함으로써 소비 전력이 작으며, 고속 동작이 가능한 표시 패널(표시부)을, 저비용으로 수율 높게 제작할 수 있다. 또한, 표시 패널(표시부)에는, 대규모 집적회로(LSI) 등, 표시 패널(표시부)의 구동 이외의 기능을 가진 것도 포함한다.
다음에, 반도체 기판을 사용하여 트랜지스터를 제작하는 방법에 대하여 도 8a 내지 도 9d를 사용하여 설명한다. 도 8a 내지 도 9d는, 반도체 기판을 사용한 트랜지스터의 제작 방법을 도시하는 도면이다.
먼저, 도 8a에 도시하는 바와 같이, 반도체 기판(600)에 제 1 절연막(601) (필드 산화막이라고도 함)을 형성하고, 제 1 절연막(601)에 의하여 제 1 소자 영역(603) 및 제 2 소자 영역(604)과 소자마다 분리된 영역을 형성한다. 또한, 제 2 소자 영역(604)의 반도체 기판(600)의 일부에는, p웰(602)이 형성된다.
반도체 기판(600)은 반도체 기판이라면 특히 한정되지 않고 사용할 수 있다. 예를 들어, n형 또는 p형의 도전형을 갖는 단결정 Si기판, 화합물 반도체 기판(GaAs 기판, InP 기판, GaN 기판, SiC 기판, 사파이어 기판, ZnSe 기판 등), 접합법 또는 SIMOX(Separation by Implanted Oxygen)법을 사용하여 제작된 SOI(Silicon on Insulator)기판 등을 사용할 수 있다.
다음에, 도 8b에 도시하는 바와 같이, 제 1 소자 영역(603)의 반도체 기판(600) 위에 제 2 절연막(605)을 형성하고, 제 2 소자 영역(604)의 반도체 기판(600) 위에 제 3 절연막(606)을 형성한다.
제 2 절연막(605) 및 제 3 절연막(606)은 예를 들어, 열 처리를 행하여 반도체 기판(600)에 형성된 제 1 소자 영역(603) 및 제 2 소자 영역(604)의 표면을 산화시킴으로써 형성된 산화실리콘막을 제 2 절연막(605) 및 제 3 절연막(606)으로서 사용할 수 있다.
다음에, 도 8c에 도시하는 바와 같이, 반도체 기판(600) 및 제 1 절연막(601) 위에 제 1 도전막(607) 및 제 2 도전막(608)을 형성한다.
제 1 도전막(607) 및 제 2 도전막(608)으로서는, 탄탈, 텅스텐, 티타늄, 몰리브덴, 알루미늄, 구리, 크롬, 및 니오븀 등의 어느 것으로부터 선택된 원소 또는 이들의 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성할 수 있다. 또는, 이들 원소를 질화시킨 금속 질화막으로 형성할 수도 있다. 그 이외에도, 인 등의 불순물 원소를 도핑한 다결정 실리콘, 금속 재료를 도입한 실리사이드 등으로 대표되는 반도체 재료로 형성할 수도 있다.
다음에, 도 9a에 도시하는 바와 같이, 제 2 절연막(605) 및 제 3 절연막(606)의 일부 위에 제 1 게이트 전극(609) 및 제 2 게이트 전극(610)을 형성한다. 또한, 도 9b에 도시하는 바와 같이, 제 1 소자 영역(611)에 있어서 제 1 게이트 전극(609), 제 1 절연막(601), 및 제 2 절연막(605)을 덮도록 레지스트 마스크(613)를 형성하고, 불순물을 첨가하여, 불순물 영역(614)을 형성한다. 또한, 제 2 게이트 전극(610) 아래에 위치하는 반도체 기판(600) 부분을 채널 영역(615)으로 한다.
다음에, 도 9c에 도시하는 바와 같이, 제 2 소자 영역(612)에 있어서, 제 2 게이트 전극(610), 제 1 절연막(601), 및 제 3 절연막(606) 위에 레지스트 마스크(616)를 형성하고, 불순물을 첨가하여, 불순물 영역(617)을 형성한다. 또한, 제 1 게이트 전극(609) 아래에 위치하는 반도체 기판(600) 부분을 채널 영역(618)으로 한다.
다음에, 도 9d에 도시하는 바와 같이, 제 1 게이트 전극(609) 및 제 2 게이트 전극(610), 제 1 절연막(601), 제 2 절연막(605), 제 3 절연막(606)을 덮도록 제 4 절연막(619)을 형성하고, 제 4 절연막(619), 제 2 절연막(605), 및 제 3 절연막(606)을 통하여 불순물 영역(614) 또는 불순물 영역(617)에 접하도록 배선(620)을 형성한다.
제 4 절연막(619)은, CVD법이나 스퍼터링법 등에 의하여, 산화실리콘, 질화실리콘(SiNx), 산화질화실리콘, 질화산화실리콘 등의 산소 또는 질소를 갖는 절연막이나 DLC(다이아몬드 라이크 카본) 등의 탄소를 함유하는 막, 에폭시, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조시클로부텐, 아크릴 등의 유기 재료 또는 실록산 수지 등의 실록산 재료 등의 어느 재료를 단층 또는 적층 구조로 함으로써, 형성할 수 있다. 또한, 실록산 재료는, Si-O-Si 결합을 포함하는 재료에 상당한다. 실록산은 실리콘과 산소의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들어, 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용할 수도 있다. 또는, 치환기로서, 적어도 수소를 함유하는 유기기와, 플루오로기를 사용하여도 좋다.
배선(620)은 CVD법이나 스퍼터링법 등에 의하여, 알루미늄, 텅스텐, 티타늄, 탄탈, 몰리브덴, 니켈, 백금, 구리, 금, 은, 망간, 네오듐, 탄소, 실리콘으로부터 선택된 원소, 또는 이들의 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로, 단층 또는 적층으로 형성한다. 알루미늄을 주성분으로 하는 합금 재료는, 예를 들어 알루미늄을 주성분으로 하고, 니켈을 포함하는 재료, 또는, 알루미늄을 주성분으로 하고, 니켈과, 탄소와 실리콘의 한 쪽 또는 양쪽 모두를 포함하는 합금 재료 에 상당한다. 배선(620)은, 예를 들어, 제 1 배리어 막과 알루미늄 실리콘막과 제 2 배리어 막의 적층 구조, 제 1 배리어 막과 알루미늄 실리콘막과 질화 티타늄막과 제 2 배리어 막의 적층 구조를 채용하면 좋다. 또한, 배리어 막은, 티타늄, 티타늄의 질화물, 몰리브덴, 또는 몰리브덴의 질화물로 이루어지는 박막에 상당하다. 알루미늄이나 알루미늄실리콘은 저항값이 낮고 저렴하기 때문에, 배선(620)을 형성하는 재료로서 최적이다. 예를 들어, 상층과 하층에 배리어 층을 형성하면, 알루미늄이나 알루미늄실리콘의 힐록의 발생을 방지할 수 있다. 예를 들어, 환원성이 높은 원소인 티타늄으로 이루어지는 배리어 막을 형성하면, 결정성 반도체막에 얇은 자연 산화막이 생성되어 있었다고 하여도, 이 자연 산화막을 환원한다. 그 결과, 배선(620)은 결정성 반도체막과, 전기적 및 물리적으로 양호하게 접속할 수 있다.
또한, 트랜지스터의 구조는 도시한 구조에 한정되지 않는다는 것을 부기한다. 예를 들어, 역 스태거 구조, 핀 FET구조 등의 구조의 트랜지스터의 구조를 취할 수 있다. 핀 FET구조인 것으로, 트랜지스터 사이즈의 미세화에 수반되는 단채널 효과를 억제할 수 있으므로 바람직하다.
여기까지, 트랜지스터의 구조 및 트랜지스터의 제작 방법에 대하여 설명했다. 여기서, 배선, 전극, 도전층, 도전막, 단자, 비어, 플러그 등은, 알루미늄, 탄탈, 티타늄, 몰리브덴, 텅스텐, 네오디뮴, 크롬, 니켈, 백금, 금, 은, 구리, 마그네슘, 스칸듐, 코발트, 아연, 니오븀, 실리콘, 인, 붕소, 비소, 갈륨, 인듐, 또는 주석으로 구성된 군으로부터 선택된 하나 혹은 복수의 원소, 또는, 상기 군으로 부터 선택된 하나 혹은 복수의 원소를 성분으로 하는 화합물, 합금 재료(예를 들어, 인듐 주석산화물(ITO), 인듐 아연산화물(IZO), 산화실리콘을 포함하는 인듐 주석산화물(ITSO), 산화아연, 산화주석, 산화주석카드뮴, 알루미늄 네오디뮴, 마그네슘 은, 몰리브덴 니오븀 등)로 형성되는 것이 바람직하다. 또는, 배선, 전극, 도전층, 도전막, 단자 등은, 이러한 화합물을 조합한 물질 등을 가지며 형성되는 것이 바람직하다. 또는, 상기 군으로부터 선택된 하나 혹은 복수의 원소와 실리콘의 화합물(실리사이드)(예를 들어, 알루미늄 실리콘, 몰리브덴 실리콘, 니켈 실리사이드 등), 상기 군으로부터 선택된 하나 혹은 복수의 원소와 질소의 화합물(예를 들어, 질화 티타늄, 질화 탄탈, 질화 몰리브덴 등)을 가지며 형성되는 것이 바람직하다.
또한, 실리콘에는, n형 불순물(인 등) 또는 p형 불순물(붕소 등)을 포함하여도 좋다. 실리콘이 불순물을 포함함으로써, 도전율의 향상, 또는 일반적인 도체와 마찬가지의 기능을 할 수 있다. 따라서, 배선, 전극 등으로서 이용하기 쉬워진다.
또한, 실리콘은, 단결정, 다결정(폴리실리콘), 미결정(마이크로 크리스털 실리콘) 등, 다양한 결정성을 갖는 실리콘을 사용할 수 있다. 또는, 실리콘은 비정질(아모퍼스 실리콘) 등의 결정성을 가지지 않는 실리콘을 사용할 수 있다. 단결정 실리콘 또는 다결정 실리콘을 사용함으로써, 배선, 전극, 도전층, 도전막, 단자 등의 저항을 작게 할 수 있다. 비정질 실리콘 또는 미결정 실리콘을 사용함으로써, 간단한 공정으로 배선 등을 형성할 수 있다.
또한, ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), ITSO(Indium-Tin- Silicon-Oxide), 산화아연, 실리콘, 산화 주석, 산화 주석 카드뮴은, 투광성을 가지기 때문에, 빛을 투과시키는 부분에 사용할 수 있다. 예를 들어, 화소 전극이나 공통 전극으로서 사용할 수 있다.
또한, IZO는, 에칭하기 쉽고, 가공하기 쉽기 때문에, 바람직하다. IZO는, 에칭한 경우에, 잔사(殘渣)가 남는 일이 쉽게 발생하지 않는다. 따라서, 화소 전극으로서 IZO를 사용하면, 액정 소자나 발광 소자에 문제(쇼트, 배향 흐트러짐 등)를 초래하는 것을 저감할 수 있다.
또한, 배선, 전극, 도전층, 도전막, 단자, 비어, 플러그 등은, 단층 구조라도 좋고, 다층 구조라도 좋다. 단층 구조로 함으로써, 배선, 전극, 도전층, 도전막, 단자 등의 제작 공정을 간략화할 수 있고, 공정 일수를 적게 할 수 있으므로, 비용을 절감할 수 있다. 또는, 다층 구조로 함으로써, 각각의 재료의 장점을 살리면서, 결점을 저감시켜, 성능이 좋은 배선, 전극 등을 형성할 수 있다. 예를 들어, 저저항 재료(알루미늄 등)를 다층 구조 중에 포함함으로써, 배선의 저저항화를 도모할 수 있다. 또 다른 예로서, 저내열성의 재료를, 고내열성의 재료 사이에 끼우는 적층 구조로 함으로써, 저내열성의 재료가 갖는 장점을 살리면서, 배선, 전극 등의 내열성을 높게 할 수 있다. 예를 들어, 알루미늄을 포함하는 층을, 몰리브덴, 티타늄, 네오디뮴 등을 포함하는 층 사이에 끼우는 적층 구조로 하는 것이 바람직하다.
여기서, 배선, 전극 등이 서로 직접 접할 경우, 서로 악영향을 미치는 경우가 있다. 예를 들어, 한 쪽의 배선, 전극 등이 다른 한 쪽의 배선, 전극 등 재료 중에 들어가서, 성질을 변화시켜, 본래의 목적을 달성할 수 없게 된다. 또 다른 예로서, 고저항인 부분을 형성 또는 제작할 때에, 문제가 발생하여, 정상적으로 제작할 수 없게 되는 경우가 있다. 그러한 경우, 적층 구조에 의하여 반응하기 쉬운 재료를, 반응하기 어려운 재료 사이에 끼우거나, 반응하기 어려운 재료로 덮으면 좋다. 예를 들어, ITO와 알루미늄을 접속시키는 경우에는, ITO와 알루미늄 사이에, 티타늄, 몰리브덴, 네오디뮴 합금을 끼우는 것이 바람직하다. 또 다른 예로서, 실리콘과 알루미늄을 접속시키는 경우에는, 실리콘과 알루미늄 사이에, 티타늄, 몰리브덴, 네오디뮴 합금을 끼우는 것이 바람직하다.
또한, 배선이란, 도전체가 배치되는 것을 말한다. 배선의 형상은, 선형으로 하여도 좋고, 선형이 아니라도 좋다. 따라서, 전극은, 배선에 포함된다.
또한, 배선, 전극, 도전층, 도전막, 단자, 비어, 플러그 등으로서, 카본 나노 튜브를 사용하여도 좋다. 또한, 카본 나노 튜브는, 투광성을 가지기 때문에, 빛을 투과시키는 부분에 사용할 수 있다. 예를 들면, 화소 전극이나 공통 전극으로서 사용할 수 있다.
상술한 바와 같이, 개개의 회로의 특성에 따른 구조의 트랜지스터를 선택함으로써, 보다 정확한 표시 동작을 행할 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 6)
본 실시형태에서는, 본 발명의 표시 장치에 대하여 설명한다.
우선, 본 실시형태에 있어서의 표시 장치의 구성에 대하여, 도 10을 사용하 여 설명한다. 도 10은, 본 실시형태에 있어서의 표시 장치의 구성을 도시하는 블록도이다.
도 10에 도시하는 바와 같이, 본 실시형태에 있어서의 표시 장치는, 복수의 화소(700)를 갖는 화소부(701)와, 주사선(702)과, 신호선(703)과, 전원선(704)과, 주사선(702)에 전기적으로 접속된 주사선 구동 회로(705)와, 신호선(703)에 전기적으로 접속된 신호선 구동 회로(706)와, 전원선(704)에 전기적으로 접속된 전원 회로(708)와, 주사선 구동 회로(705), 신호선 구동 회로(706), 및 전원 회로(708)에 전기적으로 접속된 제어 회로(707)를 가진다.
화소부(701)에 형성된 복수의 화소(700)는, 신호선(703)과 주사선(702)의 교차 영역에 매트릭스 상태로 배치되어, 화소마다 데이터 신호를 독립하여 입력할 수 있다. 또한, 화소부(701)에 형성한 복수의 화소(700)에는, 도 1 내지 도 4에 도시한 화소의 어느 구성을 적용할 수 있고, 주사선(702), 신호선(703), 및 전원선(704)은, 도 1에 있어서의 주사선(105), 신호선(106), 및 전원선(107), 또 도 3에 있어서의 주사선(206), 신호선(207), 및 전원선(208)에 상당한다. 또한, 도 4에 있어서의 화소를 적용하는 경우에는, 주사선(702), 신호선(703)은, 주사선(304), 및 신호선(305)에 상당하고, 도 10에 있어서의 전원선(704), 및 전원 회로(708)는 생략할 수 있다.
제어 회로(707)는, 입력된 영상 신호에 따라 주사선 구동 회로(705), 신호선 구동 회로(706), 및 전원 회로(708)를 제어하는 기능을 가진다. 구체적으로는, 제어 회로(707)는, 주사선 구동 회로(705) 및 신호선 구동 회로(706)에 각각 제어 신 호를 출력한다.
주사선 구동 회로(705)는, 제어 회로(707)로부터 입력된 제어 신호에 따라 주사 신호를 주사선(702)을 통하여 화소(700)에 출력하는 기능을 가진다.
신호선 구동 회로(706)는, 제어 회로(707)로부터 입력된 제어 신호에 따라 데이터 신호를 신호선(703)을 통하여 화소(700)에 출력하는 기능을 가진다.
전원 회로(708)는, 전원선(704)을 통하여 화소(700)에 전원 전위를 주는 기능을 가진다.
다음에, 본 실시형태에 있어서의 표시 장치의 주사선 구동 회로 및 신호선 구동 회로의 구성의 일례에 대하여 설명한다.
우선, 주사선 구동 회로의 구성의 일부에 대하여 도 11a를 사용하여 설명한다. 도 11a는, 본 실시형태에 있어서의 표시 장치의 주사선 구동 회로의 구성의 일례를 도시하는 블록도이다.
도 11a에 도시하는 바와 같이, 도 10에 있어서의 주사선 구동 회로(705)는, 시프트 레지스터(800), 레벨 시프터(801), 버퍼(802)를 가진다.
시프트 레지스터(800)에는, 게이트 스타트 펄스(GSP), 게이트 클록 신호(GCK) 등의 신호가 입력된다.
다음에, 신호선 구동 회로의 구성의 일례에 대하여, 도 11b를 사용하여 설명한다. 도 11b는, 본 실시형태에 있어서의 표시 장치의 신호선 구동 회로의 구성의 일례를 도시하는 단면도이다.
도 11b에 도시하는 바와 같이, 도 10에 있어서의 신호선 구동 회로(706)는, 시프트 레지스터(803), 제 1 래치 회로(804), 제 2 래치 회로(805), 레벨 시프터(806), 버퍼(807)를 가진다.
버퍼(807)는, 신호를 증폭시키는 기능을 갖고, 오피(OP) 앰프 등을 가진다. 시프트 레지스터(803)에는, 스타트 펄스(SSP) 등의 신호가, 제 1 래치 회로(804)에는 비디오 신호 등의 데이터(DATA)가 입력된다. 제 2 래치 회로(805)에는 래치(LAT) 신호를 일시적으로 보유할 수 있고, 보유된 래치 신호를 일제히 도 10에 있어서의 화소부(701)에 출력시킨다. 이것을 선 순차 구동이라고 부른다. 따라서, 선 순차 구동이 아니라, 점 순차 구동을 행하는 화소라면, 제 2 래치 회로(805)는 불필요 할 수 있다.
다음에, 본 실시형태에 있어서의 표시 장치의 동작에 대하여 설명한다.
제어 신호가 제어 회로(708)로부터 주사선 구동 회로(705) 및 신호선 구동 회로(706)에 출력됨으로써, 주사선 구동 회로(705)는, 주사선(702)을 통하여 주사 신호를 선택된 화소에 출력한다. 또한, 신호선 구동 회로(706)는, 신호선(703)을 통하여 데이터 신호를 선택된 화소(700)에 출력한다. 선택된 화소는, 입력된 주사 신호 및 데이터 신호에 따라 상기 실시형태 1 내지 실시형태 3에 나타낸 화소의 어느 것으로부터 선택한 화소의 표시 동작을 행한다.
이상에 의하여, 각 화소에 있어서 임펄스 표시를 행함으로써, 잔상이 적은 동영상을 화소부에 있어서 표시할 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 7)
본 실시형태에서는 본 발명의 표시 장치를 표시부에 사용한 전자 기기에 대하여 설명한다.
본 발명의 표시 장치는, 다양한 전자 기기의 표시부에 사용할 수 있다. 본 발명의 표시 장치를 적용할 수 있는 전자 기기의 예로서, 비디오 카메라, 디지털 카메라 등의 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 네비게이션 시스템, 음향 재생장치(카 오디오, 오디오 콤포넌트 등), 노트형 퍼스널 컴퓨터, 게임 기기, 휴대 전화, 휴대형 정보 단말(모바일 컴퓨터, 휴대형 음악 플레이어, 휴대형 게임기, 전자 서적, 또는 컴퓨터를 내장하여 복수의 데이터 처리를 행함으로써, 복수의 기능을 갖는 것도 포함함), 또는 기록 매체를 구비한 화상 재생장치(대표적으로는 Digital Versatile Disc(DVD) 등의 기록 매체를 재생하고, 이 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 이들 전자 기기의 구체적인 예에 대하여 도 12a 내지 도 13c를 사용하여 설명한다. 도 12a 내지 도 13c는, 본 실시형태에 있어서의 전자 기기의 구성을 도시하는 도면이다.
도 12a는 디스플레이 장치이며, 하우징(901), 지지대(902), 표시부(903), 스피커부(904), 비디오 입력 단자(905) 등을 포함한다. 본 발명의 표시 장치는, 표시 부(903)에 사용할 수 있다. 본 발명의 표시 장치는, 표시부(903)에 사용할 수 있다.
또한, 디스플레이 장치는, 퍼스널 컴퓨터용, TV 방송 수신용, 광고 표시용 등의 모든 디스플레이 장치가 포함된다.
도 12b는 디지털 스틸카메라이며, 본체(911), 표시부(912), 수상부(913), 조 작키(914), 외부 접속포트(915), 릴리스 버튼(916) 등을 포함한다. 본 발명의 표시 장치는, 표시부(912)에 사용할 수 있다.
도 12c는 노트형 퍼스널 컴퓨터이며, 본체(921), 케이스(922), 표시부(923), 키보드(924), 외부 접속 포트(925), 포인팅 디바이스(926) 등을 포함한다. 본 발명의 표시 장치는, 표시부(923)에 사용할 수 있다.
도 12d는 모바일 컴퓨터이며, 본체(931), 표시부(932), 스위치(933), 조작키(934), 적외선 포트(935) 등을 포함한다. 본 발명의 표시 장치는, 표시부(932)에 사용할 수 있다.
도 12e는 기록 매체를 구비한 휴대형 화상 재생장치(구체적으로는 DVD 재생장치)이며, 본체(941), 하우징(942), 표시부 A(943), 표시부 B(944), 기록 매체(DVD 등) 판독부(945), 조작키(946), 스피커부(947) 등을 포함한다. 표시부 A(943)는 주로 화상 정보를 표시하고, 표시부 B(944)는 주로 문자 정보를 표시하지만, 본 발명의 표시 장치는, 이들 표시부 A(943), 표시부 B(944)에 사용할 수 있다. 또한, 기록 매체를 구비한 화상 재생장치에는 가정용 게임 기기 등도 포함된다.
도 12f는 고글형 디스플레이(헤드 마운트 디스플레이)이며, 본체(951), 표시부(952), 암(arm)부(953)를 포함한다. 본 발명의 표시 장치는, 표시부(952)에 사용할 수 있다.
도 12g는 비디오 카메라이며, 본체(961), 표시부(962), 케이스(963), 외부 접속포트(964), 리모트 컨트롤의 수신부(965), 수상부(966), 배터리(967), 음성 입 력부(968), 조작키(969) 등을 포함한다. 본 발명의 표시 장치는, 표시부(962)에 사용할 수 있다.
도 12h는 휴대 전화이며, 본체(971), 케이스(972), 표시부(973), 음성 입력부(974), 음성 출력부(975), 조작키(976), 외부 접속포트(977), 안테나(978) 등을 포함한다. 본 발명의 표시 장치는, 표시부(973)에 사용할 수 있다. 또한, 표시부(973)는 흑색의 배경에 백색의 문자를 표시함으로써 휴대 전화의 소비 전류를 억제할 수 있다.
도 13a 내지 도 13c는, 복수의 기능을 갖는 휴대형 정보 단말의 일례이며, 도 13a가 휴대형 정보 단말의 정면도, 도 13b가 휴대형 정보 단말의 배면도, 도 13c가 휴대 형태 정보 단말의 전개도이다. 도 13a 내지 도 13c를 일례로 한 휴대형 정보 단말은, 복수의 기능을 구비할 수 있다. 예를 들어, 전화 기능에 더하여 컴퓨터를 내장하고, 다양한 데이터 처리 기능을 구비할 수도 있다.
도 13a 내지 도 13c에 도시하는 휴대형 정보 단말은, 케이스(980) 및 케이스(981)의 두 개의 케이스로 구성된다. 케이스(980)에는, 표시부(982), 스피커(983), 마이크로폰(984), 조작키(985), 포인팅 디바이스(986), 카메라용 렌즈(987), 외부 접속 단자(988), 이어 폰 단자(989) 등을 구비하고, 케이스(981)에는, 키보드(990), 외부 메모리 슬롯(991), 카메라용 렌즈(992), 라이트(993) 등을 구비한다. 또한, 안테나는 케이스(981) 내부에 내장된다.
또한, 상기 구성에 더하여, 비접촉 IC 칩, 소형 기록 장치 등을 내장하여도 좋다.
본 발명의 표시 장치는, 표시부(982)에 사용할 수 있고, 사용 형태에 따라 표시의 방향이 적절히 변화한다. 또한, 표시부(982)와 동일 면 위에 카메라용 렌즈(987)를 구비하기 때문에, 영상 전화를 할 수 있다. 또한, 표시부(982)를 뷰파인더로 하여 카메라용 렌즈(992) 및 라이트(993)로 정지화상 및 동영상의 촬영을 할 수 있다. 스피커(983) 및 마이크로폰(984)은 음성 통화에 한정하지 않고, 영상 전화, 녹음, 재생 등을 할 수 있다. 조작키(985)에서는, 전화의 발착신, 전자 메일 등이 간단한 정보 입력, 화면의 스크롤, 커서(cursor) 이동 등을 할 수 있다. 또한, 서로 중첩한 케이스(980)와 케이스(981)(도 13a 참조)는 슬라이드하여, 도 13c와 같이 전개하고, 휴대 정보 단말로서 사용할 수 있다. 이 경우, 키보드(990), 포인팅 디바이스(986)를 사용하여 원활한 조작을 할 수 있다. 외부 접속 단자(988)는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속할 수 있고, 충전 및 퍼스널 컴퓨터 등과의 데이터 통신을 할 수 있다. 또한, 외부 메모리 슬롯(991)에 기록 매체를 삽입하여, 보다 대량의 데이터 보존 및 이동에 대응할 수 있다.
또한, 상기 기능에 더하여, 적외선 통신기능, 텔레비전 수신기능 등을 구비한 것이라도 좋다.
상술한 바와 같이, 본 발명의 표시 장치는, 상기와 같은 다양한 전자 기기의 표시부로서 적용할 수 있다. 본 발명의 표시 장치를 표시 부로서 사용함으로써, 회로 면적이 작고, 소비 전력이 작은 전자 기기를 제공할 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합할 수 있다.
[실시예 1]
본 실시예에서는, 실제의 표시 장치의 사양에 따른 임펄스 표시를 행하기 위한 표시 장치의 일례에 대하여 설명한다. 또한, 본 실시예에 있어서의 표시 장치의 화소 구성은, 예로서 상기 실시형태 1의 도 1에 도시한 화소 구성을 적용한다. 다만, 본 실시예에 있어서 사용되는 표시 장치의 사양은, 일례이며, 이것에 한정되는 것은 아니다.
본 실시예의 표시 장치에 있어서, 상기 실시형태 1에 있어서의 화소 구성을 적용한 경우, 용량 소자의 용량 Ca는, 약 1.3×10-11F이다. 또한, 본 실시예의 표시 장치에 있어서, 저항 소자의 저항값 r의 값은, 약 2.5×107Ω이다. 본 실시예에 있어서, 상기 용량 소자의 용량 Ca와, 저항 소자의 저항값 r의 값은, 이하와 같이 산출하였다.
CRT 디스플레이와 동등의 임펄스 표시를 행하기 위하여 필요한 발광 시간은, 1 수평 기간+τ(τ≥1msec)이다. 이 때, τ를 1msec로 가정하여, τ=1msec일 때의 용량 소자의 용량 Ca의 값을 산출하였다.
본 실시예의 표시 장치를 패널 사이즈가 VGA(640×480pixel)이며, 화소의 전극의 크기를 50㎛×150㎛로 하고, 또한 발광 소자의 특성을 고려하여 화소 전극에 10V의 전압을 인가하였을 때에 0.2μA 정도의 전류가 흐른다고 가정하면, 1개의 발광 소자의 저항 REL는, REL=10V/(0.2×10-6A)=5×107Ω가 된다. 이 때, 상기 실시형 태 1에 나타낸 수식 1을 사용하여 Ca를 산출하면, Ca=1×10-3sec/(REL+r)(이하 수식 4라고 함)가 된다.
상기 실시형태 1에 나타낸 수식 3을 사용하여, 발광 소자에 흘리는 IEL를 0.2μA로 하고, Va=5V로 가정하면, r=5 V/(0.2×10-6A)=2.5×107Ω가 된다.
또한, 본 실시예의 표시 장치에 있어서, 저항 소자를 반도체 재료를 사용하여 제작한 경우, 저항층의 저항률을 ρ로 하고, 저항층의 길이를 1로 하고, 저항층의 폭을 w로 하고, 저항층의 막 두께를 x로 하면, 저항 소자의 저항값 r는, r=ρ(1/(w× x))로 표기된다. 예를 들어, ρ=50Ωcm로 하고, 1=10μm로 하고, w=4μm로 하고, x=50 nm라고 하면, 상기에서 설정한 저항 소자의 저항과 같은 값 r=2.5×107Ω을 얻을 수 있다.
이 때의 REL 및 r의 값을 상기 수식 4에 대입하면, Ca=1×10-3sec/(5×10-7Ω＋2.5×107Ω)=1.3×10-11F가 된다.
또한, 본 실시예의 표시 장치에 있어서, 용량 소자가 1.3×10-1F의 크기를 가지기 위하여 필요한 전극 면적은, 약 3.7×10-9m2 정도이다. 본 실시예의 표시 장치에 있어서, 용량 소자의 전극 면적은, 이하와 같이 산출하였다.
용량 소자를 구성하는 전극간 절연층을 막 두께 10nm의 SiON막(비유전율 4) 으로 가정하고, 진공의 유전율을 ε0으로 하고, ε를 전극간 절연층의 비유전율을 ε로 하고, 전극간 절연층의 막 두께를 tox로 하면, Ca=ε0×ε×S/tox가 되어, 이 수식으로부터 전극간 면적 S를 산출하면, 1.3×10-11F=8.854×10-12F/m×4×S/(10×10-9m)이기 때문에 S=3.7×10-9m2가 된다.
상술한 바와 같이, 본 실시예에 있어서의 표시 장치의 사양에 따라, 용량 소자의 용량 및 전극 면적을 상기의 값으로 함으로써, 임펄스 표시를 행하기 위하여 필요한 용량값을 얻을 수 있다.
또한, 본 실시예의 표시 장치에 있어서, 용량 소자의 용량값이 상기에서 구한 값일 때, 구동 트랜지스터가 온 상태일 때에 용량 소자에 전하를 축적하기 위하여 필요한 시간은, 약 0.12μsec 정도이다. 본 실시예의 표시 장치에 있어서, 구동 트랜지스터가 온 상태일 때에 용량 소자에 전하를 축적하기 위하여 필요한 시간은, 이하와 같이 산출하였다.
본 실시예의 표시 장치의 프레임 주파수를 60Hz로 하고, 구동 방법을 선 순차 구동으로 하고, VGA의 패널 사이즈인 표시 장치로 가정하면, 1 프레임 기간은 1/60sec≒17msec가 된다. 또한, 1 수평 기간은 1/60/480≒35μsec가 된다. 본 발명의 표시 장치의 경우에는, 용량 소자에 전하를 축적할 시간을 1 수평 기간보다 짧게 할 필요가 있다. 이 용량 소자에 전하를 축적할 시간은, 구동 트랜지스터의 저항값에 의존한다.
이 때, 구동 트랜지스터의 채널 저항 Rch는, 약 9.5×103Ω이다. 본 실시예의 표시 장치에 있어서, 구동 트랜지스터의 채널 저항은, 이하와 같이 산출하였다.
기록시에 있어서, 구동 트랜지스터를 선형 영역에서 동작시킨다고 가정하면, 구동 트랜지스터의 채널 길이를 L로 하고, 구동 트랜지스터의 채널 폭을 W로 하고, 구동 트랜지스터의 이동도를 u로 하고, 단위 면적당의 게이트 용량을 Cox로 하면, 구동 트랜지스터의 채널 저항 Rch는, Rch=1/β(Vgs-Vth)(β=(L/W)×u×Cox)(이하 수식 5라고 함)로 표기된다.
상기 수식 5를 기본으로 반도체층에 폴리실리콘을 사용한 N채널형의 구동 트랜지스터의 파라미터를 일례로서 사용하고, L/W를 10/10μm로 하고, u를 300cm2/Vs로 하고, Cox를 7.4×10-4F/m2(막 두께 50nm의 SiON에 상당)로 하고, Vgs를 16V로 하고, Vth를 1V로 가정하면, 구동 트랜지스터의 채널 저항은, 9.5×103Ω으로 산출된다.
구동 트랜지스터의 채널 저항을 사용하고, 용량 소자의 전하 축적 시간을 산출하면, τ=Ca×Rch=1.3×10-11F/m2×9.5×103Ω=1.2×10-7sec=0.12μsec가 된다.
따라서, 본 실시예에 있어서의 표시 장치에 있어서, 용량 소자의 전하 축적 시간을 1 수평 기간(약 35μsec)의 100분의 1 이하로 할 수 있고, 문제 없이 1 수평 기간 안에 용량 소자에 임펄스 표시를 행하기 위하여 필요한 전하를 축적시킬 수 있다.
또한, 본 실시예의 표시 장치에 있어서, 취할 수 있는 용량 소자의 용량값의 최대치는 1 수평 기간과 전하의 축적 시간이 같게 되는 조건으로부터 주어져, 상기 수식 2에 의하여, 35μsec=Ca×9.5×103Ω가 되어, 이 결과로부터, 용량 소자가 취할 수 있는 최대의 용량 Ca는, 약 3.0×10-9F이다.
상술한 바와 같이, 일례로서 어느 하나의 표시 장치의 사양, 및 트랜지스터의 특성을 기초로 하여, 용량 소자 및 저항 소자의 사양을 상기의 값으로 설정함으로써, 동영상 표시에 적절한 임펄스 표시를 실시하기 위하여 필요한 발광 시간을 얻을 수 있다.
도 1은 실시형태 1에 있어서의 화소의 구성을 도시하는 도면.
도 2는 실시형태 1에 있어서의 화소의 동작을 도시하는 타이밍 차트.
도 3은 실시형태 2에 있어서의 화소의 구성을 도시하는 도면.
도 4는 실시형태 3에 있어서의 화소의 구성을 도시하는 도면.
도 5는 실시형태 4에 있어서의 화소의 구성을 도시하는 도면.
도 6은 실시형태 5에 있어서의 화소에 적용할 수 있는 트랜지스터의 구성을 도시하는 도면.
도 7a 내지 도 7e는 실시형태 5에 있어서의 화소에 적용할 수 있는 트랜지스터의 제작 방법을 도시하는 도면.
도 8a 내지 도 8c는 실시형태 5에 있어서의 화소에 적용할 수 있는 트랜지스터의 제작 방법을 도시하는 도면.
도 9a 내지 도 9d는 실시형태 5에 있어서의 화소에 적용할 수 있는 트랜지스터의 제작 방법을 도시하는 도면.
도 10은 본 발명의 실시형태 6에 있어서의 표시 장치의 구성을 도시하는 블록도.
도 11a 및 도 11b는 실시형태 6에 있어서의 표시 장치의 구동 회로의 구성을 도시하는 블록도.
도 12a 내지 도 12h는 실시형태 7에 있어서의 표시 장치를 표시부에 갖는 전자 기기의 예를 도시하는 도면.
도 13a 내지 도 13c는 실시형태 7에 있어서의 표시 장치를 표시부에 갖는 전자 기기의 예를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
100: 제 1 트랜지스터 101: 제 2 트랜지스터
102: 용량 소자 103: 저항 소자
104: 발광 소자 105: 주사선
106: 신호선 107: 전원선
108: 제 1 전위 공급단자 109: 제 2 전위 공급단자

Claims (18)

  1. 주사선과;
    신호선과;
    전원선과;
    화소를 포함하고,
    상기 화소는,
    저항 소자와;
    제 1 단자와 제 2 단자를 포함하는 용량 소자와;
    제 1 트랜지스터의 게이트 단자가 상기 주사선과 전기적으로 접속되고, 제 1 트랜지스터의 소스 단자 및 드레인 단자 중의 한 쪽이 상기 신호선과 전기적으로 접속되고, 상기 게이트 단자, 상기 소스 단자 및 상기 드레인 단자를 포함하는 상기 제 1 트랜지스터와;
    제 2 트랜지스터의 게이트 단자가 상기 제 1 트랜지스터의 소스 단자 및 드레인 단자 중의 다른 한 쪽과 전기적으로 접속되고, 상기 제 2 트랜지스터의 상기 소스 단자 및 상기 드레인 단자 중의 한 쪽이 상기 전원선과 전기적으로 접속되고, 상기 제 2 트랜지스터의 상기 소스 단자 및 상기 드레인 단자 중의 다른 한 쪽이 상기 용량 소자의 제 1 단자와 전기적으로 접속되고, 상기 게이트 단자, 상기 소스 단자 및 상기 드레인 단자를 포함하는 상기 제 2 트랜지스터와;
    발광 소자의 제 1 단자가 상기 저항 소자를 통하여, 상기 용량 소자의 상기 제 1 단자와 전기적으로 접속되고, 상기 제 1 단자 및 제 2 단자를 포함하는 상기 발광 소자를 포함하는, 표시 장치.
  2. 주사선과;
    신호선과;
    전원선과;
    화소를 포함하고,
    상기 화소는,
    제 1 단자 및 제 2 단자를 포함하는 저항 소자와;
    제 1 단자 및 제 2 단자를 포함하는 용량 소자와:
    제 1 트랜지스터의 게이트 단자가 상기 주사선과 전기적으로 접속되고, 제 1 트랜지스터의 소스 단자 및 드레인 단자 중의 한 쪽이 상기 신호선과 전기적으로 접속되고, 상기 게이트 단자, 상기 소스 단자 및 상기 드레인 단자를 포함하는 상기 제 1 트랜지스터와;
    제 2 트랜지스터의 게이트 단자가 상기 제 1 트랜지스터의 소스 단자 및 드레인 단자 중의 다른 한 쪽과 전기적으로 접속되고, 상기 제 2 트랜지스터의 상기 소스 단자 및 상기 드레인 단자 중의 한 쪽이 상기 전원선과 전기적으로 접속되고, 상기 제 2 트랜지스터의 상기 소스 단자 및 상기 드레인 단자 중의 다른 한 쪽이 상기 저항 소자의 제 1 단자와 전기적으로 접속되고, 상기 게이트 단자, 상기 소스 단자 및 상기 드레인 단자를 포함하는 상기 제 2 트랜지스터와;
    제 3 트랜지스터의 게이트 단자가 상기 제 1 트랜지스터의 소스 단자 및 드레인 단자 중의 다른 한 쪽과 전기적으로 접속되고, 상기 제 3 트랜지스터의 소스 단자 및 드레인 단자 중의 한 쪽이 상기 전원선과 전기적으로 접속되고, 상기 제 3 트랜지스터의 소스 단자 및 드레인 단자 중의 다른 한 쪽이 상기 용량 소자의 제 1 단자와 상기 저항 소자의 제 2 단자와 전기적으로 접속되고, 상기 게이트 단자, 상기 소스 단자 및 상기 드레인 단자를 포함하는 상기 제 3 트랜지스터와;
    발광 소자의 제 1 단자가 상기 저항 소자를 통하여, 상기 제 3 트랜지스터의 상기 소스 단자 및 상기 드레인 단자 중의 다른 한 쪽과, 상기 용량 소자의 상기 제 1 단자와 전기적으로 접속되고, 상기 제 1 단자 및 제 2 단자를 포함하는 상기 발광 소자를 포함하는, 표시 장치.
  3. 제 2 항에 있어서,
    상기 제 2 트랜지스터와 상기 제 3 트랜지스터는 같은 도전형을 갖는, 표시 장치.
  4. 주사선과;
    신호선과;
    전원선과;
    화소를 포함하고,
    상기 화소는,
    저항 소자와;
    제 1 단자 및 제 2 단자를 포함하는 용량 소자와:
    트랜지스터의 게이트 전극이 상기 주사선과 전기적으로 접속되고, 상기 트랜지스터의 소스 단자 및 드레인 단자 중의 하나가 상기 신호선과 전기적으로 접속되고, 상기 게이트 단자, 상기 소스 단자 및 상기 드레인 단자를 포함하는 상기 트랜지스터와;
    발광 소자의 제 1 단자가 상기 용량 소자의 제 1 단자와, 상기 저항 소자를 통하여 상기 트랜지스터의 상기 소스 단자 및 드레인 단자 중의 다른 한 쪽이 전기적으로 접속되고, 상기 제 1 단자 및 제 2 단자를 포함하는 상기 발광 소자를 포함하는, 표시 장치.
  5. 주사선과;
    신호선과;
    전원선과;
    화소를 포함하고,
    상기 화소는,
    제 1 단자 및 제 2 단자를 포함하는 저항 소자와;
    제 1 단자 및 제 2 단자를 포함하는 용량 소자와:
    제 1 단자 및 제 2 단자를 포함하는 발광 소자와:
    제 1 트랜지스터의 게이트 단자가 상기 주사선과 전기적으로 접속되고, 제 1 트랜지스터의 소스 단자 및 드레인 단자 중의 한 쪽이 상기 신호선과 전기적으로 접속되고, 상기 게이트 단자, 상기 소스 단자 및 상기 드레인 단자를 포함하는 상기 제 1 트랜지스터와;
    제 2 트랜지스터의 소스 단자 및 드레인 단자 중의 한 쪽이 상기 저항 소자의 상기 제 2 단자와 전기적으로 접속되고, 제 2 트랜지스터의 소스 단자 및 드레인 단자 중의 다른 한 쪽이 상기 용량 소자의 제 2 단자와 전기적으로 접속되고, 상기 게이트 단자, 상기 소스 단자 및 상기 드레인 단자를 포함하는 상기 제 2 트랜지스터와;
    제 3 트랜지스터의 게이트 단자가 상기 제 1 트랜지스터의 상기 소스 단자 및 상기 드레인 단자 중의 다른 한 쪽, 상기 용량 소자의 상기 제 1 단자, 상기 저항 소자의 상기 제 1 단자와 전기적으로 접속되고, 상기 제 3 트랜지스터의 상기 소스 단자 및 상기 드레인 단자 중의 한 쪽이 상기 발광 소자의 상기 제 1 단자와 전기적으로 접속되고, 상기 제 3 트랜지스터의 상기 소스 단자 및 상기 드레인 단자 중의 다른 한 쪽이 상기 전원선과 전기적으로 접속되고, 상기 게이트 단자, 상기 소스 단자 및 상기 드레인 단자를 포함하는 상기 제 3 트랜지스터를 포함하는, 표시 장치.
  6. 제 5 항에 있어서,
    상기 제 1 트랜지스터와 상기 제 3 트랜지스터는 상이한 도전형을 갖는, 표시 장치.
  7. 제 5 항에 있어서,
    상기 제 1 트랜지스터와 상기 제 2 트랜지스터는 같은 도전형을 갖는, 표시 장치.
  8. 제 5 항에 있어서,
    상기 제 2 트랜지스터의 상기 게이트 단자와 전기적으로 접속되는 제 2 주사선을 더 포함하는, 표시 장치.
  9. 제 5 항에 있어서,
    접지 전위는 상기 용량 소자의 상기 제 2 단자에 주어지는, 표시 장치.
  10. 제 5 항에 있어서,
    상기 제 1 내지 제 3트랜지스터는 미결정 반도체층을 포함하는, 표시 장치.
  11. 제 1항, 제 2항, 제 4항 또는 제 5항 중 어느 한 항에 있어서,
    상기 용량 소자에 있어서의 전하의 축적 시간은 1 수평 기간보다 짧은, 표시 장치.
  12. 제 1항, 제 2항, 제 4항 또는 제 5항 중 어느 한 항에 있어서,
    상기 용량 소자는, 제 1 전극과, 제 2 전극과, 상기 제 1 전극 및 상기 제 2 전극에 협지된 유전체층을 갖고,
    성기 유전체층은, 비유전율이 8 이상인 재료를 사용하여 형성되는, 표시 장치.
  13. 제 1항, 제 2항, 제 4항 또는 제 5항 중 어느 한 항에 있어서,
    상기 발광 소자의 발광 시간은, 1프레임 기간보다 짧은, 표시 장치.
  14. 제 1항, 제 2항, 제 4항 또는 제 5항 중 어느 한 항에 있어서,
    상기 발광 소자의 발광 시간은, 1 수평 기간과, 상기 용량 소자의 전하 완화 시간의 합에 해당하는, 표시 장치.
  15. 제 1항, 제 2항, 제 4항 또는 제 5항 중 어느 한 항에 있어서,
    상기 저항 소자는 반도체 재료를 사용하여 형성되는, 표시 장치.
  16. 제 1항, 제 2항, 제 4항 또는 제 5항 중 어느 한 항에 있어서,
    상기 발광 소자가, 전계 발광층이 2개의 전극에 협지된 구조를 갖고,
    상기 전계 발광층이 유기 재료를 포함하는, 표시 장치.
  17. 제 1항, 제 2항, 제 4항 또는 제 5항 중 어느 한 항에 있어서,
    상기 발광 소자가, 전계 발광층이 2개의 전극에 협지된 구조를 갖고,
    상기 전계 발광층이 ZnO, MgxZ1-xO, ZnS, ZnTe, 또는 CdS와 같은 무기 재료를 포함하는, 표시 장치.
  18. 비디오카메라, 디지털 카메라 등의 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 네비게이션 시스템, 음향재생장치, 노트형 퍼스널 컴퓨터, 게임기기, 휴대전화, 휴대 정보단말, 기록 매체를 구비한 화상재생장치 중으로부터 선택된 하나인, 청구항 1, 2, 4 또는 5 중 어느 한 항에 기재된 상기 표시 장치를 구비하는, 전자 기기.
KR1020090002879A 2008-01-15 2009-01-14 표시장치 및 전자 기기 KR101531542B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-005329 2008-01-15
JP2008005329 2008-01-15

Publications (2)

Publication Number Publication Date
KR20090078752A true KR20090078752A (ko) 2009-07-20
KR101531542B1 KR101531542B1 (ko) 2015-06-25

Family

ID=40850186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090002879A KR101531542B1 (ko) 2008-01-15 2009-01-14 표시장치 및 전자 기기

Country Status (5)

Country Link
US (2) US20090179833A1 (ko)
JP (1) JP5300498B2 (ko)
KR (1) KR101531542B1 (ko)
CN (1) CN101488302B (ko)
TW (1) TWI439993B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180120813A (ko) * 2010-01-20 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
KR20210012509A (ko) * 2019-07-25 2021-02-03 엘지디스플레이 주식회사 표시 장치
US12001241B2 (en) 2010-01-20 2024-06-04 Semiconductor Energy Laboratory Co., Ltd. Portable electronic device having transistor comprising oxide semiconductor

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5321269B2 (ja) * 2009-06-16 2013-10-23 ソニー株式会社 画像表示装置、画像表示方法、及びプログラム
JP5545804B2 (ja) * 2009-07-07 2014-07-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
CN102448264A (zh) * 2010-10-14 2012-05-09 鸿富锦精密工业（深圳）有限公司 光致发光薄膜、壳体及壳体的制作方法
TWI475094B (zh) * 2010-11-12 2015-03-01 Hon Hai Prec Ind Co Ltd 光致發光薄膜、殼體及殼體之製作方法
JP2013021931A (ja) * 2011-07-15 2013-02-04 Nakatani Sangyo Co Ltd 合成樹脂成形物
KR102138369B1 (ko) 2013-10-10 2020-07-28 삼성전자주식회사 디스플레이 구동 회로, 디스플레이 장치 및 이를 포함하는 휴대용 단말기
WO2015114786A1 (ja) * 2014-01-30 2015-08-06 パイオニアＯｌｅｄライティングデバイス株式会社 発光装置
CN104751800B (zh) * 2015-04-17 2017-10-10 广东威创视讯科技股份有限公司 一种像素结构
JPWO2016181261A1 (ja) * 2015-05-14 2018-03-22 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器
CN105679250B (zh) * 2016-04-06 2019-01-18 京东方科技集团股份有限公司 一种像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN112652270B (zh) * 2020-12-28 2021-11-23 武汉天马微电子有限公司 像素电路、显示面板及显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651148A (en) * 1983-09-08 1987-03-17 Sharp Kabushiki Kaisha Liquid crystal display driving with switching transistors
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JP3281848B2 (ja) * 1996-11-29 2002-05-13 三洋電機株式会社 表示装置
US6492190B2 (en) * 1998-10-05 2002-12-10 Sony Corporation Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device
JP3686769B2 (ja) * 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP2000276075A (ja) * 1999-03-26 2000-10-06 Matsushita Electric Ind Co Ltd 電流制御型発光素子の駆動回路
JP4627822B2 (ja) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
JP2001183996A (ja) * 1999-12-22 2001-07-06 Tdk Corp 画像表示装置および薄膜表示素子の駆動方法
JP3936528B2 (ja) * 2000-08-31 2007-06-27 シャープ株式会社 電気光学素子
US7042162B2 (en) * 2002-02-28 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100638304B1 (ko) * 2002-04-26 2006-10-26 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 패널의 드라이버 회로
JP2003345307A (ja) * 2002-05-23 2003-12-03 Sharp Corp 表示装置およびその駆動方法
JP2004348044A (ja) * 2003-05-26 2004-12-09 Seiko Epson Corp 表示装置、表示方法及び表示装置の製造方法
EP1667089A4 (en) * 2003-08-19 2009-04-08 Fuji Electric Holdings DISPLAY AND METHOD OF ATTACK
FR2863758B1 (fr) * 2003-12-11 2006-07-14 Centre Nat Rech Scient Cellule de commande electronique pour diode electroluminescente organique d'afficheur a matrice active, procedes de fonctionnement et afficheur
US8194009B2 (en) * 2004-05-21 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
JP2006113564A (ja) * 2004-09-16 2006-04-27 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
TWI648719B (zh) * 2004-09-16 2019-01-21 日商半導體能源研究所股份有限公司 具有圖素的顯示裝置和電子裝置
WO2006103797A1 (ja) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha 表示装置およびその駆動方法
KR100965022B1 (ko) * 2006-02-20 2010-06-21 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법
KR100858614B1 (ko) * 2007-03-08 2008-09-17 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
US8120555B2 (en) * 2007-11-02 2012-02-21 Global Oled Technology Llc LED display with control circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180120813A (ko) * 2010-01-20 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
US10845846B2 (en) 2010-01-20 2020-11-24 Semiconductor Energy Laboratory Co., Ltd. Portable electronic device being capable of contactless charge
US11573601B2 (en) 2010-01-20 2023-02-07 Semiconductor Energy Laboratory Co., Ltd. Portable electronic device
US12001241B2 (en) 2010-01-20 2024-06-04 Semiconductor Energy Laboratory Co., Ltd. Portable electronic device having transistor comprising oxide semiconductor
KR20210012509A (ko) * 2019-07-25 2021-02-03 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20090179833A1 (en) 2009-07-16
TWI439993B (zh) 2014-06-01
TW200951915A (en) 2009-12-16
CN101488302A (zh) 2009-07-22
JP2009193063A (ja) 2009-08-27
US20120223874A1 (en) 2012-09-06
CN101488302B (zh) 2014-07-30
KR101531542B1 (ko) 2015-06-25
JP5300498B2 (ja) 2013-09-25

Similar Documents

Publication Publication Date Title
JP7320653B2 (ja) 表示装置
JP5300498B2 (ja) 表示装置
JP6594481B2 (ja) 表示装置
JP6224150B2 (ja) 半導体装置、表示モジュール、電子機器
JP5719215B2 (ja) 液晶表示装置の駆動方法
JP5386140B2 (ja) 表示装置
TW202329067A (zh) 半導體裝置及電子設備
KR20090095519A (ko) 반도체 장치의 구동 방법
JP2013008054A (ja) 液晶表示装置
JP5366458B2 (ja) アクティブマトリクス型表示装置及びそれを用いた電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 5