CN101833915A - 显示装置、其驱动方法及使用该显示装置的电子设备 - Google Patents

显示装置、其驱动方法及使用该显示装置的电子设备 Download PDF

Info

Publication number
CN101833915A
CN101833915A CN200910258614A CN200910258614A CN101833915A CN 101833915 A CN101833915 A CN 101833915A CN 200910258614 A CN200910258614 A CN 200910258614A CN 200910258614 A CN200910258614 A CN 200910258614A CN 101833915 A CN101833915 A CN 101833915A
Authority
CN
China
Prior art keywords
wiring
terminal
transistor
switch
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910258614A
Other languages
English (en)
Other versions
CN101833915B (zh
Inventor
木村肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101833915A publication Critical patent/CN101833915A/zh
Application granted granted Critical
Publication of CN101833915B publication Critical patent/CN101833915B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的课题之一在于减少因电流供给线的布线电阻所引起的电压偏差而发光元件的亮度产生不均匀且显示质量降低的情况，从而实现显示质量的提高。在电压程期间，将成为用来驱动EL元件的晶体管的源极的端子电连接到被供给第一电位的第一布线，而在发光期间，将成为驱动晶体管的源极的端子电连接到被供给第二电位的第二布线，以能够不受到电流供给线的布线电阻所引起的电压偏差的影响地保持驱动晶体管的栅极端子和源极端子之间的电压。

Description

显示装置、其驱动方法及使用该显示装置的电子设备
技术领域
本发明涉及一种半导体装置、显示装置、发光装置或半导体装置、显示装置、发光装置的驱动方法。或者，本发明涉及一种具备该半导体装置、显示装置、发光装置的电子设备。
背景技术
显示装置用于移动电话机、电视接收机等的各种电子产品。作为用于显示装置的显示元件，从对比度、对于输入信号的响应性及视角特性的方面来看，EL元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件)等的发光元件在实现高图像质量上更有前途，因此对于该种发光元件的研究开发日益火热。此外，至于具备EL元件的显示装置(下面，称为EL显示装置)，对于显示装置的大屏幕化的研究开发也日益火热。
在EL显示装置中，EL元件根据产生在元件中的电流量驱动。因此，设置在显示部的显示区的像素部的各像素与用来供给电流的布线连接。用来供给电流的布线由从显示区外部延伸设置的布线构成。另外，在像素部中的各像素配置有用来控制供给于EL元件的电流的元件的TFT(薄膜晶体管)。
可是，由多晶硅(下面，也称为p-Si)形成的TFT的场效应迁移率比由非晶硅(下面，也称为a-Si)形成的TFT的场效应迁移率高，且其电特性优良，所以作为用于EL显示装置的TFT更合适。但是，由p-Si形成的TFT有因晶界中的键的缺陷而容易产生阈值电压等的电特性的不均匀的问题。因此，公开如下结构：即在由p-Si形成的TFT的像素中具有用来补偿阈值电压的不均匀的电路(参照专利文献1至专利文献3)。
[专利文献1]日本专利申请公开2003-202834号公报
[专利文献2]日本专利申请公开2003-223138号公报
[专利文献3]日本专利申请公开2005-338792号公报
作为专利文献1至专利文献3中的驱动像素的期间，大致区分为使用来补偿晶体管的阈值电压的电路保持阈值电压及视频电压的期间(下面，称为电压程序期间)和使EL元件发光的期间(下面，称为发光期间)。在专利文献1至专利文献3的像素结构中有如下问题：当在电压程序期间中，流过各像素中的电流比流过用来供给电流的布线中的电流时，因用来供给电流的布线的布线电阻而产生电压降低，且用来供给电流的布线的电压产生偏差。或者还有如下问题：因用来供给电流的布线的电压产生偏差而导致发光元件的亮度的不均匀、显示质量的降低。
或者，有如下问题：随着显示装置的大型化而用来供给电流的布线变长，电压受到用来供给电流的布线的布线电阻的影响而降低且用来供给电流的布线的电压产生偏差。
或者，有如下课题：提供即使实现大型化也不降低显示质量并进行清晰的显示的显示装置。
或者，有如下课题：提供可以使大电流在各像素中流过并进行高亮度化的显示装置。
或者，有如下课题：减少如下情况，即因用来供给电流的布线的布线电阻所引起的电压偏差而使发光元件的亮度变化，因此显示质量降低。
发明内容
在本发明的一个方式中，在电压程序期间中将成为用来驱动EL元件的晶体管(下面，也称为驱动晶体管)的源极的端子电连接到被供给第一电位的第一布线，而在发光期间中将成为驱动晶体管的源极的端子电连接到被供给第二电位的第二布线，可以不受到用来供给电流的布线的布线电阻所引起的电压偏差的影响地保持驱动晶体管的栅极端子和源极端子之间的电压。
本发明的例示性一个方式是一种显示装置，其中设置有像素，该像素包括：晶体管；电连接到晶体管的第一端子、第二端子及栅极端子并用来保持施加到晶体管的栅极端子和源极端子之间的阈值电压及视频电压的校正电路；电连接到校正电路并根据施加到晶体管的栅极端子和源极端子之间的阈值电压及视频电压控制发光的发光元件；电连接到晶体管的第一端子并控制与被供给第一电位的第一布线的电连接的第一开关；以及电连接到晶体管的第一端子并控制与被供给第二电位的第二布线的电连接的第二开关。
此外，本发明的例示性一个方式是一种显示装置的驱动方法，该显示装置包括：晶体管；电连接到晶体管的第一端子、第二端子及栅极端子并用来将施加到晶体管的栅极端子和源极端子之间的阈值电压及从信号线通过选择开关供给的视频电压保持在电容元件的校正电路；电连接到校正电路并根据施加到晶体管的栅极端子和源极端子之间的阈值电压及视频电压控制发光的发光元件；电连接到晶体管的第一端子并控制与被供给第一电位的第一布线的电连接的第一开关；以及电连接到晶体管的第一端子并控制与被供给第二电位的第二布线的电连接的第二开关，其中，在电压程序期间中使第一开关导通并使第二开关截止，使晶体管导通来对电容元件进行充电，然后通过使电容元件放电，使电容元件保持阈值电压，利用选择开关供给视频电压，并且，在发光期间中，使第一开关截止并使第二开关导通，以进行发光元件的发光。
在利用电压程序期间和发光期间驱动各像素的显示装置中，可以减少用来供给电流的布线的布线电阻所引起的发光元件的亮度变动的影响、亮度倾斜等的图像质量不良。或者，可以减少如下情况：随着显示装置的大型化而用来供给电流的布线变长，且电压受到用来供给电流的布线的布线电阻的影响。或者，可以提供即使实现大型化也不降低显示质量并进行清晰的显示的显示装置。或者，可以提供能够使大电流流过各像素中并进行高亮度化的显示装置。或者，可以减少如下情况：因用来供给电流的布线的布线电阻所引起的电压偏差而使发光元件的亮度变化且显示品质降低。
附图说明
图1是说明实施方式1的图；
图2A和图2B是说明实施方式1的图；
图3A和图3B是说明实施方式1的图；
图4A和图4B是说明实施方式1的图；
图5A和图5B是说明实施方式1的图；
图6A和图6B是说明实施方式1的图；
图7A和图7B是说明实施方式1的图；
图8A和图8B是说明实施方式1的图；
图9A和图9B是说明实施方式1的图；
图10A至图10D是说明实施方式1的图；
图11A至图11H是说明外围驱动电路的制造例子的图；
图12A至图12G是说明半导体元件的制造例子的图；
图13A至图13D是说明半导体元件的制造例子的图；
图14A至图14G是说明半导体元件的制造例子的图；
图15A至图15H是说明电子设备的图；
图16A至图16H是说明电子设备的图。
具体实施方式
下面，参照附图说明本发明的实施方式。但是，本发明可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。此外，在本说明书的附图中，使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。
再者，在某一个实施方式中所描述的内容(也可以是其一部分的内容)对在该实施方式中所描述的其它内容(也可以是其一部分的内容)及/或在一个或多个其它实施方式中所描述的内容(也可以是其一部分的内容)可以进行应用、组合或置换等。
此外，在实施方式中所描述的内容是指在各种实施方式中利用各种附图而描述的内容、或利用说明书所记载的文章而说明的内容。
而且，在明确记载为单数的情况下优选采用单数，但是本发明不局限于此，也可以采用复数。与此同样，在明确记载为复数的情况下优选采用复数，但是本发明不局限于此，也可以采用单数。
通过组合在某一个实施方式中所描述的附图(也可以是其一部分)和该附图的其它部分、在该实施方式中所描述的其它附图(也可以是其一部分)及/或在一个或多个其它实施方式中所描述的附图(也可以是其一部分)，来可以构成更多的附图。
在附图中，有时为了清楚起见，夸大尺寸、层的厚度或区域。因此，不局限于该尺度。
再者，附图示出示意性的理想例子，而不局限于附图所示的形状或数值等。例如，可以包括制造技术或误差等所引起的形状不均匀、噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
而且，专门词语用来描述特定的实施方式等，而不局限于此。
没有定义的词语(包括专门词语或术语等科技词语)可以表示与所属技术领域的技术人员所理解的一般意思相同的意思。由词典等定义的词语优选解释为不与有关技术的背景产生矛盾的意思。
再者，第一、第二、第三等的词用来有区别地描述各种因素、构件、区域、层、领域。因此，第一、第二、第三等的词不限定因素、构件、区域、层、领域等个数。而且，例如，可以使用“第二”或“第三”等替换“第一”。
实施方式1
首先，就用来说明本实施方式的结构的显示装置的框图进行说明。
图1示出显示装置100所具有的栅极线侧驱动电路101及信号线侧驱动电路102、显示部103、电源电路104的结构。在显示部103中，多个像素105配置为矩阵状。此外，在图1中示出用来生成输入到显示装置的信号的信号生成电路151。
在图1中，栅极线侧驱动电路101将扫描信号供给到多个布线106。根据该扫描信号，每行的像素105被决定为选择状态或非选择状态。此外，信号线侧驱动电路102是将视频电压(也称为视频信号、视频数据)从布线107供给到由扫描信号选择的像素105的电路。另外，电源电路104是用来生成如下电位的电路：供给到连接于多个像素105的布线108(也称为第一布线)的第一电位和供给到布线109(也称为第二布线)的第二电位。
布线106可以用作用来将扫描信号供给到各行的栅极布线。布线107可以用作用来将视频电压供给到各像素的源极布线。布线108可以用作用来将第一电位供给到像素105的第一电流供给线。布线109可以用作用来将第二电位供给到像素105的第二电流供给线。
在图1中，根据行方向及列方向上的像素的数量示出布线106、布线107、布线108及布线109。另外，布线106、布线107、布线108及布线109也可以根据构成像素中的子像素(也称为副像素)的数量或像素中的晶体管的数量增加布线106、布线107、布线108及布线109与像素105连接的数量。此外，通过在像素之间共有布线106、布线107、布线108及布线109来驱动像素105，可以缩减布线106、布线107、布线108及布线109与像素105连接的数量。
在图1中，将输入到栅极线侧驱动电路101、信号线侧驱动电路102及电源电路104的信号示出为从柔性印刷基板110(FlexiblePrinted Circuit；FPC)输入的信号。另外，在图1中，也可以采用如下结构，即栅极线侧驱动电路101、信号线侧驱动电路102及电源电路104中任一个设置在与显示部103同一衬底上。此外，也可以采用只有显示部103设置在衬底上的结构。作为一例，将栅极线侧驱动电路101及信号线侧驱动电路102形成在与显示部103同一衬底上，并将用来生成第一电位及第二电位的电源电路104形成在衬底的外部的设置有控制电路的印刷线路板(Printed Wiring Board：PWB)上。另外，将供给到布线108及布线109的第一电位及第二电位通过柔性印刷基板110从外部供给来可以缩减电源电路104，从而可以实现显示装置100的小型化。
此外，信号生成电路151具有如下功能，即根据映像信号152将信号或电压等通过柔性印刷基板110输出到显示装置100的各电路，并且可以用作控制器、控制电路、定时发生器或调节器等。
信号生成电路151将如下信号输出到显示装置100，作为该信号的一例，可以举出：信号线侧驱动电路用起始信号(SSP)、信号线侧驱动电路用时钟信号(SCK)、信号线侧驱动电路用反相时钟信号(SCKB)、视频电压用数据(DATA)、闩锁信号(LAT)、栅极线侧驱动电路用起始信号(GSP)、栅极线侧驱动电路用时钟信号(GCK)及栅极线侧驱动电路用反相时钟信号(GCKB)等。此外，输出输入到显示装置100的电源电路104等的电路的恒压的信号。显示装置的栅极线侧驱动电路101及信号线侧驱动电路102、电源电路104可以根据这些信号在显示部103中进行显示。
在图1的显示部103中，如上所述那样，多个像素105配置为矩阵状(配置为条形)。像素105未必需要配置为矩阵状，也可以将像素105配置为三角形状或以拜尔(Bayer)方式配置。作为显示部103中的显示方式，可以使用进级方式或交错方式。通过采用交错方式将信号供给到多个像素来进行显示，可以降低驱动频率并实现低耗电量化。当进行彩色显示时利用像素控制的色彩单元不局限于RGB(R是红色，G是绿色，B是蓝色)的三个颜色，而也可以采用其以上的颜色，例如也可以对RGBW(W是白色)或RGB添加黄色、蓝绿色、紫红色等的一个以上的颜色。每个色彩单元的点的显示区的尺寸也可以互不相同。由此，可以实现低耗电量化或延长显示元件的使用寿命。
此外，明确地描述“A和B连接”的情况包括如下情况：A和B电连接；A和B功能性地连接；以及A和B直接连接。在此，以A和B为对象(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。因此，还包括除了附图或文章所示的连接关系以外的连接关系，而不局限于预定的连接关系如附图或文章所示的连接关系。
例如，在A和B电连接的情况下，也可以在A和B之间连接有一个以上的能够电连接A和B的元件(例如开关、晶体管、电容元件、电感器、电阻元件、二极管等)。或者，在A和B功能性地连接的情况下，也可以在A和B之间连接有一个以上的能够功能性地连接A和B的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、γ校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平移位电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。例如，在从A输出的信号传送到B的情况下，即使在A和B之间夹有其它电路，也将A和B视为功能性地连接。
此外，当明确地描述“A和B电连接”时，包括如下情况：A和B电连接(也就是说，A和B连接并在其中间夹有其它元件或其它电路)；A和B功能性地连接(也就是说，A和B功能性地连接并在其中间夹有其它电路)；以及A和B直接连接(就是说，A和B连接而其中间不夹有其它元件或其它电路)。也就是说，明确地描述“电连接”的情况与明确地只描述“连接”的情况相同。
此外，显示装置是指具有对比度、亮度、反射率、透射率等因电磁作用而变化的显示元件的装置如EL(电致发光)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件)、LED(白色LED、红色LED、绿色LED、蓝色LED等)、晶体管(根据电流发光的晶体管)、电子发射元件、液晶元件、电子墨水、电泳元件、光栅阀(GLV)、等离子体显示器面板(PDP)、数字微镜装置(DMD)、压电陶瓷显示器、碳纳米管等。显示装置也可以包括包含发光元件等的显示元件的多个像素。显示装置可以包括驱动多个像素的外围驱动电路。驱动多个像素的外围驱动电路也可以形成在与多个像素同一衬底上。显示装置也可以包括通过引线键合或凸起(bump)等而配置在衬底上的外围驱动电路、所谓的通过玻璃上芯片(COG)而连接的IC芯片、或者通过TAB等而连接的IC芯片。显示装置也可以包括安装有IC芯片、电阻元件、电容元件、电感器、晶体管等的柔性印刷基板(FPC)。显示装置也可以通过柔性印刷基板(FPC)等连接，并包括安装有IC芯片、电阻元件、电容元件、电感器、晶体管等的印刷线路板(PWB)。显示装置也可以包括偏光片或相位差片等的光学片。显示装置还可以包括照明装置、外壳、声音输入/输出装置、光传感器等。
此外，作为像素105及驱动电路所具有的晶体管，可以使用各种形态的晶体管。因此，对于所使用的晶体管的种类没有限制。例如，可以使用具有以非晶硅、多晶硅或微晶(也称为纳米晶、半非晶(semi-amorphous))硅等为代表的非单晶半导体膜的薄膜晶体管(TFT)等。在使用TFT的情况下，具有各种优点。例如，因为可以在比使用单晶硅时低的温度下制造TFT，因此可以实现制造成本的降低、或制造设备的大型化。由于可以扩大制造设备，所以可以在大型衬底上制造。因此，因为可以同时制造多个显示装置，所以可以以低成本制造。再者，由于制造温度低，因此可以使用低耐热性衬底。由此，可以在具有透光性的衬底上制造晶体管。并且，可以通过使用在具有透光性的衬底上的晶体管来控制显示元件中的光透射。或者，因为晶体管的膜厚度较薄，所以构成晶体管的膜的一部分能够透射光。因此，可以提高开口率。
另外，当制造多晶硅时，可以通过使用催化剂(镍等)进一步提高结晶性，从而能够制造电特性良好的晶体管。其结果是，可以在衬底上一体地形成栅极驱动器电路(扫描线驱动电路)或源极驱动器电路(信号线驱动电路)、以及信号处理电路(信号产生电路、γ校正电路、DA转换电路等)。
另外，当制造微晶硅时，可以通过使用催化剂(镍等)进一步提高结晶性，从而能够制造电特性良好的晶体管。此时，仅通过进行热处理而不进行激光照射，就可以提高结晶性。其结果是，可以在衬底上一体地形成源极驱动器电路的一部分(模拟开关等)以及栅极驱动器电路(扫描线驱动电路)。再者，当为了实现晶化而不进行激光照射时，可以抑制硅结晶性的不均匀。因此，可以显示提高了图像质量的图像。
另外，可以制造多晶硅或微晶硅而不使用催化剂(镍等)。
另外，虽然优选将面板整体的硅结晶性提高为多晶或微晶等，但不限于此。也可以只在面板的一部分区域中提高硅结晶性。通过选择性地照射激光等，可以选择性地提高结晶性。例如，也可以只对作为除了像素以外的区域的外围电路区照射激光。或者，也可以只对栅极驱动器电路、源极驱动器电路等的区域照射激光。或者，也可以只对源极驱动器电路的一部分(例如，模拟开关)的区域照射激光。其结果是，可以只在需要使电路高速工作的区域中提高硅的结晶性。由于不需要使像素区域高速工作，所以即使不提高结晶性，也可以使像素电路工作而不发生问题。由于提高结晶性的区域较少就够了，所以也可以缩短制造工序，且可以提高处理量并降低制造成本。由于所需要的制造装置的数量较少就能够进行制造，所以可以降低制造成本。
或者，可以使用半导体衬底或SOI衬底等来形成晶体管。由此，可以制造特性、尺寸或形状等不均匀性低、电流供给能力高且尺寸小的晶体管。如果使用这些晶体管，则可以谋求电路的低耗电量化或电路的高集成化。
或者，可以使用具有ZnO、a-InGaZnO、SiGe、GaAs、IZO、ITO、SnO等的化合物半导体或氧化物半导体的晶体管、或对这些化合物半导体或氧化物半导体进行薄膜化后的薄膜晶体管等。由此，可以降低制造温度，例如可以在室温下制造晶体管。其结果是，可以在低耐热性衬底、如塑料衬底或薄膜衬底上直接形成晶体管。此外，这些化合物半导体或氧化物半导体不仅可以用于晶体管的沟道部分，而且还可以用作其它用途。例如，这些化合物半导体或氧化物半导体可以用作电阻元件、像素电极、具有透光性的电极。再者，由于可以与晶体管同时进行它们的成膜或形成，所以可以降低成本。
或者，可以使用通过喷墨或印刷法而形成的晶体管等。由此，可以在室温下制造；以低真空度制造；或在大型衬底上制造。由于即使不使用掩模(中间掩模)也可以制造晶体管，所以可以容易地改变晶体管的布局。再者，由于不需要使用抗蚀剂，所以可以降低材料费，并减少工序数量。并且，因为只在需要的部分上形成膜，所以与在整个面上形成膜之后进行蚀刻的制造方法相比，可以不浪费材料且实现低成本。
或者，可以使用具有有机半导体或碳纳米管的晶体管等。由此，可以在能够弯曲的衬底上形成晶体管。因此，能够增强使用这种衬底制造的半导体装置的耐冲击性。
再者，可以使用各种结构的晶体管。例如，可以将MOS型晶体管、结型晶体管、双极晶体管等用作晶体管。通过使用MOS型晶体管，可以减少晶体管尺寸。因此，可以安装多个晶体管。通过使用双极晶体管，可以使大电流流过。因此，可以使电路高速工作。
此外，也可以将MOS型晶体管、双极晶体管等混合而形成在一个衬底上。由此，可以实现低耗电量、小型化、高速工作等。
除了上述以外，还可以采用各种晶体管。
另外，可以使用各种衬底形成晶体管。对于衬底的种类没有特别的限制。作为该衬底，例如可以使用单晶衬底、SOI衬底、玻璃衬底、石英衬底、塑料衬底、不锈钢衬底、具有不锈钢箔的衬底等。或者，也可以使用某个衬底来形成晶体管，然后将晶体管转置到另一衬底上，从而在另一衬底上配置晶体管。作为晶体管被转置的衬底，可以使用单晶衬底、SOI衬底、玻璃衬底、石英衬底、塑料衬底、纸衬底、玻璃纸衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨酯、聚酯)、或再生纤维(醋酯纤维、铜氨纤维、人造丝、再生聚酯)等)、皮革衬底、橡皮衬底、不锈钢衬底、具有不锈钢箔的衬底等。或者，也可以使用人等的动物皮肤(表皮、真皮)或皮下组织作为衬底。或者，也可以使用某个衬底形成晶体管，并抛光该衬底以使其变薄。作为进行抛光的衬底，可以使用单晶衬底、SOI衬底、玻璃衬底、石英衬底、塑料衬底、不锈钢衬底、具有不锈钢箔的衬底等。通过使用这些衬底，可以实现：特性良好的晶体管的形成；低耗电量的晶体管的形成；不容易被破坏的装置的制造；赋予耐热性；轻量化或薄型化。
此外，作为晶体管，可以采用各种结构而不局限于特定的结构。例如，可以应用具有两个以上的栅电极的多栅极结构。由于如果采用多栅极结构，则沟道区串联连接，所以能够实现多个晶体管串联连接的结构。通过采用多栅极结构，可以降低截止电流，并能够提高晶体管的耐压性(提高可靠性)。或者，通过利用多栅极结构，当在饱和区中工作时，即使漏极-源极间的电压变化，漏极-源极间电流的变化也不太大，从而可以使电压-电流特性的斜率稳定。如果利用斜率稳定的电压-电流特性，则可以实现理想的电流源电路或电阻值非常高的有源负载。其结果是，可以实现特性良好的差动电路或电流反射镜电路。
作为其它的例子，可以采用在沟道上下配置有栅电极的结构。因为通过采用在沟道上下配置有栅电极的结构，可以增加沟道区，所以可以实现增加电流值。另外，通过采用在沟道上下配置有栅电极的结构，容易产生耗尽层，因此可以实现S值的改善。通过采用在沟道上下配置有栅电极的结构，从而能够得到多个晶体管并联的结构。
也可以采用将栅电极配置在沟道区上的结构、将栅电极配置在沟道区下的结构、正交错结构、反交错结构、将沟道区分割成多个区域的结构、并联连接沟道区的结构或者沟道区串联连接的结构。而且，还可以采用沟道区(或其一部分)与源电极或漏电极重叠的结构。通过采用沟道区(或其一部分)与源电极或漏电极重叠的结构，可以防止因电荷聚集在沟道区的一部分而使工作不稳定。或者，可以应用设置LDD区的结构。通过设置LDD区，可以实现截止电流的降低或者晶体管的耐压性的提高(可靠性的提高)。或者，通过设置LDD区，可以获得如下特性，即当在饱和区中工作时，即使漏极-源极之间的电压变化，漏极-源极之间电流的变化也不太大，从而可以使电压-电流特性的斜率稳定。
另外，作为晶体管，可以采用各种各样的类型，从而可以使用各种衬底形成。因此，实现预定功能所需要的所有电路可以形成在同一衬底上。例如，实现预定功能所需要的所有电路也可以使用各种衬底，如玻璃衬底、塑料衬底、单晶衬底或SOI衬底等形成。通过将实现预定功能所需要的所有电路使用同一衬底形成，可以通过减少零部件个数来降低成本，或可以通过减少与电路零部件之间的连接个数来提高可靠性。或者，也可以将实现预定功能所需要的电路的一部分形成在某个衬底上，而实现预定功能所需要的电路的另一部分形成在另一个衬底上。换而言之，实现预定功能所需要的所有电路也可以不形成在同一衬底上。例如，也可以利用晶体管将实现预定功能所需要的电路的一部分形成在玻璃衬底上，而将实现预定功能所需要的电路的另一部分形成在单晶衬底上，并通过COG(Chip On Glass：玻璃上芯片)将由使用单晶衬底形成的晶体管构成的IC芯片连接到玻璃衬底，从而在玻璃衬底上配置该IC芯片。或者，也可以使用TAB(TapeAutomated Bonding：带式自动焊接)或印刷电路板使该IC芯片和玻璃衬底连接。像这样，通过将电路的一部分形成在同一衬底上，可以通过减少零部件个数来降低成本、或可以通过减少与电路零部件之间的连接点个数来提高可靠性。另外，由于驱动电压高的部分及驱动频率高的部分的电路的耗电量高，因此不将该部分的电路形成在同一衬底上，例如如果将该部分的电路形成在单晶衬底上，以使用由该电路构成的IC芯片，则能够防止耗电量的增加。
晶体管是指包括栅极、漏极以及源极的至少三个端子的元件，其中在漏区和源区之间具有沟道区，而且电流能够通过漏区、沟道区、以及源区流动。这里，因为源极和漏极由于晶体管的结构或工作条件等而改变，因此很难限定哪个是源极或漏极。因此，有时不将用作源极及漏极的区域称为源极或漏极。在此情况下，作为一例，有时将它们分别记为第一端子和第二端子。或者，有时将它们分别记为第一电极和第二电极。或者，有时将它们记为第一区和第二区。
另外，晶体管也可以是包括基极、发射极和集电极的至少具有三个端子的元件。在此情况下，也与上述同样地有时将发射极和集电极分别记为第一端子和第二端子等。
再者，栅极是指包括栅电极和栅极布线(也称为栅极线、栅极信号线、扫描线、扫描信号线等)的全体、或者是指这些中的一部分。栅电极指的是隔着栅极绝缘膜与形成沟道区的半导体重叠的部分的导电膜。此外，栅电极的一部分有时隔着栅极绝缘膜与LDD(LightlyDoped Drain；轻掺杂漏极)区或源区(或漏区)重叠。栅极布线是指用来连接各晶体管的栅电极之间的布线、用来连接各像素所具有的栅电极之间的布线、或用来连接栅电极和其它布线的布线。
但是，也存在着用作栅电极并用作栅极布线的部分(区域、导电膜、布线等)。这种部分(区域、导电膜、布线等)可以称为栅电极或栅极布线。换言之，也存在着不可明确区别栅电极和栅极布线的区域。例如，在沟道区与延伸而配置的栅极布线的一部分重叠的情况下，该部分(区域、导电膜、布线等)不仅用作栅极布线，而且还用作栅电极。因此，这种部分(区域、导电膜、布线等)可以称为栅电极或栅极布线。
另外，使用与栅电极相同的材料形成、且形成与栅电极相同的岛(island)而连接的部分(区域、导电膜、布线等)也可以称为栅电极。与此同样，用与栅极布线相同的材料形成，且形成与栅极布线相同的岛而连接的部分(区域、导电膜、布线等)也可以称为栅极布线。严密地说，有时这种部分(区域、导电膜、布线等)与沟道区不重叠，或者，不具有与其它栅电极之间实现连接的功能。但是，根据制造时的规格等关系，具有由与栅电极或栅极布线相同的材料形成且形成与栅电极或栅极布线相同的岛而实现连接的部分(区域、导电膜、布线等)。因此，这种部分(区域、导电膜、布线等)也可以称为栅电极或栅极布线。
另外，例如在多栅极晶体管中，在很多情况下一个栅电极和其它的栅电极通过由与栅电极相同的材料形成的导电膜实现连接。因为这种部分(区域、导电膜、布线等)是用来连接栅电极和栅电极的部分(区域、导电膜、布线等)，因此可以称为栅极布线。但是，由于也可以将多栅极晶体管看作一个晶体管，所以该部分也可以称为栅电极。换言之，由与栅电极或栅极布线相同的材料形成，且形成与栅电极或栅极布线相同的岛而连接的部分(区域、导电膜、布线等)也可以称为栅电极或栅极布线。而且，例如，是连接栅电极和栅极布线的部分且由与栅电极或栅极布线不同的材料形成的导电膜也可以称为栅电极或栅极布线。
另外，栅极端子是指栅电极的部分(区域、导电膜、布线等)或与栅电极电连接的部分(区域、导电膜、布线等)中的一部分。
再者，在将某个布线称为栅极布线、栅极线、栅极信号线、扫描线、扫描信号线等的情况下，该布线有时不连接到晶体管的栅极。在此情况下，栅极布线、栅极线、栅极信号线、扫描线、扫描信号线有可能是指以与晶体管的栅极相同的层形成的布线、由与晶体管的栅极相同的材料形成的布线、或与晶体管的栅极同时形成的布线。作为一例，可以举出保持电容用布线、电源线、基准电位供给布线等。
此外，源极是指包括源区、源电极、源极布线(也称为源极线、源极信号线、数据线、数据信号线等)的全体、或者是指这些中的一部分。源区是指包含很多P型杂质(硼或镓等)或N型杂质(磷或砷等)的半导体区。因此，稍微包含P型杂质或N型杂质的区域，即，所谓的LDD(Lightly Doped Drain；轻掺杂漏极)区不包括在源区中。源电极是指以与源区不同的材料形成并与源区电连接而配置的部分的导电层。但是，源电极有时包括源区而称为源电极。源极布线是指用来连接各晶体管的源电极之间的布线、用来连接各像素所具有的源电极之间的布线、或用来连接源电极和其它布线的布线。
但是，也存在着作为源电极和源极布线起作用的部分(区域、导电膜、布线等)。这种部分(区域、导电膜、布线等)可以称为源电极或源极布线。换而言之，也存在着不可明确区别源电极和源极布线的区域。例如，在源区与延伸而配置的源极布线的一部分重叠的情况下，该部分(区域、导电膜、布线等)不仅作为源极布线起作用，而且还作为源电极起作用。因此，这种部分(区域、导电膜、布线等)可以称为源电极或源极布线。
另外，由与源电极相同的材料形成且形成与源电极相同的岛而连接的部分(区域、导电膜、布线等)、或连接源电极和源电极的部分(区域、导电膜、布线等)也可以称为源电极。再者，与源区重叠的部分也可以称为源电极。与此相同，由与源极布线相同的材料形成且形成与源极布线相同的岛而连接的区域也可以称为源极布线。严密地说，该部分(区域、导电膜、布线等)有时不具有与其它源电极之间实现连接的功能。但是，因为制造时的规格等的关系，具有由与源电极或源极布线相同的材料形成且与源电极或源极布线连接的部分(区域、导电膜、布线等)。因此，该种部分(区域、导电膜、布线等)也可以称为源电极或源极布线。
另外，例如，也可以将是连接源电极和源极布线的部分且由与源电极或源极布线不同的材料形成的导电膜称为源电极或源极布线。
再者，源极端子是指源区、源电极、与源电极电连接的部分(区域、导电膜、布线等)中的一部分。
另外，在将某个布线称为源极布线、源极线、源极信号线、数据线、数据信号线等的情况下，该布线有时不连接到晶体管的源极(漏极)。在此情况下，源极布线、源极线、源极信号线、数据线、数据信号线有时是指由与晶体管的源极(漏极)相同的层形成的布线、由与晶体管的源极(漏极)相同的材料形成的布线、或与晶体管的源极(漏极)同时成膜的布线。作为一例，可以举出保持电容用布线、电源线、基准电位供给布线等。
另外，漏极与源极同样。
另外，一个像素指的是能够控制明亮度的一个单元。因此，作为一例，一个像素是指一个色彩单元，并用该一个色彩单元来表现明亮度。因此，在采用由RGB这些色彩单元构成的彩色显示装置的情况下，像素的最小单位由R的像素、G的像素、以及B的像素这三个像素构成。
作为本实施方式所说明的构成的特征之一，用来供给图1所示的第一电位的布线108及用来供给第二电位的布线109连接到多个像素105。具备用来补偿TFT的阈值电压的不均匀的电路的像素如上所述那样具有电压程序期间和发光期间。在发光期间中，与电压程序期间不同，在用作用来供给电流的布线的布线108及布线109中因布线的延伸所引起的布线电阻的影响而产生电压降低，且用来供给电流的布线的电压产生偏差。在本实施方式的结构中，通过在电压程序期间和发光期间中切换用作用来供给电流的布线的布线108及布线109的电连接，可以减少用来供给电流的布线所引起的电压降低的影响。下面，使用具体的电路结构进行说明。
首先，说明上述图1的像素105的结构。图2A示出像素105连接到布线107、布线108及布线109的电路图。像素105包括：通过控制布线106将布线107的电位提取到像素的开关201(也称为选择开关)；根据从布线107供给的电位控制灰度的发光元件202；连接到发光元件202的一方电极驱动发光元件202的晶体管203；用来校正晶体管203的阈值电压并保持施加到晶体管203的视频电压的校正电路204；切换布线108和晶体管203的第一端子的电连接的开关205(也称为第一开关)；以及切换布线109和晶体管203的第一端子的电连接的开关206(也称为第二开关)。另外，发光元件202的另一方电极连接到被供给用来驱动发光元件的电位的布线207(也称为第三布线)。
在图2A中，用来控制开关201、开关205及开关206的控制信号既可以通过设置新的布线供给，又可以使用其它布线共同使用，所以在此并不图示。作为一例，在下面的说明中图1所示的布线106对应于用来控制开关201的布线而进行说明。此外，用来控制开关205及开关206的布线既可以与布线107平行地配置，又可以与栅极线平行地配置。或者，也可以使用连接到其它行的像素的栅极线控制开关205及开关206。另外，通过使用极性不同的晶体管构成开关205及开关206，共有供给控制开关205及开关206的信号的布线来可以缩减布线数，从而可以实现低成本化、成品率的提高等。
在图2A中，以用来驱动发光元件202的晶体管203为p沟道型晶体管来进行说明。本实施方式所示的结构当作为用来驱动发光元件202的晶体管203使用n沟道型晶体管时也发挥同样的效果。当作为用来驱动发光元件202的晶体管203使用n沟道型晶体管时，需要考虑晶体管的极性而使晶体管203和发光元件202电连接。通过使晶体管203的极性与构成开关201的晶体管的极性及构成校正电路204的晶体管的极性一致，可以降低显示装置的制造成本。
另外，开关205及开关206的使电流流过的能力可以相同或不同。作为具体结构，在使用晶体管形成开关205及开关206的情况下，当晶体管的沟道宽度为W，且以沟道长度为L时，也可以使W/L不同地制造。此外，至于开关205和开关206的W/L，优选使开关206的W/L的值较大。至于布线108和布线109，布线109可以使较多的电流流过。因此，通过使开关206的W/L的值比开关205的W/L的值大，可以使更大量的电流从布线109流到像素105，所以是优选的。
接着，描述本实施方式所示的结构的显示装置中的像素的驱动方法。参照图2B说明图2A所示的开关205及开关206的工作。如上所述，像素105具备电压程序期间及发光期间。在本实施方式所说明的显示装置中，在电压程序期间中将开关205控制为导通，并将开关206控制为截止。此外，在发光期间中将开关205控制为截止，并将开关206控制为导通。
在此，在图3A、图3B及图4A、图4B中示出像素电路的具体结构而详细地说明像素105的驱动方法。
图3A所示的像素电路的结构示出构成显示装置的像素的电路图的一例，特别示出图2A所示的校正电路204的一例。与图2A同样，像素105连接到布线107、布线108及布线109，并包括开关201、发光元件202、晶体管203、校正电路204、开关205及开关206。校正电路204包括开关301(也称为第一控制开关)、开关302(也称为第二控制开关)、开关303(也称为第三控制开关)、电容元件304(也称为第一电容元件)、电容元件305(也称为第二电容元件)。
此外，在本说明书中，为了避免结构因素的混同，开关有时根据其功能区别称为“选择开关”、“控制开关”或简称为“开关”，但是只要控制第一端子和第二端子的电连接，即可。
此外，可以使用各种方式的开关。例如有电气开关或机械开关等。换言之，它只要控制电流的流动即可，而不局限于特定开关。例如，作为开关，可以使用晶体管(例如，双极晶体管或MOS晶体管等)、二极管(例如，PN二极管、PIN二极管、肖特基二极管、MIM(MetalInsulator Metal；金属-绝缘体-金属)二极管、MIS(Metal InsulatorSemiconductor；金属-绝缘体-半导体)二极管、二极管连接的晶体管等)等。或者，可以使用组合了它们的逻辑电路作为开关。
作为机械开关的例子，有像数字微镜装置(DMD)那样的利用MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过该电极移动控制导通和不导通来工作。
在将晶体管用作开关的情况下，由于该晶体管作为简单的开关工作，因此对晶体管的极性(导电类型)没有特别限制。然而，在要抑制截止电流的情况下，优选使用截止电流少的极性的晶体管。作为截止电流少的晶体管，有具有LDD区的晶体管或具有多栅极结构的晶体管等。或者，当作为开关工作的晶体管的源极端子的电位以与低电位侧电源(Vss、GND、0V等)的电位接近的值工作时，优选采用N沟道型晶体管。与此相反，当源极端子的电位以与高电位侧电源(Vdd等)的电位接近的值工作时，优选采用P沟道型晶体管。这是因为如下缘故：在N沟道型晶体管中，当源极端子以与低电位侧电源的电位接近的值工作时可以增大栅极与源极间电压的绝对值，而在P沟道型晶体管中，当源极端子以与高电位侧电源的电位接近的值工作时可以增大栅极与源极间电压的绝对值，因此作为开关可以进行更正确的工作。另外，这是因为由于晶体管进行源极跟随工作的情况少，所以输出电压减少的情况少的缘故。
另外，可以通过使用N沟道型晶体管和P沟道型晶体管双方来将CMOS型开关用作开关。当采用CMOS型开关时，若P沟道型晶体管及N沟道型晶体管中的任一方导通则电流流过，因此容易用作开关。例如，即使输向开关的输入信号的电压高或低，也可以使适当地输出电压。而且，由于可以降低用来使开关导通或截止的信号的电压振幅值，所以还可以减少耗电量。
此外，在将晶体管用作开关的情况下，开关具有输入端子(源极端子及漏极端子中之一方)、输出端子(源极端子及漏极端子中之另一方)、以及控制导通的端子(栅极端子)。另一方面，在将二极管用作开关的情况下，开关有时不具有控制导通的端子。因此，与使用晶体管作为开关的情况相比，通过使用二极管作为开关，可以减少用来控制端子的布线数量。
在图3A中，开关201的第一端子、开关301的第一端子、电容元件304的一个电极和电容元件305的一个电极互相连接。此外，开关301的第二端子、晶体管203的第一端子、电容元件305的另一电极、开关205的第一端子和开关206的第一端子互相连接。电容元件304的另一电极、开关302的第一端子和晶体管203的栅极端子互相连接。开关302的第二端子、晶体管203的第二端子和开关303的第一端子互相连接。此外，开关303的第二端子连接到发光元件202的阳极一侧。
此外，图3B所示的像素电路的结构示出在图3A所示的校正电路204的一例中与开关303及发光元件202并联设置开关306(也称为第四控制开关)的结构。图3B所示的像素105与图3A同样地连接到布线107、布线108及布线109，并包括开关201、发光元件202、晶体管203、校正电路204、开关205及开关206。而且，校正电路204包括开关301、开关302、开关303、电容元件304、电容元件305、开关306。
图3B与图3A不同之处在于：开关302的第二端子、晶体管203的第二端子、开关303的第一端子及开关306的第一端子互相连接；并且开关306的第二端子连接到布线207。
此外，在图4A所示的像素电路的结构中，在图3A所示的校正电路204的一例中开关301的第二端子连接到新设置的布线307(也称为第四布线)。图4A所示的像素105连接到布线107、布线108、布线109及布线307，并包括开关201、发光元件202、晶体管203、校正电路204、开关205及开关206。而且，校正电路204包括开关301、开关302、开关303、电容元件304、电容元件305。
图4A与图3A不同之处在于：开关301的第二端子不连接到晶体管203的第一端子、电容元件305的另一电极、开关205的第一端子及开关206的第一端子而连接到新设置的布线307。
此外，图4B所示的像素电路的结构示出：在图3B所示的校正电路204的一例中不设置开关303并将布线309(也称为第五布线)连接到开关308的第二端子的结构。图4B所示的像素105连接到布线107、布线108、布线109及布线309，并包括开关201、发光元件202、晶体管203、校正电路204、开关205及开关206。而且，校正电路204包括开关301、开关302、电容元件304、电容元件305、开关308。
图4B与图3B不同之处在于：不设置开关303地将晶体管203的第二端子和发光元件202的阳极一侧及开关308的第一端子直接连接；并且开关308的第二端子连接到布线309。
接着，参照图5A、图5B以及图6A、图6B说明图3A、图3B以及图4A、图4B所示的电路的工作原理。
图5A、图5B以及图6A、图6B示出对应于图3A、图3B以及图4A、图4B所示的电路的布线108、布线109、布线207(或布线309)、晶体管203、开关301、开关302、开关303(或开关308)、电容元件304、电容元件305、开关205及开关206的元件。供给到布线108的第一电位为V1，供给到布线109的第二电位为V2。供给到布线207的接地电位为VGND(＝0V)而进行说明。为了说明不图示，但是在像素中还具有控制开关及发光元件等的元件。至于各电位的大小，具有V2＞V1＞＞VGND的关系，且作为p沟道型晶体管203的阈值电压为-Vth而进行说明。当晶体管203的源极和栅极之间的电压为Vgs时，若具有Vgs＜-Vth的关系则晶体管203导通，而若具有Vgs≥-Vth的关系则晶体管203截止。
此外，本说明书所说明的电压相当于接地电压VGND的基准电位为0V时的电位差。因此，有时将电压称为电位或将电位称为电压。
首先，如图5A所示，使开关205导通，使开关206截止，使开关301导通，使开关302导通，且使开关303导通。由此，晶体管203的栅极端子的电位(下面，栅极电位)成为VGND，成为晶体管203的源极的第一端子的电位(下面，源极电位)成为V1。而且，通过作为Vgs施加(VGND-V1)，实现(VGND-V1)＜-Vth，晶体管203成为导通状态。
另外，当采用图5A的结构时，在图3B、图4A及图4B所示的电路结构中可以不使电流向发光元件流过。因此，显示装置可以实现显示部中的对比度的提高。
接着，如图5B所示，使开关303截止。由此，栅极电位从第一电位V1以晶体管203的阈值电压量降低，而成为(V1-Vth)。而且，流过在晶体管203中的电流减少，然后晶体管203的Vgs成为阈值电压的-Vth，且晶体管203成为截止状态。然后，即使使开关301及开关302截止也在晶体管203的栅极和源极之间保持-Vth。
接着，如图6A所示，使开关301及开关302截止，对连接有开关301的第一端子、电容元件304的一个电极及电容元件305的一个电极的节点供给视频电压-Vdata。另外，在图6A中，由于晶体管203的极性是p沟道型晶体管，因此视频电压成为-Vdata。通过施加视频电压-Vdata，晶体管203的栅极电位成为(V1-Vdata-Vth)。另一方面，晶体管203的源极电位成为与布线108相同的电位，即V1。而且，通过施加(-Vdata-Vth)，在晶体管203的Vgs中实现(-Vdata-Vth)＜-Vth，并且晶体管203成为导通状态。另外，当-Vdata为0时成为黑色显示，所以晶体管203截止。
另外，在图5B中，在栅极电位成为从第一电位V1以晶体管203的阈值电压量降低的(V1-Vth)之前，也可以使图6A所示的开关301及开关302截止。通过在栅极电位成为从第一电位V1以晶体管203的阈值电压量降低的(V1-Vth)之前，使开关301及开关302截止，可以在各像素之间对晶体管203的迁移率进行校正。因此，可以实现显示质量的提高。
如上所述，图5A、图5B以及图6A、图6B所示的工作相当于电压程序期间。
接着，如图6B所示，切换开关205及开关206的导通或截止，且使开关303截止。晶体管203的源极电位成为与布线109相同的电位，即V2。另一方面，由于电荷不移动，因此晶体管203的栅极电位因电容元件304及电容元件305的电容耦合而成为(V2-Vdata-Vth)。由此，通过施加(-Vdata-Vth)，晶体管203的Vgs成为(-Vdata-Vth)＜-Vth，且晶体管203导通。而且，电流通过开关303向具有发光元件的布线207一侧流过。也就是说，可以考虑在每个晶体管中具有偏差的阈值电压Vth而施加晶体管203的Vgs。另外，当-Vdata为0时，晶体管203截止，且发光元件不发光。
如上所述，图6B所示的工作相当于发光期间。
其结果是，可以在校正晶体管203的阈值电压之后驱动连接到晶体管203的第二端子的发光元件。
另外，在图5A、图5B以及图6A、图6B所说明的电路的例子中，作为晶体管203使用p沟道型晶体管，且示出根据晶体管203的极性输入/输出的电位的一例。不局限于此，当作为晶体管203使用n沟道型晶体管时也与上述晶体管203的工作同样地驱动，即可。
接着，参照图7A、图7B以及图8A、图8B更具体地说明显示装置的像素的电路工作。另外，对于图7A、图7B所示的电路及开关的导通或截止，参照图3A所示的电路图具体地说明上述图5A、图5B以及图6A、图6B所述的电路工作。此外，为了具体地说明本实施方式所示结构的效果，图8A、图8B所示的电路及开关的导通或截止是对作为比较例在不切换图7A所示的开关205及开关206且仅使开关205经常成为导通的情况下，仅将布线108连接到晶体管203时的电路进行的说明。
在图7A中，与图3A同样地对电路图附记附图标记。此外，在图7B中示出开关205、开关206、开关201、开关301、开关302、开关303的区间a至g中的导通或截止的切换以及晶体管203的源极电位及晶体管203的栅极电位的变位。另外，晶体管203的源极电位相当于晶体管203的第一端子与开关205及开关206的第一端子连接的一侧的电位。
图7A及图8B示出连接到图3A所示的布线107、布线108及布线109，并包括开关201、发光元件202、晶体管203、校正电路204、开关205及开关206的像素105的电路结构。校正电路204包括开关301、开关302、开关303、电容元件304、电容元件305。各元件的电连接与图3A中的说明同样。在图7A及图8A中，供给到布线108的第一电位为V1、且供给到布线109的第二电位为V2。供给到布线207的接地电位为VGND(＝0V)，从布线107供给的视频电压为-Vdata而进行说明。为了说明不图示，但是在像素105中还具有控制开关及发光元件等的元件。至于各电位的大小，具有V2＞V1＞＞VGND的关系，且以p沟道型晶体管203的阈值电压为-Vth而进行说明。当晶体管203的源极和栅极之间的电压为Vgs时，若具有Vgs＜-Vth的关系则晶体管导通，而若具有Vgs≥-Vth的关系则晶体管截止。-Vdata根据要显示的图像而不同。
首先，使开关205导通，使开关206截止，使开关201截止，使开关301至303导通(图7B，区间a)。在区间a中，晶体管203的源极电位为V1，而晶体管203的栅极电位为VGND。晶体管203的栅极和源极之间的电位差为(VGND-V1)。另外，在区间a中，晶体管203导通。
接着，使开关205导通，使开关206截止，使开关201截止，使开关301导通，使开关302导通，且使开关303截止(图7B，区间b)。在区间b中，晶体管203的源极电位为V1，而晶体管203的栅极电位为(V1-Vth)。晶体管203的栅极电位上升，这是因为如下缘故：在区间a中晶体管203导通，且通过在区间b中使开关303截止，晶体管203的栅极电位成为从布线108的电位V1减去晶体管203的阈值电压Vth而成的电压。晶体管203的栅极和源极之间的电位差为-Vth。另外，在区间b中，晶体管203截止。
接着，使开关205导通，使开关206截止，使开关201截止，且使开关301至303截止(图7B，区间c)。在区间c中，晶体管203的源极电位为V1，晶体管203的栅极电压为(V1-Vth)。换言之，保持区间b的电压Vgs。另外，在区间c中，晶体管203截止。
接着，使开关205导通，使开关206截止，使开关201导通，使开关301至303截止(图7B，区间d)。在区间d中，晶体管203的源极电位为V1，晶体管203的栅极电位为(V1-Vth-Vdata)。晶体管203的栅极和源极之间的电位差为(-Vth-Vdata)。也就是说，可以将对阈值电压-Vth追加视频电压-Vdata后的Vgs施加到晶体管203。重要的是，在图7B的区间d中第一电位V1不变化。这是因为如下缘故：若是当开关201导通时第一电位V1变动，则保持在电容元件305中的电荷变动，因此不能保持晶体管203的Vgs。
接着，使开关205导通，使开关206截止，使开关201截止，使开关301至303截止(图7B，区间e)。在区间e中，晶体管203的源极电位为V1，晶体管203的栅极电位为(V1-Vth-Vdata)。也就是说，区间d的电压Vgs被保持，并且晶体管203的栅极和源极之间的电位差为(-Vth-Vdata)。也就是说，可以将对阈值电压-Vth追加视频电压-Vdata后的Vgs施加到晶体管203。另外，在区间e中，晶体管203当-Vdata为0时截止，除此之外响应-Vdata导通。
如上所述，图7B所示的区间a至e所示的工作相当于电压程序期间。
接着，使开关205截止，使开关206导通，使开关201截止，使开关301至303截止(图7B，区间f)。在区间f中，因电容耦合而保持区间e的Vgs。因此，切换开关205及开关206的导通或截止，并且当晶体管203的源极电位为V2时，晶体管203的栅极电位为(V2-Vth-Vdata)。也就是说，可以将对阈值电压-Vth追加视频电压-Vdata后的Vgs施加到晶体管203。另外，在区间f中，晶体管203当-Vdata为0时截止，除此之外响应-Vdata导通。
接着，使开关205截止，使开关206导通，使开关201截止，使开关301截止，使开关302截止，使开关303截止(图7B，区间g)。在区间g中，保持区间f的Vgs。因此，晶体管203的源极电位为V2，晶体管203的栅极电位为(V2-Vth-Vdata)。也就是说，可以将对阈值电压-Vth追加视频电压-Vdata后的Vgs施加到晶体管203。而且，可以使对每个像素中的晶体管补偿具有偏差的阈值电压的电流流过发光元件202中。另外，在区间g中，晶体管203当-Vdata为0时截止，且流过发光元件202中的电流也为0。
如上所述，图7B中的区间f至g所示的工作相当于发光期间。
说明图8A、图8B。在图8A所示的电路图中，对于与图7A同一部分或具有与图7A同样的功能的部分附记相同的附图标记而表示。在图8A、图8B中，说明通过切换开关205及开关206，不将晶体管203的源极电位切换为第一电位V1和第二电位V2的结构。因此，在下面所述的图8B的说明中，在经常开关205导通且开关206截止的条件下进行说明。另外，在图8A中，为了示出开关206截止且布线109不连接到像素的状态，以虚线示出开关206及布线109。
首先，使开关201截止，使开关301至303导通(图8B，区间a)。在区间a中，晶体管203的源极电位为V1，晶体管203的栅极电位为VGND。晶体管203的栅极和源极之间的电位差为(VGND-V1)。另外，在区间a中，晶体管203导通。
接着，使开关201截止，使开关301导通，使开关302导通，使开关303截止(图8B，区间b)。在区间b中，晶体管203的源极电位为V1，晶体管203的栅极电位为(V1-Vth)。晶体管203的栅极电位上升，这是因为如下缘故：晶体管203在区间a中导通，通过在区间b中使开关303截止，晶体管203的栅极电位成为从布线108的电位V1减去晶体管203的阈值电压Vth而成的电压。晶体管203的栅极和源极之间的电位差为-Vth。另外，在区间b中，晶体管203截止。
接着，使开关201截止，使开关301至303截止(图8B，区间c)。在区间c中，晶体管203的源极电位为V1，晶体管203的栅极电压为(V1-Vth)。也就是说，保持区间b的电压Vgs。另外，在区间c中，晶体管203截止。
接着，使开关201导通，使开关301至303截止(图8B，区间d)。在区间d中，晶体管203的源极电位为V1，晶体管203的栅极电位为(V1-Vth-Vdata)。晶体管203的栅极和源极之间的电位差为(-Vth-Vdata)。也就是说，可以将对阈值电压-Vth追加视频电压-Vdata后的Vgs施加到晶体管203。重要的是，在图8B的区间d中，第一电位V1不变化。这是因为如下缘故：若是当开关201导通时第一电位V1变动，则保持在电容元件305中的电荷变动，因此不能保持晶体管203的Vgs。
接着，使开关201截止，使开关301至303截止(图8B，区间e)。在区间e中，晶体管203的源极电位为V1，晶体管203的栅极电位为(V1-Vth-Vdata)，且保持区间d的晶体管203的栅极和源极之间的电位差(-Vth-Vdata)。也就是说，可以将对阈值电压-Vth追加视频电压-Vdata后的Vgs施加到晶体管203。另外，在区间e中，晶体管203当-Vdata为0时截止，除此之外响应-Vdata导通。
如上所述，图8B所示的区间a至e所示的工作相当于电压程序期间。
接着，使开关201截止，使开关301截止，使开关302截止，使开关303导通(图8B，区间f)。在区间f中，保持区间e的Vgs。因此，晶体管203的源极电位为V1，晶体管203的栅极电位为(V1-Vth-Vdata)。也就是说，可以将对阈值电压-Vth追加视频电压-Vdata后的Vgs施加到晶体管203。而且，可以使对每个像素中的晶体管203补偿具有偏差的阈值电压的电流流过发光元件202中。另外，在区间f中，晶体管203当-Vdata为0时截止，且流过发光元件202中的电流也为0。
如上所述，图8B所示的区间f所示的工作相当于发光期间。
参照图9A、图9B说明图7A、图7B和图8A、图8B的不同之处，并详细地说明本实施方式所示的结构的效应。图9A示出与从电源电路104延伸设置的布线108及布线109通过开关205或开关206连接的多个像素105a至105d。在布线108及布线109上示出寄生电阻901及寄生电阻902。另外，布线108及布线109与上述图7A、图7B的说明同样地分别施加有第一电位V1及第二电位V2。与上述说明同样，在电压程序期间中开关205导通，且在发光期间中开关206导通。此外，图9B示出连接到从电源电路104延伸设置的布线108的多个像素105a至105d。在布线108上示出寄生电阻901及寄生电阻902。另外，布线108与图8A、图8B的说明同样地施加有第一电位V1。此外，在图9A、图9B中，为了说明，以如下条件进行说明：当将像素从像素105a扫描到像素105d时，像素105a在于电压程序期间，且像素105b至像素105d在于发光期间。
在本实施方式所示的结构的显示装置的像素电路的结构中，可以与图8A、图8B所示的工作不同而如图7A、图7B所示那样地利用开关205及开关206切换电压程序期间和发光期间中的用来对像素供给电流的布线。因此，可以不受到电压降低的影响地切换为发光期间，并且可以不导致电压降低地进行电压程序期间的各工作。
例如，在图9B中，当流过连接到布线108的像素105b至105d的电流IL大，即像素105b至105d的发光元件的亮度大时，因寄生电阻901及902而布线108的电压降低。因此，与流过电压程序期间中的像素105a的电流Ic的大小无关，布线108的电压降低，即第一电位V1减少。其结果是，在连接到布线108的像素105a中，当使开关201导通时，不能保持晶体管203的Vgs。另外，用来供给电流的布线的布线108具有不均匀性，即有时大量电流流过，也有时电流几乎不流过。这种电流的不均匀影响到用来供给电流的布线的电压的不均匀。用来供给电流的布线的电压产生偏差的原因就是用来使发光元件发光的电流IL根据灰度而有所不同。
此外，在图9A中，当流过连接到布线109的像素105b至105d中的电流IL大，即当像素105b至105d的发光元件的亮度大时，因寄生电流901及902而布线109的电压降低。另一方面，流过电压程序期间中的像素105a的电流Ic比电流IL小，因此几乎没有发生电压降低所引起的第一电位V1的减少。
显示装置中的各像素根据每个行成为电压程序期间或发光期间的状态。由于对各像素输入视频电压的电压程序期间在每个栅极循环，因此所产生的电流(图9A、图9B中的电流Ic)极小。另一方面，在发光期间中，根据通过信号线流过像素的电流的大小(图9A、图9B中的电流IL)，即像素所具有的发光元件的亮度的大小，所流过的电流不同，并且因电流流过而发生寄生电阻所导致的电压降低。由此，在图9A所说明的切换电压程序期间和发光期间中的连接的布线的结构中，可以在电压程序期间中切换为与寄生电阻所导致的电压降低的影响减小的布线108的连接，减小对校正像素中的阈值电压的工作造成的影响。另一方面，虽然在发光期间中连接的布线109根据流过像素的电流的大小，即像素所具有的发光元件的亮度的大小，所流过的电流不同，但是利用电容耦合可以保持Vgs，因此可以减小电压降低的影响。
通过采用本实施方式所示的结构，当寄生电阻所导致的电压降低大时，可以减少对各像素供给互不相同的布线108的电位V1或布线109的电位V2时的不良的影响。另外，优选的是，第一电位V1及第二电位V2当从电源电路输出时输出为相同电位。
接着，参照图10A至图10D说明显示装置中的布线108及布线109的引导方法。
通过根据每个不同的期间切换布线108及布线109，可以校正阈值电压。如上所述，在电压程序期间中，通过尽量减少流过布线108中的电流来减小电压降低的影响。此外，虽然在发光期间中，由于流过布线109的电流的大小根据发光元件的亮度变化，因此容易受到寄生电阻的影响，但是利用电容耦合减小电压降低的影响。
从柔性印刷基板110引导的布线108及布线109也可以采用如图10A所示那样地从柔性印刷基板110的一个端子分别引导的结构。此外，还可以采用如图10B所示那样地从柔性印刷基板110的多个端子引导成为布线108及布线109的布线的结构。通过采用从多个端子引导布线108及布线109的结构，可以将稳定的电位供给到各像素。此外，也可以采用如图10C所示那样地将布线108及布线109配置为围绕显示部103的外侧的结构。在图10C中，由于通过将布线108配置在布线109的内侧，可以缩短布线的引导的长度，因此可以不容易受到电压降低的影响。此外，通过如图10D所示那样地将布线108及布线109配置为围绕显示部103并以格子状配置在像素部中，可以将稳定的电位供给到布线108及布线109，所以是优选的。
另外，也可以采用在上述图10A至图10D所说明的布线108及布线109的路径中设置电源电路的结构。
此外，至于布线108及布线109的线宽度，也可以扩大设置在显示部103的外围一侧的布线的线宽度。通过使设置在显示部103的外围的布线的线宽度比设置在内侧的布线的线宽度大，可以使布线的引导距离的延长所引起的布线108及布线109的寄生电阻所产生的差均等。此外，优选的是，与在发光期间连接到像素的布线109相比，在电压程序期间连接到像素的布线108的寄生电阻所产生的电位不均匀的影响小。因此，优选的是，布线108的布线的引导距离小，且将布线108设置在寄生电阻小的内侧。
此外，也可以使布线108的线宽度比布线109的线宽度大。通过使布线108的线宽度变大，可以减小布线108的寄生电阻。优选的是，与在发光期间连接到像素的布线109相比，对在电压程序期间连接到像素的布线108造成的寄生电阻所产生的电位不均匀的影响小。
此外，也可以根据每个色彩单元使布线108的线宽度及布线109的线宽度不同。通过根据每个色彩单元使的布线108的线宽度及布线109的线宽度为不同，可以缓和每个色彩单元的亮度的不均匀，所以是优选的。
另外，在本实施方式中参照各种附图进行描述。在各附图中描述的内容(也可以是其一部分的内容)对在其它附图中描述的内容(也可以是其一部分的内容)、在其它实施方式中描述的内容(也可以是其一部分的内容)可以自由地进行应用、组合或置换等。再者，在上述附图中，可以对各部分组合其它部分、其它实施方式的部分。
实施方式2
在本实施方式中，说明具有由实施方式1所说明的各种像素电路形成的显示部的显示面板的结构。
另外，在本实施方式中，显示面板是指形成有像素电路的衬底和与其接触地形成的整个结构物。例如，在玻璃衬底上形成有像素电路的情况下，将玻璃衬底、与玻璃衬底接触地形成的晶体管、布线等统称为显示面板。
在显示面板中，除了像素电路之外有时形成有用来驱动像素电路的外围驱动电路(一体形成)。典型的外围驱动电路是控制显示部的扫描线的扫描驱动器(也称为扫描线驱动器、栅极驱动器等)、控制信号线的数据驱动器(也称为信号线驱动器、源极驱动器等)。再者，用来控制这些驱动器的定时控制器、处理图像数据的数据处理部、生成电源电压的电源电路、数字模拟转换器的基准电压生成部等也有时包括在外围驱动电路中。
而且，通过将外围驱动电路与像素电路一体形成在同一衬底上，可以减少显示面板和外部电路的衬底连接点的数量。由于衬底连接点的机械强度低，且容易产生连接不良，因此通过减少衬底连接点的数量可以大幅度地提高装置的可靠性。再者，有如下优点：因为可以减少外部电路的数量，所以可以减少制造成本。
然而，与形成在单晶半导体衬底的元件相比，形成像素电路的衬底上的半导体元件的迁移率低，且元件之间的特性不均匀也大。因此，当将外围驱动电路一体形成在与像素电路同一衬底上时，需要进行各种研讨，即为实现其电路的功能而需要的元件性能的提高、或用来弥补元件性能的不足的电路技术等。
当将外围驱动电路一体形成在与像素电路同一衬底上时，例如可以主要举出如下结构：(1)只形成显示部；(2)一体形成显示部及扫描驱动器；(3)一体形成显示部、扫描驱动器及数据驱动器；(4)一体形成显示部、扫描驱动器、数据驱动器及其它外围驱动电路。但是，作为一体形成的电路的组合，可以采用上述以外的结构。例如，虽然需要缩小具有扫描驱动器的部分的边框面积，但是不需要缩小具有数据驱动器的部分的边框面积时，有时(5)一体形成显示部及数据驱动器的结构也合适。同样地，还可以采用如下结构：(6)一体形成显示部及其它外围驱动电路；(7)一体形成显示部、数据驱动器及其它外围电路；(8)一体形成显示部、扫描驱动器及其它外围驱动电路。
〈(1)只形成显示部〉
参照图11A说明上述组合中的(1)只形成显示部。图11A所示的显示面板800包括显示部801和连接部802。连接部802包括多个电极，且通过将连接基板803连接到连接部802，可以将驱动信号从显示面板800的外部输入到显示面板800的内部。
另外，当不将扫描驱动器及数据驱动器与显示部一体形成时，连接部802所具有的电极的数量为显示部801所具有的扫描线的数量和信号线的数量的总合左右的数量。但是，通过以时间分割方式进行对信号线的输入，可以将信号线的电极的数量设定为时间分割数量分之一。例如，在可以进行彩色显示的显示装置中，通过以时间分割方式进行对应于R、G、B的信号线的输入，可以将信号线的电极的数量设定为三分之一。这个情况在本实施方式的其它例子中也同样。
另外，作为不与显示部801一体形成的外围驱动电路，可以使用由单晶半导体形成的IC。IC可以安装在外部的印刷基板上，也可以安装(TAB)在连接基板803上或可以安装(COG)在显示面板800上。这个情况在本实施方式的其它例子中也同样。
另外，为了抑制因在显示部801所具有的扫描线或信号线中产生静电而元件被破坏的现象(静电破坏：ESD)，显示面板800也可以在各扫描线、各信号线或各电源线之间包括静电破坏保护电路。由此，可以提高显示面板800的成品率，其结果是，可以减少制造成本。这个情况在本实施方式的其它例子中也同样。
当显示面板800所具有的半导体元件由非晶硅等的迁移率低的半导体形成时，图11A所示的显示面板800特别有效。这是因为如下缘故：通过不将显示部以外的外围驱动电路与显示面板800一体形成，可以提高显示面板800的成品率，其结果是，可以减少制造成本。
〈(2)一体形成显示部及扫描驱动器〉
参照图11B说明上述组合中的(2)一体形成显示部及扫描驱动器。图11B所示的显示面板800包括显示部801、连接部802、扫描驱动器811、扫描驱动器812、扫描驱动器813、扫描驱动器814。连接部802包括多个电极，并且通过将连接基板803连接到连接部802，可以将驱动信号从显示面板800的外部输入到显示面板800的内部。
在图11B所示的显示面板800中，因为扫描驱动器811、扫描驱动器812、扫描驱动器813及扫描驱动器814与显示部801一体形成，所以不需要扫描驱动器一侧的连接部802及连接基板803。由此，有外部基板的配置的自由度提高的优点。再者，由于衬底连接点的数量少，因此不容易发生连接不良，并可以提高装置的可靠性。
图11B所示的显示面板800所具有的半导体元件既可以由非晶硅等的迁移率低的半导体形成，又可以由多晶硅或单晶硅等的迁移率高的半导体形成。当由非晶硅形成半导体元件时，尤其因反交错型晶体管的制造工艺的工序数少，从而可以减少制造成本。当由多晶硅形成半导体元件时，因迁移率高而可以缩小晶体管，从而开口率提高且可以减少耗电量。再者，因为可以缩小晶体管来减少扫描驱动器的电路面积，所以可以减少边框面积。当由单晶硅形成半导体元件时，由于因迁移率极高而可以使晶体管为极小，因此可以更大幅度地提高开口率且更大幅度地减少边框面积。
〈(3)一体形成显示部、扫描驱动器及数据驱动器〉
参照图11C说明上述组合中的(3)一体形成显示部、扫描驱动器及数据驱动器。图11C所示的显示面板800包括显示部801、连接部802、扫描驱动器811、扫描驱动器812、扫描驱动器813、扫描驱动器814、数据驱动器821。连接部802包括多个电极，并且通过将连接基板803连接到连接部802，可以将驱动信号从显示面板800的外部输入到显示面板800的内部。
在图11C所示的显示面板800中，由于扫描驱动器811、扫描驱动器812、扫描驱动器813、扫描驱动器814及数据驱动器821与显示部801一体形成，因此不需要扫描驱动器一侧的连接部802及连接基板803，并可以减少在扫描驱动器一侧的连接基板803的数量。因此，有外部基板的配置的自由度进一步提高的优点。再者，衬底连接点的数量少，所以不容易产生连接不良且可以提高装置的可靠性。
图11C所示的显示面板800所具有的半导体元件既可以由非晶硅等的迁移率低的半导体形成，又可以由多晶硅或单晶硅等的迁移率高的半导体形成。当使用非晶硅形成半导体元件时，尤其因反交错型晶体管的制造工序数少而可以减少制造成本。当使用多晶硅形成半导体元件时，因迁移率高而可以缩小晶体管，从而开口率提高且可以减少耗电量。再者，因可以缩小晶体管而可以减少扫描驱动器及数据驱动器的电路面积，从而可以减少边框面积。特别是，由于数据驱动器的驱动频率比扫描驱动器的频率高，因此通过使用多晶硅形成半导体元件，可以实现能够确实地进行工作的数据驱动器。当使用单晶硅形成半导体元件时，由于因迁移率极高而可以使晶体管为极小，因此可以更大幅度地提高开口率并减少边框面积。
〈(4)一体形成显示部、扫描驱动器、数据驱动器及其它外围驱动电路〉
参照图11D说明上述组合中的(4)一体形成显示部、扫描驱动器、数据驱动器及其它外围驱动电路。图11D所示的显示面板800包括显示部801、连接部802、扫描驱动器811、扫描驱动器812、扫描驱动器813、扫描驱动器814、数据驱动器821、其它外围驱动电路831、832、833及834。在此，四个一体形成的其它外围驱动电路是一例。一体形成的其它外围驱动电路的数量可以是各种各样的，且其种类也可以是各种各样的。例如，外围驱动电路831可以是定时控制器，外围驱动电路832可以是处理图像数据的数据处理部，外围驱动电路833可以是生成电源电压的电源电路，外围驱动电路834可以是数字模拟转换器(DAC)的基准电压生成部。连接部802包括多个电极，且通过将连接基板803连接到连接部802，可以将驱动信号从显示面板800的外部输入到显示部800的内部。
在图11D所示的显示面板800中，由于扫描驱动器811、扫描驱动器812、扫描驱动器813、扫描驱动器814、数据驱动器821、其它外围驱动器831、832、833及834与显示部801一体形成，因此不需要扫描驱动器一侧的连接部802及连接基板803，且可以减少扫描驱动器一侧的连接基板803的数量。因此，具有外部基板的配置的自由度进一步提高的优点。再者，因为衬底连接点的数量少，所以不容易产生连接不良，且可以提高装置的可靠性。
图11D所示的显示面板800所具有的半导体元件既可以由非晶硅等的迁移率低的半导体形成，又可以由多晶硅或单晶硅等的迁移率高的半导体形成。当使用非晶硅形成半导体元件时，尤其因反交错型晶体管的制造工艺的工序数少而可以减少制造成本。当使用多晶硅形成半导体元件时，因迁移率高而可以缩小晶体管，从而开口率提高且可以减少耗电量。再者，因可以缩小晶体管而可以减少扫描驱动器及数据驱动器的电路面积，从而可以减少边框面积。特别是，由于数据驱动器的驱动频率比扫描驱动器的驱动频率高，因此通过使用多晶硅形成半导体元件，可以实现能够确实地进行工作的数据驱动器。再者，因为其它外围驱动电路需要高速的逻辑电路(数据处理部等)，或需要模拟电路(定时控制器、DAC的基准电压生成部、电源电路等)，所以使用迁移率高的半导体元件构成电路的优点大。特别是，由于当使用单晶硅形成半导体元件时，因迁移率极高而可以使晶体管为极小，从而可以更大幅度地提高开口率并减少边框面积，并且可以确实地使其它外围驱动电路工作。而且，通过降低电源电压等，可以减少耗电量。
〈其它组合的一体形成〉
图11E、图11F、图11G、图11H分别示出(5)一体形成显示部及数据驱动器、(6)一体形成显示部及其它外围驱动电路、(7)一体形成显示部、数据驱动器及其它外围驱动电路、(8)一体形成显示部、扫描驱动器及其它外围驱动电路。关于一体形成的优点及其它半导体元件的材料的优点与上述说明同样。
如图11E所示，当(5)一体形成显示部及数据驱动器时，可以减少配置有数据驱动器的部分以外的边框面积。
如图11F所示，当(6)一体形成显示部及其它外围驱动电路时，因为其它外围驱动电路的配置的自由度高，所以可以适当地选择适合于目的的部分来减少边框面积。
如图11G所示，当(7)一体形成显示部、数据驱动器及其它外围驱动电路时，可以减少当一体形成扫描驱动器时配置有扫描驱动器的部分的边框面积。
如图11H所示，当(8)一体形成显示部、扫描驱动器及其它外围驱动电路时，可以减少当一体形成数据驱动器时配置有数据驱动器的部分的边框面积。
另外，在本实施方式中参照各种附图进行描述。在各附图中描述的内容(也可以是其一部分的内容)对在其它附图中描述的内容(也可以是其一部分的内容)、在其它实施方式中描述的内容(也可以是其一部分的内容)可以自由地进行应用、组合或置换等。再者，在上述附图中，可以对各部分组合其它部分、其它实施方式的部分。
实施方式3
在本实施方式中说明晶体管的结构及制造方法。
图12A至图12G示出晶体管的结构及制造方法的例子。图12A示出晶体管的结构例子。图12B至图12G示出晶体管的制造方法的例子。
此外，晶体管的结构及制造方法不限于图12A至图12G，可以采用各种结构及制造方法。
首先，参照图12A说明晶体管的结构例子。图12A是其结构互不相同的多个晶体管的截面图。这里，为了说明晶体管结构的方便起见，在图12A中示出并列设置的其结构互不相同的多个晶体管，但是在实际上，晶体管不必如图12A所示那样并列设置，而可以按需分别设置。
此外，在明确地说“B形成在A之上”或“B形成在A上”的情况下，不局限于B直接接触A地形成在A上。还包括不直接接触的情况，即在A和B之间夹有其它对象的情况。这里，A和B为对象(如装置、元件、电路、布线、电极、端子、导电膜、层等)。
因此，例如，“层B形成在层A之上(或层A上)”包括如下两种情况：层B直接接触层A地形成在层A上；以及其它层(例如层C或层D等)直接接触层A地形成在层A上，且层B直接接触其它层地形成在其它层之上。此外，其它层(例如层C或层D等)可以是单层或叠层。
再者，在明确地说“B形成在A的上方”的情况下，与上述同样，不局限于B直接接触A地形成在A上。还包括在A和B之间夹有其它对象的情况。因此，例如，“层B形成在层A的上方”包括如下两种情况：层B直接接触层A地形成在层A上；以及其它层(例如层C或层D等)直接接触层A地形成在层A上，且层B直接接触其它层地形成在其它层上。此外，其它层(例如层C或层D等)可以是单层或叠层。
另外，在明确地说“B形成在A之上”、“B形成在A上”或“B形成在A的上方”的情况下，还包括B形成在斜上方的情况。
“B形成在A之下”或“B形成在A下方”的记载与上述情况同样。
下面，说明构成晶体管的各层的特征。
作为衬底7011，可以使用玻璃衬底如钡硼硅酸盐玻璃和铝硼硅酸盐玻璃等、石英衬底、陶瓷衬底或包括不锈钢的金属衬底等。此外，也可以使用由以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料或丙烯酸树脂等的具有柔性的合成树脂形成的衬底。通过使用具有柔性的衬底，可以制造可弯曲的显示装置。具有柔性的衬底对衬底的面积和形状方面没有大的限制。由此，例如，当使用一边长具有1米以上的矩形衬底作为衬底7011时，可以显著提高生产率。与使用圆形硅衬底的情况相比，这是一个很大的优点。
绝缘膜7012用作基底膜。设置绝缘膜7012，以防止来自衬底7011的Na等碱金属或碱土金属对半导体元件的特性造成负面影响。绝缘膜7012可以使用具有氧或氮的绝缘膜的单层结构或叠层结构设置，具有氧或氮的绝缘膜例如是氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy，x＞y)或氮氧化硅(SiNxOy，x＞y)等。例如，当采用两层结构设置绝缘膜7012时，优选形成氮氧化硅膜作为第一层绝缘膜，并且形成氧氮化硅膜作为第二层绝缘膜。作为另一例子，当采用三层结构设置绝缘膜7012时，优选设置氧氮化硅膜作为第一层绝缘膜，设置氮氧化硅膜作为第二层绝缘膜，并设置氧氮化硅膜作为第三层绝缘膜。
半导体层7013、半导体层7014和半导体层7015可以使用非晶半导体、微晶半导体、氧化物半导体或半非晶半导体(SAS)形成。或者，也可以使用多晶半导体层。SAS是一种具有非晶结构和结晶结构(包括单晶、多晶)之间的中间结构且具有自由能方面稳定的第三状态的半导体，并且包括具有短程有序和晶格畸变的结晶区域。在膜中的至少一部分区域中可以观察到0.5nm至20nm的结晶区域。当以硅作为主要成分时，拉曼光谱向低于520cm-1的波数一侧偏移。在X射线衍射中，可以观察到来源于硅晶格的(111)和(220)的衍射峰。至少包含1原子％以上的氢或卤素，以终止不饱和(dangling bond)键。通过使用材料气体进行辉光放电分解(等离子体CVD)形成SAS。作为材料气体，不仅可以使用SiH4，还可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。或者，也可以混合GeF4。该材料气体也可以使用H2或者H2与选自He、Ar、Kr和Ne中的一种或多种稀有气体元素稀释。稀释比率为2倍至1000倍的范围内，压力大约为0.1Pa至133Pa，电源频率为1MHz至120MHz，优选为13MHz至60MHz，并且衬底加热温度为300℃以下，即可。作为膜中的杂质元素，大气成分的杂质诸如氧、氮和碳等优选为1×1020/cm3以下。尤其是，氧的浓度为5×1019/cm3以下，优选为1×1019/cm3以下。这里，通过溅射法、LPCVD法或等离子体CVD法等且使用以硅(Si)为主要成分的材料(例如SixGe1-x等)形成非晶半导体层，然后，通过诸如激光晶化法、使用RTA或退火炉的热晶化法或使用促进结晶的金属元素的热晶化法等的晶化法使该非晶半导体层晶化。
此外，氧化物半导体表示为InMO3(ZnO)m(m＞0)。另外，M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或多种金属元素。例如，作为M，有时采用Ga，有时包含Ga以外的上述金属元素诸如Ga和Ni或Ga和Fe等。此外，在上述氧化物半导体中，有不仅包含作为M的金属元素，而且还包含作为杂质元素的Fe、Ni等其它迁移金属元素或该迁移金属的氧化物的氧化物半导体。在本说明书中，也将使用该氧化物半导体形成的薄膜称为In-Ga-Zn-O类非单晶膜。
即使在通过溅射法进行成膜之后，以200℃至500℃，典型地以300℃至400℃进行10分至100分的热处理，也可以利用XRD(X线衍射)分析观察到In-Ga-Zn-O类非单晶膜的结晶结构。此外，可以制造具有如下电特性的薄膜晶体管：当栅电压是±20V时，导通截止比是109以上，迁移率是10以上。使用具有这种电特性的氧化物半导体膜制造的薄膜晶体管具有比使用非晶硅制造的薄膜晶体管高的迁移率，并可以使由该薄膜晶体管构成的电路进行高速驱动。
另外，通过溅射法在栅极绝缘膜上形成氧化物半导体层，然后通过光刻工序或喷墨法在该氧化物半导体层上形成抗蚀剂掩模，并使用该抗蚀剂掩模对氧化物半导体层进行蚀刻，从而可以形成氧化物半导体。作为用于溅射法的用来形成氧化物半导体层的靶材，使用In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶材。氧化物半导体对于用于在后面的工序中进行的光抗蚀剂的曝光的光具有优质的透光性，并且与非晶硅相比，可以有效地进行光抗蚀剂的感光。
绝缘膜7016可以使用具有氧或氮的绝缘膜的单层结构或叠层结构形成，该具有氧或氮的绝缘膜是例如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)或氮氧化硅(SiNxOy)(x＞y)等。
作为栅电极7017可以采用导电膜的单层结构、两层或三层导电膜的叠层结构。作为用于栅电极7017的材料，可以使用导电膜。例如，可以使用诸如钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、铬(Cr)、硅(Si)等的元素的单质膜；所述元素的氮化膜(典型地，氮化钽膜、氮化钨膜或氮化钛膜)；组合了所述元素的合金膜(典型地，Mo-W合金或Mo-Ta合金)；或者所述元素的硅化物膜(典型地，钨硅化物膜或钛硅化物膜)等。另外，上述单质膜、氮化膜、合金膜、硅化物膜等可以具有单层结构或叠层结构。
绝缘膜7018可以通过溅射法或等离子体CVD法等且使用如下膜的单层或叠层结构形成：如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)氮氧化硅(SiNxOy)(x＞y)等的具有氧或氮的绝缘膜；或如DLC(类金刚石碳)等的包含碳的膜。
绝缘膜7019可以使用如下材料的单层或叠层结构形成：硅氧烷树脂；如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)或氮氧化硅(SiNxOy)(x＞y)等的具有氧或氮的绝缘膜；如DLC(类金刚石碳)等的包含碳的膜；或者如环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯或丙烯酸等的有机材料。此外，硅氧烷树脂相当于包含Si-O-Si键的树脂。硅氧烷的骨架结构由硅(Si)和氧(O)的键构成。也可以使用有机基(例如烷基或芳烃)或氟基作为取代基。也可以具有氟基作为有机基。此外，也可以覆盖栅电极7017地直接设置绝缘膜7019而不设置绝缘膜7018。
作为导电膜7023，可以使用诸如Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、Mn等的元素的单质膜、所述元素的氮化膜、组合所述元素的合金膜或所述元素的硅化物膜等。例如，作为包含所述元素中的多个的合金，可以使用包含C及Ti的Al合金、包含Ni的Al合金、包含C及Ni的Al合金、包含C及Mn的Al合金等。例如，在采用叠层结构的情况下，可以采用以Mo或Ti等夹住Al的结构。通过采用该结构，可以提高Al的对热或化学反应的耐受性。
接着，参照图12A所示的其结构互不相同的多个晶体管的截面图说明各种结构的特征。
晶体管7001是单漏极晶体管。因为晶体管7001可以通过简单的方法形成，所以具有低制造成本和高成品率的优点。另外，锥形角度为45°以上且小于95°，优选为60°以上且小于95°。或者，锥形角度也可以为小于45°。这里，半导体层7013和半导体层7015具有不同的杂质浓度，半导体层7013用作沟道区而半导体层7015用作源区及漏区。通过以这种方式控制杂质量，可以控制半导体层的电阻率。可以将半导体层和导电膜7023之间的电连接状态接近于欧姆接触。另外，作为分别形成杂质量彼此不同的半导体层的方法，可以使用以栅电极7017为掩模对半导体层掺杂杂质的方法。
晶体管7002是其栅电极7017具有一定程度以上的锥形角的晶体管。因为晶体管7002可以通过简单的方法形成，所以具有低制造成本和高成品率的优点。这里，半导体层7013、半导体层7014和半导体层7015的杂质浓度分别不同，半导体层7013用作沟道区，半导体层7014用作低浓度漏(LDD)区，并且半导体层7015用作源区及漏区。通过以这种方式控制杂质量，可以控制半导体层的电阻率。可以将半导体层和导电膜7023之间的电连接状态接近于欧姆接触。因为晶体管包括LDD区，所以高电场不容易施加到晶体管内部，而可以抑制由于热载流子导致的元件的劣化。另外，作为分别形成杂质量不同的半导体层的方法，可以使用以栅电极7017为掩模对半导体层进行掺杂的方法。在晶体管7002中，因为栅电极7017具有一定程度以上的锥形角，所以可以使经过栅电极7017掺杂到半导体层的杂质的浓度具有梯度，而容易形成LDD区。另外，锥形角度为45°以上且小于95°，优选为60°以上且小于95°。或者，锥形角度也可以为小于45°。
晶体管7003是其栅电极7017至少由两层构成且下层栅电极比上层栅电极长的晶体管。在本说明书中，上层栅电极及下层栅电极的形状称为帽形。当栅电极7017具有帽形时，LDD区可以不追加光掩模地形成。此外，将像晶体管7003那样的LDD区与栅电极7017重叠的结构特地称为GOLD(Gate Overlapped LDD；栅极重叠LDD)结构。作为形成具有帽形的栅电极7017的方法，也可以使用下面的方法。
首先，当对栅电极7017进行构图时，通过干蚀刻来蚀刻下层栅电极及上层栅电极，使得其侧面形状具有倾斜(锥形)。然后，通过各向异性蚀刻，加工上层栅电极以使其倾角近于垂直。通过该工序，形成其截面形状为帽形的栅电极。然后，通过进行两次的杂质元素的掺杂，形成用作沟道区的半导体层7013，用作LDD区的半导体层7014以及用作源电极及漏电极的半导体层7015。
此外，将与栅电极7017重叠的LDD区称为Lov区，并且将不与栅电极7017重叠的LDD区称为Loff区。在此，Loff区在抑制截止电流值方面的效果高，而它在通过缓和漏极附近的电场来防止由于热载流子导致的导通电流值的劣化方面的效果低。另一方面，Lov区在通过缓和漏极附近的电场来防止导通电流值的劣化方面的效果高，而它在抑制截止电流值方面的效果低。因此，优选在每个电路中分别制造具有对应于所需的特性的结构的晶体管。例如，当用作显示装置时，作为像素晶体管优选使用具有Loff区的晶体管以抑制截止电流值。另一方面，作为外围电路中的晶体管，优选使用具有Lov区的晶体管以缓和漏极附近的电场来防止导通电流值的劣化。
晶体管7004是具有与栅电极7017的侧面接触的侧壁7021的晶体管。通过晶体管具有侧壁7021，可以将与侧壁7021重叠的区域用作LDD区。
晶体管7005是通过使用掩模7022对半导体层进行掺杂来形成LDD(Loff)区的晶体管。通过这种方式，可以准确地形成LDD区，并且可以减少晶体管的截止电流值。
晶体管7006是通过使用掩模对半导体层进行掺杂来形成LDD(Lov)区的晶体管。通过这种方式，可以准确地形成LDD区，并且缓和晶体管的漏极附近的电场，而可以减少导通电流值的劣化。
接下来，参照图12B至图12G示出晶体管的制造方法的例子。
此外，晶体管的结构及制造方法不限于图12A至图12G中所示的结构及制造方法，而可以使用各种结构及制造方法。
在本实施方式中，通过利用等离子体处理对衬底7011的表面、绝缘膜7012的表面、半导体层7013的表面、半导体层7014的表面、半导体层7015的表面、绝缘膜7016的表面、绝缘膜7018的表面或绝缘膜7019的表面进行氧化或氮化，可以使半导体层或绝缘膜氧化或氮化。如此，通过利用等离子体处理使半导体层或绝缘膜氧化或氮化，对该半导体层或该绝缘膜的表面进行改性，而可以形成比通过CVD法或溅射法形成的绝缘膜更致密的绝缘膜。因此，可以抑制诸如针孔等的缺陷，而可以提高显示装置的特性等。此外，将通过进行等离子体处理而形成的绝缘膜7024称为等离子体处理绝缘膜。
此外，作为侧壁7021，可以使用氧化硅(SiOx)或氮化硅(SiNx)。作为在栅电极7017的侧面形成侧壁7021的方法，例如，可以使用在形成栅电极7017之后形成氧化硅(SiOx)或氮化硅(SiNx)，然后通过各向异性蚀刻对氧化硅(SiOx)或氮化硅(SiNx)膜进行蚀刻的方法。通过这样的方法，由于可以仅在栅电极7017的侧面保留氧化硅(SiOx)或氮化硅(SiNx)膜，所以可以在栅电极7017的侧面上形成侧壁7021。
图13D是示出底栅型的晶体管的截面结构及电容元件的截面结构的图。
在衬底7091的整个面上形成有第一绝缘膜(绝缘膜7092)。但是不局限于此。也可以不形成第一绝缘膜(绝缘膜7092)。第一绝缘膜具有防止来自于衬底一侧的杂质对半导体层造成负面影响而改变晶体管的性质的功能。换言之，第一绝缘膜具有作为基底膜的功能。因此，可以制造可靠性高的晶体管。另外，作为第一绝缘膜，可以使用氧化硅膜、氮化硅膜或氧氮化硅膜(SiOxNy)等的单层或叠层。
在第一绝缘膜上形成有第一导电层(导电层7093及导电层7094)。导电层7093包括用作晶体管7108的栅电极的部分。导电层7094包括用作电容元件7109的第一电极的部分。另外，作为第一导电层，可以使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge等或者这些元素的合金。或者，可以使用包括这些元素(也包括合金)的叠层。
以至少覆盖第一导电层的方式形成有第二绝缘层(绝缘膜7104)。第二绝缘膜用作栅极绝缘膜。另外，作为第二绝缘膜，可以使用氧化硅膜、氮化硅膜或氧氮化硅膜(SiOxNy)等的单层或叠层。
另外，作为与半导体层接触的部分的第二绝缘膜，优选使用氧化硅膜。这是因为半导体层和第二绝缘膜接触的界面处的陷阱能级减少的缘故。
另外，当第二绝缘膜与Mo接触时，优选使用氧化硅膜作为与Mo接触的部分的第二绝缘膜。这是因为氧化硅膜不使Mo氧化的缘故。
通过光刻法、喷墨法、印刷法等在与第二绝缘膜上的与第一导电层重叠地形成的部分的一部分形成有半导体层。半导体层的一部分延伸到第二绝缘膜上的不与第一导电层重叠的部分。半导体层包括沟道形成区(沟道形成区7100)、LDD区(LDD区7098、LDD区7099)以及杂质区(杂质区7095、杂质区7096、杂质区7097)。沟道形成区7100用作晶体管7108的沟道形成区。LDD区7098及LDD区7099用作晶体管7108的LDD区。另外，未必需要形成LDD区7098及LDD区7099。杂质区7095包括用作晶体管7108的源电极及漏电极之一方的部分。杂质区7096包括用作晶体管7108的源电极及漏电极之另一方的部分。杂质区7097包括用作电容元件7109的第二电极的部分。
在整个面形成有第三绝缘膜(绝缘膜7101)。在第三绝缘膜的一部分中选择性地形成有接触孔。绝缘膜7101具有层间膜的功能。作为第三绝缘膜，可以使用无机材料(氧化硅、氮化硅或氧氮化硅等)或具有低介电常数的有机化合物材料(感光或非感光的有机树脂材料)等。或者，也可以使用包含硅氧烷的材料。另外，硅氧烷的骨架结构由硅(Si)和氧(O)的键构成。也可以使用有机基(例如烷基或芳烃)或氟基作为取代基。或者，也可以具有氟基作为有机基。
在第三绝缘膜上形成有第二导电层(导电层7102及导电层7103)。导电层7102通过形成在第三绝缘膜中的接触孔与晶体管7108的源电极及漏电极之另一方连接。因此，导电层7102包括用作晶体管7108的源电极及漏电极之另一方的部分。当导电层7103与导电层7094连接时，导电层7103包括用作电容元件7109的第一电极的部分。或者，当导电层7103与杂质区7097连接时，导电层7103包括用作电容元件7109的第二电极的部分。或者，当导电层7103不与导电层7094及杂质区7097连接时，形成与电容元件7109不同的电容元件。该电容元件具有导电层7103、杂质区7097及绝缘膜7101分别用作电容元件的第一电极、第二电极及绝缘膜的结构。另外，可以使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge等或者这些元素的合金作为第二导电层。或者，可以使用这些元素(也包括合金)的叠层。
另外，在形成第二导电层之后的工序中，可以形成有各种绝缘膜或各种导电膜。
接着，说明将非晶硅(a-Si:H)膜或微晶硅膜等用于晶体管的半导体层时的晶体管及电容元件的结构。
图13A是示出顶栅型晶体管及电容元件的截面结构的图。
在衬底7031的整个面上形成有第一绝缘膜(绝缘膜7032)。第一绝缘膜具有防止来自衬底一侧的杂质对半导体层造成负面影响而改变晶体管的性质的功能。换句话说，第一绝缘膜具有基底膜的功能。因此，可以制造可靠性高的晶体管。另外，作为第一绝缘膜，可以使用氧化硅膜、氮化硅膜或氧氮化硅膜(SiOxNy)的单层或叠层。
此外，未必需要形成第一绝缘膜。在此情况下，可以减少工序的数量，并且可以降低制造成本。因为可以简化结构，所以可以提高成品率。
在第一绝缘膜上形成有第一导电层(导电层7033、导电层7034及导电层7035)。导电层7033包括用作晶体管7048的源电极及漏电极之一方的部分。导电层7034包括用作晶体管7048的源电极及漏电极之另一方的部分。导电层7035包括用作电容元件7049的第一电极的部分。作为第一导电层，可以使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge等或者这些元素的合金。或者，可以使用这些元素(也包括合金)的叠层。
在导电层7033及导电层7034上形成有第一半导体层(半导体层7036及半导体层7037)。半导体层7036包括用作源电极及漏电极之一方的部分。半导体层7037包括用作源电极及漏电极之另一方的部分。另外，作为第一半导体层，可以使用包含磷等的硅等。
在导电层7033和导电层7034之间且在第一绝缘膜上形成有第二半导体层(半导体层7038)。而且，半导体层7038的一部分延伸到导电层7033上及导电层7034上。半导体层7038包括用作晶体管7048的沟道区的部分。另外，作为第二半导体层，可以使用如非晶硅(a-Si:H)等具有非晶性的半导体层或微晶硅(μ-Si:H)等的半导体层等。
以至少覆盖半导体层7038及导电层7035的方式形成有第二绝缘膜(绝缘膜7039及绝缘膜7040)。第二绝缘膜具有作为栅极绝缘膜的功能。作为第二绝缘膜，可以使用氧化硅膜、氮化硅膜或氧氮化硅膜(SiOxNy)等的单层或叠层。
另外，作为与第二半导体层接触的部分的第二绝缘膜，优选使用氧化硅膜。这是因为第二半导体层和第二绝缘膜接触的界面处的陷阱能级减少的缘故。
另外，当第二绝缘膜与Mo接触时，优选使用氧化硅膜作为与Mo接触的第二绝缘膜。这是因为氧化硅膜不使Mo氧化的缘故。
在第二绝缘膜上形成有第二导电层(导电层7041及导电层7042)。导电层7041包括用作晶体管7048的栅电极的部分。导电层7042用作电容元件7049的第二电极或布线。可以使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge等或者这些元素的合金作为第二导电层。或者，可以使用这些元素(也包括合金)的叠层。
作为形成第二导电层之后的工序，还可以形成各种绝缘膜或各种导电膜。
图13B是示出反交错型(底栅型)晶体管及电容元件的截面结构的图。尤其，图13B所示的晶体管具有称为沟道蚀刻型的结构。
在衬底7051的整个面上形成有第一绝缘膜(绝缘膜7052)。第一绝缘膜具有防止来自衬底一侧的杂质对半导体层造成负面影响而改变晶体管的性质的功能。换句话说，第一绝缘膜用作基底膜。因此，可以制造可靠性高的晶体管。另外，作为第一绝缘膜，可以使用氧化硅膜、氮化硅膜或氧氮化硅膜(SiOxNy)等的单层或叠层。
此外，未必需要形成第一绝缘膜。在此情况下，可以减少工序的数量，并且可以降低制造成本。因为可以简化结构，可以提高成品率。
在第一绝缘膜上形成有第一导电层(导电层7053及导电层7054)。导电层7053包括用作晶体管7068的栅电极的部分。导电层7054包括用作电容元件7069的第一电极的部分。另外，作为第一导电层，可以使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge等或者这些元素的合金。或者，可以使用这些元素(也包括合金)的叠层。
以至少覆盖第一导电层的方式形成有第二绝缘膜(绝缘膜7055)。第二绝缘膜用作栅极绝缘膜。另外，作为第二绝缘膜，可以使用氧化硅膜、氮化硅膜或氧氮化硅膜(SiOxNy)等的单层或叠层。
作为与半导体层接触的部分的第二绝缘膜，优选使用氧化硅膜。这是因为半导体层和第二绝缘膜接触的界面处的陷阱能级减少的缘故。
另外，当第二绝缘膜与Mo接触时，优选使用氧化硅膜作为与Mo接触的第二绝缘膜。这是因为氧化硅膜不使Mo氧化的缘故。
通过光刻法、喷墨法、印刷法等在第二绝缘膜上的与第一导电层重叠的部分的一部分形成有第一半导体层(半导体层7056)。半导体层7056的一部分延伸到第二绝缘膜上的不与第一导电层重叠形成的部分。半导体层7056包括用作晶体管7068的沟道区的部分。作为半导体层7056，可以使用如非晶硅(a-Si:H)等具有非晶性的半导体层，或如微晶硅(μ-Si:H)等的半导体层等。
在第一半导体层的一部分上形成有第二半导体层(半导体层7057及半导体层7058)。半导体层7057包括用作源电极及漏电极之一方的部分。半导体层7058包括用作源电极及漏电极之另一方的部分。另外，可以使用包含磷等的硅等作为第二半导体层。
在第二半导体层及第二绝缘膜上形成有第二导电层(导电层7059、导电层7060及导电层7061)。导电层7059包括用作晶体管7068的源电极及漏电极之一方的部分。导电层7060包括用作晶体管7068的源电极及漏电极之另一方的部分。导电层7061包括用作电容元件7069的第二电极的部分。另外，可以使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge等或者这些元素的合金作为第二导电层。或者，可以使用这些元素(也包括合金)的叠层。
另外，作为形成第二导电层之后的工序，也可以形成各种绝缘膜或各种导电膜。
这里，说明沟道蚀刻型晶体管的工序特征的一例。可以使用相同的掩模形成第一半导体层及第二半导体层。具体而言，第一半导体层和第二半导体层连续形成。而且，使用相同的掩模形成第一半导体层及第二半导体层。
说明沟道蚀刻型晶体管的工序特征的另一实例。可以不使用新的掩模地形成晶体管的沟道区。具体而言，在形成第二导电层之后，将第二导电层用作掩模而去除第二半导体层的一部分。或者，通过使用与第二导电层相同的掩模去除第二半导体层的一部分。然后，形成在去除了的第二半导体层下的第一半导体层成为晶体管的沟道区。
图13C是示出反交错型(底栅型)晶体管及电容元件的截面结构的图。尤其，图13C所示的晶体管具有称为沟道保护型(沟道停止型)的结构。
在衬底7071的整个面上形成有第一绝缘膜(绝缘膜7072)。该第一绝缘膜具有防止来自于衬底一侧的杂质对半导体层造成负面影响而改变晶体管的性质的功能。换句话说，第一绝缘膜用作基底膜。因此，可以制造可靠性高的晶体管。另外，作为第一绝缘膜，可以使用氧化硅膜、氮化硅膜或氧氮化硅膜(SiOxNy)等的单层或叠层。
此外，未必需要形成该第一绝缘膜。在此情况下，可以减少工序的数量，并且可以降低制造成本。因为可以简化结构，可以提高成品率。
在第一绝缘膜上形成有第一导电层(导电层7073及导电层7074)。导电层7073包括用作晶体管7088的栅电极的部分。导电层7074包括用作电容元件7089的第一电极的部分。作为第一导电层，可以使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge等或这些元素的合金。或者，可以使用这些元素(也包括合金)的叠层。
以至少覆盖第一导电层的方式形成有第二绝缘膜(绝缘膜7075)。第二绝缘膜用作栅极绝缘膜。另外，作为第二绝缘膜，可以使用氧化硅膜、氮化硅膜或氧氮化硅膜(SiOxNy)等的单层或叠层。
作为与半导体层接触的部分的第二绝缘膜，优选使用氧化硅膜。这是因为半导体层和第二绝缘膜接触的界面处的陷阱能级减少的缘故。
另外，当第二绝缘膜与Mo接触时，优选使用氧化硅膜作为与Mo接触的第二绝缘膜。这是因为氧化硅膜不使Mo氧化的缘故。
通过光刻法、喷墨法或印刷法等在第二绝缘膜上的与第一导电层重叠的部分的一部分中形成有第一半导体层(半导体层7076)。半导体层7078的一部分延伸到第二绝缘膜上的不与第一导电层重叠形成的部分。半导体层7076包括用作晶体管7088的沟道区的部分。另外，作为半导体层7076，可以使用非晶硅(a-Si:H)等的具有非晶性的半导体层，或微晶硅(μ-Si:H)等的半导体层等。
在第一半导体层的一部分上形成有第三绝缘膜(绝缘膜7082)。绝缘膜7082具有防止晶体管7088的沟道区被蚀刻而去除的功能。换句话说，绝缘膜7082用作沟道保护膜(沟道停止膜)。另外，作为第三绝缘膜，可以使用氧化硅膜、氮化硅膜或氧氮化硅膜(SiOxNy)等的单层或叠层。
在第一半导体层的一部分和第三绝缘膜的一部分上形成有第二半导体层(半导体层7077及半导体层7078)。半导体层7077包括用作源电极和漏电极之一方的部分。半导体层7078包括用作源电极和漏电极之另一方的部分。可以使用包括磷等的硅等作为第二半导体层。
在第二半导体层上形成有第二导电层(导电层7079、导电层7080及导电层7081)。导电层7079包括用作晶体管7088的源电极和漏电极之一方的部分。导电层7080包括用作晶体管7088的源电极及漏电极之另一方的部分。导电层7081包括用作电容元件7089的第二电极的部分。另外，可以使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge等或这些元素的合金作为第二导电层。或者，可以使用这些元素(也包括合金)的叠层。
另外，作为形成第二导电层之后的工序，也可以形成各种绝缘膜或各种导电膜。
接着，说明将半导体衬底用作用来制造晶体管的衬底的例子。因为使用半导体衬底制造的晶体管的迁移率高，所以可以缩小晶体管尺寸。其结果是，可以增加每单位面积中的晶体管的数量(提高集成度)，且因为在同一电路结构中，集成度越高，可以越减少衬底的尺寸，所以可以减少制造成本。再者，在采用同一尺寸的衬底时，集成度越高，可以越扩大电路的规模，所以可以在制造成本大致相等的状态下具有更高的功能。再者，由于特性的不均匀少，因此可以提高制造的成品率。而且，由于工作电压低，因此可以减少耗电量。而且，由于迁移率高，因此可以进行高速工作。
通过将集成使用半导体衬底制造的晶体管构成的电路以IC芯片等的方式安装在装置中，使该装置具有各种功能。例如，通过集成使用半导体衬底制造的晶体管构成显示装置的外围驱动电路(数据驱动器(源极驱动器)、扫描驱动器(栅极驱动器)、定时控制器、图像处理电路、接口电路、电源电路、振荡电路等)，可以以低成本成品率高地制造尺寸小，耗电量低，能够进行高速工作的外围驱动电路。另外，集成使用半导体衬底制造的晶体管构成的电路也可以采用具有单一极性的晶体管的结构。由此可以使制造工艺简化，从而可以减少制造成本。
此外，例如还可以将集成使用半导体衬底制造的晶体管构成的电路用于显示面板。更详细地，可以用于LCOS(Liquid Crystal OnSilicon；硅基液晶)等的反射型液晶面板、集成微小镜的DMD(DigitalMicromirror Device；数字微镜装置)元件、EL面板等。通过使用半导体衬底制造这些显示面板，可以以低成本成品率高地制造尺寸小，耗电量低，能够进行高速工作的显示面板。另外，显示面板包括大规模集成电路(LSI)等的形成在具有显示面板的驱动以外的功能的元件上的显示面板。
下面，描述使用半导体衬底制造晶体管的方法。作为一例，使用图14A至图14G所示的工序制造晶体管，即可。
图14A示出在半导体衬底7110中分离元件的区域7112、区域7113、绝缘膜7111(也称为场氧化膜)、p阱7114。
作为半导体衬底7110，只要是半导体衬底而没有特别的限制。例如，可以使用具有n型或p型的导电型的单晶Si衬底、化合物半导体衬底(GaAs衬底、InP衬底、GaN衬底、SiC衬底、蓝宝石衬底、ZnSe衬底等)、采用贴合法或SIMOX(Separation by ImplantedOxygen；注入氧隔离)法制造的SOI(Silicon On Insulator；绝缘体上硅)衬底等。
图14B示出绝缘膜7121、绝缘膜7122。绝缘膜7121、绝缘膜7122例如通过进行热处理使设置在半导体衬底7110的区域7112、区域7113的表面氧化，可以使用氧化硅膜形成绝缘膜7121、绝缘膜7122。
图14C示出导电膜7123、导电膜7124。
可以使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等中的元素或以这些元素为主要成分的合金材料或化合物材料形成导电膜7123、导电膜7124。或者，也可以使用使这些元素氮化的金属氮化膜形成导电膜7123、导电膜7124。此外，还可以使用掺杂磷等的杂质元素的多晶硅、引入金属材料的以硅化物等为代表的半导体材料形成。
图14D至图14G示出栅电极7130、栅电极7131、抗蚀剂掩模7132、杂质区7134、沟道形成区7133、抗蚀剂掩模7135、杂质区7137、沟道形成区7136、第二绝缘膜7138、布线7139。
另外，第二绝缘膜7138可以通过CVD法或溅射法等并使用由如下材料构成的单层结构或叠层结构设置：如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)、氮氧化硅(SiNxOy)(x＞y)等的具有氧或氮的绝缘膜；如DLC(类金刚石碳)等的包含碳的膜；环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸等的有机材料；或者如硅氧烷树脂等的硅氧烷材料。另外，硅氧烷材料相当于包含Si-O-Si键的材料。硅氧烷的骨架结构由硅(Si)和氧(O)的键构成。可以使用有机基(例如烷基或芳烃)或氟基作为取代基。也可以使用氟基作为有机基。
布线7139利用CVD法或溅射法等并使用由如下材料构成的单层结构或叠层结构设置：选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)中的元素或者以这些元素为主要成分的合金材料或化合物材料。以铝为主要成分的合金材料例如相当于以铝为主要成分且包含镍的材料或者以铝为主要成分且包含镍以及碳及硅中的一方或双方的合金材料。作为布线7139，例如优选采用阻挡膜、铝硅(Al-Si)膜以及阻挡膜的叠层结构或者阻挡膜、铝硅(Al-Si)膜、氮化钛膜以及阻挡膜的叠层结构。另外，阻挡膜相当于由钛、钛的氮化物、钼或钼的氮化物构成的薄膜。因为铝或铝硅的电阻低且价格低廉，所以作为形成布线7139的材料最合适。例如，当设置上层和下层的阻挡层时，可以防止铝或铝硅的小丘的产生。例如，当形成由还原性高的元素的钛构成的阻挡膜时，即使在结晶半导体膜上形成有较薄的自然氧化膜，也可以使该自然氧化膜还原。其结果是，布线7139与结晶半导体膜可以实现良好的电连接及物理连接。
此外，晶体管的结构不局限于图示的结构。例如，可以采用反交错结构、FinFET(鳍式场效应晶体管)结构等的晶体管结构。优选采用FinFET结构，因为可以抑制由晶体管尺寸的微细化导致的短沟道效应。
以上说明了晶体管的结构及晶体管的制造方法。在此，布线、电极、导电层、导电膜、端子、通路、插头等优选由如下材料构成：选自由铝(Al)、钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、钕(Nd)、铬(Cr)、镍(Ni)、铂(Pt)、金(Au)、银(Ag)、铜(Cu)、镁(Mg)、钪(Sc)、钴(Co)、锌(Zn)、铌(Nb)、硅(Si)、磷(P)、硼(B)、砷(As)、镓(Ga)、铟(In)、锡(Sn)、氧(O)构成的组中的一种或多种元素；以选自所述组中的一种或多种元素为成分的化合物或合金材料(例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、包含氧化硅的铟锡氧化物(ITSO)、氧化锌(ZnO)、氧化锡(SnO)、氧化锡镉(CTO)、铝钕(Al-Nd)、镁银(Mg-Ag)、钼铌等(Mo-Nb)等)。或者，布线、电极、导电层、导电膜、端子等优选具有组合这些化合物而成的物质等。或者，优选具有如下材料：选自所述组中的一种或多种元素和硅的化合物(硅化物)(例如铝硅、钼硅、镍硅化物等)；选自所述组中的一种或多种元素和氮的化合物(例如氮化钛、氮化钽、氮化钼等)。
另外，硅(Si)也可以包含n型杂质(磷等)或p型杂质(硼等)。通过将杂质包含在硅中，可以提高导电率，且该硅可以起到与通常的导体相同的作用。因此，可以容易将其用作布线或电极等。
另外，硅可以是单晶、多晶(多晶硅)、微晶(微晶硅)等的具有各种结晶性的硅。或者，硅也可以是非晶(非晶硅)等的没有结晶性的硅。通过使用单晶硅或多晶硅，可以降低布线、电极、导电层、导电膜、端子等的电阻。通过使用非晶硅或微晶硅，可以以简单的工序形成布线等。
由于铝或银的导电率高，因此可以减少信号延迟。再者，由于对铝或银容易进行蚀刻，因此容易进行构图，并可以进行微细的加工。
由于铜的导电率高，因此可以减少信号延迟。在使用铜时，优选采用叠层结构以提高紧密性。
钼或钛是优选的，这是因为它们具有如下优点：即使接触于氧化物半导体(ITO、IZO等)或硅，也不会产生不良；容易进行蚀刻；耐热性高等。
钽具有耐热性高等的优点，所以是优选的。
钕具有耐热性高等的优点，所以是优选的。特别是，当采用钕与铝的合金时耐热性提高，所以铝不容易产生小丘。
硅具有如可以与晶体管所具有的半导体层同时形成、耐热性高等的优点，所以是优选的。
另外，ITO、IZO、ITSO、氧化锌(ZnO)、硅(Si)、氧化锡(SnO)、氧化锡镉(CTO)具有透光性，而可以用于透射光的部分。例如，它们可用作像素电极或公共电极。
此外，优选使用IZO，因为对IZO容易进行蚀刻并且容易加工。IZO不容易引起当蚀刻时留下渣滓的问题。因此，通过使用IZO作为像素电极，可以减少给液晶元件或发光元件带来的不良(短路、取向无序等)。
此外，布线、电极、导电层、导电膜、端子、通路、插头等也可以由单层结构或叠层结构构成。通过采用单层结构，可以简化制造布线、电极、导电层、导电膜、端子等的工序并减少制作步骤和时间，这可以实现成本降低。或者，通过采用多层结构，可以利用各种材料的优点并且减少其缺点，从而可以形成高性能布线或电极等。举例来说，通过在多层结构中包含低电阻材料(铝等)，可以实现布线的低电阻化。作为另一例子，通过采用低耐热性材料被夹在高耐热性材料之间的叠层结构，可以利用低耐热性材料的优点并且提高布线或电极等的耐热性。例如，优选采用包含铝的层被夹在包含钼、钛、钕等的层之间的叠层结构。
这里，在布线或电极等彼此直接接触的情况下，它们可能彼此受到负面影响。例如，一个布线或电极等可能进入另一个布线或电极等的材料中而改变其性质，因此不能发挥本来的作用。作为另一例子，当形成或制造高电阻部分时，有时发生问题并且不能正常地制造。在这种情况下，优选采用叠层结构将容易引起反应的材料夹在不容易引起反应的材料之间，或者，使用不容易引起反应的材料覆盖容易引起反应的材料。例如，在连接ITO和铝的情况下，优选在ITO和铝之间插入钛、钼或钕合金。作为另一例子，在连接硅和铝的情况下，优选在硅和铝之间插入钛、钼或钕合金。
布线指的是配置有导电体的物质。布线形状可以是线状，也可以不是线状而是短的。因此，布线包括电极。
作为布线、电极、导电层、导电膜、端子、通路、插头等，也可以使用碳纳米管。由于碳纳米管具有透光性，所以可以将它用于透射光的部分。例如，可以将其用作像素电极或公共电极。
另外，在本实施方式中参照各种附图进行描述。在各附图中描述的内容(也可以是其一部分的内容)对在其它附图中描述的内容(也可以是其一部分的内容)、在其它实施方式中描述的内容(也可以是其一部分的内容)可以自由地进行应用、组合或置换等。再者，在上述附图中，可以对各部分组合其它部分、其它实施方式的部分。
实施方式4
在本实施方式中，说明具备上述实施方式所说明的显示装置的电子设备的例子。
图15A至图15H、图16A至图16D是示出电子设备的图。这些电子设备可以具有外壳5000、显示部5001、扬声器5003、LED灯5004、操作键5005、连接端子5006、传感器5007(它包括测定如下因素的功能：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风5008等。
图15A示出移动计算机，除了上述以外还可以具有开关5009、红外端口5010等。图15B示出具备记录介质的便携式图像再现装置(如DVD再现装置)，除了上述以外还可以具有第二显示部5002、记录介质读出部5011等。图15C示出护目镜型显示器，除了上述以外还可以具有第二显示部5002、支撑部5012、耳机5013等。图15D示出便携式游戏机，除了上述以外还可以具有记录介质读出部5011等。图15E示出投影仪装置，除了上述以外还可以具有光源5033、投射透镜5034等。图15F示出便携式游戏机，除了上述以外还可以具有第二显示部5002、记录介质读出部5011等。图15G示出电视接收机，除了上述以外还可以具有调谐器、图像处理部等。图15H示出便携式电视接收机，除了上述以外还可以具有能够收发信号的充电器5017等。图16A示出显示器，除了上述以外还可以具有支撑台5018等。图16B示出相机，除了上述以外还可以具有外部连接端口5019、快门按钮5015、图像接收部5016等。图16C示出计算机，除了上述以外还可以具有定位装置5020、外部连接端口5019、读写器5021等。图16D示出移动电话机，除了上述以外还可以具有天线5014、用于移动电话及移动终端的单波段播放(one-segment broadcasting)部分接收用调谐器等。
图15A至图15H、图16A至图16D所示的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上；触控面板；显示日历、日期或时刻等；通过利用各种软件(程序)控制处理；进行无线通信；通过利用无线通信功能，与各种计算机网络连接；通过利用无线通信功能，进行各种数据的发送或接收；读出存储在记录介质中的程序或数据来将它显示在显示部上；等等。再者，在具有多个显示部的电子设备中，可以具有如下功能：一个显示部主要显示图像信息，而另一显示部主要显示文字信息；或者，在多个显示部上显示考虑到视差的图像来显示立体图像；等等。再者，在具有图像接收部的电子设备中，可以具有如下功能：拍摄静态图像；拍摄动态图像；对所拍摄的图像进行自动或手工校正；将所拍摄的图像存储在记录介质(外部或内置于相机)中；将所拍摄的图像显示在显示部上；等等。此外，图15A至图15H、图16A至图16D所示的电子设备可具有的功能不局限于上述功能，而可以具有各种各样的功能。
下面，说明具备显示装置的电子设备的应用例子。
图16E表示将显示装置和建筑物设置为一体的例子。图16E包括外壳5022、显示部5023、作为操作部的遥控装置5024、扬声器部5025等。显示装置以壁挂的方式与建筑物成为一体并且可以不需要较大的空间而设置。
图16F表示在建筑物内将显示装置和建筑物设置为一体的另一例子。显示面板5026被结合到浴室5027内，并且洗澡的人可以观看显示面板5026。
在本实施方式中，举出墙、浴室作为建筑物。但是，本实施方式不局限于此。显示装置可以安装在各种建筑物上。
下面，表示将显示装置和移动物体设置为一体的例子。
图16G表示将显示装置和汽车设置为一体的例子。显示面板5028被结合到汽车的车体5029，并根据需要能够显示车体的工作或从车体内部或外部输入的信息。另外，也可以具有导航功能。
图16H表示将显示装置和旅客用飞机设置为一体的例子。图16H表示在将显示面板5031设置在旅客用飞机的座位上方的天花板5030上的情况下使用显示面板5031时的形状。显示面板5031通过铰链部5032被结合到天花板5030，并且乘客因铰链部5032伸缩而可以观看显示板5031。显示板5031具有通过乘客的操作来显示信息的功能。
另外，在本实施方式中，举出汽车、飞机作为移动物体，但是不限于此而可以设置在各种移动物体如摩托车、自动四轮车(包括汽车、公共汽车等)、电车(包括单轨、铁路等)、以及船等。
另外，在本实施方式中参照各种附图进行描述。在各附图中描述的内容(也可以是其一部分的内容)对在其它附图中描述的内容(也可以是其一部分的内容)、在其它实施方式中描述的内容(也可以是其一部分的内容)可以自由地进行应用、组合或置换等。再者，在上述附图中，可以对各部分组合其它部分、其它实施方式的部分。因此，通过将上述实施方式说明的显示装置用作电子设备的显示部，可以实现图像质量不良的减少。

Claims (20)

1.一种显示装置，包括：
像素，该像素包括：
晶体管；
校正电路，其电连接到所述晶体管的第一端子、第二端子及栅极端子，并配置成用于保持施加到所述晶体管的所述栅极端子和所述第一端子之间的阈值电压及视频电压；
第一开关，其电连接到所述晶体管的所述第一端子，并配置成用于控制与被供给第一电位的第一布线的电连接；
第二开关，其电连接到所述晶体管的所述第一端子，并配置成用于控制与被供给第二电位的第二布线的电连接；以及
发光元件，其具有电连接到所述校正电路的第一端子和电连接到第三布线的第二端子。
2.根据权利要求1所述的显示装置，其中所述第一布线的宽度比所述第二布线的宽度大。
3.根据权利要求1所述的显示装置，其中所述第一布线的宽度及所述第二布线的宽度根据所述发光元件的色彩单元而不同。
4.根据权利要求1所述的显示装置，其中将所述显示装置应用于电子设备。
5.根据权利要求4所述的显示装置，其中所述电子设备选自个人计算机、数码相机、摄像机、便携式信息终端、导航系统、电子游戏机及记录介质再现用播放器构成的组。
6.根据权利要求5所述的显示装置，其中所述便携式信息终端选自移动计算机、移动电话及电子书构成的组。
7.一种显示装置，包括：
像素，该像素包括：
晶体管；
校正电路，其电连接到所述晶体管的第一端子、第二端子及栅极端子，并配置成用于保持施加到所述晶体管的所述栅极端子和所述第一端子之间的阈值电压及视频电压；
第一开关，其电连接到所述晶体管的所述第一端子，并配置成用于控制与被供给第一电位的第一布线的电连接；
第二开关，其电连接到所述晶体管的所述第一端子，并配置成用于控制与被供给第二电位的第二布线的电连接；以及
发光元件，其具有电连接到所述校正电路的第一端子和电连接到第三布线的第二端子，
其中，所述第三布线还电连接到所述校正电路。
8.根据权利要求7所述的显示装置，其中所述第一布线的宽度比所述第二布线的宽度大。
9.根据权利要求7所述的显示装置，其中所述第一布线的宽度及所述第二布线的宽度根据所述发光元件的色彩单元而不同。
10.根据权利要求7所述的显示装置，其中将所述显示装置应用于电子设备。
11.根据权利要求10所述的显示装置，其中所述电子设备选自个人计算机、数码相机、摄像机、便携式信息终端、导航系统、电子游戏机及记录介质再现用播放器构成的组。
12.根据权利要求11所述的显示装置，其中所述便携式信息终端选自移动计算机、移动电话及电子书构成的组。
13.一种显示装置，包括：
像素，该像素包括：
晶体管；
校正电路，其电连接到所述晶体管的第一端子、第二端子及栅极端子，并配置成用于保持施加到所述晶体管的所述栅极端子和所述第一端子之间的阈值电压及视频电压；
第一开关，其电连接到所述晶体管的所述第一端子，并配置成用于控制与被供给第一电位的第一布线的电连接；
第二开关，其电连接到所述晶体管的所述第一端子，并配置成用于控制与被供给第二电位的第二布线的电连接；
发光元件，其具有电连接到所述校正电路的第一端子和电连接到第三布线的第二端子；以及
电连接到所述校正电路的第四布线。
14.根据权利要求13所述的显示装置，其中所述第一布线的宽度比所述第二布线的宽度大。
15.根据权利要求13所述的显示装置，其中所述第一布线的宽度及所述第二布线的宽度根据所述发光元件的色彩单元而不同。
16.根据权利要求13所述的显示装置，其中将所述显示装置应用于电子设备。
17.根据权利要求16所述的显示装置，其中所述电子设备选自个人计算机、数码相机、摄像机、便携式信息终端、导航系统、电子游戏机及记录介质再现用播放器构成的组。
18.根据权利要求17所述的显示装置，其中所述便携式信息终端选自移动计算机、移动电话及电子书构成的组。
19.一种显示装置的驱动方法，该显示装置包括：
像素，该像素包括：
晶体管；
校正电路，其电连接到所述晶体管的第一端子、第二端子及栅极端子，并配置成用于在电容器中保持施加到所述晶体管的所述栅极端子和所述第一端子之间的阈值电压及从信号线通过选择开关施加的视频电压；
第一开关，其电连接到所述晶体管的所述第一端子，并配置成用于控制与被供给第一电位的第一布线的电连接；
第二开关，其电连接到所述晶体管的所述第一端子，并配置成用于控制与被供给第二电位的第二布线的电连接；以及
发光元件，其具有电连接到所述校正电路的第一端子和电连接到第三布线的第二端子，
所述显示装置的驱动方法包括如下步骤：
在电压程序期间中，使所述第一开关导通且使所述第二开关截止；以及
在发光期间中，使所述第一开关截止且使所述第二开关导通，且使所述发光元件发光。
20.根据权利要求19所述的显示装置的驱动方法，其中改变施加到所述晶体管的所述栅极端子和所述第一端子之间的电压来补偿所述晶体管的迁移率。
CN200910258614.9A 2008-12-04 2009-12-04 显示装置、其驱动方法及使用该显示装置的电子设备 Expired - Fee Related CN101833915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008309273 2008-12-04
JP2008-309273 2008-12-04

Publications (2)

Publication Number Publication Date
CN101833915A true CN101833915A (zh) 2010-09-15
CN101833915B CN101833915B (zh) 2016-12-14

Family

ID=

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107644621A (zh) * 2017-11-14 2018-01-30 上海天马微电子有限公司 一种显示面板
CN110109564A (zh) * 2013-06-27 2019-08-09 辛纳普蒂克斯公司 全内嵌式传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117352A1 (en) * 2001-10-24 2003-06-26 Hajime Kimura Semiconductor device and driving method thereof
CN1472721A (zh) * 2002-07-31 2004-02-04 ������������ʽ���� 电子电路及其驱动方法、光电装置及其驱动方法、电子设备
CN1758311A (zh) * 2004-10-08 2006-04-12 三星Sdi株式会社 发光显示器
WO2008108024A1 (ja) * 2007-03-08 2008-09-12 Sharp Kabushiki Kaisha 表示装置およびその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117352A1 (en) * 2001-10-24 2003-06-26 Hajime Kimura Semiconductor device and driving method thereof
CN1472721A (zh) * 2002-07-31 2004-02-04 ������������ʽ���� 电子电路及其驱动方法、光电装置及其驱动方法、电子设备
CN1758311A (zh) * 2004-10-08 2006-04-12 三星Sdi株式会社 发光显示器
WO2008108024A1 (ja) * 2007-03-08 2008-09-12 Sharp Kabushiki Kaisha 表示装置およびその駆動方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110109564A (zh) * 2013-06-27 2019-08-09 辛纳普蒂克斯公司 全内嵌式传感器
CN110109564B (zh) * 2013-06-27 2022-11-22 辛纳普蒂克斯公司 全内嵌式传感器
CN107644621A (zh) * 2017-11-14 2018-01-30 上海天马微电子有限公司 一种显示面板
CN107644621B (zh) * 2017-11-14 2019-12-13 上海天马微电子有限公司 一种显示面板

Also Published As

Publication number Publication date
JP5933160B2 (ja) 2016-06-08
US8446397B2 (en) 2013-05-21
JP2010156962A (ja) 2010-07-15
US20100141630A1 (en) 2010-06-10
JP6023839B2 (ja) 2016-11-09
JP2015163971A (ja) 2015-09-10

Similar Documents

Publication Publication Date Title
CN101527116B (zh) 半导体装置的驱动方法
JP6224150B2 (ja) 半導体装置、表示モジュール、電子機器
JP6283133B2 (ja) 半導体装置
JP6023839B2 (ja) 表示装置、電子機器および移動体
JP2023145576A (ja) 表示装置
KR102241160B1 (ko) 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
JP5386140B2 (ja) 表示装置
KR20130132666A (ko) 표시장치 및 전자기기
JP2009037230A (ja) アクティブマトリクス型表示装置及びそれを用いた電子機器
CN101833915B (zh) 显示装置、其驱动方法及使用该显示装置的电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161214

Termination date: 20211204