JP2015163971A - 表示装置、電子機器および移動体 - Google Patents

表示装置、電子機器および移動体 Download PDF

Info

Publication number
JP2015163971A
JP2015163971A JP2015075549A JP2015075549A JP2015163971A JP 2015163971 A JP2015163971 A JP 2015163971A JP 2015075549 A JP2015075549 A JP 2015075549A JP 2015075549 A JP2015075549 A JP 2015075549A JP 2015163971 A JP2015163971 A JP 2015163971A
Authority
JP
Japan
Prior art keywords
transistor
wiring
switch
circuit
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015075549A
Other languages
English (en)
Other versions
JP6023839B2 (ja
Inventor
木村　肇
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015075549A priority Critical patent/JP6023839B2/ja
Publication of JP2015163971A publication Critical patent/JP2015163971A/ja
Application granted granted Critical
Publication of JP6023839B2 publication Critical patent/JP6023839B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】電流供給線の配線抵抗に伴う電圧のばらつきによって、発光素子の輝度がばらついて表示品質が低下することを低減し、表示品質の向上を図ることができる表示装置を提供する。【解決手段】電圧プログラム期間では、ＥＬ素子２０２を駆動するためのトランジスタ２０３のソースとなる端子を第１の電位が供給される第１の配線１０８に電気的に接続し、発光期間では、駆動トランジスタ２０３のソースとなる端子を第２の電位が供給される第２の配線１０９に電気的に接続し、電流供給線の配線抵抗に伴う電圧のばらつきの影響を受けることなく、駆動トランジスタ２０３のゲート端子とソース端子の間の電圧を保持できるようにする。【選択図】図２

Description

半導体装置、表示装置、発光装置、または半導体装置、表示装置、発光装置の駆動方法に
関する。または、当該半導体装置、表示装置、発光装置を具備する電子機器に関する。
携帯電話機、テレビ受像器などさまざまな電気製品に表示装置が使われている。表示装
置に用いられる表示素子としては、コントラスト比、入力信号に対する応答性、及び視野
角特性の点でＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子
）等の発光素子が、さらなる高画質化に向けて有望であり、研究が非常に活発である。ま
た、ＥＬ素子を具備する表示装置（以下、ＥＬ表示装置という）においては、表示装置の
大画面化についても、研究開発が盛んに行われている。
ＥＬ表示装置において、ＥＬ素子は素子を流れる電流量に応じて駆動する。そのため、表
示部の表示領域である画素部に設けられる各画素は、電流を供給するための配線と接続さ
れている。電流を供給するための配線は、表示領域外より延設された配線によって構成さ
れている。また画素部における各画素には、ＥＬ素子に供給する電流を制御するための素
子であるＴＦＴ（薄膜トランジスタ）が配置されている。
ところで、多結晶シリコン（ポリシリコン； 以下ｐ−Ｓｉともいう）で形成されたＴＦ
Ｔは、非晶質シリコン（アモルファスシリコン； 以下ａ−Ｓｉ）で形成されたＴＦＴよ
りも電界効果移動度が高く、電気的特性に優れているため、ＥＬ表示装置に用いるＴＦＴ
としてより適している。ただし、ｐ−Ｓｉで形成されたＴＦＴは、結晶粒界における結合
の欠陥に起因して、しきい値電圧等の電気的特性にばらつきが生じやすいといった問題点
を有している。そのためｐ−Ｓｉで形成されたＴＦＴを有する画素においては、ＴＦＴの
しきい値電圧のばらつきを補償するための回路を有する構成について開示している（特許
文献１乃至特許文献３を参照）。
特開２００３−２０２８３４号公報 特開２００３−２２３１３８号公報 特開２００５−３３８７９２号公報
特許文献１乃至特許文献３における画素を駆動する期間としては、トランジスタのしきい
値電圧を補償するための回路にしきい値電圧、及びビデオ電圧を保持させるための期間（
以下、電圧プログラム期間という）と、ＥＬ素子を発光させるための期間（以下、発光期
間という）とに大別される。特許文献１乃至特許文献３における画素構成において、電圧
プログラム期間に、各画素に、電流を供給するための配線より多くの電流が流れると、電
流を供給するための配線の配線抵抗により電圧降下が生じ、電流を供給するための配線の
電圧にばらつきが生じてしまうといった課題がある。または、電流を供給するための配線
の電圧にばらつきが生じることにより、発光素子の輝度のばらつき、表示品質の低下を招
いてしまうといった課題がある。
または、表示装置の大型化に伴い、電流を供給するための配線が長くなり、電流を供給す
るための配線の配線抵抗の影響を受けてしまうことで電圧降下が生じ、電流を供給するた
めの配線の電圧にばらつきが生じてしまうといった課題がある。
または、大型化した表示装置でも、表示品質が低下することのない、きれいな表示の表示
装置を提供するといった課題がある。
または、各画素に大電流を流すことができ、高輝度化を行うことをできる表示装置を提供
することといった課題がある。
または、電流を供給するための配線の配線抵抗に伴う電圧のばらつきによって、発光素子
の輝度がばらついて表示品質が低下することを低減することといった課題がある。
本発明の一態様は、電圧プログラム期間では、ＥＬ素子を駆動するためのトランジスタ（
以下、駆動トランジスタともいう）のソースとなる端子を第１の電位が供給される第１の
配線に電気的に接続し、発光期間では、駆動トランジスタのソースとなる端子を第２の電
位が供給される第２の配線に電気的に接続し、電流を供給するための配線の配線抵抗に伴
う電圧のばらつきの影響を受けることなく、駆動トランジスタのゲート端子とソース端子
の間の電圧を保持できるようにする。
本発明の例示的な態様の一は、トランジスタと、トランジスタの第１端子、第２端子、及
びゲート端子に電気的に接続され、トランジスタのゲート端子とソース端子との間にかか
るしきい値電圧及びビデオ電圧を保持するための補正回路と、補正回路に電気的に接続さ
れ、トランジスタのゲート端子とソース端子との間にかかるしきい値電圧及びビデオ電圧
に応じて発光が制御される発光素子と、トランジスタの第１端子に電気的に接続され、第
１の電位が供給される第１の配線との電気的接続を制御する第１のスイッチと、トランジ
スタの第１端子に電気的に接続され、第２の電位が供給される第２の配線との電気的接続
を制御する第２のスイッチと、を有する画素が設けられている表示装置である。
また本発明の例示的な態様の一は、トランジスタと、トランジスタの第１端子、第２端子
、及びゲート端子に電気的に接続され、トランジスタのゲート端子とソース端子との間に
かかるしきい値電圧、及び信号線より選択スイッチを介して供給されるビデオ電圧を、容
量素子に保持するための補正回路と、補正回路に電気的に接続され、トランジスタのゲー
ト端子とソース端子との間にかかるしきい値電圧及びビデオ電圧に応じて発光が制御され
る発光素子と、トランジスタの第１端子に電気的に接続され、第１の電位が供給される第
１の配線との電気的接続を制御する第１のスイッチと、トランジスタの第１端子に電気的
に接続され、第２の電位が供給される第２の配線との電気的接続を制御する第２のスイッ
チと、を有し、電圧プログラム期間では、第１のスイッチをオン且つ第２のスイッチをオ
フにし、トランジスタを導通させて容量素子を充電し、その後容量素子を放電することに
よって、しきい値電圧を容量素子に保持させ、選択スイッチによるビデオ電圧の供給をし
、発光期間では、第１のスイッチをオフ且つ第２のスイッチをオンにし、発光素子の発光
を行う表示装置の駆動方法である。
電圧プログラム期間と発光期間とにより各画素の駆動を行う表示装置において、電流を供
給するための配線の配線抵抗に伴う、発光素子の輝度の変動の影響を低減することができ
、輝度傾斜等の画質不良を低減することができる。または、表示装置の大型化に伴い、電
流を供給するための配線が長くなり、電流を供給するための配線の配線抵抗の影響を受け
てしまうことを低減することができる。または、大型化した表示装置でも、表示品質が低
下することのない、きれいな表示の表示装置を提供することができる。または、各画素に
大電流を流すことができ、高輝度化を行うことをできる表示装置を提供することができる
。または、電流を供給するための配線の配線抵抗に伴う電圧のばらつきによって、発光素
子の輝度がばらついて表示品質が低下することを低減することができる。
実施の形態１について説明する図。 実施の形態１について説明する図。 実施の形態１について説明する図。 実施の形態１について説明する図。 実施の形態１について説明する図。 実施の形態１について説明する図。 実施の形態１について説明する図。 実施の形態１について説明する図。 実施の形態１について説明する図。 実施の形態１について説明する図。 周辺駆動回路の作製例を説明する図。 半導体素子の作製例を説明する図。 半導体素子の作製例を説明する図。 半導体素子の作製例を説明する図。 電子機器を説明する図。 電子機器を説明する図。
以下、本発明の実施の形態について図面を参照しながら説明する。ただし、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。した
がって、本実施の形態の記載内容に限定して解釈されるものではない。なお、本明細書中
の図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その説
明は省略する。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形
態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施
の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換え
などを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて
述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、明示的に単数として記載されているものについては、単数であることが望ましい
。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数とし
て記載されているものについては、複数であることが望ましい。ただし、これに限定され
ず、単数であることも可能である。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数
の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより
、さらに多くの図を構成させることが出来る。
なお、図において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合
がある。よって、必ずしもそのスケールに限定されない。
なお、図は、理想的な例を模式的に示したものであり、図に示す形状又は値などに限定さ
れない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。
なお、専門用語は、特定の実施の形態などを述べる目的で用いられる場合が多く、これに
限定されない。
なお、定義されていない文言（専門用語又は学術用語などの科学技術文言を含む）は、通
常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書等
により定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されること
が好ましい。
なお、第１、第２、第３などの語句は、様々な要素、部材、領域、層、区域を他のものと
区別して記述するために用いられる。よって、第１、第２、第３などの語句は、要素、部
材、領域、層、区域などの数を限定するものではない。さらに、例えば、「第１の」を「
第２の」又は「第３の」などと置き換えることが可能である。
（実施の形態１）
まず始めに、本実施の形態の構成を説明するための、表示装置のブロック図について説明
する。
図１は、表示装置１００が有するゲート線側駆動回路１０１、及び信号線側駆動回路１０
２、表示部１０３、電源回路１０４の構成を示している。表示部１０３には、複数の画素
１０５がマトリクス状に配置されている。また図１には、表示装置に入力される信号を生
成するための信号生成回路１５１を示している。
図１において、ゲート線側駆動回路１０１は、複数の配線１０６に走査信号を供給する。
この走査信号によって、画素１０５は、各行ごとに選択状態か、非選択状態かが決定され
る。また信号線側駆動回路１０２は、走査信号によって選択されている画素１０５に、配
線１０７からビデオ電圧（ビデオ信号、ビデオデータともいう）を供給する回路である。
また電源回路１０４は、複数の画素１０５に接続された配線１０８（第１の配線ともいう
）に供給するための第１の電位、及び配線１０９（第２の配線ともいう）に供給するため
の第２の電位、を生成するための回路である。
なお配線１０６は、各行に走査信号を供給するためのゲート配線として機能することが可
能である。また配線１０７は、ビデオ電圧を各画素に供給するためのソース配線として機
能することが可能である。なお配線１０８は、画素１０５に第１の電位を供給するための
第１の電流供給線として機能することが可能である。なお配線１０９は、画素１０５に第
２の電位を供給するための第２の電流供給線として機能することが可能である。
図１において、配線１０６、配線１０７、配線１０８、及び配線１０９は画素の行方向及
び列方向の数に応じて示している。なお、配線１０６、配線１０７、配線１０８、及び配
線１０９は、画素内を構成するサブ画素（副画素、サブピクセルともいう）の数、または
画素内のトランジスタの数に応じて、配線１０６、配線１０７、配線１０８、及び配線１
０９と画素１０５とが接続する本数を増やす構成としてもよい。また画素間で配線１０６
、配線１０７、配線１０８、及び配線１０９を共有して画素１０５を駆動することにより
、配線１０６、配線１０７、配線１０８、及び配線１０９と画素１０５とが接続する本数
を削減することができる。
図１では、ゲート線側駆動回路１０１、信号線側駆動回路１０２、及び電源回路１０４に
入力される信号は、フレキシブルプリント基板１１０（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅ
ｄ Ｃｉｒｃｕｉｔ：ＦＰＣ）より入力されるものとして示している。なお、図１で、ゲ
ート線側駆動回路１０１、信号線側駆動回路１０２、及び電源回路１０４は、いずれか一
が表示部１０３と同じ基板上に設けられる構成としてもよい。また表示部１０３のみを基
板上に設ける構成としても良い。一例としてはゲート線側駆動回路１０１及び信号線側駆
動回路１０２を表示部１０３と同じ基板上に形成し、第１の電位及び第２の電位を生成す
るための電源回路１０４を基板の外部にあるコントロール回路が設けられたプリント配線
基板（Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ：ＰＷＢ）上に形成する。なお配線１
０８及び配線１０９に供給される第１の電位及び第２の電位を、フレキシブルプリント基
板１１０を介した外部からの供給とすることで、電源回路１０４を削減することができる
ため、表示装置１００の小型化を図ることができる。
また信号生成回路１５１は、映像信号１５２に応じて、表示装置１００の各回路に、信号
又は電圧などを、フレキシブルプリント基板１１０を介して表示装置１００に出力する機
能を有し、コントローラ、制御回路、タイミングジェネレータ、又はレギュレータなどと
して機能することが可能である。
信号生成回路１５１は、一例として、信号線側駆動回路用スタート信号（ＳＳＰ）、信号
線側駆動回路用クロック信号（ＳＣＫ）、信号線側駆動回路用反転クロック信号（ＳＣＫ
Ｂ）、ビデオ電圧用データ（ＤＡＴＡ）、ラッチ信号（ＬＡＴ）、ゲート線側駆動回路用
スタート信号（ＧＳＰ）、ゲート線側駆動回路用クロック信号（ＧＣＫ）、及びゲート線
側駆動回路用反転クロック信号（ＧＣＫＢ）などの信号を表示装置１００に出力する。ま
た、表示装置１００の電源回路１０４等の回路に入力する定電圧の信号を出力する。表示
装置のゲート線側駆動回路１０１、及び信号線側駆動回路１０２、電源回路１０４は、こ
れらの信号に応じて、表示部１０３での表示機能を行うことができる。
なお、図１において表示部１０３には、上記説明したように、複数の画素１０５がマトリ
クス状に配置（ストライプ配置）されている。なお、画素１０５は必ずしもマトリクス状
に配置されている必要はなく、画素１０５をデルタ配置、またはベイヤー配置してもよい
。また表示部１０３における表示方式はプログレッシブ方式、インターレース方式のいず
れかを用いることができる。なお、インターレース方式を用いて複数の画素に信号を供給
し表示を行うことにより、駆動周波数を低減でき、低消費電力化を図ることができる。な
お、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは
青）の三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）、又はＲＧＢ
に、イエロー、シアン、マゼンタなどを一色以上追加したものなどがある。なお、色要素
のドット毎にその表示領域の大きさが異なっていてもよい。これにより、低消費電力化、
又は表示素子の長寿命化を図ることができる。
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接
続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続さ
れている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回
路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係
、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続
関係以外のものも含むものとする。
例えば、ＡとＢとが電気的に接続されている場合として、ＡとＢとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオードなど）が、ＡとＢとの間に１個以上接続されていてもよい。あるいは、ＡとＢと
が機能的に接続されている場合として、ＡとＢとの機能的な接続を可能とする回路（例え
ば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換
回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路
、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源
、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ
、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、
制御回路など）が、ＡとＢとの間に１個以上接続されていてもよい。例えば、ＡとＢとの
間に別の回路を挟んでいても、Ａから出力された信号がＢへ伝達される場合は、ＡとＢと
は機能的に接続されているものとする。
なお、ＡとＢとが電気的に接続されている、と明示的に記載する場合は、ＡとＢとが電
気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続さ
れている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別
の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（
つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むも
のとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続さ
れている、とのみ明示的に記載されている場合と同じであるとする。
なお、表示装置とは、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含む
ＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥ
Ｄ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出
素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、
プラズマディスプレイパネル（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、
圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コ
ントラスト、輝度、反射率、透過率などが変化する表示素子を有する装置のことを言う。
なお、表示装置は、発光素子等の表示素子を含む複数の画素を含んでいても良い。なお、
表示装置は、複数の画素を駆動させる周辺駆動回路を含んでいても良い。なお、複数の画
素を駆動させる周辺駆動回路は、複数の画素と同一基板上に形成されてもよい。なお、表
示装置は、ワイヤボンディングやバンプなどによって基板上に配置された周辺駆動回路、
いわゆる、チップオングラス（ＣＯＧ）で接続されたＩＣチップ、または、ＴＡＢなどで
接続されたＩＣチップを含んでいても良い。なお、表示装置は、ＩＣチップ、抵抗素子、
容量素子、インダクタ、トランジスタなどが取り付けられたフレキシブルプリント基板（
ＦＰＣ）を含んでもよい。なお、表示装置は、フレキシブルプリント基板（ＦＰＣ）など
を介して接続され、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが
取り付けられたプリント配線基板（ＰＷＢ）を含んでいても良い。なお、表示装置は、偏
光板または位相差板などの光学シートを含んでいても良い。なお、表示装置は、照明装置
、筐体、音声入出力装置、光センサなどを含んでいても良い。
なお、画素１０５及び駆動回路が有するトランジスタとして、様々な形態のトランジスタ
を用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶
質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、ナノクリスタル、セミアモ
ルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジス
タ（ＴＦＴ）などを用いることが出来る。ＴＦＴを用いる場合、様々なメリットがある。
例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又
は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製
造できる。そのため、同時に多くの個数の表示装置を製造できるため、低コストで製造で
きる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため
、透光性を有する基板上にトランジスタを製造できる。そして、透光性を有する基板上の
トランジスタを用いて表示素子での光の透過を制御することが出来る。あるいは、トラン
ジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過させることが出
来る。そのため、開口率が向上させることができる。
なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、
結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。そ
の結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回路
）、信号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に一体
形成することが出来る。
なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、
結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。こ
のとき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させること
も可能である。その結果、ソースドライバ回路の一部（アナログスイッチなど）およびゲ
ートドライバ回路（走査線駆動回路）を基板上に一体形成することが出来る。さらに、結
晶化のためにレーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることがで
きる。そのため、画質の向上した画像を表示することが出来る。
ただし、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造す
ることは可能である。
なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル全
体で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シ
リコンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を
選択的に照射することなどにより可能である。例えば、画素以外の領域である周辺回路領
域にのみ、レーザー光を照射してもよい。または、ゲートドライバ回路、ソースドライバ
回路等の領域にのみ、レーザー光を照射してもよい。あるいは、ソースドライバ回路の一
部（例えば、アナログスイッチ）の領域にのみ、レーザー光を照射してもよい。その結果
、回路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向上させることが
できる。画素領域は、高速に動作させる必要性が低いため、結晶性が向上されなくても、
問題なく画素回路を動作させることが出来る。結晶性を向上させる領域が少なくて済むた
め、製造工程も短くすることが出来、スループットが向上し、製造コストを低減させるこ
とが出来る。必要とされる製造装置の数も少ない数で製造できるため、製造コストを低減
させることが出来る。
または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。
これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイ
ズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回
路の低消費電力化、又は回路の高集積化を図ることができる。
または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯ
などの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合
物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。
これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能
となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接ト
ランジスタを形成することが出来る。なお、これらの化合物半導体または酸化物半導体を
、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来
る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透光性を
有する電極として用いることができる。さらに、それらをトランジスタと同時に成膜又は
形成できるため、コストを低減できる。
または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出
来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することがで
きる。マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタ
のレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので
、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、
全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コスト
にできる。
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることがで
きる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る
。このような基板を用いた半導体装置は、衝撃に強くすることができる。
さらに、様々な構造のトランジスタを用いることができる。例えば、ＭＯＳ型トランジ
スタ、接合型トランジスタ、バイポーラトランジスタなどをトランジスタとして用いるこ
とが出来る。ＭＯＳ型トランジスタを用いることにより、トランジスタのサイズを小さく
することが出来る。よって、多数のトランジスタを搭載することができる。バイポーラト
ランジスタを用いることにより、大きな電流を流すことが出来る。よって、高速に回路を
動作させることができる。
なお、ＭＯＳ型トランジスタ、バイポーラトランジスタなどを１つの基板に混在させて
形成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来
る。
その他、様々なトランジスタを用いることができる。
なお、トランジスタは、様々な基板を用いて形成することが出来る。基板の種類は、特
定のものに限定されることはない。その基板としては、例えば、単結晶基板、ＳＯＩ基板
、ガラス基板、石英基板、プラスチック基板、ステンレス・スチル基板、ステンレス・ス
チル・ホイルを有する基板などを用いることが出来る。または、ある基板を用いてトラン
ジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタ
を配置してもよい。トランジスタが転置される基板としては、単結晶基板、ＳＯＩ基板、
ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基
板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステ
ル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含
む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有
する基板などを用いることができる。あるいは、人などの動物の皮膚（表皮、真皮）又は
皮下組織を基板として用いてもよい。または、ある基板を用いてトランジスタを形成し、
その基板を研磨して薄くしてもよい。研磨される基板としては、単結晶基板、ＳＯＩ基板
、ガラス基板、石英基板、プラスチック基板、ステンレス・スチル基板、ステンレス・ス
チル・ホイルを有する基板などを用いることができる。これらの基板を用いることにより
、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装
置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
なお、トランジスタの構成は、様々な形態をとることができ、特定の構成に限定されな
い。例えば、ゲート電極が２個以上のマルチゲート構造を適用することができる。マルチ
ゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列
に接続された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐
圧向上（信頼性の向上）を図ることができる。あるいは、マルチゲート構造により、飽和
領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流が
あまり変化せず、電圧・電流特性の傾きをフラットにすることができる。電圧・電流特性
の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値を
もつ能動負荷を実現することが出来る。その結果、特性のよい差動回路やカレントミラー
回路を実現することが出来る。
別の例として、チャネルの上下にゲート電極が配置されている構造を適用することができ
る。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域
が増えるため、電流値の増加を図ることができる。または、チャネルの上下にゲート電極
が配置されている構造にすることにより、空乏層ができやすくなるため、Ｓ値の改善を図
ることができる。なお、チャネルの上下にゲート電極が配置される構成にすることにより
、複数のトランジスタが並列に接続されたような構成となる。
チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極
が配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分け
た構造、チャネル領域を並列に接続した構造、またはチャネル領域が直列に接続する構成
も適用できる。さらに、チャネル領域（もしくはその一部）にソース電極やドレイン電極
が重なっている構造も適用できる。チャネル領域（もしくはその一部）にソース電極やド
レイン電極が重なる構造にすることによって、チャネル領域の一部に電荷が溜まることに
より動作が不安定になることを防ぐことができる。あるいは、ＬＤＤ領域を設けた構造を
適用できる。ＬＤＤ領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧
向上（信頼性の向上）を図ることができる。あるいは、ＬＤＤ領域を設けることにより、
飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電
流があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。
なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成さ
せることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同
一の基板に形成することも可能である。例えば、所定の機能を実現させるために必要な回
路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板などの様々
な基板を用いて形成することも可能である。所定の機能を実現させるために必要な回路の
全てが同じ基板を用いて形成されていることにより、部品点数の削減によるコストの低減
、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。あるいは、
所定の機能を実現させるために必要な回路の一部が、ある基板に形成され、所定の機能を
実現させるために必要な回路の別の一部が、別の基板に形成されていることも可能である
。つまり、所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成され
ていなくてもよい。例えば、所定の機能を実現させるために必要な回路の一部は、ガラス
基板上にトランジスタにより形成され、所定の機能を実現させるために必要な回路の別の
一部は、単結晶基板に形成され、単結晶基板を用いて形成されたトランジスタで構成され
たＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）でガラス基板に接続して、ガラス
基板上にそのＩＣチップを配置することも可能である。あるいは、そのＩＣチップをＴＡ
Ｂ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基
板と接続することも可能である。このように、回路の一部が同じ基板に形成されているこ
とにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による
信頼性の向上を図ることができる。あるいは、駆動電圧が高い部分及び駆動周波数が高い
部分の回路は、消費電力が大きくなってしまうので、そのような部分の回路は同じ基板に
形成せず、そのかわりに、例えば、単結晶基板にその部分の回路を形成して、その回路で
構成されたＩＣチップを用いるようにすれば、消費電力の増加を防ぐことができる。
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端
子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ド
レイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソ
ースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソ
ースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレイン
として機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例
としては、それぞれを第１端子、第２端子と表記する場合がある。あるいは、それぞれを
第１電極、第２電極と表記する場合がある。あるいは、第１領域、第２領域と表記する場
合がある。
なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を
有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第
２端子などと表記する場合がある。
なお、ゲートとは、ゲート電極とゲート配線（ゲート線、ゲート信号線、走査線、走査
信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極
とは、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている
部分の導電膜のことを言う。なお、ゲート電極の一部は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏ
ｐｅｄ Ｄｒａｉｎ）領域またはソース領域（またはドレイン領域）と、ゲート絶縁膜を
介してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電
極の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、又
はゲート電極と別の配線とを接続するための配線のことを言う。
ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分（領域、
導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ゲート
電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線と
が、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート
配線の一部とチャネル領域がオーバーラップしている場合、その部分（領域、導電膜、配
線など）はゲート配線として機能しているが、ゲート電極としても機能していることにな
る。よって、そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでも良い
し、ゲート配線と呼んでも良い。
なお、ゲート電極と同じ材料で形成され、ゲート電極と同じ島（アイランド）を形成し
てつながっている部分（領域、導電膜、配線など）も、ゲート電極と呼んでも良い。同様
に、ゲート配線と同じ材料で形成され、ゲート配線と同じ島（アイランド）を形成してつ
ながっている部分（領域、導電膜、配線など）も、ゲート配線と呼んでも良い。このよう
な部分（領域、導電膜、配線など）は、厳密な意味では、チャネル領域とオーバーラップ
していない場合、又は別のゲート電極と接続させる機能を有していない場合がある。しか
し、製造時の仕様などの関係で、ゲート電極またはゲート配線と同じ材料で形成され、ゲ
ート電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域
、導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もゲ
ート電極またはゲート配線と呼んでも良い。
なお、例えば、マルチゲートのトランジスタにおいて、１つのゲート電極と、別のゲー
ト電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのよ
うな部分（領域、導電膜、配線など）は、ゲート電極とゲート電極とを接続させるための
部分（領域、導電膜、配線など）であるため、ゲート配線と呼んでも良いが、マルチゲー
トのトランジスタを１つのトランジスタと見なすことも出来るため、ゲート電極と呼んで
も良い。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極または
ゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線
など）は、ゲート電極やゲート配線と呼んでも良い。さらに、例えば、ゲート電極とゲー
ト配線とを接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異な
る材料で形成された導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い
。
なお、ゲート端子とは、ゲート電極の部分（領域、導電膜、配線など）または、ゲート
電極と電気的に接続されている部分（領域、導電膜、配線など）について、その一部分の
ことを言う。
なお、ある配線を、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線などと
呼ぶ場合、その配線にトランジスタのゲートが接続されていない場合もある。この場合、
ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと
同じ層で形成された配線、トランジスタのゲートと同じ材料で形成された配線またはトラ
ンジスタのゲートと同時に成膜された配線を意味している場合がある。例としては、保持
容量用配線、電源線、基準電位供給配線などがある。
なお、ソースとは、ソース領域とソース電極とソース配線（ソース線、ソース信号線、
データ線、データ信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを
言う。ソース領域とは、Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素
など）が多く含まれる半導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純
物が含まれる領域、いわゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域
は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、
ソース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソ
ース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トラ
ンジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続
するための配線、又はソース電極と別の配線とを接続するための配線のことを言う。
しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分（
領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、
ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース
配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されている
ソース配線の一部とソース領域とがオーバーラップしている場合、その部分（領域、導電
膜、配線など）はソース配線として機能しているが、ソース電極としても機能しているこ
とになる。よって、そのような部分（領域、導電膜、配線など）は、ソース電極と呼んで
も良いし、ソース配線と呼んでも良い。
なお、ソース電極と同じ材料で形成され、ソース電極と同じ島（アイランド）を形成し
てつながっている部分（領域、導電膜、配線など）や、ソース電極とソース電極とを接続
する部分（領域、導電膜、配線など）も、ソース電極と呼んでも良い。さらに、ソース領
域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と
同じ材料で形成され、ソース配線と同じ島（アイランド）を形成してつながっている領域
も、ソース配線と呼んでも良い。このような部分（領域、導電膜、配線など）は、厳密な
意味では、別のソース電極と接続させる機能を有していない場合がある。しかし、製造時
の仕様などの関係で、ソース電極またはソース配線と同じ材料で形成され、ソース電極ま
たはソース配線とつながっている部分（領域、導電膜、配線など）がある。よって、その
ような部分（領域、導電膜、配線など）もソース電極またはソース配線と呼んでも良い。
なお、例えば、ソース電極とソース配線とを接続させている部分の導電膜であって、ソ
ース電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでも
良いし、ソース配線と呼んでも良い。
なお、ソース端子とは、ソース領域や、ソース電極や、ソース電極と電気的に接続され
ている部分（領域、導電膜、配線など）について、その一部分のことを言う。
なお、ある配線を、ソース配線、ソース線、ソース信号線、データ線、データ信号線な
どと呼ぶ場合、その配線にトランジスタのソース（ドレイン）が接続されていない場合も
ある。この場合、ソース配線、ソース線、ソース信号線、データ線、データ信号線は、ト
ランジスタのソース（ドレイン）と同じ層で形成された配線、トランジスタのソース（ド
レイン）と同じ材料で形成された配線またはトランジスタのソース（ドレイン）と同時に
成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準
電位供給配線などがある。
なお、ドレインについては、ソースと同様である。
なお、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例とし
ては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。
従って、そのときは、ＲＧＢの色要素からなるカラー表示装置の場合には、画像の最小単
位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。
本実施の形態で説明する構成の特徴の一として、図１に示した第１の電位を供給するため
の配線１０８、及び第２の電位を供給するための配線１０９が、複数の画素１０５に接続
されている点がある。ＴＦＴのしきい値電圧のばらつきを補償するための回路を具備する
画素では、上述したように、電圧プログラム期間と発光期間とを有する。発光期間では、
電圧プログラム期間と異なり、電流を供給するための配線として機能する配線１０８及び
配線１０９では、配線が長くなることに伴う配線抵抗の影響により電圧降下が生じ、電流
を供給するための配線の電圧にばらつきが生じてしまう。本実施の形態の構成では、電圧
プログラム期間と発光期間とで、電流を供給するための配線として機能する配線１０８及
び配線１０９の電気的な接続を切り替えることにより、電流を供給するための配線による
電圧降下の影響を低減することができる。以下に、具体的な回路構成を用いて説明してい
く。
まず、上記図１の画素１０５の構成について説明する。図２（Ａ）には、画素１０５が、
配線１０７、配線１０８、及び配線１０９に接続されている回路図を表している。画素１
０５は、配線１０６の制御により、配線１０７の電位を画素に取り込むためのスイッチ２
０１（選択スイッチともいう）、配線１０７から供給される電位に応じて階調が制御され
る発光素子２０２、発光素子２０２の一方の電極に接続して発光素子２０２の駆動を行う
トランジスタ２０３、トランジスタ２０３のしきい値電圧を補正し、且つトランジスタ２
０３に印加するビデオ電圧を保持するための補正回路２０４、及び配線１０８とトランジ
スタ２０３の第１端子との電気的な接続を切り替えるスイッチ２０５（第１のスイッチと
もいう）、及び配線１０９とトランジスタ２０３の第１端子との電気的な接続を切り替え
るスイッチ２０６（第２のスイッチともいう）、を有する。なお発光素子２０２の他方の
電極は、発光素子を駆動するための電位が供給される配線２０７（第３の配線ともいう）
に接続されている。
図２（Ａ）で、スイッチ２０１、スイッチ２０５、及びスイッチ２０６を制御するための
制御信号は、新たな配線を設けて供給してもよいし、また別の配線を用いて共用してもよ
いため、ここでは特に図示してしない。一例として以下の説明では、スイッチ２０１を制
御するための配線として、図１で示した配線１０６が対応するものとして説明する。また
スイッチ２０５、及びスイッチ２０６を制御するための配線は、配線１０７に平行に配置
しても良いし、ゲート線に平行に配置してもよい。または、別の行の画素に接続されたゲ
ート線を用いて、スイッチ２０５及びスイッチ２０６の制御をおこなってもよい。またス
イッチ２０５及びスイッチ２０６を極性の異なるトランジスタで構成することにより、ス
イッチ２０５及びスイッチ２０６の制御を行う信号を供給する配線を共有化することで配
線数を削減することができ、低コスト化、歩留まりの向上等を図ることができる。
また、図２（Ａ）では、発光素子２０２を駆動するためのトランジスタ２０３をｐチャネ
ル型のトランジスタであるものとして説明する。なお、本実施の形態に示す構成は、発光
素子２０２を駆動するためのトランジスタ２０３としてｎチャネル型トランジスタを用い
た場合にも同様の効果を奏する。なお、発光素子２０２を駆動するためのトランジスタ２
０３として、ｎチャネル型のトランジスタを用いる場合には、トランジスタの極性を考慮
して、トランジスタ２０３と発光素子２０２との電気的な接続を行う必要がある。なお、
トランジスタ２０３の極性は、スイッチ２０１を構成するトランジスタの極性及び補正回
路２０４を構成するトランジスタの極性とそろえることによって、表示装置の製造コスト
を下げることができる。
なお、スイッチ２０５及びスイッチ２０６の電流を流す能力は、同じでも良いし、異なっ
ていても良い。具体的な構成としては、スイッチ２０５及びスイッチ２０６をトランジス
タで形成した場合、トランジスタのチャネル幅をＷ、チャネル長をＬとすると、Ｗ／Ｌを
異ならせて作製しても良い。なお、スイッチ２０５とスイッチ２０６とのＷ／Ｌは、スイ
ッチ２０６のＷ／Ｌの値を大きくすることが好ましい。配線１０８と配線１０９とでは、
配線１０９の方がより多くの電流を流すこととなる。そのため、スイッチ２０６のＷ／Ｌ
の値をスイッチ２０５のＷ／Ｌの値より大きくすることで、配線１０９からより多くの電
流を画素１０５に流すことができるため、好適である。
次に本実施の形態に示す構成の表示装置における画素の駆動方法について、述べる。図２
（Ｂ）に図２（Ａ）で示したスイッチ２０５及びスイッチ２０６の動作について、説明す
る。上述したように、画素１０５は、電圧プログラム期間及び発光期間を具備する。本実
施の形態で説明する表示装置では、電圧プログラム期間でスイッチ２０５をオンにする制
御、スイッチ２０６をオフにする制御をおこなう。また発光期間では、スイッチ２０５を
オフにする制御、スイッチ２０６をオンにする制御をおこなう。
ここで画素１０５の駆動方法についてさらに詳しく説明するため、具体的な画素回路の
構成を図３（Ａ）、（Ｂ）、及び図４（Ａ）、（Ｂ）に示し、説明する。
図３（Ａ）に示す画素回路の構成は、表示装置を構成する画素の回路図の一例、特に図２
（Ａ）で示した補正回路２０４の一例について示している。画素１０５は、図２（Ａ）と
同様に、配線１０７、配線１０８、及び配線１０９に接続され、スイッチ２０１、発光素
子２０２、トランジスタ２０３、補正回路２０４、スイッチ２０５、及びスイッチ２０６
、を有する。補正回路２０４は、スイッチ３０１（第１の制御スイッチともいう）、スイ
ッチ３０２（第２の制御スイッチともいう）、スイッチ３０３（第３の制御スイッチとも
いう）、容量素子３０４（第１の容量素子ともいう）、容量素子３０５（第２の容量素子
ともいう）を有する。
なお、本明細書において、スイッチは、構成要素の混同を避けるために、機能に応じて、
選択スイッチ、制御スイッチ、または単にスイッチと使い分けて呼ぶこともあるが、第１
端子及び第２端子の電気的な接続を制御できるものであればよい。
なお、スイッチは、様々な形態のものを用いることができる。例としては、電気的スイ
ッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく
、特定のものに限定されない。例えば、スイッチとして、トランジスタ（例えば、バイポ
ーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、
ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ
Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）などを用いることが出
来る。または、これらを組み合わせた論理回路をスイッチとして用いることが出来る。
機械的なスイッチの例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように
、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがあ
る。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによ
って、導通と非導通とを制御して動作する。
スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとし
て動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流
を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オ
フ電流が少ないトランジスタとしては、ＬＤＤ領域を有するトランジスタやマルチゲート
構造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタの
ソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）の電位に近い値で動作
する場合はＮチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電
位が、高電位側電源（Ｖｄｄなど）の電位に近い値で動作する場合はＰチャネル型トラン
ジスタを用いることが望ましい。なぜなら、Ｎチャネル型トランジスタではソース端子が
低電位側電源の電位に近い値で動作するとき、Ｐチャネル型トランジスタではソース端子
が高電位側電源の電位に近い値で動作するとき、ゲートとソースの間の電圧の絶対値を大
きくできるため、スイッチとして、より正確な動作を行うことができるからである。さら
に、トランジスタがソースフォロワ動作をしてしまうことが少ないため、出力電圧の大き
さが小さくなってしまうことが少ないからである。
なお、Ｎチャネル型トランジスタとＰチャネル型トランジスタの両方を用いて、ＣＭＯ
Ｓ型のスイッチをスイッチとして用いてもよい。ＣＭＯＳ型のスイッチにすると、Ｐチャ
ネル型トランジスタまたはＮチャネル型トランジスタのどちらか一方のトランジスタが導
通すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入
力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。さ
らに、スイッチをオンまたはオフさせるための信号の電圧振幅値を小さくすることが出来
るので、消費電力を小さくすることも出来る。
なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソース端子
またはドレイン端子の一方）と、出力端子（ソース端子またはドレイン端子の他方）と、
導通を制御する端子（ゲート端子）とを有している。一方、スイッチとしてダイオードを
用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、ト
ランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を
少なくすることが出来る。
図３（Ａ）において、スイッチ２０１の第１端子、スイッチ３０１の第１端子、容量素
子３０４の一方の電極、及び容量素子３０５の一方の電極は、互いに接続されている。ま
た、スイッチ３０１の第２端子、トランジスタ２０３の第１端子、容量素子３０５の他方
の電極、スイッチ２０５の第１端子、及びスイッチ２０６の第１端子は、互いに接続され
ている。また、容量素子３０４の他方の電極、スイッチ３０２の第１端子、及びトランジ
スタ２０３のゲート端子は、互いに接続されている。また、スイッチ３０２の第２端子、
トランジスタ２０３の第２端子、及びスイッチ３０３の第１端子は、互いに接続されてい
る。また、スイッチ３０３の第２端子は、発光素子２０２の陽極側に接続されている。
また、図３（Ｂ）に示す画素回路の構成は、図３（Ａ）で示した補正回路２０４の一例に
おいて、スイッチ３０３及び発光素子２０２と並列に、スイッチ３０６（第４の制御スイ
ッチともいう）を設けた構成について示している。図３（Ｂ）に示す画素１０５は、図３
（Ａ）と同様に、配線１０７、配線１０８、及び配線１０９に接続され、スイッチ２０１
、発光素子２０２、トランジスタ２０３、補正回路２０４、スイッチ２０５、及びスイッ
チ２０６、を有する。そして補正回路２０４は、スイッチ３０１、スイッチ３０２、スイ
ッチ３０３、容量素子３０４、容量素子３０５、スイッチ３０６を有する。
図３（Ｂ）において、図３（Ａ）と異なる点は、スイッチ３０２の第２端子、トランジ
スタ２０３の第２端子、スイッチ３０３の第１端子、及びスイッチ３０６の第１端子は、
互いに接続される点、スイッチ３０６の第２端子は配線２０７に接続される点にある。
また、図４（Ａ）に示す画素回路の構成は、図３（Ａ）で示した補正回路２０４の一例に
おいて、スイッチ３０１の第２端子が、新たに設けられた配線３０７（第４の配線ともい
う）に接続されている点にある。図４（Ａ）に示す画素１０５は、配線１０７、配線１０
８、配線１０９、及び配線３０７に接続され、スイッチ２０１、発光素子２０２、トラン
ジスタ２０３、補正回路２０４、スイッチ２０５、及びスイッチ２０６、を有する。そし
て補正回路２０４は、スイッチ３０１、スイッチ３０２、スイッチ３０３、容量素子３０
４、容量素子３０５を有する。
図４（Ａ）において、図３（Ａ）と異なる点は、スイッチ３０１の第２端子が、トラン
ジスタ２０３の第１端子、容量素子３０５の他方の電極、スイッチ２０５の第１端子、及
びスイッチ２０６の第１端子に接続されておらず、新たに設けられた配線３０７に接続さ
れている点にある。
また、図４（Ｂ）に示す画素回路の構成は、図３（Ｂ）で示した補正回路２０４の一例に
おいて、スイッチ３０３を設けず、スイッチ３０８の第２端子に配線３０９（第５の配線
ともいう）を接続した構成について示している。図４（Ｂ）に示す画素１０５は、配線１
０７、配線１０８、配線１０９、及び配線３０９に接続され、スイッチ２０１、発光素子
２０２、トランジスタ２０３、補正回路２０４、スイッチ２０５、及びスイッチ２０６、
を有する。そして補正回路２０４は、スイッチ３０１、スイッチ３０２、容量素子３０４
、容量素子３０５、スイッチ３０８を有する。
図４（Ｂ）において、図３（Ｂ）と異なる点は、スイッチ３０３を設けずに、トランジ
スタ２０３の第２端子と、発光素子２０２の陽極側及びスイッチ３０８の第１端子とを直
接接続している点、またスイッチ３０８の第２端子は配線３０９に接続される点にある。
次に図５（Ａ）、（Ｂ）及び図６（Ａ）、（Ｂ）を用いて、図３（Ａ）、（Ｂ）及び図４
（Ａ）、（Ｂ）で示した回路の動作原理について説明する。
図５（Ａ）、（Ｂ）及び図６（Ａ）、（Ｂ）では、図３（Ａ）、（Ｂ）及び図４（Ａ）、
（Ｂ）で示した回路での配線１０８、配線１０９、配線２０７（または配線３０９）、ト
ランジスタ２０３、スイッチ３０１、スイッチ３０２、スイッチ３０３（またはスイッチ
３０８）、容量素子３０４、容量素子３０５、スイッチ２０５、及びスイッチ２０６、に
対応する素子を示している。また、配線１０８に供給される第１の電位をＶ１、配線１０
９に供給される第２の電位をＶ２とする。また、配線２０７に供給されるグラウンド電位
をＶＧＮＤ（＝０Ｖ）として説明する。なお説明のため、敢えて図示していないが、画素
には、他にも制御スイッチ、及び発光素子等の素子を有するものである。なお、各電位の
大きさについては、Ｖ２＞Ｖ１≫ＶＧＮＤの関係を有し、ｐチャネル型であるトランジス
タ２０３のしきい値電圧は、−Ｖｔｈであるものとして説明する。またトランジスタ２０
３のソースとゲートとの間の電圧をＶｇｓとすると、Ｖｇｓ＜−Ｖｔｈの関係であればト
ランジスタ２０３はオンになり、Ｖｇｓ≧−Ｖｔｈの関係にあればトランジスタ２０３は
オフになる。
なお本明細書で説明する電圧は、グラウンド電位ＶＧＮＤを基準電位０Ｖとした場合の、
電位差に相当する。そのため、電圧のことを電位、または電位のことを電圧と呼ぶことも
ある。
まず、図５（Ａ）に示すように、スイッチ２０５をオンにし、スイッチ２０６をオフにし
、スイッチ３０１をオンにし、スイッチ３０２をオンにし、スイッチ３０３をオンにする
。すると、トランジスタ２０３のゲート端子の電位（以下、ゲート電位）がＶＧＮＤとな
り、トランジスタ２０３のソースとなる第１端子の電位（以下、ソース電位）がＶ１とな
る。そして、Ｖｇｓとして（ＶＧＮＤ−Ｖ１）が印加されることで、（ＶＧＮＤ−Ｖ１）
＜−Ｖｔｈとなり、トランジスタ２０３がオンになる状態となる。
なお図５（Ａ）のとき、図３（Ｂ）、図４（Ａ）、及び図４（Ｂ）で示す回路構成では、
発光素子の方に電流が流れないようにすることができる。そのため表示装置は、表示部で
のコントラスト向上を図ることができる。
次に、図５（Ｂ）に示すように、スイッチ３０３をオフにする。すると、ゲート電位が第
１の電位Ｖ１からトランジスタ２０３のしきい値電圧分低下した（Ｖ１−Ｖｔｈ）となる
。そしてトランジスタ２０３に流れる電流が減少していき、やがてトランジスタ２０３の
Ｖｇｓがしきい値電圧である−Ｖｔｈとなり、トランジスタ２０３がオフになる状態とな
る。その後、スイッチ３０１及びスイッチ３０２をオフにしてもトランジスタ２０３のゲ
ートとソースの間には−Ｖｔｈが保持されることとなる。
次に、図６（Ａ）に示すように、スイッチ３０１及びスイッチ３０２をオフにして、スイ
ッチ３０１の第１端子、容量素子３０４の一方の電極、及び容量素子３０５の一方の電極
が接続されたノードに、ビデオ電圧−Ｖｄａｔａを供給する。なお、図６（Ａ）でビデオ
電圧は、トランジスタ２０３の極性がｐチャネル型トランジスタであるため、−Ｖｄａｔ
ａとなる。ビデオ電圧−Ｖｄａｔａが印加されることで、トランジスタ２０３のゲート電
位が、（Ｖ１−Ｖｄａｔａ−Ｖｔｈ）となる。一方、トランジスタ２０３のソース電位は
配線１０８と同電位のＶ１となる。そしてトランジスタ２０３のＶｇｓは、（−Ｖｄａｔ
ａ−Ｖｔｈ）が印加されることで、（−Ｖｄａｔａ−Ｖｔｈ）＜−Ｖｔｈとなり、トラン
ジスタ２０３がオンになる状態となる。なお、−Ｖｄａｔａが０である場合には、黒表示
となるため、トランジスタ２０３はオフである。
なお図５（Ｂ）で、ゲート電位が第１の電位Ｖ１からトランジスタ２０３のしきい値電圧
分低下した（Ｖ１−Ｖｔｈ）になる前に、図６（Ａ）に示すスイッチ３０１及びスイッチ
３０２をオフにしてもよい。ゲート電位が第１の電位Ｖ１からトランジスタ２０３のしき
い値電圧分低下した（Ｖ１−Ｖｔｈ）になる前に、スイッチ３０１及びスイッチ３０２を
オフにすることで、トランジスタ２０３の移動度について、各画素間で補正を行うことが
できる。そのため、表示品質の向上を図ることができる。
以上、図５（Ａ）、図５（Ｂ）、及び図６（Ａ）に示す動作が、電圧プログラム期間に相
当する。
次に、図６（Ｂ）に示すように、スイッチ２０５及びスイッチ２０６のオンまたはオフを
切り替え、スイッチ３０３をオフにする。トランジスタ２０３のソース電位は、配線１０
９と同電位のＶ２となる。一方、トランジスタ２０３のゲート電位は、電荷の移動がない
ため、容量素子３０４及び容量素子３０５による容量結合により、（Ｖ２−Ｖｄａｔａ−
Ｖｔｈ）となる。そのため、トランジスタ２０３のＶｇｓは、（−Ｖｄａｔａ−Ｖｔｈ）
が印加されることで、（−Ｖｄａｔａ−Ｖｔｈ）＜−Ｖｔｈとなり、トランジスタ２０３
がオンになる。そしてスイッチ３０３を介して発光素子のある配線２０７の方に電流が流
れることとなる。すなわちトランジスタ毎にばらつきを有するしきい値電圧Ｖｔｈを考慮
したトランジスタ２０３のＶｇｓの印加を行うことができる。なお、−Ｖｄａｔａが０で
ある場合には、トランジスタ２０３はオフとなり、発光素子が非点灯となる。
以上、図６（Ｂ）に示す動作が、発光期間に相当する。
その結果、トランジスタ２０３の第２端子に接続された発光素子の駆動を、トランジスタ
２０３のしきい値電圧を補正した上で、行うことができる。
なお図５（Ａ）、（Ｂ）および図６（Ａ）、（Ｂ）で説明した回路の例では、トランジス
タ２０３としてｐチャネル型トランジスタを用い、トランジスタ２０３の極性に応じて入
出力される電位について一例を示した。これに限らずに、トランジスタ２０３としてｎチ
ャネル型トランジスタを用いても、上述のトランジスタ２０３の動作と同様にして駆動す
ればよい。
次に図７（Ａ）、（Ｂ）および図８（Ａ）、（Ｂ）を用いて、表示装置の画素の回路動
作について、更に具体的に説明する。なお図７（Ａ）、（Ｂ）に示す回路及びスイッチの
オンまたはオフは、上記図５（Ａ）、（Ｂ）及び図６（Ａ）、（Ｂ）で説明した回路動作
を図３（Ａ）の回路図を用いて、具体的に説明するものである。また図８（Ａ）、（Ｂ）
に示す回路及びスイッチのオンまたはオフは、本実施の形態に示す構成の効果について具
体的に説明するため、比較例として、図７（Ａ）で示したスイッチ２０５及びスイッチ２
０６の切り替えを行わず、スイッチ２０５のみを常時オンにすることにより、配線１０８
のみをトランジスタ２０３と接続させた際の回路について説明するものである。
図７（Ａ）では、図３（Ａ）と同様に回路図について符号を付して示している。また図７
（Ｂ）では、スイッチ２０５、スイッチ２０６、スイッチ２０１、スイッチ３０１、スイ
ッチ３０２、スイッチ３０３についての期間ａ乃至ｇでのオン又はオフの切り替わりにつ
いて、並びにトランジスタ２０３のソース電位及びトランジスタ２０３のゲート電位の変
位について示したものである。なお、トランジスタ２０３のソース電位とは、トランジス
タ２０３の第１端子が、スイッチ２０５及びスイッチ２０６の第１端子と接続された側の
電位に相当するものである。
図７（Ａ）及び図８（Ａ）では、図３（Ａ）に示した、配線１０７、配線１０８、及び配
線１０９に接続され、スイッチ２０１、発光素子２０２、トランジスタ２０３、補正回路
２０４、スイッチ２０５、及びスイッチ２０６、を有する画素１０５の回路構成について
示している。また補正回路２０４は、スイッチ３０１、スイッチ３０２、スイッチ３０３
、容量素子３０４、容量素子３０５を有する。なお、各素子の電気的な接続については、
図３（Ａ）での説明と同様である。また図７（Ａ）及び図８（Ａ）では、配線１０８に供
給される第１の電位をＶ１、配線１０９に供給される第２の電位をＶ２とする。また、配
線２０７に供給されるグラウンド電位をＶＧＮＤ（＝０Ｖ）、配線１０７より供給される
ビデオ電圧を−Ｖｄａｔａとして説明を行う。なお説明のため、敢えて図示していないが
、画素１０５には、他にも制御スイッチ、及び発光素子等の素子を有するものである。な
お、各電位の大きさについては、Ｖ２＞Ｖ１≫ＶＧＮＤの関係を有し、ｐチャネル型であ
るトランジスタ２０３のしきい値電圧は、−Ｖｔｈであるものとして説明する。またトラ
ンジスタ２０３のソースとゲートとの間の電圧をＶｇｓとすると、Ｖｇｓ＜−Ｖｔｈの関
係であればトランジスタはオンになり、Ｖｇｓ≧−Ｖｔｈの関係にあればトランジスタは
オフになる。なお−Ｖｄａｔａは、表示したい画像に応じて異なるものである。
まず、スイッチ２０５をオン、スイッチ２０６をオフ、スイッチ２０１をオフ、スイッ
チ３０１乃至３０３をオンにする（図７（Ｂ）、区間ａ）。区間ａでは、トランジスタ２
０３のソース電位がＶ１、トランジスタ２０３のゲート電位がＶＧＮＤとなる。トランジ
スタ２０３のゲートとソースの間の電位差は（ＶＧＮＤ−Ｖ１）となる。なお区間ａでト
ランジスタ２０３がオンになる。
次に、スイッチ２０５をオン、スイッチ２０６をオフ、スイッチ２０１をオフ、スイッ
チ３０１をオン、スイッチ３０２をオン、スイッチ３０３をオフにする（図７（Ｂ）、区
間ｂ）。区間ｂでは、トランジスタ２０３のソース電位がＶ１、トランジスタ２０３のゲ
ート電位が（Ｖ１−Ｖｔｈ）となる。トランジスタ２０３のゲート電位の上昇は、トラン
ジスタ２０３が期間ａでオンになっており、期間ｂでスイッチ３０３をオフにしたことで
、トランジスタ２０３のゲート電位が配線１０８の電位Ｖ１からトランジスタ２０３のし
きい値電圧Ｖｔｈの分差し引いた電圧となるためである。トランジスタ２０３のゲートと
ソースの間の電位差は−Ｖｔｈとなる。なお区間ｂでトランジスタ２０３はオフになる。
次に、スイッチ２０５をオン、スイッチ２０６をオフ、スイッチ２０１をオフ、スイッ
チ３０１乃至３０３をオフにする（図７（Ｂ）、区間ｃ）。区間ｃでは、トランジスタ２
０３のソース電位がＶ１、トランジスタ２０３のゲート電圧が（Ｖ１−Ｖｔｈ）となる。
すなわち、期間ｂの電圧Ｖｇｓが保持されることとなる。なお区間ｃでトランジスタ２０
３はオフになる。
次に、スイッチ２０５をオン、スイッチ２０６をオフ、スイッチ２０１をオン、スイッ
チ３０１乃至３０３をオフにする（図７（Ｂ）、区間ｄ）。区間ｄでは、トランジスタ２
０３のソース電位がＶ１、トランジスタ２０３のゲート電位が（Ｖ１−Ｖｔｈ−Ｖｄａｔ
ａ）となる。トランジスタ２０３のゲートとソースの間の電位差は（−Ｖｔｈ−Ｖｄａｔ
ａ）となる。すなわち、しきい値電圧−Ｖｔｈにビデオ電圧−Ｖｄａｔａを上乗せしたＶ
ｇｓをトランジスタ２０３に印加することができる。図７（Ｂ）の区間ｄで第１の電位Ｖ
１は変化しないことが重要である。なぜならば、スイッチ２０１をオンになっている際に
第１の電位Ｖ１が変動すると、容量素子３０５に保持された電荷が変動してしまい、トラ
ンジスタ２０３のＶｇｓが保持できなくなってしまうためである。
次に、スイッチ２０５をオン、スイッチ２０６をオフ、スイッチ２０１をオフ、スイッ
チ３０１乃至３０３をオフにする（図７（Ｂ）、区間ｅ）。区間ｅでは、トランジスタ２
０３のソース電位がＶ１、トランジスタ２０３のゲート電位が（Ｖ１−Ｖｔｈ−Ｖｄａｔ
ａ）となる。すなわち、期間ｄの電圧Ｖｇｓが保持されることとなり、トランジスタ２０
３のゲートとソースの間の電位差は（−Ｖｔｈ−Ｖｄａｔａ）となる。すなわち、しきい
値電圧−Ｖｔｈにビデオ電圧−Ｖｄａｔａを上乗せしたＶｇｓをトランジスタ２０３に印
加することができる。なお区間ｅで、トランジスタ２０３は、−Ｖｄａｔａが０である場
合にはオフとなり、それ以外では−Ｖｄａｔａに応じてオンになる。
以上、図７（Ｂ）に示す区間ａ乃至ｅに示す動作が、電圧プログラム期間に相当する。
次に、スイッチ２０５をオフ、スイッチ２０６をオン、スイッチ２０１をオフ、スイッ
チ３０１乃至３０３をオフにする（図７（Ｂ）、区間ｆ）。区間ｆでは容量結合により、
期間ｅのＶｇｓが保持される。そのため、スイッチ２０５及びスイッチ２０６のオンまた
はオフが切り替わり、トランジスタ２０３のソース電位がＶ２となった場合、トランジス
タ２０３のゲート電位は（Ｖ２−Ｖｔｈ−Ｖｄａｔａ）となる。すなわち、しきい値電圧
−Ｖｔｈにビデオ電圧−Ｖｄａｔａを上乗せしたＶｇｓをトランジスタ２０３に印加する
ことができる。なお区間ｆで、トランジスタ２０３は、−Ｖｄａｔａが０である場合には
オフとなり、それ以外では−Ｖｄａｔａに応じてオンになる。
次に、スイッチ２０５をオフ、スイッチ２０６をオン、スイッチ２０１をオフ、スイッ
チ３０１をオフ、スイッチ３０２をオフ、スイッチ３０３をオンにする（図７（Ｂ）、区
間ｇ）。区間ｇでは、期間ｆのＶｇｓが保持される。そのため、トランジスタ２０３のソ
ース電位がＶ２、トランジスタ２０３のゲート電位は（Ｖ２−Ｖｔｈ−Ｖｄａｔａ）とな
る。すなわち、しきい値電圧−Ｖｔｈにビデオ電圧−Ｖｄａｔａを上乗せしたＶｇｓをト
ランジスタ２０３に印加することができる。そして、画素毎のトランジスタにばらつきの
あるしきい値電圧を補償した電流を発光素子２０２に流すことができる。なお区間ｇで、
トランジスタ２０３は、−Ｖｄａｔａが０である場合にはオフとなり、発光素子２０２に
流れる電流も０となる。
以上、図７（Ｂ）に示す区間ｆ乃至ｇに示す動作が、発光期間に相当する。
図８（Ａ）、（Ｂ）について説明する。図８（Ａ）に示す回路図では、図７（Ａ）と同一
部分または同様な機能を有する部分については同じ符号を付して示している。なお図８（
Ａ）、（Ｂ）では、スイッチ２０５及びスイッチ２０６を切り替ることによる、トランジ
スタ２０３のソース電位を第１の電位Ｖ１と第２の電位Ｖ２とに切り替えることを行わな
い構成について説明するものである。そのため、以下で説明する図８（Ｂ）の説明では、
常に、スイッチ２０５がオンであり、スイッチ２０６がオフであるものとして説明する。
なお、図８（Ａ）では、スイッチ２０６がオフ、配線１０９が画素に接続されてないこと
を表す意味として、スイッチ２０６及び配線１０９を点線で示している。
まず、スイッチ２０１をオフ、スイッチ３０１乃至３０３をオンにする（図８（Ｂ）、
区間ａ）。区間ａでは、トランジスタ２０３のソース電位がＶ１、トランジスタ２０３の
ゲート電位がＶＧＮＤとなる。トランジスタ２０３のゲートとソースの間の電位差は（Ｖ
ＧＮＤ−Ｖ１）となる。なお区間ａでトランジスタ２０３がオンになる。
次に、スイッチ２０１をオフ、スイッチ３０１をオン、スイッチ３０２をオン、スイッ
チ３０３をオフにする（図８（Ｂ）、区間ｂ）。区間ｂでは、トランジスタ２０３のソー
ス電位がＶ１、トランジスタ２０３のゲート電位が（Ｖ１−Ｖｔｈ）となる。トランジス
タ２０３のゲート電位の上昇は、トランジスタ２０３が期間ａでオンになっており、期間
ｂでスイッチ３０３をオフにしたことで、トランジスタ２０３のゲート電位が配線１０８
の電位Ｖ１からトランジスタ２０３のしきい値電圧Ｖｔｈの分差し引いた電圧となるため
である。トランジスタ２０３のゲートとソースの間の電位差は−Ｖｔｈとなる。なお区間
ｂでトランジスタ２０３はオフになる。
次に、スイッチ２０１をオフ、スイッチ３０１乃至３０３をオフにする（図８（Ｂ）、
区間ｃ）。区間ｃでは、トランジスタ２０３のソース電位がＶ１、トランジスタ２０３の
ゲート電圧が（Ｖ１−Ｖｔｈ）となる。すなわち、期間ｂの電圧Ｖｇｓが保持されること
となる。なお区間ｃでトランジスタ２０３はオフになる。
次に、スイッチ２０１をオン、スイッチ３０１乃至３０３をオフにする（図８（Ｂ）、
区間ｄ）。区間ｄでは、トランジスタ２０３のソース電位がＶ１、トランジスタ２０３の
ゲート電位が（Ｖ１−Ｖｔｈ−Ｖｄａｔａ）となる。トランジスタ２０３のゲートとソー
スの間の電位差は（−Ｖｔｈ−Ｖｄａｔａ）となる。すなわち、しきい値電圧−Ｖｔｈに
ビデオ電圧−Ｖｄａｔａを上乗せしたＶｇｓをトランジスタ２０３に印加することができ
る。図８（Ｂ）の区間ｄで第１の電位Ｖ１は変化しないことが重要である。なぜならば、
スイッチ２０１をオンになっている際に第１の電位Ｖ１が変動すると、容量素子３０５に
保持された電荷が変動してしまい、トランジスタ２０３のＶｇｓが保持できなくなってし
まうためである。
次に、スイッチ２０１をオフ、スイッチ３０１乃至３０３をオフにする（図８（Ｂ）、
区間ｅ）。区間ｅでは、トランジスタ２０３のソース電位がＶ１、トランジスタ２０３の
ゲート電位が（Ｖ１−Ｖｔｈ−Ｖｄａｔａ）となり、期間ｄのトランジスタ２０３のゲー
トとソースの間の電位差（−Ｖｔｈ−Ｖｄａｔａ）が保持されることとなる。すなわち、
しきい値電圧−Ｖｔｈにビデオ電圧−Ｖｄａｔａを上乗せしたＶｇｓをトランジスタ２０
３に印加することができる。なお区間ｅで、トランジスタ２０３は、−Ｖｄａｔａが０で
ある場合にはオフとなり、それ以外では−Ｖｄａｔａに応じてオンになる。
以上、図８（Ｂ）に示す区間ａ乃至ｅに示す動作が、電圧プログラム期間に相当する。
次に、スイッチ２０１をオフ、スイッチ３０１をオフ、スイッチ３０２をオフ、スイッ
チ３０３をオンにする（図８（Ｂ）、区間ｆ）。区間ｆでは、期間ｅのＶｇｓが保持され
る。そのため、トランジスタ２０３のソース電位がＶ１、トランジスタ２０３のゲート電
位は（Ｖ１−Ｖｔｈ−Ｖｄａｔａ）となる。すなわち、しきい値電圧−Ｖｔｈにビデオ電
圧−Ｖｄａｔａを上乗せしたＶｇｓをトランジスタ２０３に印加することができる。そし
て、画素毎のトランジスタ２０３にばらつきのあるしきい値電圧を補償した電流を発光素
子２０２に流すことができる。なお区間ｆで、トランジスタ２０３は、−Ｖｄａｔａが０
である場合にはオフとなり、発光素子２０２に流れる電流も０となる。
以上、図８（Ｂ）に示す区間ｆに示す動作が、発光期間に相当する。
上記図７（Ａ）、（Ｂ）と図８（Ａ）、（Ｂ）との違いについて、図９（Ａ）、（Ｂ）を
用いて説明し、本実施の形態に示す構成の効果について詳述する。図９（Ａ）では、電源
回路１０４より延設した配線１０８及び配線１０９に、スイッチ２０５またはスイッチ２
０６を介して、接続された複数の画素１０５ａ乃至１０５ｄについて示している。配線１
０８及び配線１０９の配線上には、寄生抵抗９０１及び寄生抵抗９０２を示している。な
お、配線１０８及び配線１０９は、上記図７（Ａ）、（Ｂ）での説明と同様に第１の電位
Ｖ１及び第２の電位Ｖ２がそれぞれ印加されている。上記説明と同様に、電圧プログラム
期間では、スイッチ２０５がオンになり、発光期間では、スイッチ２０６がオンになるも
のである。また、図９（Ｂ）では、電源回路１０４より延設した配線１０８に接続された
複数の画素１０５ａ乃至１０５ｄについて示している。配線１０８上には、寄生抵抗９０
１及び寄生抵抗９０２を示している。なお、配線１０８は、上記図８（Ａ）、（Ｂ）での
説明と同様に第１の電位Ｖ１が印加されている。なお図９（Ａ）、（Ｂ）では説明のため
、画素を画素１０５ａから画素１０５ｄに走査していく際に、画素１０５ａが電圧プログ
ラム期間にあるものとし、画素１０５ｂ乃至１０５ｄが発光期間にあるものとして説明を
行う。
本実施の形態に示す構成の表示装置における画素回路の構成では、図８（Ａ）、（Ｂ）に
示す動作とは異なり、図７（Ａ）、（Ｂ）に示すように、スイッチ２０５及びスイッチ２
０６を用いて電圧プログラム期間と発光期間とで、画素への電流を供給するための配線を
切り替える構成とすることできる。そのため、電圧降下の影響を受けることなく発光期間
とすることでき、電圧降下を引き起こすことなく電圧プログラム期間の各動作を行うこと
ができる。
例えば、図９（Ｂ）では、配線１０８に接続された画素１０５ｂ乃至１０５ｄに流れる電
流ＩＬが大きい、すなわち画素１０５ｂ乃至１０５ｄの発光素子の輝度が大きい場合に、
寄生抵抗９０１及び９０２によって配線１０８が電圧降下する。そのため、電圧プログラ
ム期間にある画素１０５ａに流れる電流Ｉｃの大小に関わらず、配線１０８が電圧降下、
すなわち第１の電位Ｖ１が減少する。その結果、配線１０８に接続された画素１０５ａで
は、スイッチ２０１をオンにした際に、トランジスタ２０３のＶｇｓが保持できなくなっ
てしまう。なお、電流を供給するための配線である配線１０８は、多くの電流が流れる場
合、または電流がほとんど流れない場合といった具合にばらつきがある。この電流のばら
つきが、電流を供給するための配線の電圧のばらつきに影響する。電流を供給するための
配線の電圧にばらつきが生じる原因としては、発光素子を発光するための電流ＩＬが階調
に応じて異なるためである。
また、図９（Ａ）では、配線１０９に接続された画素１０５ｂ乃至１０５ｄに流れる電流
ＩＬが大きい、すなわち画素１０５ｂ乃至１０５ｄの発光素子の輝度が大きい場合に、寄
生抵抗９０１及び９０２によって配線１０９が電圧降下する。一方で、電圧プログラム期
間にある画素１０５ａに流れる電流Ｉｃは電流ＩＬに比べて小さいため、電圧降下による
第１の電位Ｖ１の減少はほとんどない。
表示装置での各画素は各行毎に、電圧プログラム期間か発光期間のいずれかの状態になる
。各画素へのビデオ電圧の入力を行う電圧プログラム期間は、ゲート線毎に巡ってくるた
め、流れる電流（図９（Ａ）、（Ｂ）では電流Ｉｃ）は非常に小さい。一方、発光期間で
は、信号線を介して画素に流れる電流の大きさ（図９（Ａ）、（Ｂ）では電流ＩＬ）、す
なわち画素が有する発光素子の輝度の大きさに応じて、流れる電流が異なっており、電流
が流れることにより、寄生抵抗に伴う電圧降下が起こる。そのため、図９（Ａ）で説明し
た電圧プログラム期間と発光期間とで接続する配線を切り替える構成では、電圧プログラ
ム期間に、寄生抵抗に伴う電圧降下の影響は小さくなる配線１０８への接続に切り替え、
画素でのしきい値電圧を補正する動作への影響を小さくすることができる。一方、発光期
間で接続される配線１０９は、画素に流れる電流の大きさ、すなわち画素が有する発光素
子の輝度の大きさに応じて、流れる電流が異なってくるものの、容量結合によりＶｇｓの
保持を行うことができるため、電圧降下の影響を小さくすることができる。
本実施の形態に示す構成とすることにより、寄生抵抗に伴う電圧降下が大きい場合、配線
１０８の電位Ｖ１または配線１０９の電位Ｖ２とで異なる電位が各画素の供給された際の
不具合の影響を低減することができる。なお第１の電位Ｖ１及び第２の電位Ｖ２は、電源
回路から出力される際に、等電位として出力することが好ましい。
次に、表示装置における配線１０８、及び配線１０９の引き回し方について、図１０（Ａ
）乃至（Ｄ）を用いて説明する。
配線１０８及び配線１０９とでは、異なる期間毎に切り替えを行うことで、しきい値電圧
補正を行うことができる。上述したように電圧プログラム期間では配線１０８に流れる電
流を極力小さくすることで、電圧降下の影響を小さくしている。また発光期間では、配線
１０９を流れる電流の大きさは、発光素子の輝度に応じて変化するため寄生抵抗の影響を
受けやすいものの、容量結合により電圧降下の影響を小さくするものである。
フレキシブルプリント基板１１０より引き回される配線１０８及び配線１０９は、図１０
（Ａ）に示すように、フレキシブルプリント基板１１０の１つの端子からそれぞれ引き回
される構成としてもよい。また図１０（Ｂ）に示すように、フレキシブルプリント基板１
１０の複数の端子から配線１０８及び配線１０９となる配線を引き回す構成としてもよい
。複数の端子より、配線１０８及び配線１０９を引き回す構成とすることにより、安定し
た電位を各画素に供給することができる。また図１０（Ｃ）に示すように、配線１０８及
び配線１０９を表示部１０３の外側に環囲するように配置する構成としてもよい。図１０
（Ｃ）では、配線１０８を配線１０９より内側に配置する構成とすることにより、配線の
引き回しの長さを短くすることができるため、電圧降下の影響を受けにくくすることがで
きる。また図１０（Ｄ）に示すように表示部１０３を環囲するように配線１０８及び配線
１０９を配置し、格子状に画素部をはい回らせる構成とすることで、安定した電位を配線
１０８及び配線１０９に供給することができるため好適である。
なお上記図１０（Ａ）乃至（Ｄ）で説明した配線１０８及び配線１０９の経路に、電源回
路を設ける構成としても良い。
また配線１０８及び配線１０９の線幅は、表示部１０３の外周側に設けられる配線の線幅
、を広くする構成としてもよい。表示部１０３の外周に設けられる配線の線幅を内側に設
けられた配線の線幅よりも広くすることによって、配線の引き回し距離が長くなったこと
に伴う配線１０８及び配線１０９の寄生抵抗による差を均等にすることができる。また発
光期間にて画素に接続される配線１０９よりも、電圧プログラム期間で画素に接続される
配線１０８の方が寄生抵抗により電位のばらつきの影響が小さい方がよい。そのため配線
１０８は、配線の引き回し距離が小さく、寄生抵抗の小さい内側に配置する方が好適であ
る。
また配線１０８の線幅は、配線１０９の線幅よりも広くする構成としてもよい。配線１０
８の線幅を広くすることによって、配線１０８の寄生抵抗を小さくすることができる。電
圧プログラム期間で画素に接続される配線１０８は、発光期間にて画素に接続される配線
１０９よりも、寄生抵抗により電位のばらつきの影響が小さい方がよい。
また配線１０８の線幅及び配線１０９の線幅は、色要素毎に異なる線幅としても良い。色
要素毎に配線１０８及び配線１０９の線幅を異ならせることによって、色要素毎の輝度の
ばらつきを緩和することができるため好適である。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（
一部でもよい）は、別の図で述べた内容（一部でもよい）、別の実施の形態の図で述べた
内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うこと
が出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分、別の
実施の形態の部分を組み合わせることが出来る。
（実施の形態２）
本実施の形態においては、実施の形態１で説明した様々な画素回路によって形成された表
示部を有する表示パネルの構成について説明する。
なお、本実施の形態において、表示パネルとは、画素回路が形成された基板と、それに接
して形成された構造物全体のことをいう。たとえば、画素回路がガラス基板上に形成され
ている場合は、ガラス基板と、ガラス基板に接して形成されたトランジスタ、配線等を合
わせて表示パネルと呼ぶこととする。
表示パネルには、画素回路の他にも、画素回路を駆動するための周辺駆動回路が形成され
る場合がある（一体形成）。周辺駆動回路には、表示部の走査線を制御するスキャンドラ
イバ（走査線ドライバ、ゲートドライバ等とも呼ぶ）、信号線を制御するデータドライバ
（信号線ドライバ、ソースドライバ等とも呼ぶ）が代表的なものであり、さらに、これら
のドライバを制御するためのタイミングコントローラ、画像データを処理するデータ処理
部、電源電圧を生成する電源回路、デジタルアナログコンバータの基準電圧生成部等も、
周辺駆動回路に含まれる場合がある。
そして、周辺駆動回路を、画素回路と同一基板上に一体形成することによって、表示パネ
ルと外部回路の基板接続点の数を減少させることができる。基板接続点は機械的な強度が
弱く、接続不良が発生しやすいため、基板接続点の数を減少させることができることは、
装置の信頼性を大きく向上させることができ、さらに、外部回路の数を減少できるので、
その分、製造コストを減少できるという利点がある。
しかしながら、画素回路が形成される基板上の半導体素子は、単結晶半導体基板に形成さ
れる素子と比べると、移動度が小さく、素子間の特性ばらつきも大きい。そのため、周辺
駆動回路を画素回路と同一基板上に一体形成する場合は、その回路の機能を実現するため
に必要となる素子性能の向上、または素子性能の不足を補うための回路技術等、様々な検
討が必要となる。
周辺駆動回路を画素回路と同一基板上に一体形成する場合は、たとえば、（１）表示部の
みを形成、（２）表示部およびスキャンドライバの一体形成、（３）表示部、スキャンド
ライバおよびデータドライバの一体形成、（４）表示部、スキャンドライバ、データドラ
イバおよびその他の周辺駆動回路の一体形成、という構成が主として挙げられる。ただし
、一体形成する回路の組み合わせは、これら以外でもよい。たとえば、スキャンドライバ
が位置する部分の額縁面積を小さくする必要があるがデータドライバが位置する部分の額
縁面積は小さくする必要がない場合は、（５）表示部およびデータドライバの一体形成、
という構成が最適である場合もある。同様に、（６）表示部およびその他の周辺駆動回路
の一体形成、（７）表示部、データドライバおよびその他の周辺駆動回路の一体形成、（
８）表示部、スキャンドライバおよびその他の周辺駆動回路の一体形成、という構成もと
ることができる。
＜（１）表示部のみを形成＞
上述した組み合わせのうち、（１）表示部のみを形成、について、図１１（Ａ）を参照し
て説明する。図１１（Ａ）に示す表示パネル８００は、表示部８０１と、接続部８０２を
有する。接続部８０２は複数の電極を有し、接続部８０２に接続基板８０３を接続するこ
とで、駆動信号を表示パネル８００の外から表示パネル８００の中へ入力することができ
る。
なお、スキャンドライバおよびデータドライバが表示部と一体形成されない場合、接続部
８０２が有する電極の数は、表示部８０１が有する走査線の本数と信号線の本数の和程度
の数となる。ただし、信号線への入力を時分割で行なうことで、信号線の電極の数を時分
割数分の１にすることができる。たとえば、カラー表示を行うことができる表示装置では
、Ｒ、Ｇ、Ｂに対応する信号線への入力を時分割で行なうことで、信号線の電極の数を３
分の１にすることができる。これは、本実施の形態における他の例でも同様である。
なお、表示部８０１と一体形成されない周辺駆動回路は、単結晶半導体で作製されたＩＣ
を用いることができる。ＩＣは、外部のプリント基板に実装されてもよいし、接続基板８
０３上に実装（ＴＡＢ）されてもよいし、表示パネル８００上に実装（ＣＯＧ）されてい
てもよい。これは、本実施の形態における他の例でも同様である。
なお、表示パネル８００は、表示部８０１が有する走査線または信号線に静電気が発生す
ることにより、素子が破壊される現象（静電破壊：ＥＳＤ）を抑制するため、各走査線、
各信号線または各電源線の間に、静電破壊保護回路を有していてもよい。これにより、表
示パネル８００の歩留まりを向上でき、その結果、製造コストを低減できる。これは、本
実施の形態における他の例でも同様である。
図１１（Ａ）に示す表示パネル８００は、表示パネル８００が有する半導体素子が、アモ
ルファスシリコン等、移動度が小さい半導体で形成されている場合に、特に有効である。
なぜならば、表示部以外の周辺駆動回路を表示パネル８００に一体形成しないことで、表
示パネル８００の歩留まりを向上でき、その結果、製造コストを低減できるからである。
＜（２）表示部およびスキャンドライバの一体形成＞
上述した組み合わせのうち、（２）表示部およびスキャンドライバの一体形成、について
、図１１（Ｂ）を参照して説明する。図１１（Ｂ）に示す表示パネル８００は、表示部８
０１と、接続部８０２と、スキャンドライバ８１１と、スキャンドライバ８１２と、スキ
ャンドライバ８１３と、スキャンドライバ８１４と、を有する。接続部８０２は複数の電
極を有し、接続部８０２に接続基板８０３を接続することで、駆動信号を表示パネル８０
０の外から表示パネル８００の中へ入力することができる。
図１１（Ｂ）に示す表示パネル８００の場合、スキャンドライバ８１１、スキャンドライ
バ８１２、スキャンドライバ８１３、及びスキャンドライバ８１４が表示部８０１と一体
形成されているため、スキャンドライバ側の接続部８０２および接続基板８０３は必要な
い。そのため、外部基板の配置の自由度が上がるという利点を有する。さらに、基板接続
点の数が少ないため、接続不良が発生しにくく、装置の信頼性を向上できる。
図１１（Ｂ）に示す表示パネル８００が有する半導体素子は、アモルファスシリコン等、
移動度が小さい半導体で形成されていてもよいし、ポリシリコンまたは単結晶シリコン等
、移動度が大きい半導体で形成されていてもよい。アモルファスシリコンで半導体素子が
形成されている場合は、特に逆スタガ型のトランジスタの製造プロセスの工程数が少ない
ことにより、製造コストを低減することができる。ポリシリコンで半導体素子が形成され
ている場合は、移動度が高いことによりトランジスタを小さくすることができるため、開
口率が向上し消費電力を低減することができる。さらに、トランジスタを小さくすること
ができることから、スキャンドライバの回路面積を低減できるため、額縁面積を減少させ
ることができる。単結晶シリコンで半導体素子が形成されている場合は、移動度が極めて
高いことによりトランジスタを極めて小さくすることができるため、開口率の向上および
額縁面積の減少をさらに大きくすることができる。
＜（３）表示部、スキャンドライバおよびデータドライバの一体形成＞
上述した組み合わせのうち、（３）表示部、スキャンドライバおよびデータドライバの一
体形成、について、図１１（Ｃ）を参照して説明する。図１１（Ｃ）に示す表示パネル８
００は、表示部８０１と、接続部８０２と、スキャンドライバ８１１と、スキャンドライ
バ８１２と、スキャンドライバ８１３と、スキャンドライバ８１４と、データドライバ８
２１と、を有する。接続部８０２は複数の電極を有し、接続部８０２に接続基板８０３を
接続することで、駆動信号を表示パネル８００の外から表示パネル８００の中へ入力する
ことができる。
図１１（Ｃ）に示す表示パネル８００の場合、スキャンドライバ８１１、スキャンドライ
バ８１２、スキャンドライバ８１３、スキャンドライバ８１４およびデータドライバ８２
１が表示部８０１と一体形成されているため、スキャンドライバ側の接続部８０２および
接続基板８０３は必要ない上に、スキャンドライバ側の接続基板８０３の数を減少させる
ことができる。そのため、外部基板の配置の自由度がさらに上がるという利点を有する。
さらに、基板接続点の数が少ないため、接続不良が発生しにくく、装置の信頼性を向上で
きる。
図１１（Ｃ）に示す表示パネル８００が有する半導体素子は、アモルファスシリコン等、
移動度が小さい半導体で形成されていてもよいし、ポリシリコンまたは単結晶シリコン等
、移動度が大きい半導体で形成されていてもよい。アモルファスシリコンで半導体素子が
形成されている場合は、特に逆スタガ型のトランジスタの製造プロセスの工程数が少ない
ことにより、製造コストを低減することができる。ポリシリコンで半導体素子が形成され
ている場合は、移動度が高いことによりトランジスタを小さくすることができるため、開
口率が向上し消費電力を低減することができる。さらに、トランジスタを小さくすること
ができることから、スキャンドライバおよびデータドライバの回路面積を低減できるため
、額縁面積を減少させることができる。特に、データドライバはスキャンドライバよりも
駆動周波数が高いため、ポリシリコンで半導体素子が形成されることにより、確実に動作
できるデータドライバを実現することができる。単結晶シリコンで半導体素子が形成され
ている場合は、移動度が極めて高いことによりトランジスタを極めて小さくすることがで
きるため、開口率の向上および額縁面積の減少をさらに大きくすることができる。
＜（４）表示部、スキャンドライバ、データドライバおよびその他の周辺駆動回路の一体
形成＞
上述した組み合わせのうち、（４）表示部、スキャンドライバ、データドライバおよびそ
の他の周辺駆動回路の一体形成、について、図１１（Ｄ）を参照して説明する。図１１（
Ｄ）に示す表示パネル８００は、表示部８０１と、接続部８０２と、スキャンドライバ８
１１と、スキャンドライバ８１２と、スキャンドライバ８１３と、スキャンドライバ８１
４と、データドライバ８２１と、その他の周辺駆動回路８３１、８３２、８３３および８
３４を有する。ここで、一体形成されるその他の周辺駆動回路を４つとしたのは一例であ
り、一体形成されるその他の周辺駆動回路の数は様々であって、その種類も様々なものと
することができる。たとえば、周辺駆動回路８３１はタイミングコントローラ、周辺駆動
回路８３２は画像データを処理するデータ処理部、周辺駆動回路８３３は電源電圧を生成
する電源回路、周辺駆動回路８３４はデジタルアナログコンバータ（ＤＡＣ）の基準電圧
生成部であることもできる。接続部８０２は複数の電極を有し、接続部８０２に接続基板
８０３を接続することで、駆動信号を表示パネル８００の外から表示パネル８００の中へ
入力することができる。
図１１（Ｄ）に示す表示パネル８００の場合、スキャンドライバ８１１、スキャンドライ
バ８１２、スキャンドライバ８１３、スキャンドライバ８１４、データドライバ８２１、
その他の周辺駆動回路８３１、８３２、８３３および８３４が表示部８０１と一体形成さ
れているため、スキャンドライバ側の接続部８０２および接続基板８０３は必要ない上に
、スキャンドライバ側の接続基板８０３の数を減少させることができる。そのため、外部
基板の配置の自由度がさらに上がるという利点を有する。さらに、基板接続点の数が少な
いため、接続不良が発生しにくく、装置の信頼性を向上できる。
図１１（Ｄ）に示す表示パネル８００が有する半導体素子は、アモルファスシリコン等、
移動度が小さい半導体で形成されていてもよいし、ポリシリコンまたは単結晶シリコン等
、移動度が大きい半導体で形成されていてもよい。アモルファスシリコンで半導体素子が
形成されている場合は、特に逆スタガ型のトランジスタの製造プロセスの工程数が少ない
ことにより、製造コストを低減することができる。ポリシリコンで半導体素子が形成され
ている場合は、移動度が高いことによりトランジスタを小さくすることができるため、開
口率が向上し消費電力を低減することができる。さらに、トランジスタを小さくすること
ができることから、スキャンドライバおよびデータドライバの回路面積を低減できるため
、額縁面積を減少させることができる。特に、データドライバはスキャンドライバよりも
駆動周波数が高いため、ポリシリコンで半導体素子が形成されることにより、確実に動作
できるデータドライバを実現することができる。さらに、その他の周辺駆動回路には高速
な論理回路が必要であったり（データ処理部等）、アナログ回路が必要であったり（タイ
ミングコントローラ、ＤＡＣの基準電圧生成部、電源回路等）するため、移動度の高い半
導体素子で回路が構成されることの利点は大きい。特に、単結晶シリコンで半導体素子が
形成されている場合は、移動度が極めて高いことによりトランジスタを極めて小さくする
ことができるため、開口率の向上および額縁面積の減少をさらに大きくすることができる
上に、その他の周辺駆動回路を確実に動作させることができ、さらに、電源電圧を低くす
ること等により、消費電力を低減することができる。
＜その他の組み合わせの一体形成＞
（５）表示部およびデータドライバの一体形成、（６）表示部およびその他の周辺駆動回
路の一体形成、（７）表示部、データドライバおよびその他の周辺駆動回路の一体形成、
（８）表示部、スキャンドライバおよびその他の周辺駆動回路の一体形成、については、
それぞれ図１１（Ｅ）、（Ｆ）、（Ｇ）、（Ｈ）に示すようになる。一体形成の利点およ
びそれぞれの半導体素子の材料についての利点は、これまでに説明したものと同様である
。
図１１（Ｅ）に示すように、（５）表示部およびデータドライバの一体形成、を行なった
場合は、データドライバが配置された部分以外の額縁面積を低減できる。
図１１（Ｆ）に示すように、（６）表示部およびその他の周辺駆動回路の一体形成、を行
なった場合は、その他の周辺駆動回路の配置の自由度が高いため、目的に合った部分を適
宜選択して、額縁面積を低減できる。
図１１（Ｇ）に示すように、（７）表示部、データドライバおよびその他の周辺駆動回路
の一体形成、を行なった場合は、スキャンドライバが一体形成されるときにスキャンドラ
イバが配置されていた部分の額縁面積を低減できる。
図１１（Ｈ）に示すように、（８）表示部、スキャンドライバおよびその他の周辺駆動回
路の一体形成、を行なった場合は、データドライバが一体形成されるときにデータドライ
バが配置されていた部分の額縁面積を低減できる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（
一部でもよい）は、別の図で述べた内容（一部でもよい）、別の実施の形態の図で述べた
内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うこと
が出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分、別の
実施の形態の部分を組み合わせることが出来る。
（実施の形態３）
本実施の形態においては、トランジスタの構造及び作製方法について説明する。
図１２（Ａ）乃至（Ｇ）は、トランジスタの構造及び作製方法の例を示す図である。図１
２（Ａ）は、トランジスタの構造の例を示す図である。図１２（Ｂ）乃至（Ｇ）は、トラ
ンジスタの作製方法の例を示す図である。
なお、トランジスタの構造及び作製方法は、図１２（Ａ）乃至（Ｇ）に示すものに限定さ
れず、様々な構造及び作製方法を用いることができる。
まず、図１２（Ａ）を参照し、トランジスタの構造の例について説明する。図１２（Ａ）
は複数の異なる構造を有するトランジスタの断面図である。ここで、図１２（Ａ）におい
ては、複数の異なる構造を有するトランジスタを並置して示しているが、これは、トラン
ジスタの構造を説明するための表現であり、トランジスタが、実際に図１２（Ａ）のよう
に並置されている必要はなく、必要に応じてつくり分けることができる。
なお、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている、と明示的
に記載する場合は、Ａの上にＢが直接接して形成されていることに限定されない。直接接
してはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むものとする。
ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明示的に
記載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に
直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂ
が形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、
単層でもよいし、複層でもよい。
さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同
様であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が
介在する場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、
という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接し
て別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成さ
れている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でも
よいし、複層でもよい。
なお、Ａの上にＢが形成されている、Ａ上にＢが形成されている、又はＡの上方にＢが形
成されている、と明示的に記載する場合、斜め上にＢが形成される場合も含むこととする
。
なお、Ａの下にＢが、あるいは、Ａの下方にＢが、の場合についても、同様である。
次に、トランジスタを構成する各層の特徴について説明する。
基板７０１１は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基
板、石英基板、セラミック基板又はステンレスを含む金属基板等を用いることができる。
他にも、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）
、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック又はアクリル等の可撓性
を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板を用いる
ことによって、折り曲げが可能である表示装置を作製することが可能となる。可撓性を有
す基板であれば、基板の面積及び基板の形状に大きな制限はないため、基板７０１１とし
て、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に
向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較す
ると、大きな優位点である。
絶縁膜７０１２は、下地膜として機能する。基板７０１１からＮａなどのアルカリ金属又
はアルカリ土類金属が、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。絶縁
膜７０１２としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（Ｓ
ｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素又は窒素を
有する絶縁膜の単層構造若しくはこれらの積層構造で設けることができる。例えば、絶縁
膜７０１２を２層構造で設ける場合、１層目の絶縁膜として窒化酸化珪素膜を設け、２層
目の絶縁膜として酸化窒化珪素膜を設けるとよい。別の例として、絶縁膜７０１２を３層
構造で設ける場合、１層目の絶縁膜として酸化窒化珪素膜を設け、２層目の絶縁膜として
窒化酸化珪素膜を設け、３層目の絶縁膜として酸化窒化珪素膜を設けるとよい。
半導体層７０１３、半導体層７０１４、半導体層７０１５は、非晶質（アモルファス）半
導体、微結晶（マイクロクリスタル）半導体、酸化物半導体、又はセミアモルファス半導
体（ＳＡＳ）で形成することができる。あるいは、多結晶半導体層を用いても良い。ＳＡ
Ｓは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギ
ー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結
晶質な領域を含んでいる。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領
域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ−
１よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１
１１）、（２２０）の回折ピークが観測される。未結合手（ダングリングボンド）を補償
するものとして水素又はハロゲンを少なくとも１原子％又はそれ以上含ませている。ＳＡ
Ｓは、材料ガスをグロー放電分解（プラズマＣＶＤ）して形成する。材料ガスとしては、
ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ
４などを用いることが可能である。あるいは、ＧｅＦ４を混合させても良い。この材料ガ
スをＨ２、あるいは、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種又は複数種の希ガ
ス元素で希釈してもよい。希釈率は２〜１０００倍の範囲。圧力は概略０．１Ｐａ〜１３
３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨ
ｚ。基板加熱温度は３００℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素な
どの大気成分の不純物は１×１０２０／ｃｍ３以下とすることが望ましく、特に、酸素濃
度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とする。ここでは
、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いてシリコン（Ｓｉ）を主成分と
する材料（例えばＳｉｘＧｅ１−ｘ等）で非晶質半導体層を形成し、当該非晶質半導体層
をレーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長
する金属元素を用いる熱結晶化法などの結晶化法により結晶化させる。
なお、酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される。なお、Ｍは、
ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃ
ｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合
があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場
合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物
元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているも
のがある。本明細書においてはこの酸化物半導体を用いて形成される薄膜をＩｎ−Ｇａ−
Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の結晶構造は、スパッタ法で成膜した後、２００℃〜
５００℃、代表的には３００〜４００℃で１０分〜１００分熱処理を行っても、アモルフ
ァス構造がＸＲＤ（Ｘ線回析）の分析では観察することができる。また、ＴＦＴの電気特
性もゲート電圧±２０Ｖにおいて、オンオフ比が１０９以上、移動度が１０以上のものを
作製することができる。このような電気特性を有する酸化物半導体膜を用いて作製した薄
膜トランジスタは、アモルファスシリコンを用いて作製した薄膜トランジスタに比べ高い
移動度を有し、当該薄膜トランジスタで構成される回路を高速駆動させることができる。
なお、酸化物半導体は、スパッタ法でゲート絶縁膜上に酸化物半導体層を形成した後、当
該酸化物半導体層上にフォトリソグラフィ工程またはインクジェット法によりレジストマ
スクを形成し、当該レジストマスクを用いて酸化物半導体層をエッチングすることで、形
成することができる。スパッタ法に用いる酸化物半導体層を形成するためのターゲットは
、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲット（Ｉｎ：Ｇａ：Ｚｎ＝
１：１：０．５）を用いる。酸化物半導体は、後の工程で行われるフォトレジストの露光
に用いられる光に対して透光性が良好であり、非晶質シリコンに比べフォトレジストの感
光を効果的に行うことができる。
絶縁膜７０１６は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（Ｓｉ
ＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素又は窒素を有
する絶縁膜の単層構造、若しくはこれらの積層構造で設けることができる。
ゲート電極７０１７は、単層の導電膜、又は二層、三層の導電膜の積層構造とすることが
できる。ゲート電極７０１７の材料としては、導電膜を用いることができる。たとえば、
タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム
（Ｃｒ）、シリコン（Ｓｉ）などの元素の単体膜、あるいは、前記元素の窒化膜（代表的
には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、あるいは、前記元素を組み
合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、あるいは、前記元素のシ
リサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）などを用いる
ことができる。なお、上述した単体膜、窒化膜、合金膜、シリサイド膜などは、単層で用
いてもよいし、積層して用いてもよい。
絶縁膜７０１８は、スパッタ法又はプラズマＣＶＤ法等によって、酸化珪素（ＳｉＯｘ）
、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（Ｓ
ｉＮｘＯｙ）（ｘ＞ｙ）等の酸素又は窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライク
カーボン）等の炭素を含む膜の単層構造、若しくはこれらの積層構造で設けることができ
る。
絶縁膜７０１９は、シロキサン樹脂、あるいは、酸化珪素（ＳｉＯｘ）、窒化珪素（Ｓｉ
Ｎｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ
＞ｙ）等の酸素又は窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭
素を含む膜、あるいは、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベ
ンゾシクロブテン、アクリル等の有機材料、からなる単層若しくは積層構造で設けること
ができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロ
キサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基とし
て、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基を用いてもよい。有機基
として、フルオロ基を有していてもよい。なお、絶縁膜７０１８を設けずにゲート電極７
０１７を覆うように直接絶縁膜７０１９を設けることも可能である。
導電膜７０２３は、Ａｌ、Ｎｉ、Ｃ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎな
どの元素の単体膜、あるいは、前記元素の窒化膜、あるいは、前記元素を組み合わせた合
金膜、あるいは、前記元素のシリサイド膜などを用いることができる。例えば、前記元素
を複数含む合金として、Ｃ及びＴｉを含有したＡｌ合金、Ｎｉを含有したＡｌ合金、Ｃ及
びＮｉを含有したＡｌ合金、Ｃ及びＭｎを含有したＡｌ合金等を用いることができる。例
えば、積層構造で設ける場合、ＡｌをＭｏ又はＴｉなどで挟み込んだ構造とすることがで
きる。こうすることで、Ａｌの熱や化学反応に対する耐性を向上することができる。
次に、図１２（Ａ）に示した、複数の異なる構造を有するトランジスタの断面図を参照し
て、各々の構造の特徴について説明する。
トランジスタ７００１は、シングルドレイントランジスタであり、簡便な方法で製造でき
るため、製造コストが低く、歩留まりを高く製造できる利点がある。なお、テーパ角は、
４５°以上９５°未満、より好ましくは６０°以上９５°未満である。または、テーパ角
を４５°未満とすることも可能である。ここで、半導体層７０１３、半導体層７０１５は
、それぞれ不純物の濃度が異なり、半導体層７０１３はチャネル領域、半導体層７０１５
はソース領域及びドレイン領域として用いる。このように、不純物の量を制御することで
、半導体層の抵抗率を制御できる。半導体層と導電膜７０２３との電気的な接続状態を、
オーミック接続に近づけることができる。なお、不純物の量の異なる半導体層を作り分け
る方法としては、ゲート電極７０１７をマスクとして半導体層に不純物をドーピングする
方法を用いることができる。
トランジスタ７００２は、ゲート電極７０１７に一定以上のテーパ角を有するトランジス
タであり、簡便な方法で製造できるため、製造コストが低く、歩留まりを高く製造できる
利点がある。ここで、半導体層７０１３、半導体層７０１４、半導体層７０１５は、それ
ぞれ不純物濃度が異なり、半導体層７０１３はチャネル領域、半導体層７０１４は低濃度
ドレイン（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ：ＬＤＤ）領域、半導体層７０１５
はソース領域及びドレイン領域として用いる。このように、不純物の量を制御することで
、半導体層の抵抗率を制御できる。半導体層と導電膜７０２３との電気的な接続状態を、
オーミック接続に近づけることができる。ＬＤＤ領域を有するため、トランジスタ内部に
高電界がかかりにくく、ホットキャリアによる素子の劣化を抑制することができる。なお
、不純物の量の異なる半導体層を作り分ける方法としては、ゲート電極７０１７をマスク
として半導体層に不純物をドーピングする方法を用いることができる。トランジスタ７０
０２においては、ゲート電極７０１７が一定以上のテーパ角を有しているため、ゲート電
極７０１７を通過して半導体層にドーピングされる不純物の濃度に勾配を持たせることが
でき、簡便にＬＤＤ領域を形成することができる。なお、テーパ角は、４５°以上９５°
未満、より好ましくは６０°以上９５°未満である。または、テーパ角を４５°未満とす
ることも可能である。
トランジスタ７００３は、ゲート電極７０１７が少なくとも２層で構成され、下層のゲー
ト電極が上層のゲート電極よりも長い形状を有するトランジスタである。本明細書中にお
いては、上層のゲート電極及び下層のゲート電極の形状を、帽子型と呼ぶ。ゲート電極７
０１７の形状が帽子型であることによって、フォトマスクを追加することなく、ＬＤＤ領
域を形成することができる。なお、トランジスタ７００３のように、ＬＤＤ領域がゲート
電極７０１７と重なっている構造を、特にＧＯＬＤ構造（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅ
ｄ ＬＤＤ）と呼ぶ。なお、ゲート電極７０１７の形状を帽子型とする方法としては、次
のような方法を用いてもよい。
まず、ゲート電極７０１７をパターニングする際に、ドライエッチングにより、下層のゲ
ート電極及び上層のゲート電極をエッチングして側面に傾斜（テーパ）のある形状にする
。続いて、異方性エッチングにより上層のゲート電極の傾斜を垂直に近くなるように加工
する。これにより、断面形状が帽子型のゲート電極が形成される。その後、２回、不純物
元素をドーピングすることによって、チャネル領域として用いる半導体層７０１３、ＬＤ
Ｄ領域として用いる半導体層７０１４、ソース電極及びドレイン電極として用いる半導体
層７０１５が形成される。
なお、ゲート電極７０１７と重なっているＬＤＤ領域をＬｏｖ領域、ゲート電極７０１７
と重なっていないＬＤＤ領域をＬｏｆｆ領域と呼ぶことにする。ここで、Ｌｏｆｆ領域は
オフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリアによる
オン電流値の劣化を防ぐ効果は低い。一方、Ｌｏｖ領域はドレイン近傍の電界を緩和し、
オン電流値の劣化の防止には有効であるが、オフ電流値を抑える効果は低い。よって、種
々の回路毎に、求められる特性に応じた構造のトランジスタを作製することが好ましい。
たとえば、表示装置として用いる場合、画素トランジスタは、オフ電流値を抑えるために
、Ｌｏｆｆ領域を有するトランジスタを用いることが好適である。一方、周辺回路におけ
るトランジスタは、ドレイン近傍の電界を緩和し、オン電流値の劣化を防止するために、
Ｌｏｖ領域を有するトランジスタを用いることが好適である。
トランジスタ７００４は、ゲート電極７０１７の側面に接して、サイドウォール７０２１
を有するトランジスタである。サイドウォール７０２１を有することによって、サイドウ
ォール７０２１と重なる領域をＬＤＤ領域とすることができる。
トランジスタ７００５は、半導体層にマスク７０２２を用いてドーピングすることにより
、ＬＤＤ（Ｌｏｆｆ）領域を形成したトランジスタである。こうすることにより、確実に
ＬＤＤ領域を形成することができ、トランジスタのオフ電流値を低減することができる。
トランジスタ７００６は、半導体層にマスクを用いてドーピングすることにより、ＬＤＤ
（Ｌｏｖ）領域を形成したトランジスタである。こうすることにより、確実にＬＤＤ領域
を形成することができ、トランジスタのドレイン近傍の電界を緩和し、オン電流値の劣化
を低減することができる。
次に、トランジスタの作製方法の例を、図１２（Ｂ）乃至（Ｇ）に示す。
なお、トランジスタの構造及び作製方法は、図１２（Ａ）乃至（Ｇ）に示すものに限定さ
れず、様々な構造及び作製方法を用いることができる。
本実施の形態においては、基板７０１１の表面に、絶縁膜７０１２の表面に、半導体層７
０１３の表面に、半導体層７０１４の表面に、半導体層７０１５の表面に、絶縁膜７０１
６の表面に、絶縁膜７０１８の表面に、又は絶縁膜７０１９の表面に、プラズマ処理を用
いて酸化又は窒化を行うことにより、半導体層又は絶縁膜を酸化又は窒化することができ
る。このように、プラズマ処理を用いて半導体層又は絶縁膜を酸化又は窒化することによ
って、当該半導体層又は当該絶縁膜の表面を改質し、ＣＶＤ法やスパッタ法により形成し
た絶縁膜と比較してより緻密な絶縁膜を形成することができるため、ピンホール等の欠陥
を抑制し表示装置の特性等を向上させることが可能となる。なお、プラズマ処理を行うこ
とで形成された絶縁膜７０２４を、プラズマ処理絶縁膜と呼ぶ。
なお、サイドウォール７０２１は、酸化珪素（ＳｉＯｘ）又は窒化珪素（ＳｉＮｘ）を用
いることができる。サイドウォール７０２１をゲート電極７０１７の側面に形成する方法
としては、たとえば、ゲート電極７０１７を形成した後に、酸化珪素（ＳｉＯｘ）又は窒
化珪素（ＳｉＮｘ）を成膜した後に、異方性エッチングによって酸化珪素（ＳｉＯｘ）又
は窒化珪素（ＳｉＮｘ）膜をエッチングする方法を用いることができる。こうすることで
、ゲート電極７０１７の側面にのみ酸化珪素（ＳｉＯｘ）又は窒化珪素（ＳｉＮｘ）膜を
残すことができるので、ゲート電極７０１７の側面にサイドウォール７０２１を形成する
ことができる。
図１３（Ｄ）は、ボトムゲート型のトランジスタの断面構造及び容量素子の断面構造を示
す図である。
基板７０９１上に第１の絶縁膜（絶縁膜７０９２）が全面に形成されている。ただし、こ
れに限定されない。第１の絶縁膜（絶縁膜７０９２）が形成しないことも可能である。第
１の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変
化してしまうことを防ぐ機能を有する。つまり、第１の絶縁膜は下地膜としての機能を有
する。したがって、信頼性の高いトランジスタを作製することができる。なお、第１の絶
縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ
）などの単層、又はこれらの積層を用いることができる。
第１の絶縁膜上に、第１の導電層（導電層７０９３及び導電層７０９４）が形成されてい
る。導電層７０９３は、トランジスタ７１０８のゲート電極として機能する部分を含む。
導電層７０９４は、容量素子７１０９の第１の電極として機能する部分を含む。なお、第
１の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐ
ｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる
。あるいは、これらの元素（合金も含む）の積層を用いることができる。
少なくとも第１の導電層を覆うように、第２の絶縁膜（絶縁膜７１０４）が形成されてい
る。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては
、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層
、又はこれらの積層を用いることができる。
なお、半導体層に接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望
ましい。なぜなら、半導体層と第２の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
なお、第２の絶縁膜がＭｏと接する場合、Ｍｏと接する部分の第２の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はＭｏを酸化させないか
らである。
第２の絶縁膜上のうち第１の導電層と重なって形成されている部分の一部に、フォトリソ
グラフィ法、インクジェット法又は印刷法などによって、半導体層が形成されている。そ
して、半導体層の一部は、第２の絶縁膜上のうち第１の導電層と重なって形成されていな
い部分まで延長されている。半導体層は、チャネル形成領域（チャネル形成領域７１００
）、ＬＤＤ領域（ＬＤＤ領域７０９８、ＬＤＤ領域７０９９）、不純物領域（不純物領域
７０９５、不純物領域７０９６、不純物領域７０９７）を有している。チャネル形成領域
７１００は、トランジスタ７１０８のチャネル形成領域として機能する。ＬＤＤ領域７０
９８及びＬＤＤ領域７０９９は、トランジスタ７１０８のＬＤＤ領域として機能する。な
お、ＬＤＤ領域７０９８及びＬＤＤ領域７０９９は必ずしも必要ではない。不純物領域７
０９５は、トランジスタ７１０８のソース電極及びドレイン電極の一方として機能する部
分を含む。不純物領域７０９６は、トランジスタ７１０８のソース電極及びドレイン電極
の他方として機能する部分を含む。不純物領域７０９７は、容量素子７１０９の第２の電
極として機能する部分を含む。
全面に、第３の絶縁膜（絶縁膜７１０１）が形成されている。第３の絶縁膜の一部には、
選択的にコンタクトホールが形成されている。絶縁膜７１０１は、層間膜としての機能を
有する。第３の絶縁膜としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリ
コンなど）あるいは、低誘電率の有機化合物材料（感光性又は非感光性の有機樹脂材料）
などを用いることができる。あるいは、シロキサンを含む材料を用いることもできる。な
お、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料
である。置換基として、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基を用
いてもよい。あるいは、有機基としてフルオロ基を有していてもよい。
第３の絶縁膜上に、第２の導電層（導電層７１０２及び導電層７１０３）が形成されてい
る。導電層７１０２は、第３の絶縁膜に形成されたコンタクトホールを介してトランジス
タ７１０８のソース電極及びドレイン電極の他方と接続されている。したがって、導電層
７１０２は、トランジスタ７１０８のソース電極及びドレイン電極の他方として機能する
部分を含む。導電層７１０３が導電層７０９４と接続されている場合は、導電層７１０３
は容量素子７１０９の第１の電極として機能する部分を含む。あるいは、導電層７１０３
が不純物領域７０９７と接続されている場合は、導電層７１０３は容量素子７１０９の第
２の電極として機能する部分を含む。あるいは、導電層７１０３が導電層７０９４及び不
純物領域７０９７と接続されていない場合は、容量素子７１０９とは別の容量素子が形成
される。この容量素子は、導電層７１０３、不純物領域７０９７及び絶縁膜７１０１がそ
れぞれ容量素子の第１の電極、第２の電極、絶縁膜として用いられる構成である。なお、
第２の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、
Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができ
る。あるいは、これらの元素（合金も含む）の積層を用いることができる。
なお、第２の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
次に、トランジスタの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜またはマイク
ロクリスタルシリコン膜などを用いた場合のトランジスタ及び容量素子の構造について説
明する。
図１３（Ａ）は、トップゲート型のトランジスタの断面構造及び容量素子の断面構造を示
す図である。
基板７０３１上に第１の絶縁膜（絶縁膜７０３２）が全面に形成されている。第１の絶縁
膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してし
まうことを防ぐ機能を有する。つまり、第１の絶縁膜は下地膜としての機能を有する。し
たがって、信頼性の高いトランジスタを作製することができる。なお、第１の絶縁膜とし
ては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの
単層、又はこれらの積層を用いることができる。
なお、第１の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図るこ
とができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まり
の向上を図ることができる。
第１の絶縁膜上に、第１の導電層（導電層７０３３、導電層７０３４及び導電層７０３５
）が形成されている。導電層７０３３は、トランジスタ７０４８のソース電極及びドレイ
ン電極の一方の電極として機能する部分を含む。導電層７０３４は、トランジスタ７０４
８のソース電極及びドレイン電極の他方の電極として機能する部分を含む。導電層７０３
５は、容量素子７０４９の第１の電極として機能する部分を含む。なお、第１の導電層と
しては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓ
ｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、
これらの元素（合金も含む）の積層を用いることができる。
導電層７０３３及び導電層７０３４の上部に、第１の半導体層（半導体層７０３６及び半
導体層７０３７）が形成されている。半導体層７０３６は、ソース電極とドレイン電極の
一方の電極として機能する部分を含む。半導体層７０３７は、ソース電極とドレイン電極
の他方の電極として機能する部分を含む。なお、第１の半導体層としては、リン等を含ん
だシリコン等を用いることができる。
導電層７０３３と導電層７０３４との間であって、かつ第１の絶縁膜上に、第２の半導体
層（半導体層７０３８）が形成されている。そして、半導体層７０３８の一部は、導電層
７０３３上及び導電層７０３４上まで延長されている。半導体層７０３８は、トランジス
タ７０４８のチャネル領域として機能する部分を含む。なお、第２の半導体層としては、
アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の非結晶性を有する半導体層、又は微結晶シリ
コン（μ−Ｓｉ：Ｈ）等の半導体層などを用いることができる。
少なくとも半導体層７０３８及び導電層７０３５を覆うように、第２の絶縁膜（絶縁膜７
０３９及び絶縁膜７０４０）が形成されている。第２の絶縁膜は、ゲート絶縁膜としての
機能を有する。なお、第２の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化
窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、又はこれらの積層を用いることができる。
なお、第２の半導体層に接する部分の第２の絶縁膜としては、酸化シリコン膜を用いるこ
とが望ましい。なぜなら、第２の半導体層と第２の絶縁膜とが接する界面におけるトラッ
プ準位が少なくなるからである。
なお、第２の絶縁膜がＭｏと接する場合、Ｍｏと接する部分の第２の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はＭｏを酸化させないか
らである。
第２の絶縁膜上に、第２の導電層（導電層７０４１及び導電層７０４２）が形成されてい
る。導電層７０４１は、トランジスタ７０４８のゲート電極として機能する部分を含む。
導電層７０４２は、容量素子７０４９の第２の電極、又は配線としての機能を有する。な
お、第２の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａ
ｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることが
できる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
なお、第２の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
図１３（Ｂ）は、逆スタガ型（ボトムゲート型）のトランジスタの断面構造及び容量素子
の断面構造を示す図である。特に、図１３（Ｂ）に示すトランジスタは、チャネルエッチ
型と呼ばれる構造である。
基板７０５１上に第１の絶縁膜（絶縁膜７０５２）が全面に形成されている。第１の絶縁
膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してし
まうことを防ぐ機能を有する。つまり、第１の絶縁膜は下地膜としての機能を有する。し
たがって、信頼性の高いトランジスタを作製することができる。なお、第１の絶縁膜とし
ては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの
単層、又はこれらの積層を用いることができる。
なお、第１の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図るこ
とができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まり
の向上を図ることができる。
第１の絶縁膜上に、第１の導電層（導電層７０５３及び導電層７０５４）が形成されてい
る。導電層７０５３は、トランジスタ７０６８のゲート電極として機能する部分を含む。
導電層７０５４は、容量素子７０６９の第１の電極として機能する部分を含む。なお、第
１の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐ
ｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる
。あるいは、これらの元素（合金も含む）の積層を用いることができる。
少なくとも第１の導電層を覆うように、第２の絶縁膜（絶縁膜７０５５）が形成されてい
る。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては
、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層
、又はこれらの積層を用いることができる。
なお、半導体層に接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望
ましい。なぜなら、半導体層と第２の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
なお、第２の絶縁膜がＭｏと接する場合、Ｍｏと接する部分の第２の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はＭｏを酸化させないか
らである。
第２の絶縁膜上のうち第１の導電層と重なって形成されている部分の一部に、フォトリソ
グラフィ法、インクジェット法又は印刷法などによって、第１の半導体層（半導体層７０
５６）が形成されている。そして、半導体層７０５６の一部は、第２の絶縁膜上のうち第
１の導電層と重なって形成されていない部分まで延長されている。半導体層７０５６は、
トランジスタ７０６８のチャネル領域として機能する部分を含む。なお、半導体層７０５
６としては、アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の非結晶性を有する半導体層、又
は微結晶シリコン（μ−Ｓｉ：Ｈ）等の半導体層などを用いることができる。
第１の半導体層上の一部に、第２の半導体層（半導体層７０５７及び半導体層７０５８）
が形成されている。半導体層７０５７は、ソース電極とドレイン電極の一方の電極として
機能する部分を含む。半導体層７０５８は、ソース電極とドレイン電極の他方の電極とし
て機能する部分を含む。なお、第２の半導体層としては、リン等を含んだシリコン等を用
いることができる。
第２の半導体層上及び第２の絶縁膜上に、第２の導電層（導電層７０５９、導電層７０６
０及び導電層７０６１）が形成されている。導電層７０５９は、トランジスタ７０６８の
ソース電極とドレイン電極の一方として機能する部分を含む。導電層７０６０は、トラン
ジスタ７０６８のソース電極とドレイン電極の他方として機能する部分を含む。導電層７
０６１は、容量素子７０６９の第２の電極として機能する部分を含む。なお、第２の導電
層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ
、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるい
は、これらの元素（合金も含む）の積層を用いることができる。
なお、第２の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
ここで、チャネルエッチ型のトランジスタが特徴とする工程の一例を説明する。同じマス
クを用いて、第１の半導体層及び第２の半導体層を形成することができる。具体的には、
第１の半導体層と第２の半導体層とは連続して成膜される。そして、第１の半導体層及び
第２の半導体層は、同じマスクを用いて形成される。
チャネルエッチ型のトランジスタが特徴とする工程の別の一例を説明する。新たなマスク
を用いることなく、トランジスタのチャネル領域を形成することができる。具体的には、
第２の導電層が形成された後で、第２の導電層をマスクとして用いて第２の半導体層の一
部を除去する。あるいは、第２の導電層と同じマスクを用いて第２の半導体層の一部を除
去する。そして、除去された第２の半導体層の下部に形成されている第１の半導体層がト
ランジスタのチャネル領域となる。
図１３（Ｃ）は、逆スタガ型（ボトムゲート型）のトランジスタの断面構造及び容量素子
の断面構造を示す図である。特に、図１３（Ｃ）に示すトランジスタは、チャネル保護型
（チャネルストップ型）と呼ばれる構造である。
基板７０７１上に第１の絶縁膜（絶縁膜７０７２）が全面に形成されている。第１の絶縁
膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してし
まうことを防ぐ機能を有する。つまり、第１の絶縁膜は下地膜としての機能を有する。し
たがって、信頼性の高いトランジスタを作製することができる。なお、第１の絶縁膜とし
ては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの
単層、又はこれらの積層を用いることができる。
なお、第１の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図るこ
とができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まり
の向上を図ることができる。
第１の絶縁膜上に、第１の導電層（導電層７０７３及び導電層７０７４）が形成されてい
る。導電層７０７３は、トランジスタ７０８８のゲート電極として機能する部分を含む。
導電層７０７４は、容量素子７０８９の第１の電極として機能する部分を含む。なお、第
１の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐ
ｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる
。あるいは、これらの元素（合金も含む）の積層を用いることができる。
少なくとも第１の導電層を覆うように、第２の絶縁膜（絶縁膜７０７５）が形成されてい
る。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては
、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層
、又はこれらの積層を用いることができる。
なお、半導体層に接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望
ましい。なぜなら、半導体層と第２の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
なお、第２の絶縁膜がＭｏと接する場合、Ｍｏと接する部分の第２の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はＭｏを酸化させないか
らである。
第２の絶縁膜上のうち第１の導電層と重なって形成されている部分の一部に、フォトリソ
グラフィ法、インクジェット法又は印刷法などによって、第１の半導体層（半導体層７０
７６）が形成されている。そして、半導体層７０７８の一部は、第２の絶縁膜上のうち第
１の導電層と重なって形成されていない部分まで延長されている。半導体層７０７６は、
トランジスタ７０８８のチャネル領域として機能する部分を含む。なお、半導体層７０７
６としては、アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の非結晶性を有する半導体層、又
は微結晶シリコン（μ−Ｓｉ：Ｈ）等の半導体層などを用いることができる。
第１の半導体層上の一部に、第３の絶縁膜（絶縁膜７０８２）が形成されている。絶縁膜
７０８２は、トランジスタ７０８８のチャネル領域がエッチングによって除去されること
を防止する機能を有する。つまり、絶縁膜７０８２は、チャネル保護膜（チャネルストッ
プ膜）として機能する。なお、第３の絶縁膜としては、酸化シリコン膜、窒化シリコン膜
又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、又はこれらの積層を用いることが
できる。
第１の半導体層上の一部及び第３の絶縁膜上の一部に、第２の半導体層（半導体層７０７
７及び半導体層７０７８）が形成されている。半導体層７０７７は、ソース電極とドレイ
ン電極の一方の電極として機能する部分を含む。半導体層７０７８は、ソース電極とドレ
イン電極の他方の電極として機能する部分を含む。なお、第２の導体層としては、リン等
を含んだシリコン等を用いることができる。
第２の半導体層上に、第２の導電層（導電層７０７９、導電層７０８０及び導電層７０８
１）が形成されている。導電層７０７９は、トランジスタ７０８８のソース電極とドレイ
ン電極の一方として機能する部分を含む。導電層７０８０は、トランジスタ７０８８のソ
ース電極とドレイン電極の他方として機能する部分を含む。導電層７０８１は、容量素子
７０８９の第２の電極として機能する部分を含む。なお、第２の導電層としては、Ｔｉ、
Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ
、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（
合金も含む）の積層を用いることができる。
なお、第２の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
次に、トランジスタを製造するための基板として、半導体基板を用いた例について説明す
る。半導体基板を用いて製造されたトランジスタは、移動度が高いため、トランジスタサ
イズを小さくすることができる。その結果、単位面積当たりのトランジスタ数を増やす（
集積度を上げる）ことができ、同一の回路構成では集積度が大きいほど基板サイズを小さ
くすることができるため、製造コストを低減できる。さらに、同一の基板サイズでは集積
度が大きいほど回路規模を大きくすることができるため、製造コストはほぼ同等のままで
、より高い機能を持たせることが可能となる。その上、特性のばらつきが少ないため、製
造の歩留まりも高くすることができる。さらに、動作電圧が小さいので、消費電力を低減
することができる。さらに、移動度が高いため、高速動作が可能である。
半導体基板を用いて製造されたトランジスタを集積して構成された回路は、ＩＣチップ等
の形態をとって装置に実装されることで、当該装置に様々な機能を持たせることができる
。たとえば、表示装置の周辺駆動回路（データドライバ（ソースドライバ）、スキャンド
ライバ（ゲートドライバ）、タイミングコントローラ、画像処理回路、インターフェイス
回路、電源回路、発振回路等）を、半導体基板を用いて製造されたトランジスタを集積し
て構成することで、サイズが小さく、消費電力が小さく、高速動作が可能な周辺駆動回路
を、低コストで歩留まり高く製造することができる。なお、半導体基板を用いて製造され
たトランジスタを集積して構成された回路は、単一の極性のトランジスタを有する構成で
あってもよい。こうすることで、製造プロセスを簡略化できるため、製造コストを低減で
きる。
半導体基板を用いて製造されたトランジスタを集積して構成された回路は、その他には、
たとえば、表示パネルに用いることができる。より詳細には、ＬＣＯＳ（Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ Ｏｎ Ｓｉｌｉｃｏｎ）等の反射型液晶パネル、微小ミラーを集積した
ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）素子、ＥＬパネル等
に用いることができる。これらの表示パネルを、半導体基板を用いて製造することで、サ
イズが小さく、消費電力が小さく、高速動作が可能な表示パネルを、低コストで歩留まり
高く製造することができる。なお、表示パネルには、大規模集積回路（ＬＳＩ）など、表
示パネルの駆動以外の機能を持った素子上に形成されたものも含む。
以下に、半導体基板を用いてトランジスタを製造する方法について述べる。一例として、
図１４（Ａ）乃至図１４（Ｇ）に示すような工程を用いて、トランジスタを製造すればよ
い。
図１４（Ａ）では、半導体基板７１１０において素子を分離した領域７１１２、領域７１
１３、絶縁膜７１１１（フィールド酸化膜ともいう）、ｐウェル７１１４、を示している
。
半導体基板７１１０は、半導体基板であれば特に限定されず用いることができる。例えば
、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、Ｉ
ｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法
またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）
法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等を用
いることができる。
図１４（Ｂ）では、絶縁膜７１２１、絶縁膜７１２２、を示している。絶縁膜７１２１、
絶縁膜７１２２は、例えば、熱処理を行い半導体基板７１１０に設けられた領域７１１２
、領域７１１３の表面を酸化させることにより酸化珪素膜で絶縁膜７１２１、絶縁膜７１
２２を形成することができる。
図１４（Ｃ）では、導電膜７１２３、導電膜７１２４を示している。
導電膜７１２３、導電膜７１２４としては、タンタル（Ｔａ）、タングステン（Ｗ）、チ
タン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ
）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若
しくは化合物材料で形成することができる。あるいは、これらの元素を窒化した金属窒化
膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪素、
金属材料を導入したシリサイド等に代表される半導体材料により形成することもできる。
図１４（Ｄ）乃至図１４（Ｇ）では、ゲート電極７１３０、ゲート電極７１３１、レジス
トマスク７１３２、不純物領域７１３４、チャネル形成領域７１３３、レジストマスク７
１３５、不純物領域７１３７、チャネル形成領域７１３６、第２の絶縁膜７１３８、配線
７１３９を示している。
第２の絶縁膜７１３８は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化
珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘ
Ｏｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカー
ボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、
ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料か
らなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ
−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結
合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、芳香族炭化水素
）やフルオロ基を用いてもよい。有機基として、フルオロ基を有していてもよい。
配線７１３９は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タング
ステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎ
ｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジ
ム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主
成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主
成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は
、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料
に相当する。配線７１３９は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）
膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタ
ン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒
化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやア
ルミニウムシリコンは抵抗値が低く、安価であるため、配線７１３９を形成する材料とし
て最適である。例えば、上層と下層のバリア層を設けると、アルミニウムやアルミニウム
シリコンのヒロックの発生を防止することができる。例えば、還元性の高い元素であるチ
タンからなるバリア膜を形成すると、結晶質半導体膜に薄い自然酸化膜ができていたとし
ても、この自然酸化膜を還元する。その結果、配線７１３９は、結晶質半導体膜と、電気
的および物理的に良好に接続することができる。
なお、トランジスタの構造は図示した構造に限定されるものではないことを付記する。例
えば、逆スタガ構造、フィンＦＥＴ構造等の構造のトランジスタの構造を取り得る。フィ
ンＦＥＴ構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制する
ことができるため好適である。
ここまで、トランジスタの構造及びトランジスタの作製方法について説明した。ここで、
配線、電極、導電層、導電膜、端子、ビア、プラグなどは、アルミニウム（Ａｌ）、タン
タル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（
Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、
銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、亜鉛（
Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）
、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成された群から
選ばれた一つもしくは複数の元素、または、前記群から選ばれた一つもしくは複数の元素
を成分とする化合物、合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜
鉛酸化物（ＩＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（Ｚｎ
Ｏ）、酸化錫（ＳｎＯ）、酸化錫カドミウム（ＣＴＯ）、アルミネオジム（Ａｌ−Ｎｄ）
、マグネシウム銀（Ｍｇ−Ａｇ）、モリブデンニオブ（Ｍｏ−Ｎｂ）など）で形成される
ことが望ましい。または、配線、電極、導電層、導電膜、端子などは、これらの化合物を
組み合わせた物質などを有して形成されることが望ましい。もしくは、前記群から選ばれ
た一つもしくは複数の元素とシリコンの化合物（シリサイド）（例えば、アルミシリコン
、モリブデンシリコン、ニッケルシリサイドなど）、前記群から選ばれた一つもしくは複
数の元素と窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を有
して形成されることが望ましい。
なお、シリコン（Ｓｉ）には、ｎ型不純物（リンなど）またはｐ型不純物（ボロンなど）
を含んでいてもよい。シリコンが不純物を含むことにより、導電率の向上、又は通常の導
体と同様な振る舞いをすることが可能となる。従って、配線、電極などとして利用しやす
くなる。
なお、シリコンは、単結晶、多結晶（ポリシリコン）、微結晶（マイクロクリスタルシリ
コン）など、様々な結晶性を有するシリコンを用いることが出来る。あるいは、シリコン
は非晶質（アモルファスシリコン）などの結晶性を有さないシリコンを用いることが出来
る。単結晶シリコンまたは多結晶シリコンを用いることにより、配線、電極、導電層、導
電膜、端子などの抵抗を小さくすることが出来る。非晶質シリコンまたは微結晶シリコン
を用いることにより、簡単な工程で配線などを形成することが出来る。
なお、アルミニウムまたは銀は、導電率が高いため、信号遅延を低減することができる。
さらに、エッチングしやすいので、パターニングしやすく、微細加工を行うことが出来る
。
なお、銅は、導電率が高いため、信号遅延を低減することが出来る。銅を用いる場合は、
密着性を向上させるため、積層構造にすることが望ましい。
なお、モリブデンまたはチタンは、酸化物半導体（ＩＴＯ、ＩＺＯなど）またはシリコン
と接触しても、不良を起こさない、エッチングしやすい、耐熱性が高いなどの利点を有す
るため、望ましい。
なお、タングステンは、耐熱性が高いなどの利点を有するため、望ましい。
なお、ネオジムは、耐熱性が高いなどの利点を有するため、望ましい。特に、ネオジムと
アルミニウムとの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこしにく
くなる。
なお、シリコンは、トランジスタが有する半導体層と同時に形成できる、耐熱性が高いな
どの利点を有するため、望ましい。
なお、ＩＴＯ、ＩＺＯ、ＩＴＳＯ、酸化亜鉛（ＺｎＯ）、シリコン（Ｓｉ）、酸化錫（Ｓ
ｎＯ）、酸化錫カドミウム（ＣＴＯ）は、透光性を有しているため、光を透過させる部分
に用いることができる。たとえば、画素電極や共通電極として用いることができる。
なお、ＩＺＯは、エッチングしやすく、加工しやすいため、望ましい。ＩＺＯは、エッチ
ングしたときに、残渣が残ってしまう、ということも起こりにくい。したがって、画素電
極としてＩＺＯを用いると、液晶素子や発光素子に不具合（ショート、配向乱れなど）を
もたらすことを低減出来る。
なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどは、単層構造でもよいし、
多層構造になっていてもよい。単層構造にすることにより、配線、電極、導電層、導電膜
、端子などの製造工程を簡略化することができ、工程日数を少なくでき、コストを低減す
ることが出来る。あるいは、多層構造にすることにより、それぞれの材料のメリットを生
かしつつ、デメリットを低減させ、性能の良い配線、電極などを形成することが出来る。
たとえば、低抵抗材料（アルミニウムなど）を多層構造の中に含むことにより、配線の低
抵抗化を図ることができる。別の例として、低耐熱性の材料を、高耐熱性の材料で挟む積
層構造にすることにより、低耐熱性の材料の持つメリットを生かしつつ、配線、電極など
の耐熱性を高くすることが出来る。例えば、アルミニウムを含む層を、モリブデン、チタ
ン、ネオジムなどを含む層で挟む積層構造にすると望ましい。
ここで、配線、電極など同士が直接接する場合、お互いに悪影響を及ぼすことがある。例
えば、一方の配線、電極などが他方の配線、電極など材料の中に入っていって、性質を変
えてしまい、本来の目的を果たせなくなる。別の例として、高抵抗な部分を形成又は製造
するときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場
合、積層構造により反応しやすい材料を、反応しにくい材料で挟んだり、覆ったりすると
よい。例えば、ＩＴＯとアルミニウムとを接続させる場合は、ＩＴＯとアルミニウムとの
間に、チタン、モリブデン、またはネオジム合金を挟むことが望ましい。別の例として、
シリコンとアルミニウムとを接続させる場合は、シリコンとアルミニウムとの間に、チタ
ン、モリブデン、またはネオジム合金を挟むことが望ましい。
なお、配線とは、導電体が配置されているものを言う。配線の形状は、線状でもよいし、
線状ではなく短くてもよい。したがって、電極は、配線に含まれている。
なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどとして、カーボンナノチュ
ーブを用いても良い。さらに、カーボンナノチューブは、透光性を有しているため、光を
透過させる部分に用いることができる。たとえば、画素電極や共通電極として用いること
ができる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（
一部でもよい）は、別の図で述べた内容（一部でもよい）、別の実施の形態の図で述べた
内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うこと
が出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分、別の
実施の形態の部分を組み合わせることが出来る。
（実施の形態４）
本実施の形態においては、上記実施の形態で説明した表示装置を具備する電子機器の例に
ついて説明する。
図１５（Ａ）乃至図１５（Ｈ）、図１６（Ａ）乃至図１６（Ｄ）は、電子機器を示す図で
ある。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤ
ランプ５００４、操作キー５００５、接続端子５００６、センサ５００７（力、変位、位
置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間
、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線
を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図１５（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、
赤外線ポート５０１０、等を有することができる。図１５（Ｂ）は記録媒体を備えた携帯
型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示
部５００２、記録媒体読込部５０１１、等を有することができる。図１５（Ｃ）はゴーグ
ル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、
イヤホン５０１３、等を有することができる。図１５（Ｄ）は携帯型遊技機であり、上述
したものの他に、記録媒体読込部５０１１、等を有することができる。図１５（Ｅ）はプ
ロジェクタであり、上述したものの他に、光源５０３３、投射レンズ５０３４、等を有す
ることができる。図１５（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部
５００２、記録媒体読込部５０１１、等を有することができる。図１５（Ｇ）はテレビ受
像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図
１５（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能
な充電器５０１７、等を有することができる。図１６（Ａ）はディスプレイであり、上述
したものの他に、支持台５０１８、等を有することができる。図１６（Ｂ）はカメラであ
り、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像部
５０１６、等を有することができる。図１６（Ｃ）はコンピュータであり、上述したもの
の他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５
０２１、等を有することができる。図１６（Ｄ）は携帯電話機であり、上述したものの他
に、アンテナ５０１４、携帯電話・移動端末向けの１セグメント部分受信サービス用チュ
ーナ、等を有することができる。
図１５（Ａ）乃至図１５（Ｈ）、図１６（Ａ）乃至図１６（Ｄ）に示す電子機器は、様々
な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）
を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、
無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を
用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又
はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の
表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一
つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した
画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、
受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影
した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに
内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる
。なお、図１５（Ａ）乃至図１５（Ｈ）、図１６（Ａ）乃至図１６（Ｄ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
次に、表示装置を具備する電子機器の応用例を説明する。
図１６（Ｅ）に、表示装置を、建造物と一体にして設けた例について示す。図１６（Ｅ）
は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５０
２５等を含む。表示装置は、壁かけ型として建物と一体となっており、設置するスペース
を広く必要とすることなく設置可能である。
図１６（Ｆ）に、建造物内に表示装置を、建造物と一体にして設けた別の例について示す
。表示パネル５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者は
表示パネル５０２６の視聴が可能になる。
なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形
態はこれに限定されず、様々な建造物に表示装置を設置することができる。
次に、表示装置を、移動体と一体にして設けた例について示す。
図１６（Ｇ）は、表示装置を、自動車に設けた例について示した図である。表示パネル５
０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外から入
力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有し
ていてもよい。
図１６（Ｈ）は、表示装置を、旅客用飛行機と一体にして設けた例について示した図であ
る。図１６（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示パネル５０３１を設
けたときの、使用時の形状について示した図である。表示パネル５０３１は、天井５０３
０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮によ
り乗客は表示パネル５０３１の視聴が可能になる。表示パネル５０３１は乗客が操作する
ことで情報を表示する機能を有する。
なお、本実施の形態において、移動体としては自動車車体、飛行機車体について例示した
がこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレ
ール、鉄道等を含む）、船舶等、様々なものに設置することができる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（
一部でもよい）は、別の図で述べた内容（一部でもよい）、別の実施の形態の図で述べた
内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うこと
が出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分、別の
実施の形態の部分を組み合わせることが出来る。そのため、上記実施の形態において説明
した表示装置が電子機器の表示部に用いられることによって、画質不良の低減を図ること
ができる。
１００ 表示装置
１０１ ゲート線側駆動回路
１０２ 信号線側駆動回路
１０３ 表示部
１０４ 電源回路
１０５ 画素
１０６ 配線
１０７ 配線
１０８ 配線
１０９ 配線
１１０ フレキシブルプリント基板
２０１ スイッチ
２０２ 発光素子
２０３ トランジスタ
２０４ 補正回路
２０５ スイッチ
２０６ スイッチ
２０７ 配線
３０１ スイッチ
３０２ スイッチ
３０３ スイッチ
３０４ 容量素子
３０５ 容量素子
３０６ スイッチ
３０７ 配線
３０８ スイッチ
３０９ 配線
８００ 表示パネル
８０１ 表示部
８０２ 接続部
８０３ 接続基板
８１１ スキャンドライバ
８１２ スキャンドライバ
８１３ スキャンドライバ
８１４ スキャンドライバ
８２１ データドライバ
８３１ 周辺駆動回路
８３２ 周辺駆動回路
８３３ 周辺駆動回路
８３４ 周辺駆動回路
９０１ 寄生抵抗
９０２ 寄生抵抗
１０５ａ 画素
１０５ｂ 画素
１０５ｃ 画素
１０５ｄ 画素
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ 支持台
５０１９ 外部接続ポート
５０２０ ポインティングデバイス
５０２１ リーダ／ライタ
５０２２ 筐体
５０２３ 表示部
５０２４ リモコン装置
５０２５ スピーカ
５０２６ 表示パネル
５０２７ ユニットバス
５０２８ 表示パネル
５０２９ 車体
５０３０ 天井
５０３１ 表示パネル
５０３２ ヒンジ部
５０３３ 光源
５０３４ 投射レンズ
７００１ トランジスタ
７００２ トランジスタ
７００３ トランジスタ
７００４ トランジスタ
７００５ トランジスタ
７００６ トランジスタ
７０１１ 基板
７０１２ 絶縁膜
７０１３ 半導体層
７０１４ 半導体層
７０１５ 半導体層
７０１６ 絶縁膜
７０１７ ゲート電極
７０１８ 絶縁膜
７０１９ 絶縁膜
７０２１ サイドウォール
７０２２ マスク
７０２３ 導電膜
７０２４ 絶縁膜
７０３１ 基板
７０３２ 絶縁膜
７０３３ 導電層
７０３４ 導電層
７０３５ 導電層
７０３６ 半導体層
７０３７ 半導体層
７０３８ 半導体層
７０３９ 絶縁膜
７０４０ 絶縁膜
７０４１ 導電層
７０４２ 導電層
７０４８ トランジスタ
７０４９ 容量素子
７０５１ 基板
７０５２ 絶縁膜
７０５３ 導電層
７０５４ 導電層
７０５５ 絶縁膜
７０５６ 半導体層
７０５７ 半導体層
７０５８ 半導体層
７０５９ 導電層
７０６０ 導電層
７０６１ 導電層
７０６８ トランジスタ
７０６９ 容量素子
７０７１ 基板
７０７２ 絶縁膜
７０７３ 導電層
７０７４ 導電層
７０７５ 絶縁膜
７０７６ 半導体層
７０７７ 半導体層
７０７８ 半導体層
７０７９ 導電層
７０８０ 導電層
７０８１ 導電層
７０８２ 絶縁膜
７０８８ トランジスタ
７０８９ 容量素子
７０９１ 基板
７０９２ 絶縁膜
７０９３ 導電層
７０９４ 導電層
７０９５ 不純物領域
７０９６ 不純物領域
７０９７ 不純物領域
７０９８ ＬＤＤ領域
７０９９ ＬＤＤ領域
７１００ チャネル形成領域
７１０１ 絶縁膜
７１０２ 導電層
７１０３ 導電層
７１０４ 絶縁膜
７１０８ トランジスタ
７１０９ 容量素子
７１１０ 半導体基板
７１１１ 絶縁膜
７１１２ 領域
７１１３ 領域
７１１４ ｐウェル
７１２１ 絶縁膜
７１２２ 絶縁膜
７１２３ 導電膜
７１２４ 導電膜
７１３０ ゲート電極
７１３１ ゲート電極
７１３２ レジストマスク
７１３３ チャネル形成領域
７１３４ 不純物領域
７１３５ レジストマスク
７１３６ チャネル形成領域
７１３７ 不純物領域
７１３８ 絶縁膜
７１３９ 配線

Claims (4)

  1. 画素を有する表示装置であって、
    前記画素は、第１乃至第３の薄膜トランジスタと、第１の回路と、発光素子と、を有し、
    前記第１の回路は、前記第１の薄膜トランジスタのゲートと電気的に接続され、
    前記発光素子は、前記第１の薄膜トランジスタのドレインと電気的に接続され、
    前記第１の薄膜トランジスタのソースは、前記第２の薄膜トランジスタを介して、第１の配線と電気的に接続され、
    前記第１の薄膜トランジスタのソースは、前記第３の薄膜トランジスタを介して、第２の配線と電気的に接続され、
    前記第１の配線は、第１の幅を有し、
    前記第２の配線は、第２の幅を有し、
    前記第１の幅は、前記第２の幅よりも広いことを特徴とする表示装置。
  2. 請求項１において、
    前記第１の回路は、第４の薄膜トランジスタを有し、
    前記第１の薄膜トランジスタのドレインは、前記第４の薄膜トランジスタを介して、前記発光素子と電気的に接続されていることを特徴とする表示装置。
  3. 請求項１または請求項２に記載の表示装置と、
    操作キー、スピーカ、センサ、外部接続ポート、または、アンテナと、
    を有する電子機器。
  4. 請求項１または請求項２に記載の表示装置と、
    椅子と、
    を有する移動体。
JP2015075549A 2008-12-04 2015-04-02 表示装置、電子機器および移動体 Expired - Fee Related JP6023839B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015075549A JP6023839B2 (ja) 2008-12-04 2015-04-02 表示装置、電子機器および移動体

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008309273 2008-12-04
JP2008309273 2008-12-04
JP2015075549A JP6023839B2 (ja) 2008-12-04 2015-04-02 表示装置、電子機器および移動体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009271259A Division JP5933160B2 (ja) 2008-12-04 2009-11-30 表示装置、電子機器及び移動体

Publications (2)

Publication Number Publication Date
JP2015163971A true JP2015163971A (ja) 2015-09-10
JP6023839B2 JP6023839B2 (ja) 2016-11-09

Family

ID=42230538

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009271259A Expired - Fee Related JP5933160B2 (ja) 2008-12-04 2009-11-30 表示装置、電子機器及び移動体
JP2015075549A Expired - Fee Related JP6023839B2 (ja) 2008-12-04 2015-04-02 表示装置、電子機器および移動体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009271259A Expired - Fee Related JP5933160B2 (ja) 2008-12-04 2009-11-30 表示装置、電子機器及び移動体

Country Status (2)

Country Link
US (1) US8446397B2 (ja)
JP (2) JP5933160B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011108199A1 (ja) * 2010-03-04 2011-09-09 シャープ株式会社 薄膜トランジスタの製造方法及びその方法により製造された薄膜トランジスタ、アクティブマトリクス基板
EP3057071A1 (en) * 2010-04-30 2016-08-17 Gilbarco Inc. Fuel dispenser
US8854220B1 (en) * 2010-08-30 2014-10-07 Exelis, Inc. Indicating desiccant in night vision goggles
TW201346404A (zh) * 2012-05-07 2013-11-16 Wintek Corp 觸控顯示裝置及其製造方法
JP6120511B2 (ja) * 2012-09-20 2017-04-26 キヤノン株式会社 発光装置、発光素子の駆動回路および駆動方法
KR20140120085A (ko) 2013-04-02 2014-10-13 삼성디스플레이 주식회사 표시 패널 구동부, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
CN103927968B (zh) * 2013-06-18 2016-12-28 上海天马微电子有限公司 一种oled显示装置
JP6495602B2 (ja) 2013-09-13 2019-04-03 株式会社半導体エネルギー研究所 発光装置
KR102269487B1 (ko) 2014-06-17 2021-06-28 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
WO2016142198A1 (en) * 2015-03-09 2016-09-15 Koninklijke Philips N.V. Led lighting circuit with controllable led matrix
JPWO2016181261A1 (ja) * 2015-05-14 2018-03-22 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器
US9704893B2 (en) 2015-08-07 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102524459B1 (ko) * 2015-08-27 2023-04-25 삼성디스플레이 주식회사 화소 및 그의 구동방법
KR102512480B1 (ko) * 2015-11-30 2023-03-22 엘지디스플레이 주식회사 표시장치
US10497577B2 (en) 2017-08-31 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method
CN108461531B (zh) * 2018-04-09 2019-09-06 京东方科技集团股份有限公司 柔性阵列基板及其制备方法和柔性显示面板
CN110515252B (zh) * 2019-08-30 2024-02-20 京东方科技集团股份有限公司 电子纸像素单元、以及电子纸像素单元制备方法
KR20220052747A (ko) * 2020-10-21 2022-04-28 엘지디스플레이 주식회사 유기 발광 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003223138A (ja) * 2001-10-26 2003-08-08 Semiconductor Energy Lab Co Ltd 発光装置およびその駆動方法
JP2004062041A (ja) * 2002-07-31 2004-02-26 Seiko Epson Corp 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2005099772A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP2005275276A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 表示装置および表示装置制御方法
JP2006301161A (ja) * 2005-04-19 2006-11-02 Seiko Epson Corp 電子回路、その駆動方法、電気光学装置および電子機器
JP2007108689A (ja) * 2005-09-16 2007-04-26 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP2007121629A (ja) * 2005-10-27 2007-05-17 Canon Inc アクティブマトリクス型表示装置およびカメラ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160889A (ja) * 1992-11-20 1994-06-07 Fujitsu Ltd 液晶表示装置
JP3435304B2 (ja) * 1997-03-13 2003-08-11 株式会社東芝 液晶表示装置
JP3983911B2 (ja) * 1998-12-22 2007-09-26 シチズンホールディングス株式会社 液晶表示装置
KR100710279B1 (ko) * 2000-07-15 2007-04-23 엘지.필립스 엘시디 주식회사 엘렉트로 루미네센스 패널
JP2002131770A (ja) * 2000-10-19 2002-05-09 Seiko Epson Corp 液晶表示装置及びその製造方法
JP2002231458A (ja) * 2001-01-30 2002-08-16 Nippon Seiki Co Ltd 有機ｅｌ素子
US7365713B2 (en) * 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2003202834A (ja) 2001-10-24 2003-07-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
US7456810B2 (en) * 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP2003150107A (ja) * 2001-11-09 2003-05-23 Sharp Corp 表示装置およびその駆動方法
TWI318490B (en) * 2002-08-30 2009-12-11 Semiconductor Energy Lab Current source circuit, display device using the same and driving method thereof
JP4000515B2 (ja) * 2002-10-07 2007-10-31 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
US7268498B2 (en) * 2004-04-28 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4869621B2 (ja) 2004-04-28 2012-02-08 株式会社半導体エネルギー研究所 表示装置
JP2006146024A (ja) * 2004-11-24 2006-06-08 Seiko Epson Corp 電気光学装置および電子機器
US7928938B2 (en) * 2005-04-19 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory circuit, display device and electronic apparatus
JP5036223B2 (ja) * 2005-06-20 2012-09-26 三洋電機株式会社 エレクトロルミネッセンス表示装置
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
US7852299B2 (en) * 2006-03-31 2010-12-14 Canon Kabushiki Kaisha Active-matrix device
US20080067247A1 (en) * 2006-09-15 2008-03-20 Mcgregor Travis M Biometric authentication card and method of fabrication thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003223138A (ja) * 2001-10-26 2003-08-08 Semiconductor Energy Lab Co Ltd 発光装置およびその駆動方法
JP2004062041A (ja) * 2002-07-31 2004-02-26 Seiko Epson Corp 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2005099772A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP2005275276A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 表示装置および表示装置制御方法
JP2006301161A (ja) * 2005-04-19 2006-11-02 Seiko Epson Corp 電子回路、その駆動方法、電気光学装置および電子機器
JP2007108689A (ja) * 2005-09-16 2007-04-26 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP2007121629A (ja) * 2005-10-27 2007-05-17 Canon Inc アクティブマトリクス型表示装置およびカメラ

Also Published As

Publication number Publication date
CN101833915A (zh) 2010-09-15
JP2010156962A (ja) 2010-07-15
US20100141630A1 (en) 2010-06-10
JP5933160B2 (ja) 2016-06-08
JP6023839B2 (ja) 2016-11-09
US8446397B2 (en) 2013-05-21

Similar Documents

Publication Publication Date Title
JP6023839B2 (ja) 表示装置、電子機器および移動体
JP7083946B2 (ja) 電子機器
JP6330010B2 (ja) 半導体装置
JP5383160B2 (ja) 液晶表示装置、表示モジュール及び電子機器
JP4753373B2 (ja) 表示装置及び表示装置の駆動方法
JP5386140B2 (ja) 表示装置
JP5069950B2 (ja) 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
CN101833915B (zh) 显示装置、其驱动方法及使用该显示装置的电子设备

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161007

R150 Certificate of patent or registration of utility model

Ref document number: 6023839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees