CN101465165A - 移位寄存器 - Google Patents

Abstract

一移位寄存器，其移位寄存器单元包括第一、第二、第三电平控制单元、第一及第二控制单元。第一及第二电平控制单元分别提供第一时序信号及电压至输出端。第一驱动单元与电平控制单元耦接于第一节点。第一驱动单元响应输入信号、第二控制信号及下一级移位寄存器单元的第一控制信号导通及关断第一电平控制单元。第二驱动单元响应第一控制信号导通及关断第二电平控制单元。第三电平控制单元响应第二控制信号与下一级移位寄存器单元的第一控制信号提供第一电压至输出端。第二控制信号于输出端及第一控制信号的电平为高电平时为高电平。

Description

移位寄存器

技术领域

本发明有关于一种移位寄存器，且特别是有关于一种应用于双边扫描驱动器的移位寄存器。

背景技术

在科技发展日新月异的现今时代中，液晶显示器已经广泛地应用在电子显示产品上，如电视、电脑屏幕、笔记型电脑、移动电话或个人数字助理等。液晶显示器包括数据驱动器(Data Driver)、扫描驱动器(Scan Driver)及液晶显示面板，其中液晶显示面板中具有像素阵列，而扫描驱动器用以依序接通像素阵列中对应的像素行，以将数据驱动器输出的像素数据扫描至像素，进而显示出欲显示的图像。

现今的技术多以移位寄存器来实现出可依序接通像素阵列中对应的像素行的扫描驱动器。由于双边扫描驱动器可有效地降低液晶显示面板的面积，因此如何设计出应用于双边扫描驱动器、使用寿命长及扫描信号失真轻微的移位寄存器乃业界所致力的方向之一。

发明内容

本发明有关于一种移位寄存器，其具有可应用于双边扫描驱动器、使用寿命较长及扫描信号失真较为的优点。

根据本发明提出一种移位寄存器，应用于双边扫描驱动器，移位寄存器中各级移位寄存器单元包括第一、第二、第三电平控制单元、第一及第二驱动单元。第一电平控制单元用以提供第一时序信号至输出端。第一驱动单元与第一电平控制单元的输入端耦接于第一节点，第一节点的电压为第一控制信号。第一驱动单元用以响应输入信号的前沿(Front Edge)导通第一电平控制单元，并于下一级移位寄存器单元的第一控制信号的电平高于第二控制信号的电平时关断第一电平控制单元。第二电平控制单元用以提供第一电压至输出端。第二驱动单元用以响应第一控制信号的前沿关断第二电平控制单元，并响应于第一控制信号的后沿(Rear Edge)来导通第二电平控制单元。第三电平控制单元用以于下一级移位寄存器单元的第一控制信号的电平高于第二控制信号的电平时提供第一电压至输出端。其中，当输出端的信号电平及第一控制信号的电平均为高电平时第二控制信号为高电平。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合附图，详细说明如下：

附图说明

图1表示应用本发明第一实施例的移位寄存器的液晶显示器的方块图。

图2表示图1中移位寄存器单元S(1)的详细电路图。

图3表示图1中移位寄存器单元S(1)的相关信号时序图。

图4表示依照应用本发明第二实施例的移位寄存器的液晶显示器的方块图。

图5表示图4中移位寄存器单元T(1)的详细电路图。

图6表示图4中移位寄存器单元T(1)的另一详细电路图。

图7表示应用本发明第三实施例的移位寄存器的液晶显示器的方块图。

图8表示图7中移位寄存器单元U(1)的详细电路图。

图9表示图7中移位寄存器单元U(1)的相关信号时序图。

主要元件符号说明

10、10’、10”：液晶显示器

11：数据线

12：数据驱动器

13：扫描线

14、14’、14”：扫描驱动器

14a、14b、14a’、14b’、14a”、14b”：移位寄存器

S(1)-S(k)、S’(1)-S’(k)、T(1)-T(k)、T’(1)-T’(k)、T”(1)、U(1)-U(k)、U’(1)-U’(k)：移位寄存器单元

IN：输入端

OUT：输出端

RT：控制端

P1、P2：节点

C、C’：时序端

16：液晶显示面板

18：像素阵列

202a、202b、202a’、202b’、202a”、202b”：驱动单元

204a、204b、204c、204d、204d’：电平控制单元

T1-T11、T9’、T10’、T11’：晶体管

具体实施方式

第一实施例

请参照图1，其表示应用本发明第一实施例的移位寄存器的液晶显示器的方块图。液晶显示器10包括数据驱动器(Data Driver)12、扫描驱动器(ScanDriver)14及液晶显示面板16。液晶显示面板16例如包括m*n的像素阵列18，n及m均为大于1的自然数。

数据驱动器12用以经由数据线11来提供数据信号SD(1)-SD(m)至像素阵列18。扫描驱动器14为双边扫描驱动器，其中包括移位寄存器14a及14b。移位寄存器14a及14b分别用以经由扫描线13及13’提供扫描信号SG(1)-SG(n)中的奇数行扫描信号及偶数行扫描信号至像素阵列18。

移位寄存器14a与14b分别包括移位寄存器单元S(1)-S(k)与S’(1)-S’(k)，其中各移位寄存器S(1)-S(k)与S’(1)-S’(k)例如具有相等的结构，接下以移位寄存器单元S(1)-S(k)的电路为例做说明，k为自然数。移位寄存器单元S(1)-S(k)彼此串联连接并分别用以产生奇数行扫描信号SG(1)、SG(3)、SG(5)、...SG(n-1)来驱动像素阵列18中n行像素中的奇数行像素。

移位寄存器单元S(1)-S(k)包括输入端IN、输出端OUT、控制端RT及时序端C。移位寄存器单元S(1)的输入端IN接收起始信号STV，而移位寄存器单元S(2)-S(k)的输入端IN依序接收前一级移位寄存器的输出端OUT输出的扫描信号SG(1)-SG(n-2)。移位寄存器单元S(1)-S(k)中的奇数级与偶数级移位寄存器单元的时序端C例如分别接收时序信号CK1与CK3。移位寄存器单元S(1)-S(k-1)的控制端RT分别接收移位寄存器单元S(2)-S(k)的节点P1上的控制信号VC1(2)-VC1(K)。

接下来以移位寄存器单元S(1)响应于时序信号CK1及起始信号STV的操作为例作说明。请参照图2，其表示图1中移位寄存器单元S(1)的详细电路图。移位寄存器单元S(1)包括驱动单元202a、202b及电平控制单元204a、204b及204c。驱动单元202a包括晶体管T1、T3及T8，驱动单元202b包括晶体管T4及T5，电平控制单元204a、204b及204c分别包括晶体管T2、T7及T6。本实施结构以晶体管T1-T8均为N型薄膜晶体管(Thin FilmTransistor，TFT)为例作说明。

晶体管T6的漏极(Drain)耦接至输出端OUT，栅极(Gate)接收下一级移位寄存器单元S(2)的控制信号VC1(2)，源极(Source)接收控制信号C1。晶体管T6用以响应于控制信号VC1(2)的上升沿(Rising Edge)导通提供控制信号C1至输出端OUT。

晶体管T3的漏极耦接至节点P1，栅极接收控制信号VC1(2)，源极接收控制信号C1。晶体管T3用以响应控制信号VC1(2)的上升沿提供控制信号C1至节点P1。在本实施例中以控制信号C1等于时序信号CK1为例做说明。

晶体管T1的漏极接收电压VDD，栅极耦接至输入端IN以接收起始信号STV，源极耦接至节点P1。晶体管T1用以响应于起始信号STV的上升沿来导通晶体管T2，使扫描信号SG(1)等于电压VDD。

晶体管T8的漏极耦接至节点P1，栅极耦接至节点P2，以接收控制信号VC2(1)，源极接收电压VSS。晶体管T8用以响应于控制信号VC2(1)的上升沿提供电压VSS至节点P1。

晶体管T2的漏极接收时序信号CK1，栅极与晶体管T1的源极和晶体管T3的漏极耦接于节点P1以接收控制信号VC1(1)，源极耦接至输出端OUT。晶体管T2用以于导通时提供时序信号CK1的高电压电平至输出端OUT。

晶体管T7的漏极耦接至输出端OUT，栅极与晶体管T4的源极和晶体管T5的漏极耦接于节点P2，以接收控制信号VC2(1)，源极接收电压VSS。晶体管T7用以于导通时提供电压VSS至输出端OUT。

晶体管T4的漏极及栅极相互耦接以接收电压VDD，源极耦接至节点P2，晶体管T5的源极接收电压VSS，栅极接收控制信号VC1(1)。在本实施结构中，晶体管T5的长宽比(Width/Length)例如大于晶体管T4的长宽比，而晶体管T4与T5形成一偏置单元，用以响应于控制信号VC1(1)的高电平使控制信号VC2(1)等于低电平以关断晶体管T7，并响应于控制信号VC1(1)的低电平使控制信号VC2(1)的等于高电平以导通晶体管T7。

请参照图3，其表示图1中移位寄存器单元S(1)的相关信号时序图。在时间周期TP1中，起始信号STV等于电压VDD，而时序信号CK1及控制信号VC1(2)等于电压VSS。其中电压VDD及VSS例如分别为移位寄存器14a的最高电压电平及最低电压电平。此时晶体管T1将导通来使控制信号VC1(1)等于高电平：VDD-Vth1以导通晶体管T2，使扫描信号SG(1)等于时序信号CK1，即是等于电压VSS。晶体管T4及T5例如为一反相器(Inverter)，用以响应控制信号VC1(1)的高电平使控制信号VC2(1)等于电压VSS，以关断晶体管T8及T7，而晶体管T3与T6因栅极-源极电压小于零而为关断。

在时间周期TP2中，晶体管T1、T7及T8为关断。时序信号CK1于时间周期TP2中由电压VSS提升为电压VDD，此时控制信号VC1(1)因推升效应(Boot-Strapping)而进一步提升为：VC1(1)＝VDD-Vth1+ΔV。在本实施结构中，差值电压ΔV等于： $\mathrm{\ΔV}=\frac{C_{\mathrm{gs}}}{C_{p1}+C_{\mathrm{gs}}}(\mathrm{VDD}-\mathrm{VSS}),$

Cgs为晶体管T2的内部寄生电容，而Cp1为晶体管T1的源极与晶体管T8的漏极耦接形成的节点，亦即是节点P1看到的等效电容。而控制信号VC1(1)导通晶体管T2，使扫描信号SG(1)快速充电至电压VDD。

扫描信号SG(1)更输出至移位寄存器单元S(2)的输入端IN，使得移位寄存器单元S(2)的控制信号VC1(2)提升为高电平：VDD-Vth1。此时时序信号CK1，亦即是控制信号C1等于电压VDD，使得移位寄存器单元S(1)的晶体管T3与T6的栅极-源极电压仍小于零而截止。

在时间周期TP3中，控制信号C1由电压VDD放电至电压VSS。此时晶体管T3与T6因控制信号VC1(2)的电平高于控制信号C1的电平而导通，以分别使控制信号VC1(1)与扫描信号SG(1)放电至电压VSS。此时晶体管T4及T5响应于控制信号VC1(1)的低电平使控制信号VC2(1)等于电压VDD，以导通晶体管T7使扫描信号SG(1)等于电压VSS。

而对移位寄存器单元S(2)-S(k)而言，其的操作与移位寄存器单元S(1)不同的处在于其输入端IN接收的信号，亦即是扫描信号SG(1)-SG(k-1)较其对应的时序信号CK1及CK3早两个时间周期提升为电压VDD。如此，控制信号VC1(2)-VC1(k)的电平维持在高电平：VDD-Vth1两个时间周期后，被提升为高电平：VDD-Vth1+ΔV。例如移位寄存器单元S(2)的控制信号VC1(2)于时间周期TP2与TP3中均等于电平：VDD-Vth1；而于时间周期TP4中，时序信号CK3由电压VSS提升为电压VDD，使得控制信号VC1(2)提升为高电平：VDD-Vth1+ΔV。

如此，本实施例的移位寄存器单元S(1)可有效地响应时序信号CK与起始信号STV来提供扫描信号SG(1)，而其后的移位寄存器单元S(2)亦可响应时序信号CK3及扫描信号SG(1)来提供扫描信号SG(3)。而在本实施例中虽仅以移位寄存器单元S(1)与S(2)的操作为例作说明，然，移位寄存器14a中其余的移位寄存器单元S(3)-S(k)的操作可根据移位寄存器单元S(1)与S(2)的操作而类推得知。

而移位寄存器14b中各级移位寄存器单元S’(1)-S’(k)的操作与移位寄存器单元S(1)-S(k)的操作不同的处在于其接收的起始信号STV’、时序信号CK2与CK4的波形分别较起始信号STV、时序信号CK1与CK3延迟一个时间周期。如此，移位寄存器单元S’(1)-S’(k)可执行与移位寄存器单元S(1)-S(k)相近的操作来产生扫描信号SG(2)、SG(4)、...、SG(n)。

本实施例的移位寄存器经由其中各级移位寄存器单元的电路设计来产生控制信号VC1(1)-VC1(k)，并根据控制信号VC1(1)-VC1(k)来对其前一级移位寄存器单元的操作进行控制，而不以扫描信号来对移位寄存器中的电路操作进行控制。如此，本实施例的移位寄存器具有扫描信号延迟时间较轻微的优点。

另外，本实施例的移位寄存器单元设置两个用以拉低扫描信号电平的电平控制单元204b与204c，其分别包括晶体管T7与T6。当其中一个晶体管因长时间导通而受到因应力效应的影响而逐渐操作异常时，本实施例的移位寄存器单元可经由另一晶体管来协助拉低扫描信号，使其等于最低电压电平。如使，本实施例的移位寄存器单元更可使扫描信号的电平较不易因其中的电平控制单元操作异常而错误，而具有使用寿命较长的优点。

第二实施例

请参照图4，其表示依照应用本发明第二实施例的移位寄存器的液晶显示器的方块图。本实施例的移位寄存器14a’与14b’中各级移位寄存器单元T(1)-T(k)与T’(1)-T’(k)与第一实施例中的移位寄存器单元S(1)-S(k)与S’(1)-S’(k)不同的处在于每一级移位寄存器单元具有两个时序端C及C’以接收时序信号CK1～CK4中的其中两个来产生对应的扫描信号SG(1)-SG(n)。接下来以移位寄存器单元T(1)为例做说明，而本实施例中各级移位寄存器单元T(1)-T(k)与T’(1)-T’(k)的动作可根据移位寄存器单元T(1)的说明而类推得到。

请参照图5，其表示图4中移位寄存器单元T(1)的详细电路图。移位寄存器单元T(1)与第一实施例中的移位寄存器单元S(1)不同的处在于其还包括晶体管T9。晶体管T9的漏极接收电压VDD，栅极接收时序信号CK3，源极耦接至节点P2。晶体管T9用以响应于时序信号CK3的高电平来提供电压VDD至节点P2，使节点P2上的控制信号VC2(1)等于电压VDD。其中晶体管T9的长宽比小于晶体管T5，如此当晶体管T5及T9均为导通时，控制信号VC2(1)被晶体管T5拉低至电压VSS。

在时间周期TP1-TP3中，时序信号CK3等于电压VSS，此时晶体管T9为关断。而于时间周期TP4中时序信号CK3等于电压VDD，此时晶体管T9为导通，晶体管T5为关断，如此，使控制信号VC2(1)等于电压：VDD-Vth。

本实施例的移位寄存器单元T(1)-T(k)与T’(1)-T’(k)与第一实施例中对应的移位寄存器单元不同的处在于电平控制单元202b’设置有晶体管T9，其用以于时间周期TP4使电压信号Vc2(n)的电平等于：VDD-Vth。如此，本实施例的移位寄存器单元亦具有可应用于双边扫描驱动器、输出负载较低及使用寿命较长的优点。

在本实施例中虽仅以移位寄存器单元T(1)-T(k)与T’(1)-T’(k)均具有图5中的电路结构，以实现出移位寄存器10’的情形为例做说明，然，本实施例的移位寄存器单元T(1)-T(k)与T’(1)-T’(k)并不局限于具有上述的电路结构。例如移位寄存器单元T(1)-T(k)与T’(1)-T’(k)亦可如图6所示，其表示图4中移位寄存器单元T(1)的另一详细电路图。移位寄存器单元T”(1)与移位寄存器单元T(1)不同的处在于其还包括电平控制单元204d，且其的驱动单元202a’还包括晶体管T10。电平控制单元204d包括晶体管T11。

晶体管T10的漏极耦接至节点P1，栅极接收时序信号CK3，源极接收起始信号STV。晶体管T8用以响应时序信号CK3的高电平导通并提供起始信号STV至节点P1。晶体管T11的漏极耦接至输出端OUT，栅极接收时序信号CK3，源极接收电压VSS。晶体管T11用以响应时序信号CK3的高电平来提供电压VSS至输出端OUT，使扫描信号SG(1)等于电压VSS。

在时间周期TP1-TP3中时序信号CK3均等于低电平：VSS，此时晶体管T10与T11均为关断。而在时序周期TP4中时序信号CK3等于高电平：VDD，此时晶体管T10与T11为导通，以分别提供起始信号STV与电压VSS至节点P1与输出端OUT。在时间周期TP4中，起始信号STV等于电压VSS。如此，本实施例的移位寄存器单元T”(1)-T”(k)亦具有可应用于双边扫描驱动器、输出负载较低及使用寿命较长的优点。

第三实施例

请参照第7及图8，图7表示应用本发明第三实施例的移位寄存器的液晶显示器的方块图，图8表示图7中移位寄存器单元U(1)的详细电路图。本实施例的液晶显示器10”与第二实施例的液晶显示器10’不同的处在于移位寄存器14”使用三个时序信号CK1’、CK2’及CK3’，而移位寄存器单元U(1)以晶体管T9’、T10’与T11’分别取代移位寄存器单元T”(1)中的晶体管T9、T10与T11。晶体管T9’、T10’与T11’与对应的晶体管T9、T10与T11不同的处在于其的栅极接收时序信号CK2’。

请参照图9，其表示图7中移位寄存器单元U(1)的相关信号时序图。本实施例的移位寄存器单元U(1)与第一及第二实施例的移位寄存器单元S(1)、T(1)及T”(1)具有相近的时序波形，其不同的处在于使用的时序信号CK2’较时序信号CK3提早一个时间周期提升为高电平。如此，晶体管T9’、T10’及T11’可有效地于时间周期TP3中分别使控制信号VC2(1)等于电压VDD、控制信号VC1(1)等于电压VSS及扫描信号SG(1)等于电压VSS。如此，本实施例的移位寄存器单元U(1)-U(k)及U’(1)-U’(k)亦具有可应用于双边扫描驱动器、输出负载较低及使用寿命较长的优点。

虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明。任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围的情况下，可进行各种更动与修改。因此，本发明的保护范围以所提出的权利要求的范围为准。

Claims (15)

1.一种移位寄存器，应用于一双边扫描驱动器，该移位寄存器中各级移位寄存器单元包括：

一第一电平控制单元，用以提供一第一时序信号至一输出端；

一第一驱动单元，与该第一电平控制单元的输入端耦接于一第一节点，该第一节点的电压为一第一控制信号，该第一驱动单元用以响应一输入信号的前沿导通该第一电平控制单元，并于下一级移位寄存器单元的第一控制信号的电平高于一第二控制信号的电平时关断该第一电平控制单元；

一第二电平控制单元，用以提供一第一电压至该输出端；

一第二驱动单元，用以响应该第一控制信号的前沿关断该第二电平控制单元，并响应于该第一控制信号的后沿来导通该第二电平控制单元；以及

一第三电平控制单元，用以于下一级移位寄存器单元的第一控制信号的电平高于该第二控制信号的电平时提供该第一电压至该输出端；

其中，当该输出端的信号电平及该第一控制信号的电平均为高电平时该第二控制信号为高电平。

2.如权利要求1所述的移位寄存器，其中该第三电平控制单元包括：

一第一晶体管，栅极接收下一级移位寄存器单元的第一控制信号，第一源极/漏极耦接至该输出端，第二源极/漏极接收该第二控制信号。

3.如权利要求2所述的移位寄存器，其中该第二控制信号等于该第一时序信号。

4.如权利要求1所述的移位寄存器，其中该第一驱动单元包括：

一第三晶体管，栅极接收下一级移位寄存器单元的第一控制信号，第一源极/漏极耦接至该第一节点，第二源极/漏极接收该第二控制信号。

5.如权利要求4所述的移位寄存器，其中该第二控制信号等于该第一时序信号。

6.如权利要求4所述的移位寄存器，其中该第一驱动单元还包括：

一第五晶体管，栅极接收该输入信号，第一源极/漏极接收一第二电压，第二源极/漏极耦接至该第一节点。

7.如权利要求4所述的移位寄存器，其中该第一驱动单元还包括：

一第四晶体管，栅极耦接置一第二节点，第一源极/漏极耦接至该第一节点，第二源极/漏极接收该第一电压。

8.如权利要求4所述的移位寄存器，其中该第一驱动单元还包括：

一第五晶体管，栅极接收一第二时序信号，第一源极/漏极耦接至该第一节点，第二源极/漏极接收该输入信号，该第四晶体管用以于该第二时序信号的电平高于该输入信号时提供该输入信号至该第一节点；

其中，该第二时序信号的启用时间与该第一时序信号的启用时间错开。

9.如权利要求1所述的移位寄存器，其中该第二驱动单元包括：

一偏置单元，与该第二电平控制单元的输入端耦接于一第二节点，该第二节点的电压为一第四控制信号，该偏置单元用以响应于该第一控制信号的前沿来拉低该第四控制信号的电平以关断该第二电平控制单元，并响应于该第一控制信号的后沿来提升该第四控制信号的电平以接通该第二电平控制单元。

10.如权利要求9所述的移位寄存器，其中该第二驱动单元还包括：

一第六晶体管，栅极接收一第二时序信号，第一源极/漏极接收一第二电压，第二源极/漏极耦接至该第二节点。

11.如权利要求1所述的移位寄存器，其中该第一电平控制单元包括：

一第七晶体管，栅极接收该第一控制信号，第一源极/漏极接收该第一时序信号，第二源极/漏极耦接至该输出端。

12.如权利要求1所述的移位寄存器，其中该第二电平控制单元包括：

一第九晶体管，栅极接收该第四控制信号，第一源极/漏极耦接至该输出端，第二源极/漏极接收该第一电压。

13.如权利要求1所述的移位寄存器，其中还包括：

一第四电平控制单元，包括一第二晶体管，栅极接收一第二时序信号，第一源极/漏极耦接至该输出端，第二源极/漏极接收该第一电压，该第二晶体管响应于该第二时序信号的上升沿来提供该第一电压至该输出端；

其中，该第二时序信号的启用时间与该第一时序信号的启用时间错开。

14.如权利要求1所述的移位寄存器，其中该些级移位寄存器单元中的一第一级移位寄存器单元接收一起始信号，并以该起始信号做为该输入信号。

15.如权利要求1所述的移位寄存器，其中该些移位寄存器单元中任两相邻的移位寄存器单元所接收的该第一时序信号的启用时间错开。

Images