CN101459065A - 分栅闪存的浮栅制造方法 - Google Patents

分栅闪存的浮栅制造方法 Download PDF

Info

Publication number
CN101459065A
CN101459065A CNA2007100945129A CN200710094512A CN101459065A CN 101459065 A CN101459065 A CN 101459065A CN A2007100945129 A CNA2007100945129 A CN A2007100945129A CN 200710094512 A CN200710094512 A CN 200710094512A CN 101459065 A CN101459065 A CN 101459065A
Authority
CN
China
Prior art keywords
flash memory
floating gate
manufacturing
polysilicon
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100945129A
Other languages
English (en)
Inventor
贾晓宇
金勤海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNA2007100945129A priority Critical patent/CN101459065A/zh
Publication of CN101459065A publication Critical patent/CN101459065A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种分栅闪存的浮栅制造方法，首先以光刻胶作为为屏蔽掩模，并采用各向同性干法刻蚀形成浮栅的碗型凹槽；然后，沉积二氧化硅层，并利用干法回蚀技术形成半圆形氧化层；最后，利用自对准干法刻蚀，把氧化区以外的多晶硅刻蚀掉，从而得到尖锐的浮栅周边，从而确保了该最终形成的浮栅的形状不会受分栅闪存制造过程中其他操作步骤的影响，而且减少了本发明所述分栅闪存在闪存阵列中的片内断差，提高了生产效率高，使得工艺易于对浮栅的尖端优化且波动较小，而且上述方法实现起来较为简单，从一定程度上降低了制造成本。本发明所述方法还保证了在闪存实施擦除动作时，可减少擦除失效，降低擦除电压，使闪存单元更为易于控制。

Description

分栅闪存的浮栅制造方法
技术领域
本发明涉及分栅闪存的制造领域，尤其涉及一种分栅闪存浮栅的浮栅制造方法。
背景技术
现有技术中，对于分栅结构的闪存，通常都是使用局部场氧化方法来形成浮栅的尖端，但是这种方法中对尖端形状造成影响的步骤较多，生产效率低，不容易对尖端进行优化，而且，利用局部氧化法所形成的结构在闪存阵列的中间和周别有较大的断差，不利于工艺的可靠性。从擦除效率上来看，在闪存实施擦除动作时，效率容易受到尖端形状影响导致擦除不完全。
发明内容
本发明要解决的技术问题是提供一种分栅闪存的浮栅制造方法，可减少浮栅形成的工艺成本和成型难度，避免分栅闪存制造过程中的其他工艺步骤对已形成的浮栅形状的形成干扰，并可减少闪存阵列中的片内断差，进而提高生产效率，并易于实现对浮栅的尖端进行优化。
为解决上述技术问题，本发明提供了一种分栅闪存的浮栅制造方法，包括：
(1)在衬底201表面热氧化一层栅氧化层202，随后在所述栅氧化层202上沉积一层多晶硅203，然后涂上光刻胶204；
(2)借助光刻胶204作为掩模，对所述多晶硅203进行各向同性的干法刻蚀，在所述多晶硅203上形成浮栅的碗形凹槽；
(3)对所述多晶硅203进行掺杂；
(4)在掺杂后的多晶硅203上淀积一层二氧化硅205；
(5)对所述二氧化硅205进行干法回蚀，去除位于所述碗形凹槽外部的二氧化硅205；
(6)利用自对准干法刻蚀，去掉未被所述二氧化硅205覆盖的多晶硅203。
本发明由于采用了上述技术方案，具有这样的有益效果，即使用了一系列的干法刻蚀来形成浮栅尖端，即：首先以光刻胶作为为屏蔽掩模，并采用各向同性干法刻蚀形成浮栅的碗型凹槽；然后，沉积二氧化硅层，并利用干法回蚀技术形成半圆形氧化层；最后，利用自对准干法刻蚀，把氧化区以外的多晶硅刻蚀掉，从而得到尖锐的浮栅周边，从而确保了该最终形成的浮栅的形状不会受分栅闪存制造过程中其他操作步骤的影响，而且减少了本发明所述分栅闪存在闪存阵列中的片内断差，提高了生产效率高，使得工艺易于对浮栅的尖端优化且波动较小，而且上述方法实现起来较为简单，从一定程度上降低了制造成本。本发明所述方法还保证了在闪存实施擦除动作时，可减少擦除失效，降低擦除电压，使闪存单元更为易于控制。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为本发明所述分栅闪存的浮栅制造方法的一个实施例的流程示意图；
图2a-2g为根据图1所示流程制造分栅闪存浮栅过程中的器件剖面结构示意图。
具体实施方式
在一个实施例中，如图1和图2a-2g所示，本发明所述分栅闪存的浮栅制造方法包括以下步骤：
(1)分栅闪存具有不同于普通闪存的结构，为了保障能够在分栅闪存中对热电子进行更为有效的写入，在硅衬底201上完成分栅闪存的P型阱和源漏离子注入等工序后，需先在硅衬底201表面热氧化一层厚度在75～105
Figure A200710094512D0005153620QIETU
范围内的薄膜202，作为浮栅的栅氧化层202，随后在所述栅氧化层202上沉积一层厚度在3500～4500
Figure A200710094512D0005153620QIETU
范围内的多晶硅203，然后涂上一层厚度为约10000
Figure A200710094512D0005153620QIETU
的光刻胶204，以对所述多晶硅203进行光刻，这时器件的剖面结构如图2a所示。
(2)借助光刻胶204作为掩模，利用公知的光刻技术对所述多晶硅203进行各向同性的干法刻蚀，从而在所述多晶硅203上形成浮栅的碗形凹槽(即闪存单元区)，具体如图2b所示。
(3)如图2c所示，对所述多晶硅203进行离子掺杂，优选为P(磷)离子，且掺杂浓度为3.5E13～4.0E14左右，以降低电阻率和功函数。
(4)在掺杂后的多晶硅203上淀积一层厚度为2500～3500
Figure A200710094512D0005153620QIETU
的二氧化硅205，优选地所述二氧化硅的淀积厚度为3000
Figure A200710094512D0005153620QIETU
，这时所述器件的剖面结构如图2d所示。
(5)对所述二氧化硅205进行干法回蚀，去除位于所述碗形凹槽外部的二氧化硅205，形成半圆形氧化层。此处之所使用干法回蚀的方法来去除多余的二氧化硅205有如下两个理由：首先，使得加工更容易、成本较低；其次，对于分栅闪存的结构，可以更加有效的控制闪存尖端碗形凹槽的形状，从而优化闪存擦除性能。这时所述器件的剖面结构如图2e所不。
(6)利用自对准干法刻蚀，去掉未被二氧化硅205覆盖的多晶硅203，从而形成了尖锐的浮栅周边，这时所述器件的剖面结构如图2f所示。
(7)在整个硅片上再生长一层厚度在30～50
Figure A200710094512D0005153620QIETU
范围内，且优选为40
Figure A200710094512D0005153620QIETU
的控制栅氧化层206，然后在栅氧化层上淀积一层厚度在1100～1500
Figure A200710094512D0005153620QIETU
范围内，且优选为1300
Figure A200710094512D0005153620QIETU
的多晶硅207，以作为控制栅，之后利用公知的光刻技术，对所述多晶硅进行光刻并干刻后，使得只在浮栅的左半侧或者右半侧保留有控制栅，这样得到了所需的分栅闪存结构，具体如图2g所示。

Claims (5)

1、一种分栅闪存的浮栅制造方法，其特征在于，包括：
(1)在衬底(201)表面热氧化一层栅氧化层(202)，随后在所述栅氧化层(202)上沉积一层多晶硅(203)，然后涂上光刻胶(204)；
(2)借助光刻胶(204)作为掩模，对所述多晶硅203进行各向同性的干法刻蚀，在所述多晶硅(203)上形成浮栅的碗形凹槽；
(3)对所述多晶硅(203)进行掺杂；
(4)在掺杂后的多晶硅(203)上淀积一层二氧化硅(205)；
(5)对所述二氧化硅(205)进行干法回蚀，去除位于所述碗形凹槽外部的二氧化硅(205)；
(6)利用自对准干法刻蚀，去掉未被所述二氧化硅(205)覆盖的多晶硅(203)。
2、根据权利要求1所述分栅闪存的浮栅制造方法，其特征在于，所述所述栅氧化层(202)的厚度为
Figure A200710094512C00021
3、根据权利要求1或2所述分栅闪存的浮栅制造方法，其特征在于，所述多晶硅(203)的厚度为
Figure A200710094512C00022
4、根据权利要求1所述分栅闪存的浮栅制造方法，其特征在于，所述二氧化硅(205)的厚度为
Figure A200710094512C00023
5、根据权利要求4所述分栅闪存的浮栅制造方法，其特征在于，所述二氧化硅(205)的厚度为
Figure A200710094512C00024
CNA2007100945129A 2007-12-14 2007-12-14 分栅闪存的浮栅制造方法 Pending CN101459065A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100945129A CN101459065A (zh) 2007-12-14 2007-12-14 分栅闪存的浮栅制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100945129A CN101459065A (zh) 2007-12-14 2007-12-14 分栅闪存的浮栅制造方法

Publications (1)

Publication Number Publication Date
CN101459065A true CN101459065A (zh) 2009-06-17

Family

ID=40769833

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100945129A Pending CN101459065A (zh) 2007-12-14 2007-12-14 分栅闪存的浮栅制造方法

Country Status (1)

Country Link
CN (1) CN101459065A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005376B (zh) * 2009-09-02 2012-11-28 中芯国际集成电路制造(上海)有限公司 构造浮栅的方法
CN114121964A (zh) * 2020-08-31 2022-03-01 无锡华润上华科技有限公司 分栅式闪存器件及其制备方法、电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005376B (zh) * 2009-09-02 2012-11-28 中芯国际集成电路制造(上海)有限公司 构造浮栅的方法
CN114121964A (zh) * 2020-08-31 2022-03-01 无锡华润上华科技有限公司 分栅式闪存器件及其制备方法、电子设备

Similar Documents

Publication Publication Date Title
TWI520275B (zh) 記憶裝置與其形成方法
US7253470B1 (en) Floating gate with unique profile by means of undercutting for split-gate flash memory device
CN1508874A (zh) 闪存单元及其制造方法
CN102956554A (zh) 嵌入逻辑电路的分离栅极式快闪存储器及其制作方法
CN104091803A (zh) 分离栅极式存储器、半导体器件及其制作方法
TWI536504B (zh) 非揮發性記憶體單元、非揮發性記憶體單元製造方法及非揮發性記憶體矩陣
CN101533776B (zh) 制造半导体存储器件的方法
CN102544015A (zh) 非易失性存储器及其制造方法
CN101140877B (zh) 闪速存储器件
CN101459065A (zh) 分栅闪存的浮栅制造方法
WO2010043068A1 (zh) 电可擦写可编程存储器及其制造方法
KR101001466B1 (ko) 비휘발성 메모리 소자의 제조 방법
CN103107076A (zh) 分离栅极式快闪存储器及存储器组的制作方法
US8183106B2 (en) Apparatus and associated method for making a floating gate memory device with buried diffusion dielectric structures and increased gate coupling ratio
CN101414555B (zh) 闪存浮栅制造方法
US6709925B1 (en) Split-gate flash memory cell and manufacturing method thereof
CN103367261A (zh) 半导体结构的形成方法
CN105336699B (zh) Nand闪存器件的形成方法
CN105789277A (zh) 一种闪存存储器的浮栅结构及制作方法
US11437475B2 (en) Split-gate flash memory cell and fabrication method thereof
CN101064284A (zh) 非易失性存储器的制造方法
US20090047765A1 (en) Method of manufacturing non-volatile memory
KR100457227B1 (ko) 플레시 이이피롬셀 및 그 제조방법
CN109461735B (zh) 改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法
KR100632048B1 (ko) 플래시 메모리의 부유 게이트 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090617