CN101458723B - 测试结构版图的形成方法及系统、测试结构的形成方法 - Google Patents
测试结构版图的形成方法及系统、测试结构的形成方法 Download PDFInfo
- Publication number
- CN101458723B CN101458723B CN2007100945561A CN200710094556A CN101458723B CN 101458723 B CN101458723 B CN 101458723B CN 2007100945561 A CN2007100945561 A CN 2007100945561A CN 200710094556 A CN200710094556 A CN 200710094556A CN 101458723 B CN101458723 B CN 101458723B
- Authority
- CN
- China
- Prior art keywords
- pattern
- lead wire
- wire welding
- welding pad
- test structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
测试结构版图的形成方法，包括：形成至少两个虚拟引线焊垫图案；形成包含所述虚拟引线焊垫图案的虚框图案；在所述虚框图案的虚拟引线焊垫图案之间形成单个测试结构图案，并将所述单个测试结构图案与虚拟引线焊垫图案通过互连线图案连接，形成包含虚框、虚拟引线焊垫图案和单个测试结构图案的标准单元图案；形成引线焊垫图案；形成包含所述引线焊垫图案的框架图案；将所述标准单元图案插入到所述框架图案中，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中的引线焊垫图案对准，形成测试结构版图。本发明还提供一种形成测试结 构版图的系统、测试结构的形成方法及版图的形成方法。本发明可提高形成版图的效率，节省时间，降低出错几率。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种测试结构版图的形成方法及系统、测试结构的形成方法。
背景技术
在半导体集成电路版图设计和制造工艺中，常常需要测试结构来验证设计和制造工艺的好坏。例如，专利号为ZL200620046824.3的中国专利公开了一种金属-绝缘体-金属射频测试结构，在所述的专利中，通过在金属-绝缘体-金属射频测试结构顶层金属上增设多个测试触点，使其在测试时形成电阻并联的形式，从而大大降低了金属-绝缘体-金属电容的电阻值，并提高了品质因素值。
测试结构同形成器件的结构一样，也是通过电路设计、版图设计、版图分解、器件制造等工序而形成。如果在版图设计阶段产生缺陷，那么在半导体衬底上形成测试结构之后，将导致形成的测试结构产生缺陷，而该缺陷是无法分辨由电路设计及制造工艺形成的，还是由于版图设计时产生的。因而，测试结构的版图设计是形成测试结构的关键环节。
图1至图2为现有的一种测试结构版图的形成方法各步骤相应的示意图。
如图1所示，首先形成多个引线焊垫图案100a、100b......，接着形成包含所述引线焊垫图案100a、100b......的框架图案100。其中，所述引线焊垫图案100a、100b......用于形成引线焊垫，所述引线焊垫图案通过互连线图案与测试结构图案连接。所述框架图案100用于定义形成测试结构版图的区域。
如图2所示，根据需要，在所述引线焊垫图案100a、100b其中的两个之间形成测试结构图案102，并通过互连线104将测试结构图案102与相应的引线焊垫图案连接；在不同的引线焊垫图案之间可以形成多个测试结构图案，从而形成包含多个测试结构图案的测试结构版图。将所述测试结构版图分解到掩模板上，并通过半导体集成电路的制造工艺形成于半导体衬底上，即形成测试结构。
然而，所述的测试结构的形成方法中，需要在多个引线焊垫图案之间分别形成多个测试结构图案，并将测试结构图案与相应的引线焊垫图案连接，效率较低。
发明内容
本发明提供一种测试结构版图的形成方法及系统、测试结构的形成方法和版图的形成方法，本发明可提高形成版图的效率。
本发明提供的一种测试结构版图的形成方法，包括：
形成至少两个虚拟引线焊垫图案，并将所述的虚拟引线焊垫图案按照引线焊垫图案布局排列，该虚拟引线焊垫图案的尺寸与实际的引线焊垫图案相同；
形成框起至少两个所述虚拟引线焊垫图案的虚框图案，所述虚框图案用于划分单个测试结构图案的区域；
在所述虚框图案的虚拟引线焊垫图案之间形成单个测试结构图案，并将所述单个测试结构图案与虚拟引线焊垫图案通过互连线图案连接，形成包含虚框、虚拟引线焊垫图案和单个测试结构图案的标准单元图案；
形成引线焊垫图案；
形成包含所述引线焊垫图案的框架图案，用于划分测试结构版图的区域；
将所述标准单元图案插入到所述框架图案中，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中的引线焊垫图案对准，形成测试结构版图。
可选的，所述单个测试结构图案包括栅极测试结构图案、NMOS测试结构图案、PMOS测试结构图案或互连线测试结构图案。
可选的，进一步包括：在将所述标准单元图案插入到所述框架图案之前，在所述标准单元图案中插入对测试结构的描述。
可选的，还包括调整插入到所述框架图案中的标准单元的位置，步骤如下：
定位待调整的标准单元图案的原位置及目标位置；
移动所述标准单元图案至目标位置，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中目标位置的引线焊垫图案对准。
可选的，还包括修改所述框架图案中的标准单元，步骤如下：
定位待修改的标准单元图案的位置；
打开所述待修改的标准单元图案；
修改所述标准单元图案内部的测试结构图案。
可选的，进一步包括：对所述测试结构版图进行设计规则检查。
本发明还提供一种形成测试结构版图的系统，包括：
虚拟图案生成装置、测试结构图案生成装置、实际图案生成装置和对准装置；其中，
所述虚拟图案生成装置用于形成至少两个虚拟引线焊垫图案，并将所述的虚拟引线焊垫图案按照引线焊垫图案布局排列，该虚拟引线焊垫图案的尺寸与实际的引线焊垫图案相同；以及用于形成框起至少两个所述虚拟引线焊垫图案的虚框图案，所述虚框图案用于划分单个测试结构图案的区域；
所述测试结构图案生成装置用于在所述虚拟图案生成装置生成的虚框图案的虚拟引线焊垫图案之间形成单个测试结构图案，并将所述单个测试结构图案与虚拟引线焊垫图案通过互连线图案连接，形成包含虚框、虚拟引线焊垫图案和单个测试结构图案的标准单元图案；
所述实际图案生成装置用于形成引线焊垫图案，以及形成包含所述引线焊垫图案的、用于划分测试结构版图的区域的框架图案；
所述对准装置用于将所述测试结构图案生成装置生成的标准单元图案插入到所述实际图案生成装置生成的框架图案中，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中的引线焊垫图案对准，形成测试结构版图。
可选的，还包括存储装置，用于存储所述测试结构图案生成装置、实际图案生成装置和对准装置生成的图案。
可选的，还包括输入/输出装置，所述输入/输出装置与所述存储装置连接。
可选的，所述输入输出装置包括键盘、显示器、扫描仪、打印机中的一种或组合。
本发明还提供一种测试结构版图的形成方法，包括：
形成引线焊垫图案；
形成包含所述引线焊垫图案的框架图案，用于划分测试结构版图的区域；
形成至少两个虚拟引线焊垫图案，并将所述的虚拟引线焊垫图案按照的引线焊垫图案布局排列，该虚拟引线焊垫图案的尺寸与实际的引线焊垫图案相同；
形成框起至少两个所述虚拟引线焊垫图案的虚框图案，所述虚框图案用于划分单个测试结构图案的区域；
在所述虚框图案的虚拟引线焊垫图案之间形成单个测试结构图案，并将所述单个测试结构图案与虚拟引线焊垫图案通过互连线图案连接，形成包含虚框、虚拟引线焊垫图案和单个测试结构图案的标准单元图案；
将所述标准单元图案插入到所述框架图案中，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中的引线焊垫图案对准，形成测试结构版图。
本发明还提供一种测试结构的形成方法，包括：
形成至少两个虚拟引线焊垫图案，并将所述的虚拟引线焊垫图案按照引线焊垫图案布局排列，该虚拟引线焊垫图案的尺寸与实际的引线焊垫图案相同；
形成框起至少两个所述虚拟引线焊垫图案的虚框图案，所述虚框图案用于划分单个测试结构图案的区域；
在所述虚框图案的虚拟引线焊垫图案之间形成单个测试结构图案，并将所述单个测试结构图案与虚拟引线焊垫图案通过互连线图案连接，形成包含虚框、虚拟引线焊垫图案和单个测试结构图案的标准单元图案；
形成引线焊垫图案；
形成包含所述引线焊垫图案的框架图案，用于划分测试结构版图的区域；
将所述标准单元图案插入到所述框架图案中，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中的引线焊垫图案对准，形成测试结构版图；
将所述测试结构版图分解后转移到掩模板上；
通过半导体制造工艺在半导体衬底上形成测试结构。
本发明还提供一种版图的形成方法，包括：
形成至少两个虚拟第一结构图案，并将所述的虚拟第一结构图案按照实际第一结构图案布局排列，该虚拟第一结构图案的尺寸、间隔与实际的第一结构图案相同；
形成框起至少两个所述虚拟第一结构图案的虚框图案，所述虚框图案用于划分单个包含所述第一结构图案的标准单元的区域；
在所述虚框图案的虚拟第一结构图案之间形成第二结构图案，并将所述第二结构图案与虚拟第一结构图案通过第三结构图案连接，形成包含虚框、虚拟第一结构图案和第二结构图案的标准单元图案；
形成实际第一结构图案；
形成包含所述实际第一结构图案的框架图案，用于划分所述版图图案的区域；
将所述标准单元图案插入到所述框架图案中，并使所述标准单元图案中的第一结构图案与框架图案中的实际第一结构图案对准。
与现有技术相比，上述技术方案中的一个具有以下优点：
所述的形成测试结构版图的方法中，将单个的测试结构图案模块化，形成标准测试结构版图单元(称为标准单元)，不同的标准单元可以同时分别形成，然后将所有标准单元插入到测试结构版图框架图案中，有利于提高效率，节约时间，并能够减少形成测试结构板图时的断路、短路等错误；
在形成每一标准单元时，可以单独进行设计规则的检测，由于每一标准单元中的图案较为简单，因而也可以简化设计规则检测程序，从而进一步能够减少断路、短路等设计错误。
附图说明
图1和图2为现有的一种测试结构版图的形成方法各步骤相应的示意图；
图3为本发明的形成测试结构版图的实施例中形成的虚拟引线焊垫图案的示意图；
图4为在图3所示的虚拟引线焊垫外围形成虚框图案后的示意图；
图5为在图4所示的虚框图案内形成单个测试结构图案后的示意图；
图6为在图5所示的虚框图案内形成互连线后的示意图；
图7为形成的多个标准单元的示意图；
图8为形成的引线焊垫图案的示意图；
图9为在图8所示的引线焊垫外围形成框架图案后的示意图；
图10为将标准单元插入到图9所示的框架图案后的示意图；
图11为本发明的形成测试结构版图的系统的实施例的示意图；
图12为本发明的测试结构的形成方法的实施例的流程图；
图13为本发明的版图的形成方法的实施例的流程图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
在半导体集成电路的设计中，常常需要形成测试结构，以验证设计的器件以及该器件的制造工艺是否满足要求。
本发明提供一种测试结构版图的形成方法，包括形成至少两个虚拟引线焊垫图案，并将所述虚拟引线焊垫图案按照引线焊垫图案布局排列，而且，所述的虚拟引线焊垫图案的尺寸、间隔与实际的引线焊垫图案均相同。
接着，形成框起至少两个所述虚拟引线焊垫图案的虚框图案，所述的虚框图案用于划分单个测试结构图案的区域，形成标准单元的框架。
然后，在所述虚框图案的虚拟引线焊垫图案之间形成单个测试结构图案，并将所述的单个测试结构图案与虚拟引线焊垫图案通过互连线图案连接，形成包含虚框、虚拟引线焊垫图案以及单个测试结构图案的标准单元图案。
形成实际的引线焊垫图案，将所述实际的引线焊垫图案按照规定的间隔排列；接着，形成包含所述引线焊垫图案的框架图案，该框架图案用于划分测试结构图案的区域。
将所述标准单元图案插入到所述框架图案中，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中的引线焊垫图案对准，形成测试结构版图。
所述的形成测试结构版图的方法中，将单个的测试结构图案模块化，形成标准测试结构版图单元(称为标准单元)，不同的标准单元可以同时分别形成，然后将所有标准单元插入到测试结构版图框架图案中，有利于提高效率，节约时间，并能够减少形成测试结构板图时的断路、短路等错误。
下面结合附图对所述的测试结构版图形成方法的实施例进行详细描述。
请参考图3，形成虚拟引线焊垫图案10a、10b、10c和10d，所述虚拟引线焊垫图案10a、10b、10c和10d的大小与实际的引线焊垫图案相同，并按照规定的起始位置和间隔排列。
请参考图4，形成虚框图案12，所述虚框图案12包括所述虚拟引线焊垫图案10a、10b、10c和10d；所述的虚框图案12定义出单个测试结构图案的区域，也即后续仅允许在所述虚框图案12中形成单个测试结构图案以及互连线。
请参考图5，在所述虚框图案12内的虚拟引线焊垫图案10a、10b、10c和10d的任意两个之间形成单个测试结构图案14，所述单个测试结构图案14可以是栅极测试结构图案、NMOS测试结构图案、PMOS测试结构图案或互连线测试结构图案；本实施例中，所述单个测试结构图案14为NMOS器件测试结构图案，并形成于虚拟引线焊垫图案10b和10c之间。
请参考图6，形成互连线图案16a、16b、16c和16d，所述互连线图案16a连接所述测试结构图案14和虚拟引线焊垫图案10a，互连线图案16b连接所述测试结构图案14和虚拟引线焊垫图案10b，互连线图案16c连接所述测试结构图案14和虚拟引线焊垫图案10c，互连线图案16d连接所述测试结构图案14和虚拟引线焊垫图案10d。且所述互连线图案16a、16b、16c和16d形成与所述虚框12以内。
所述虚框12、虚拟引线焊垫图案10a、10b、10c和10d、测试结构图案14、互连线图案16a、16b、16c和16d形成标准单元图案18a。
可选的，可以在所述的标准单元图案18a中的虚拟引线焊垫图案之间插入对测试结构图案14的描述，如图6所示的MOS A和W/L。
请参考图7，形成多个包含不同测试结构的标准单元18b、18c、18d，所述的标准单元18b、18c、18d的尺寸相同，但是内部可以有不同的测试结构。
请参考图8，形成引线焊垫图案20a、20b......，所述引线焊垫图案20a、20b......的个数根据测试结构版图的需要而定。所述引线焊垫图案20a、20b......大小相同，且按照规定的间隔排列。其中，所述引线焊垫图案20a、20b......用于在半导体衬底上形成待测试结构的引线焊垫，通过该引线焊垫对待测试结构电连接，对待测试结构进行测试。
请参考图9，形成框架图案22，所述框架图案包含所述引线焊垫图案20a、20b......，用于定义待形成的测试结构版图的区域，测试结构图案以及互连线仅能够形成与所述框架图案22中。
请参考图10，将所述标准单元图案18a、18b、18c和18d分别插入到所述框架图案22中(图10中仅示出标准单元图案18a插入到所述框架图案22中形成的图案)，并使每一标准单元图案中的虚拟引线焊垫图案与框架图案中的实际引线焊垫图案对准，形成测试结构版图，形成测试结构版图后，可对所述测试结构版图进行设计规则检查(Design RuleCheck，DRC)。
在其它的实施例中，也可对每一标准单元图案进行设计规则检查。
通过所述实施例的方法，将包含多个测试结构的版图分解为多个包含单个测试结构的标准单元图案，每一标准单元图案中测试结构与固定数目的引线焊垫图案通过互连线连接；在形成包含多个测试结构的版图时，首先形成标准单元图案中的引线焊垫图案的虚框，即虚拟引线焊垫图案，然后形成包含所述虚拟引线焊垫的虚框图案，并在所述的虚拟引线焊垫图案之间形成单个测试结构图案，通过互连线与所述虚拟引线焊垫图案连接，从而形成包含单个测试结构图案的标准单元图案，进一步的，可形成多个标准单元图案。接着，形成实际的引线焊垫图案和包含所述实际引线焊垫图案的框架图案。然后，将所述的标准单元图案一一插入到所述框架图案中，并使每一标准单元图案的虚拟引线焊垫图案与实际的引线焊垫图案对准。
由于在每一标准单元图案中，已经实现了互连线与虚拟引线焊垫图案连接，因而在使每一标准单元图案中的虚拟引线焊垫图案与框架图案中的实际引线焊垫图案对准时，每一标准单元图案中的互连线也同时与相应的实际引线焊垫图案连接，从而可以实现每一标准单元图案中的测试结构与实际引线焊垫图案的连接。
通过将包含多个测试结构的版图分解为多个标准单元图案，然后分别形成每一标准单元图案，使得形成测试结构版图的方法简单化，在形成每一标准单元时，可以单独进行设计规则的检测，由于每一标准单元图案中的图案较为简单，因而也可以简化设计规则检测程序，并能够降低断路、短路等设计错误；此外，多个标准单元图案可以同时形成，可以提高效率。
此外，当需要调整插入到所述框架图案中的标准单元的位置时，按如下步骤进行：
在如图10所示的框架图案中定位待调整的标准单元图案的原位置以及目标位置；
接着，将所述的标准单元图案作为一个整体，移动至目标位置，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中目标位置的引线焊垫图案对准。
在需要对标准单元位置进行调整时，仅仅需要将标准单元作为一个整体移动即可，简化了对测试结构位置进行调整的方法。
此外，当需要修改所述框架图案中的标准单元图案时，按照如下步骤进行：
首先，定位待修改的标准单元图案的位置；
接着，打开所述的待修改的标准标准单元图案；
然后，修改所述标准单元图案内部的测试结构的图案。
也即对测试结构图案的修改也可以基于标准单元进行，而对其他的标准单元没有影响。
本发明还提供一种形成测试结构版图的系统，图11为本发明的形成测试结构版图的系统的实施例的示意图。
请参考图11，所述系统包括虚拟图案生成装置30a、测试结构图案生成装置30b、实际图案生成装置34、对准装置32。
其中，所述虚拟图案生成装置30a用于形成至少两个虚拟引线焊垫图案，并将所述的虚拟引线焊垫图案按照引线焊垫图案布局排列，该虚拟引线焊垫图案的尺寸与实际的引线焊垫图案相同；以及用于形成框起至少两个所述虚拟引线焊垫图案的虚框图案，所述虚框图案用于划分单个测试结构图案的区域。
所述测试结构图案生成装置30b用于在所述虚拟图案生成装置30a生成的虚框图案的虚拟引线焊垫图案之间形成单个测试结构图案，并将所述单个测试结构图案与虚拟引线焊垫图案通过互连线图案连接，形成包含虚框、虚拟引线焊垫图案和单个测试结构图案的标准单元图案。
所述实际图案生成装置34用于形成引线焊垫图案，以及形成包含所述引线焊垫图案的、用于划分测试结构版图的区域的框架图案。
所述对准装置32用于将所述测试结构图案生成装置30b生成的标准单元图案插入到所述实际图案生成装置34生成的框架图案中，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中的引线焊垫图案对准，形成测试结构版图。
所述的形成测试结构版图的系统，可以形成包含单个测试结构图案的标准单元，并将所述标准单元图案插入到实际图案生成装置生成的框架图案中，然后使二者对准。采用所述的系统形成测试结构版图时，能够使设计方法简化，并能够节约时间，减少形成的测试结构版图的错误。
在另外的实施例中，所述系统还包括存储装置36用于存储测试结构图案生成装置30b、实际图案生成装置34和对准装置32生成的图案。
在另外的实施例中，所述系统还包括输入/输出装置(未图示)，所述输入/输出装置与所述存储装置连接。所述输入输出装置包括键盘、显示器、扫描仪、打印机中的一种或组合。
在其它的实施例中，也可以先形成引线焊垫图案和包含所述引线焊垫图案的框架图案，再形成包含虚框、虚拟引线焊垫图案和单个测试结构图案的标准单元图案，这里不再赘述。
本发明还提供一种测试结构的形成方法，图12为本发明的测试结构的形成方法的实施例的流程图。
请参考图12，步骤S100，形成至少两个虚拟引线焊垫图案，并将所述的虚拟引线焊垫图案按照按照引线焊垫图案布局排列，该虚拟引线焊垫图案的尺寸、间隔与实际的引线焊垫图案相同。
步骤S110，形成框起至少两个所述虚拟引线焊垫图案的虚框图案，所述虚框图案用于划分单个测试结构图案的区域。
步骤S120，在所述虚框图案的虚拟引线焊垫图案之间形成单个测试结构图案，并将所述单个测试结构图案与虚拟引线焊垫图案通过互连线图案连接，形成包含虚框、虚拟引线焊垫图案和单个测试结构图案的标准单元图案。
步骤S130，形成引线焊垫图案。
步骤S140，形成包含所述引线焊垫图案的框架图案，用于划分测试结构版图的区域。
步骤S150，将所述标准单元图案插入到所述框架图案中，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中的引线焊垫图案对准，形成测试结构版图。
步骤S160，将所述测试结构版图分解后转移到掩模板上。
步骤S170，通过半导体制造工艺在半导体衬底上形成测试结构。
本发明还提供一种版图的形成方法，图13为本发明的版图的形成方法的实施例的流程图。
请参考图13，步骤S200，形成至少两个虚拟第一结构图案，并将所述的虚拟第一结构图案按照实际第一结构图案布局排列，该虚拟第一结构图案的尺寸、间隔与实际的第一结构图案相同。
步骤S210，形成框起至少两个所述虚拟第一结构图案的虚框图案，所述虚框图案用于划分单个包含所述第一结构图案的标准单元的区域；
步骤S220，在所述虚框图案的虚拟第一结构图案之间形成第二结构图案，并将所述第二结构图案与虚拟第一结构图案通过第三结构图案连接，形成包含虚框、虚拟第一结构图案和第二结构图案的标准单元图案。
步骤S230，形成实际第一结构图案，并将所述实际第一结构图案以规定的间隔排列。
步骤S240，形成包含所述实际第一结构图案的框架图案，用于划分所述版图图案的区域。
步骤S250，将所述标准单元图案插入到所述框架图案中，并使所述标准单元图案中的第一结构图案与框架图案中的实际第一结构图案对准。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (12)
1.一种测试结构版图的形成方法，其特征在于，包括：
形成至少两个虚拟引线焊垫图案，并将所述的虚拟引线焊垫图案按照引线焊垫图案布局排列，该虚拟引线焊垫图案的尺寸与实际的引线焊垫图案相同；
形成框起至少两个所述虚拟引线焊垫图案的虚框图案，所述虚框图案用于划分单个测试结构图案的区域；
在所述虚框图案的虚拟引线焊垫图案之间形成单个测试结构图案，并将所述单个测试结构图案与虚拟引线焊垫图案通过互连线图案连接，形成包含虚框、虚拟引线焊垫图案和单个测试结构图案的标准单元图案；
形成引线焊垫图案；
形成包含所述引线焊垫图案的框架图案，用于划分测试结构版图的区域；
将所述标准单元图案插入到所述框架图案中，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中的引线焊垫图案对准，形成测试结构版图。
2.如权利要求1所述的测试结构版图的形成方法，其特征在于：所述单个测试结构图案包括栅极测试结构图案、NMOS测试结构图案、PMOS测试结构图案或互连线测试结构图案。
3.如权利要求1所述的测试结构版图的形成方法，其特征在于，进一步包括：在将所述标准单元图案插入到所述框架图案之前，在所述标准单元图案中插入对测试结构的描述。
4.如权利要求1所述的测试结构版图的形成方法，其特征在于，还包括调整插入到所述框架图案中的标准单元图案的位置，步骤如下：
定位待调整的标准单元图案的原位置及目标位置；
移动所述标准单元图案至目标位置，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中目标位置的引线焊垫图案对准。
5.如权利要求1所述的测试结构版图的形成方法，其特征在于，还包括修改所述框架图案中的标准单元图案，步骤如下：
定位待修改的标准单元图案的位置；
打开所述待修改的标准单元图案；
修改所述标准单元图案内部的测试结构图案。
6.如权利要求1所述的测试结构版图的形成方法，其特征在于，进一步包括：对所述测试结构版图进行设计规则检查。
7.一种形成测试结构版图的系统，其特征在于，包括：
虚拟图案生成装置、测试结构图案生成装置、实际图案生成装置和对准装置；其中，
所述虚拟图案生成装置用于形成至少两个虚拟引线焊垫图案，并将所述的虚拟引线焊垫图案按照引线焊垫图案布局排列，该虚拟引线焊垫图案的尺寸与实际的引线焊垫图案相同；以及用于形成框起至少两个所述虚拟引线焊垫图案的虚框图案，所述虚框图案用于划分单个测试结构图案的区域；
所述测试结构图案生成装置用于在所述虚拟图案生成装置生成的虚框图案的虚拟引线焊垫图案之间形成单个测试结构图案，并将所述单个测试结构图案与虚拟引线焊垫图案通过互连线图案连接，形成包含虚框、虚拟引线焊垫图案和单个测试结构图案的标准单元图案；
所述实际图案生成装置用于形成引线焊垫图案，以及形成包含所述引线焊垫图案的、用于划分测试结构版图的区域的框架图案；
所述对准装置用于将所述测试结构图案生成装置生成的标准单元图案插入到所述实际图案生成装置生成的框架图案中，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中的引线焊垫图案对准，形成测试结构版图。
8.如权利要求7所述的形成测试结构版图的系统，其特征在于：还包括存储装置，用于存储所述测试结构图案生成装置、实际图案生成装置和对准装置生成的图案。
9.如权利要求7所述的形成测试结构版图的系统，其特征在于：还包括输入/输出装置，所述输入/输出装置与所述存储装置连接。
10.如权利要求9所述的形成测试结构版图的系统，其特征在于：所述输入/输出装置包括键盘、显示器、扫描仪、打印机中的一种或组合。
11.一种测试结构版图的形成方法，其特征在于，包括：
形成引线焊垫图案；
形成包含所述引线焊垫图案的框架图案，用于划分测试结构版图的区域；
形成至少两个虚拟引线焊垫图案，并将所述的虚拟引线焊垫图案按照引线焊垫图案布局排列，该虚拟引线焊垫图案的尺寸与实际的引线焊垫图案相同；
形成框起至少两个所述虚拟引线焊垫图案的虚框图案，所述虚框图案用于划分单个测试结构图案的区域；
在所述虚框图案的虚拟引线焊垫图案之间形成单个测试结构图案，并将所述单个测试结构图案与虚拟引线焊垫图案通过互连线图案连接，形成包含虚框、虚拟引线焊垫图案和单个测试结构图案的标准单元图案；
将所述标准单元图案插入到所述框架图案中，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中的引线焊垫图案对准，形成测试结构版图。
12.一种测试结构的形成方法，其特征在于，包括：
形成至少两个虚拟引线焊垫图案，并将所述的虚拟引线焊垫图案按照引线焊垫图案布局排列，该虚拟引线焊垫图案的尺寸与实际的引线焊垫图案相同；
形成框起至少两个所述虚拟引线焊垫图案的虚框图案，所述虚框图案用于划分单个测试结构图案的区域；
在所述虚框图案的虚拟引线焊垫图案之间形成单个测试结构图案，并将所述单个测试结构图案与虚拟引线焊垫图案通过互连线图案连接，形成包含虚框、虚拟引线焊垫图案和单个测试结构图案的标准单元图案；
形成引线焊垫图案；
形成包含所述引线焊垫图案的框架图案，用于划分测试结构版图的区域；
将所述标准单元图案插入到所述框架图案中，并使所述标准单元图案中的虚拟引线焊垫图案与框架图案中的引线焊垫图案对准，形成测试结构版图；
将所述测试结构版图分解后转移到掩模板上；
通过半导体制造工艺在半导体衬底上形成测试结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100945561A CN101458723B (zh) | 2007-12-13 | 2007-12-13 | 测试结构版图的形成方法及系统、测试结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100945561A CN101458723B (zh) | 2007-12-13 | 2007-12-13 | 测试结构版图的形成方法及系统、测试结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101458723A CN101458723A (zh) | 2009-06-17 |
| CN101458723B true CN101458723B (zh) | 2011-05-11 |
Family
ID=40769580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100945561A Active CN101458723B (zh) | 2007-12-13 | 2007-12-13 | 测试结构版图的形成方法及系统、测试结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101458723B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104750893B (zh) * | 2013-12-30 | 2018-03-20 | 中芯国际集成电路制造(上海)有限公司 | 一种虚拟图案填充程式的质量合格保证方法以及版图结构 |
| CN110531136B (zh) * | 2018-05-23 | 2021-11-12 | 中芯国际集成电路制造(上海)有限公司 | 标准单元漏电流的测试电路及测试方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1523660A (zh) * | 2003-02-17 | 2004-08-25 | 上海芯华微电子有限公司 | 集成电路设计的双向技术系统 |
| CN200962421Y (zh) * | 2006-10-13 | 2007-10-17 | 中芯国际集成电路制造(上海)有限公司 | 一种金属－绝缘体－金属射频测试结构 |
-
2007
- 2007-12-13 CN CN2007100945561A patent/CN101458723B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1523660A (zh) * | 2003-02-17 | 2004-08-25 | 上海芯华微电子有限公司 | 集成电路设计的双向技术系统 |
| CN200962421Y (zh) * | 2006-10-13 | 2007-10-17 | 中芯国际集成电路制造(上海)有限公司 | 一种金属－绝缘体－金属射频测试结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101458723A (zh) | 2009-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105378565B (zh) | 使用直写光刻的集成电路制造 | |
| US7287320B2 (en) | Method for programming a routing layout design through one via layer | |
| US7503026B2 (en) | Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit | |
| US7200831B2 (en) | Semiconductor integrated circuit wiring design method and semiconductor integrated circuit | |
| US7278118B2 (en) | Method and process for design of integrated circuits using regular geometry patterns to obtain geometrically consistent component features | |
| US7137094B2 (en) | Method for reducing layers revision in engineering change order | |
| US8413100B2 (en) | Power mesh managing method | |
| JPH04211154A (ja) | 半導体集積回路のレイアウト方法 | |
| US5682321A (en) | Cell placement method for microelectronic integrated circuit combining clustering, cluster placement and de-clustering | |
| KR100934865B1 (ko) | 설계 패턴 레이아웃의 분리 방법 및 이를 이용한 노광마스크 제조 방법 | |
| CN1764913B (zh) | 工艺性设计 | |
| CN102110182A (zh) | 集成电路设计方法 | |
| US20100270671A1 (en) | Manipulating fill patterns during routing | |
| CN109582997B (zh) | 标准单元的布线方法及其相关的计算机系统和指令 | |
| KR20170128528A (ko) | 탭핑된 인덕터 전압 제어 발진기 | |
| KR20150145181A (ko) | 집적회로 내부의 비아 배치 | |
| CN101458723B (zh) | 测试结构版图的形成方法及系统、测试结构的形成方法 | |
| CN1510737A (zh) | 模拟和射频集成电路的物理设计方法 | |
| US7797668B2 (en) | Method for optimally converting a circuit design into a semiconductor device | |
| US20070113213A1 (en) | Flip flop function device, semiconductor integrated-circuit, and method and apparatus for designing semiconductor integrated circuit | |
| CN108828382A (zh) | 多芯片集成测试方法 | |
| US7281231B2 (en) | Integrated circuit structure and a design method thereof | |
| CN102339331A (zh) | 一种电路问题设计布图定位调整的方法 | |
| US6775812B2 (en) | Layout design process and system for providing bypass capacitance and compliant density in an integrated circuit | |
| CN105067984A (zh) | 利用测试数据恢复tsk系列探针台map的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |