CN101454681A - 被测试信号分析装置 - Google Patents

被测试信号分析装置 Download PDF

Info

Publication number
CN101454681A
CN101454681A CNA2007800189007A CN200780018900A CN101454681A CN 101454681 A CN101454681 A CN 101454681A CN A2007800189007 A CNA2007800189007 A CN A2007800189007A CN 200780018900 A CN200780018900 A CN 200780018900A CN 101454681 A CN101454681 A CN 101454681A
Authority
CN
China
Prior art keywords
test
signal
analysis result
under
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800189007A
Other languages
English (en)
Other versions
CN101454681B (zh
Inventor
和田健
今关肇
宫本隆志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Publication of CN101454681A publication Critical patent/CN101454681A/zh
Application granted granted Critical
Publication of CN101454681B publication Critical patent/CN101454681B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/3171—BER [Bit Error Rate] test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Automatic Analysis And Handling Materials Therefor (AREA)

Abstract

本发明的目的在于提供一种能够比以往的装置更加容易确定差错率高的测试模式或成为比特差错的主要原因的测试模式的被测试信号分析装置。本发明的测试信号发生装置在分析被测试信号，并将分析结果显示在显示装置(21)上的被测试信号分析装置(4)中，包括：分析结果统计单元(34)，对被测试信号设定的分析区间进行分割而成的每个分割区间统计分析结果；以及显示控制单元(23)，将分析结果统计单元(34)的统计结果按每个分割区间显示在显示装置(21)上，在分割区间作为新的分析区间而被指定时，分析结果统计单元(34)对该新的分析区间进行分割的每个新的分割区间统计被测试信号的分析结果，显示控制单元(23)按每个新的分割区间将分析结果统计单元(34)的统计结果显示在显示装置(21)上。

Description

被测试信号分析装置
技术领域
本发明涉及被测试信号分析装置，特别涉及对被测试信号进行分析的被测试信号分析装置。
背景技术
作为以往的被测试信号分析装置，有通过设置模式(pattern)位置检测单元和差错计数器(error counter)，从而在被测试信号中测定测试模式的任意区域的比特差错率的装置(例如，参照专利文献1)，所述模式位置检测单元从存储了用于对照被测试信号的测试模式的测试模式发生器接受同步信号，检测测试模式的任意区域，从而输出该区域的计数/使能(count/enable)信号，所述差错计数器接受该计数/使能信号，开始或停止来自对照器的比特差错检测信号的计数。
专利文献1：特开平07-225263号公报
发明内容
发明要解决的课题
但是，以往的被测试信号分析装置虽然可以测定被测试信号的测试模式的任意区域的比特差错率，但存在对于用户而言难以确定差错率高的测试模式或成为比特差错的主要原因的测试模式的问题。
本发明用于解决以往的问题而完成，其目的在于提供一种能够比以往的装置容易确定差错率高的测试模式或成为比特差错的主要原因的测试模式的被测试信号分析装置。
解决课题的方案
本发明的被测试信号分析装置分析被测试信号，并将分析结果显示在显示装置上，所述被测试信号分析装置构成为，包括：分析结果统计单元，对所述被测试信号设定的分析区间进行分割而成的每个分割区间统计所述分析结果；以及显示控制单元，将所述分析结果统计单元的统计结果按每个所述分割区间显示在所述显示装置上，在所述分割区间作为新的分析区间而被指定时，所述分析结果统计单元对将该新的分析区间进行分割而得的每个新的分割区间统计所述被测试信号的分析结果，所述显示控制单元按每个所述新的分割区间将所述分析结果统计单元的统计结果显示在所述显示装置上。
根据该结构，本发明的被测试信号分析装置从对被测试信号的分析区间进行了分割而得的分割区间中指定新的分析区间，所以能够比以往的装置容易确定差错率高的测试模式或成为比特差错的主要原因的测试模式。
另外，在多个所述分割区间作为所述新的分析区间而被指定时，也可以是所述分析结果统计单元对将所述新的分析区间分割而成的每个新的分割区间统计所述被测试信号的分析结果，所述显示控制单元按每个所述新的分割区间将所述分析结果统计单元的统计结果显示在所述显示装置上。
根据该结构，本发明的被测试信号分析装置可以分层地指定分析区间，所以能够比以往的装置容易确定差错率高的测试模式或成为比特差错的主要原因的测试模式。
此外，也可以由所述分析结果统计单元统计所述被测试信号的比特差错。
此外，所述分析结果统计单元也可以包括：多个差错计数器，统计所述分析结果；分配决定单元，确定所述分析结果是哪一个所述分割区间的结果，并决定与确定的所述分割区间对应的所述差错计数器作为所述分析结果的分配目的地；以及分配单元，将所述分析结果分配到由所述分配决定单元决定的所述差错计数器。
此外，本发明的设备测试系统具有以下结构，即包括：测试信号发生装置，产生测试信号；以及所述被测试信号分析装置，分析由接收到所述测试信号的测定对象物所发送的被测试信号，并将分析结果显示在显示装置上。
根据该结构，本发明的设备测试系统从对被测试信号的分析区间进行了分割而得的分割区间中指定新的分析区间，所以能够比以往的装置容易确定差错率高的测试模式或成为比特差错的主要原因的测试模式。
此外，本发明的被测试信号分析方法具有以下步骤：对接收到的被测试信号所设定的分析区间进行分割而成的每个分割区间，分析所述被测试信号的步骤；按每个所述分割区间统计分析了所述被测试信号的结果的步骤；基于统计后的结果的显示，选择一个或者连续的多个所述分割区间的步骤；将选择的所述一个或者连续的多个分割区间设定为新的分析区间的步骤；以及对设定的所述新的分析区间进行分割而成的每个新的分割区间，分析新接收到的被测试信号的步骤。
发明效果
本发明可提供能够比以往的装置容易确定差错率高的测试模式或成为比特差错的主要原因的测试模式的被测试信号分析装置。
附图说明
图1是本发明一实施方式中的设备测试系统的方框图。
图2是构成本发明一实施方式中的被测试信号分析装置的分析结果统计单元的方框图。
图3是用于说明构成本发明一实施方式中的被测试信号分析装置的分析结果统计单元的第1定时图。
图4是用于说明构成本发明一实施方式中的被测试信号分析装置的分析结果统计单元的第2定时图。
图5是构成本发明一实施方式中的被测试信号分析装置的显示装置所显示的操作画面的第1图像(image)。
图6是构成本发明一实施方式中的被测试信号分析装置的显示装置所显示的操作画面的第2图像。
标号说明
1 设备测试系统
2 测定对象物
3 测试信号发生装置
4 被测试信号分析装置
10 模式存储单元
11 测试信号发生单元
20 输入装置
21 显示装置
22 CPU
23 显示控制单元
30 参照模式存储单元
31 SP变换单元
32 同步模式检测单元
33 比特差错分析单元
34 分析结果统计单元
40 差错计数器
41 分配决定单元
42 分配单元
具体实施方式
下面，参照附图说明本发明的实施方式。
图1表示本发明一实施方式的设备测试系统。
设备测试系统1包括：产生用于对测定对象物2进行测试的测试信号的测试信号发生装置3；对由接收到测试信号的测定对象物2所发送的被测试信号进行分析的被测试信号分析装置4。
另外，在本实施方式中，说明作为测定对象物2应用了如中继装置或传输电缆等那样，将接收到的测试信号作为被测试信号原样发送的例子。
测试信号发生装置3包括：存储测试信号的模式的模式存储单元10；以及产生具有模式存储单元10中所存储的模式的测试信号的测试信号发生单元11。
另外，在本实施方式中，模式存储单元10由RAM(Random AccessMemory)等的存储介质构成，测试信号发生单元11由被程序化的FPGA(FieldProgrammable Gate Array)一体构成。
此外，在本实施方式中，说明测试信号发生单元11基于模式存储单元10所存储的模式来产生包含帧同步信号的测试信号的情况的例子。这里，各个帧表示模式存储单元10中所存储的统一模式。
被测试信号分析装置4包括：由键盘或指示(pointing)设备等构成的输入装置20；显示装置21；执行用于控制设备测试系统1的程序的CPU(CentralProcessing Unit)22；存储与模式存储单元10所存储的模式对应的参照模式的参照模式存储单元30；对被测试信号进行串行-并行(serial-parallel)(以下，仅记载为“SP”)变换的SP变换单元31；从被测试信号检测同步模式的同步模式检测单元32；对SP变换后的被测试信号所构成的模式和参照模式进行比较从而分析比特差错的比特差错分析单元33；统计由比特差错分析单元33所分析的比特差错的分析结果统计单元34。
另外，在本实施方式中，参照模式存储单元30由RAM等存储介质构成，SP变换单元31、同步模式检测单元32、比特差错分析单元33以及分析结果统计单元34由被程序化的FPGA一体构成。此外，CPU22包括进行显示装置21的显示控制的显示控制单元23。
此外，输入装置20、显示装置21以及CPU22也可以通过外置于设备测试系统1的计算机装置构成。
在本实施方式中，SP变换单元31将被测试信号变换为64条的并行信号。在以下的说明中，将被测试信号通过SP变换单元31进行了SP变换后的并行信号的条数简称为“并行信号数”。
同步模式检测单元32基于检测出的同步模式的位置，生成表示各个帧的开头位置的帧信号(图中记载为“frame”)。
比特差错分析单元33基于由同步模式检测单元32生成的帧信号，从参照模式存储单元30中取得参照模式，并计算取得的参照模式和SP变换后的被测试信号所构成的模式的“异或”。
如图2所示，分析结果统计单元34具有：对比特差错数进行计数的多个差错计数器40；决定将通过比特差错分析单元33的比特差错的各个分析结果分配给哪一个差错计数器40的分配决定单元41；基于分配决定单元41的决定结果，将通过比特差错分析单元33的比特差错的各个分析结果分配给其中一个差错计数器40的分配单元42。
另外，在本实施方式中，将差错计数器40的数量设为64，但并非是限制构成分析结果统计单元34的差错计数器40的数量。
分配决定单元41中被输入由同步模式检测单元32所生成的帧信号，和表示从CPU22发送的统计开始位置、统计单位以及统计数的信号。
如图3所示，统计开始位置(图中记载为“offset”)，用分析结果的比特数单位来表示从帧信号表示的帧的开头位置到开始比特差错的统计为止的长度。
此外，统计单位(图中记载为“unit”)表示从统计开始位置开始将统计结果每次几比特地分配给各个差错计数器40。例如，在统计单位为1比特时，表示将各个分析结果每次1比特地分配给各个差错计数器40，在统计单位为64比特时，表示将各个分析结果每次64比特地分配给各个差错计数器40。
此外，统计数(图中记载为“division”)表示使其对比特差错数进行计数的差错计数器40的数量。另外，统计数通过CPU22被限制为构成分析结果统计单元34的差错计数器40的数量以下。
分配决定单元41在统计开始位置开始计数，直到计数值(以下简称为“分配计数值”)达到统计数为止，对每个统计单位进行计数。
在统计单位为1比特时，分配决定单元41将表示对分配计数值进行计数的期间的门(gate)信号，和表示0值的控制信号输出到分配单元42。
另一方面，在统计单位为64比特的倍数时，分配决定单元41将门信号和表示分配计数值的控制信号输出到分配单元42。
在门信号表示的期间中控制信号的值表示0时，分配单元42将各个并行信号表示的分析结果分配给各个差错计数器40。
另一方面，门信号表示的期间中控制信号的值表示1至64的其中一个时，将所有的并行信号表示的分析结果分配给与控制信号的值对应的差错计数器40。
图3表示作为统计单位指定了1比特时的定时图。这时，分配单元42将各个分析结果每次1比特地分配给各个差错计数器40。其结果，各个差错计数器40分别对1比特的分析结果中包含的比特差错的数进行计数。
另一方面，图4表示作为统计单位指定了64比特时的定时图。这时，分配单元42将最初的所有分析结果分配给第1个差错计数器40，将下一个所有分析结果分配给第2个差错计数器40。其结果，各个差错计数器40分别对64比特的分析结果中包含的比特差错的数进行计数。
CPU22从各个差错计数器40的计数值计算各个比特差错率，显示控制单元23将计算出的各个比特差错率显示在显示装置21上。
图5以及图6表示通过显示控制单元23在显示装置21所显示的操作画面的图像。
在图5中，操作画面上配置了表示被测试信号的分析结果的分析结果区域50、用于选择测试信号的分析区间被分割后的分割区间的选择区域51、表示被测试信号的分析状态的分析状态区域52。另外，在本实施方式中，分析区间中的分割区间的数设为64。
在分析结果区域50上，显示了各个分割区间中的比特差错率。这里，分析结果区域50所显示的各个分割区间中的比特差错率是根据各个差错计数器40的计数值通过CPU22计算出的。
在分析结果区域50中，由选择区域51所选择的分割区间与其他的分割区间以不同的配色等显示了比特差错率。另外，在图5中，在分析区间选择了第19个分割区间。
在选择区域51上配置了：用于显示选择中的分割区间中的开头的比特位置(统计开始位置)的字段(field)61；用于显示选择中的分割区间的分析区间中的升序的字段62；用于显示选择中的分割区间中的比特差错率的字段63；用于变更选择的分割区间的控制器64；用于将选择中的分割区间指定为新的分析区间的控制器65；用于将分析区间作为一个分割区间指定的控制器66。
分析状态区域52上配置了：用于显示参照模式存储单元30中存储的参照模式的模式长度的字段70；用于显示分析区间中的分割区间的数(统计数)的字段71；用于显示分析区间的比特长度的字段72；用于显示一个分割区间的比特长度(统计单位)的字段73。
在这样的操作画面上，分析开始控制器80通过输入装置20而被操作时，通过测试信号发生装置3产生测试信号，通过被测试信号分析装置4的比特差错分析单元33开始分析接收到测试信号的测定对象物2所发送的被测试信号。
在被测试信号的分析开始时，分析区间中将开头的分割区间中的开头的比特位置除以SP变换单元31中的并行信号数所得的值表示为统计开始位置，将分割区间的比特长度表示为统计单位，将分析区间中的分割区间的数表示为统计数的信号，从CPU22被输出到分析结果统计单元34。
在输入了该信号的分析结果统计单元34中，各个分割区间中的比特差错数通过各个差错计数器40而被计数。作为该结果，各个分割区间中的比特差错率被显示在分析结果区域50上，选择中的分割区间中的比特差错率被显示在字段63上。
这里，控制器65通过输入装置20而被操作，当选择中的分割区间作为新的分析区间而被指定时，如图6所示，将所选择的分割区间设为新的分析区间的操作画面显示在显示装置21上，表示新的统计开始位置、统计单位以及统计数的信号从CPU22被输出到分析结果统计单元34。
在输入了该信号的分析结果统计单元34中，各个差错计数器40被复位，从新的分析区间所分割的各个分割区间中的比特差错数通过各个差错计数器40被计数。
作为该结果，各个分割区间中的比特差错率显示在分析结果区域50上，选择中的分割区间中的比特差错率显示在字段63上。
另外，在分割区间的比特长度为1比特长度时，如图6所示，CPU22也可以使参照模式存储单元30所存储的参照模式的各个比特与各个分割区间相对应，从而显示在分析结果区域50上。
此外，在图6所示的操作画面上，控制器66通过输入装置20而被操作，分析区间作为1个分割区间被指定时，如图5所示，对于将分析区间设为1个分割区间的新的分析区间的操作画面显示在显示装置21上，在该操作画面上，从新的分析区间所分割的各个分割区间中的比特差错率显示在分析结果区域50上，选择中的分割区间中的比特差错率显示在字段63上。
另外，在图5以及图6中，各个分割区间由分析区间和对比特差错率进行计数的差错计数器40的数量决定。为了与具有测试信号的模式中成为比特差错的主要原因的模式跨越两个分割区间的情况等相对应，CPU22也可以根据经由输入装置20的操作，使分析区间中的分析开始位置以及分析结束位置偏移(shift)。
这样，本发明一实施方式的设备测试系统1从对被测试信号的分析区间进行了分割的分割区间中指定新的分析区间，因此能够比以往的装置容易确定差错率高的测试模式或成为比特差错的主要原因的测试模式。
此外，设备测试系统1不需要事先预测比特差错率高的模式或成为比特差错的主要原因的模式，在每次设定分析区间时，基于一览显示的每个分割区间的统计结果(比特差错数、比特差错率等)，进行一次或重复多次分析区间的变更、扩大(Zoom Out)、分析区间的任意一部分的详细显示(Zoom In)等操作，从而能够容易确定比特差错发生率高的模式或成为比特差错产生的主要原因的模式。

Claims (8)

1、一种被测试信号分析装置，分析被测试信号，并将分析结果显示在显示装置(21)上，其特征在于，所述被测试信号分析装置包括：
分析结果统计单元(34)，对所述被测试信号设定的分析区间进行分割而成的每个分割区间统计所述分析结果；以及
显示控制单元(23)，将所述分析结果统计单元的统计结果按每个所述分割区间显示在所述显示装置(21)上，
在所述分割区间作为新的分析区间而被指定时，所述分析结果统计单元对将该新的分析区间进行分割而得的每个新的分割区间统计所述被测试信号的分析结果，
所述显示控制单元按每个所述新的分割区间将所述分析结果统计单元的统计结果显示在所述显示装置上。
2、如权利要求1所述的被测试信号分析装置，其特征在于，
在多个所述分割区间作为所述新的分析区间而被指定时，所述分析结果统计单元对将所述新的分析区间分割而成的每个新的分割区间统计所述被测试信号的分析结果，
所述显示控制单元按每个所述新的分割区间将所述分析结果统计单元的统计结果显示在所述显示装置上。
3、如权利要求1所述的被测试信号分析装置，其特征在于，
所述分析结果统计单元统计所述被测试信号的比特差错。
4、如权利要求1所述的被测试信号分析装置，其特征在于，
所述分析结果统计单元包括：
多个差错计数器(40)，统计所述分析结果；
分配决定单元(41)，确定所述分析结果是哪一个所述分割区间的结果，并决定与确定的所述分割区间对应的所述差错计数器作为所述分析结果的分配目的地；以及
分配单元(42)，将所述分析结果分配到由所述分配决定单元决定的所述差错计数器。
5、如权利要求2所述的被测试信号分析装置，其特征在于，
所述分析结果统计单元统计所述被测试信号的比特差错。
6、如权利要求2所述的被测试信号分析装置，其特征在于，
所述分析结果统计单元包括：
多个差错计数器(40)，统计所述分析结果；
分配决定单元(41)，确定所述分析结果是哪一个所述分割区间的结果，并决定与确定的所述分割区间对应的所述差错计数器作为所述分析结果的分配目的地；以及
分配单元(42)，将所述分析结果分配到由所述分配决定单元决定的所述差错计数器。
7、一种设备测试系统，包括：
测试信号发生装置(3)，产生测试信号；以及
被测试信号分析装置(4)，分析由接收到所述测试信号的测定对象物(2)所发送的被测试信号，并将分析结果显示在显示装置(21)上，
所述设备测试系统的特征在于，
所述被测试信号分析装置由权利要求1所述的被测试信号分析装置构成。
8、一种被测试信号分析方法，其特征在于，包括：
对接收到的被测试信号所设定的分析区间进行分割而成的每个分割区间，分析所述被测试信号的步骤；
按每个所述分割区间统计分析了所述被测试信号的结果的步骤；
基于统计后的结果的显示，选择一个或者连续的多个所述分割区间的步骤；
将选择的所述一个或者连续的多个分割区间设定为新的分析区间的步骤；以及
对设定的所述新的分析区间进行分割而成的每个新的分割区间，分析新接收到的被测试信号的步骤。
CN2007800189007A 2006-03-31 2007-03-29 被测试信号分析装置 Expired - Fee Related CN101454681B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006098790 2006-03-31
JP098790/2006 2006-03-31
PCT/JP2007/056769 WO2007114206A1 (ja) 2006-03-31 2007-03-29 被試験信号解析装置

Publications (2)

Publication Number Publication Date
CN101454681A true CN101454681A (zh) 2009-06-10
CN101454681B CN101454681B (zh) 2012-06-27

Family

ID=38563475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800189007A Expired - Fee Related CN101454681B (zh) 2006-03-31 2007-03-29 被测试信号分析装置

Country Status (5)

Country Link
US (1) US8074127B2 (zh)
JP (1) JP5031733B2 (zh)
CN (1) CN101454681B (zh)
DE (1) DE112007000761T5 (zh)
WO (1) WO2007114206A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102542971A (zh) * 2010-12-13 2012-07-04 三星电子株式会社 显示驱动器电路、其操作方法、以及包括其的用户设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5016663B2 (ja) * 2009-12-28 2012-09-05 アンリツ株式会社 誤り率測定装置及び方法
US8515416B2 (en) * 2011-04-29 2013-08-20 Silicon Laboratories Inc Performing testing in a radio device
US9329967B2 (en) * 2012-11-13 2016-05-03 Tektronix, Inc. Methods and systems for aiding the analysis of a signal
JP6095955B2 (ja) * 2012-11-16 2017-03-15 ルネサスエレクトロニクス株式会社 測定方法、測定装置及び測定プログラム
EP2775652B1 (en) * 2013-03-07 2018-08-22 Viavi Solutions Deutschland GmbH Bit error pattern analyzer and method
JP5945301B2 (ja) * 2014-07-03 2016-07-05 アンリツ株式会社 測定装置及び測定方法
US10458678B2 (en) * 2016-07-06 2019-10-29 Rheem Manufacturing Company Apparatus and methods for heating water with refrigerant and phase change material
WO2018049164A1 (en) * 2016-09-09 2018-03-15 Intel Corporation Techniques for link partner error reporting

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949252A (en) * 1985-10-17 1990-08-14 Technology 80, Inc. Computer channel analyzer with monitoring and selective display of predetermining events and related data
JPH07218603A (ja) 1994-02-03 1995-08-18 Advantest Corp ビット誤り解析機能付きビット誤り測定器
JPH07225263A (ja) 1994-02-09 1995-08-22 Advantest Corp ビット誤り測定器
JPH08279839A (ja) 1995-04-04 1996-10-22 Advantest Corp 誤り検出器
WO1996026451A1 (en) * 1995-02-24 1996-08-29 Advantest Corporation Bit error measuring instrument
US6009545A (en) * 1995-04-25 1999-12-28 Mitsubishi Denki Kabushiki Kaisha System for analyzing a failure in a semiconductor wafer by calculating correlation coefficient between collated data of defects per prescribed unit and failures per prescribed unit
US5815507A (en) * 1996-04-15 1998-09-29 Motorola, Inc. Error detector circuit for digital receiver using variable threshold based on signal quality
JP3065053B2 (ja) * 1998-01-06 2000-07-12 セイコーエプソン株式会社 機器監視システム、ローカル監視装置、統合監視装置、機器監視方法、及び、プログラムを格納したコンピュータ可読媒体
JP4422251B2 (ja) 1999-10-06 2010-02-24 株式会社アドバンテスト ビット誤り測定器
US6684350B1 (en) * 2000-12-22 2004-01-27 Cisco Technology, Inc. Repetitive pattern testing circuit for AC-coupled systems
CN100484165C (zh) * 2002-08-13 2009-04-29 孙雷 数字用户线单端频响集中式自动测试系统
US7434113B2 (en) * 2002-09-30 2008-10-07 Lecroy Corporation Method of analyzing serial data streams
US7437624B2 (en) * 2002-09-30 2008-10-14 Lecroy Corporation Method and apparatus for analyzing serial data streams
JP2004128981A (ja) 2002-10-03 2004-04-22 Anritsu Corp ビット誤り測定システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102542971A (zh) * 2010-12-13 2012-07-04 三星电子株式会社 显示驱动器电路、其操作方法、以及包括其的用户设备
US9099023B2 (en) 2010-12-13 2015-08-04 Samsung Electronics Co., Ltd. Display driver circuit, operating method thereof, and user device including the same
CN102542971B (zh) * 2010-12-13 2016-08-17 三星电子株式会社 显示驱动器电路、其操作方法、以及包括其的用户设备

Also Published As

Publication number Publication date
CN101454681B (zh) 2012-06-27
WO2007114206A1 (ja) 2007-10-11
US20110050705A1 (en) 2011-03-03
DE112007000761T5 (de) 2009-04-02
US8074127B2 (en) 2011-12-06
JP5031733B2 (ja) 2012-09-26
JPWO2007114206A1 (ja) 2009-08-13

Similar Documents

Publication Publication Date Title
CN101454681B (zh) 被测试信号分析装置
CN104137078B (zh) 操作管理设备、操作管理方法和程序
US9042230B2 (en) Real time and high resolution buffer occupancy monitoring and recording
US20150347268A1 (en) Bottleneck Detector Application Programming Interface
CN105787248A (zh) 基于时间序列数据的分析的异常感测和预测系统及方法
JPWO2012086824A1 (ja) 運用管理装置、運用管理方法、及びプログラム
CN105786678A (zh) 一种基于相关性模型的测试性预计方法
WO2017154158A1 (ja) 製造プロセスの可視化プログラム、製造プロセスの可視化方法および製造プロセスの可視化システム
WO2018073960A1 (ja) 表示方法、表示装置、および、プログラム
CN102375721A (zh) 一种矩阵乘法运算方法、图形处理器和电子设备
Moors et al. Exact fill rates for (R, s, S) inventory control with gamma distributed demand
CN110222905A (zh) 一种预测人流量的方法及装置
CN106464481A (zh) 通信装置、通信方法以及程序
CN111460643B (zh) 采煤工作面支架支撑力分布云图表示方法、装置及系统
CN101276573B (zh) 通用图像缩放装置及通用图像缩放方法
JP6733656B2 (ja) 情報処理装置、情報処理システム、プラントシステム、情報処理方法、及び、プログラム
Mohror et al. Trace profiling: Scalable event tracing on high-end parallel systems
JP4662478B2 (ja) ビット誤り測定装置
JP2017106784A (ja) 光パルス試験器及び光パルス試験器の表示方法
JP5122348B2 (ja) ランダムエラー評価方法及びその評価装置
Khlaponin et al. Parametric Monitoring of Computing Processes in Information and Computing Systems.
JP2019145160A (ja) 表示方法、表示装置、および、プログラム
RU2763126C1 (ru) Устройство для прогнозирования случайных событий
JP6937788B2 (ja) 光パルス試験器及び光パルス試験器の表示方法
TWI829908B (zh) 提高生產效率之支援系統、方法及電腦程式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20160329

CF01 Termination of patent right due to non-payment of annual fee