CN101438354A - 数据储存器件和方法 - Google Patents

数据储存器件和方法 Download PDF

Info

Publication number
CN101438354A
CN101438354A CNA2007800166842A CN200780016684A CN101438354A CN 101438354 A CN101438354 A CN 101438354A CN A2007800166842 A CNA2007800166842 A CN A2007800166842A CN 200780016684 A CN200780016684 A CN 200780016684A CN 101438354 A CN101438354 A CN 101438354A
Authority
CN
China
Prior art keywords
nano wire
neticdomain wall
tail
head
spike dowel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800166842A
Other languages
English (en)
Inventor
R·P·考伯恩
D·派迪特
D·雷德
O·派特雷希克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ingenia Holdings UK Ltd
Original Assignee
Ingenia Holdings UK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ingenia Holdings UK Ltd filed Critical Ingenia Holdings UK Ltd
Publication of CN101438354A publication Critical patent/CN101438354A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0816—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using a rotating or alternating coplanar magnetic field
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/81—Array wherein the array conductors, e.g. word lines, bit lines, are made of nanowires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Communication Control (AREA)
  • Debugging And Monitoring (AREA)
  • Magnetic Treatment Devices (AREA)

Abstract

提供一种串行磁性大容量储存器件及其数据储存方法，其中在纳米线中以多个单磁畴编码数据。在本发明中，纳米线(10)沿着它们的长度提供有多个凹口(12)，以形成磁畴壁钉栓位点。而且，凹口由加热电极以组(A、B、C)寻址。通过与沿着纳米线的操作场(H)的对准和反对准同步地交替加热控制寄宿有头对头和尾对尾磁畴壁(16、18)的凹口，来通过以毛虫或蠕虫状的运动交替移动所述头对头和尾对尾磁畴壁，使磁畴(14)沿着纳米线移动，其中所述磁畴在它们在加热和交替操作场的联合协同作用下沿着纳米线移动时，以一个凹口间距渐进地加长和缩短。从互连和制造的角度来看，该方案可以在衬底的平面之外几乎无限制地放缩，以提供数百或数千的纳米线叠层，由此实现储存信息非常密集的三维网络。

Description

数据储存器件和方法
技术领域
本发明涉及数据储存，更具体地，但并不是排他性地，涉及能够储存千兆字节数据且能够高密度储存数据的大储存容量存储器装置。
背景技术
具有磁盘的硬盘驱动器是一种用于个人计算机(PC)中的大容量数据储存和取回(retrieval)的主流技术。利用当前的技术，硬盘驱动器具有高达100-200G字节(GB)左右的储存容量，虽然在一些装置中，例如一般具有在30-40GB范围内的驱动容量的便携式音乐播放器、视频播放器和其它便携式多媒体装置，使用较小容量微型单元，或者对于低于10GB的数字照相机使用甚至更小的装置。硬盘驱动器的基本结构可以追溯到十九世纪的留声机，其基本上是基于转盘(spinning disk)的机械装置，其具有枢轴安装的臂，该臂可
Figure A200780016684D0007182647QIETU
放置在盘上用来读取一般以圆形轨迹存储在盘上的数据(以及写入)。光学储存装置，例如CD和DVD读/写装置，其在基本层级上采用类似的结构，其中利用将激光束向下发射到盘上的光头来光学地存取转盘(其储存机制可以基于多种物理机制)。
一般而言，希望省却硬盘驱动器和其它基于转盘的装置，它们是具有多GB的大量存储需求的个人电脑和其它装置中的最后的真正意义上的机械组件。转盘系统遇到机械组件(例如盘的支承)不可靠、不能充分小型化、以及不能用于高振动或高撞击的环境等等的问题。所有都需要一种超平坦的盘表面，头访问该表面。该表面上的任何污染乃至灰尘颗粒或其它异物、或翘曲、或该表面的其它不平坦性，都会造成无法读取/写入，或由于头的撞击而造成装置严重损坏。而且，存取时间是一种机械性时间尺度，而在PC中会严重限制微处理器的性能。估计在PC中，由于等待硬盘，微处理器的最多达三分之一的指令周期被浪费。
在降低成本和增加容量方面，继续重点发展基于半导体集成电路的非易失性串行存储器。(串行存储器，其串行地储存数据，即象文件那样(filewise)，并因此适用于文件储存，其与随机存取存储器(RAM)相反，RAM单个地即按照比特储存数据，因此RAM适用于小数据区段的高速存取，例如用于处理操作。)串行半导体存储器一般是某种形式的EEPROM(电可擦除可编程只读存储器)。闪存是一种特殊的非易失性半导体存储器，其被广泛应用在例如用于数码相机、手机和MP3播放器的USB记忆棒、CF/SD存储卡的装置中。然而，就目前的技术，半导体存储器仍然很贵，而无法取代硬盘驱动器。而且，这种存储器会遇到与有限的写入耐受性和写入延迟(latency)有关的问题。具体地，闪存在发生可靠性和性能劣化之前，其寿命最高可达大约1000次写操作。而且，闪存的写入延迟高，因为其需要充电较大的电容用于数据储存。此外，闪存具有大约40Mbit/mm2(大约25Gbit/in2)的存储密度限制。
通过具体实例，现今的闪存芯片储存数据的面密度约为每平方英寸15Gbit。ULSI芯片的制造成本约为每平方英寸100美元，所以闪存每比特的成本约为1微美分。相比之下，现今的硬盘驱动器制造成本约为100美元，这并不会随着存储容量而改变很多，所以大的PC磁盘驱动器、较小的膝上型磁盘驱动器或用于数码相机的小型驱动器的成本皆大致相同。对于100G字节的PC磁盘驱动器，每比特的成本因此为0.01微美分，即比闪存便宜约100倍。另一方面，例如相机的约2G字节的微型磁盘驱动器的每比特成本约为1微美分，即与闪存的相同。闪存和硬盘驱动器之间的商业平衡在MP3播放器市场中尤为明显，其中较小容量的播放器基于闪存，而较大容量的播放器基于硬盘驱动器。
与每比特成本一样，大容量数据储存装置的另一个关键参数是信息密度。磁盘驱动器和闪存在信息密度上都有重要的限制，它们通过现今本领域当前的光刻来储存。对于闪存的情形，光刻定义了基本储存单元；典型的单元面积大约为10F2，其中F是目前使用的这代光刻所能够产生的最小特征尺寸(目前为90nm，很快将为65nm)。对于硬盘驱动器的情形，光刻被用来定义写入头中的缝隙，其定义写入磁场的聚焦如何，因此定义了能够写入的最小比特尺寸。因此，在光刻性能没有突然(及不可预期)的变化的情况下，这两种技术的存储密度将无法有量级的跳跃。
由于几个原因，非常需要数据储存密度的台阶性增长。
第一，消费者和计算机应用总是使用更多的存储器。第二，随着像PDA(个人数字助理)和移动电话这样的移动设备变得更为先进(例如3G视频流等)，需要将通常与膝上型和桌面型计算机相关联的文件存储空间的容积给予非常小的装置。这种小型化仅能用非常高密度的存储器来实现。第三，硬盘还在坚持的唯一原因是所储存数据的每比特成本比相等同的半导体(例如，闪存或电池供电的DRAM)要低100倍。以现今的价格，使用闪存为提供计算机100GB的文件存储(典型的硬盘容量)将需要花费约10000美元。因为不可能在短时间内将光刻技术提高10-100倍，所以需要不同的解决方案来增加存储密度
我们的观点是，要利用目前的光刻技术来使存储密度增加几个数量级，唯一的方法是脱离2维器件转移到3维器件。这可以增加储存信息的总量，而不会降低光刻的最小特征尺寸。然而，目前可用的三维固态存储器的唯一方式是简单地将器件彼此层叠，而每一层都需要电气连接。因此制造程序中工艺步骤的数目会随着层数的增加而增加，并且由于制造成本是由工艺步骤的数目所决定的，所以每个比特的实际成本将不会降低。
需要一种方式，来远程地从三维(3D)数据储存体读取和写入比特，使得不必为该体的每一部分进行电气连接(及其制造步骤)。
磁电器件具有满足该需求的可能性，因为它们是(i)非易失性的，并且(ii)可以基于磁场进行动作，而磁场可以在一定距离之外产生和感测。已经提出的用于数据储存的磁电器件可以广义地分成两类：单磁畴器件(single domain devices)和磁畴壁器件(domain walldevices)。单磁畴器件，例如磁性RAM单元，其尝试将器件元件中的所有的自旋(spin)保持紧锁在一起。磁畴壁器件利用磁畴壁自身位置的操纵，来表示不同的数据状态。
一种3D磁存储器件已经由International Business Machines公司(IBM)的Parkin和Chen开发出来[1-6]。这种磁存储器件基于铁磁性纳米线，其被该团队称为数据轨迹或迹线(race track)。具体地，其使用纳米线中的磁畴壁，来以沿着纳米线的多个交替导向的单磁畴串行地编码数据。该器件使用基于自旋的电子电路来写入和读取数据。将电流施加到纳米线上，以使磁畴在电流方向上沿着迹线移动，经过读或写元件。横穿磁畴壁的电流用来使磁畴壁在电流流动方向上移动。当电流流过磁畴壁时，其成为“自旋极化的”。当该自旋极化的电流横跨磁畴壁进入下一个磁畴时，其形成了自旋转矩(spin torque)。该自旋转矩使该磁畴壁移动。该设计的关键突破点是该自旋极化效应允许头对头和尾对尾的磁畴壁两者沿着纳米线在相同的方向上移动，以一种管路(pipe)沿着纳米线偏移由磁畴编码的数据。尽管是一个突破，但是，对于基于该原理的任何器件，使用该自旋极化效应同时也成为严重地限制。这是因为头对头和尾对尾的磁畴壁的沿着纳米线的电流诱导传播(current-induced propagation)需要被完全控制，因为如果相邻的头多头和尾对尾磁畴壁没有以近乎相等的速度传播，它们将会在一起而消灭，由此破坏了由该磁畴编码的数据。例如，沿着纳米线的任何异质性(inhomogeneity)都会影响该磁畴壁的传播速度，而造成相邻磁畴壁之间的差异化的运动。随着该器件从原型阶段提升到产品器件，从制造的角度而言，在这种器件中实现对传播速度的必要控制将成为原来越大的挑战。因此，至少从我们的角度来说，无法确定这种器件能够成功地开发成一种商用产品。
现在将更详细地讨论近来的来自我们团队和其它人的对于磁畴壁器件的研究。已经研究了纳米尺度的线中磁畴壁的成核(nucleation)和传播特性[7-11]。具体地，已经表明，可以制成这样的纳米结构，其中(阈值)磁畴壁成核场显著高于(阈值)磁畴壁传播场。利用该方法，纳米线可以被制造为具有约200奥斯特(Oe)的成核场和仅大约3Oe的传播场。这意味着可以使用适当的驱动场，其幅度在所述传播场和所述成核场之间，来使磁畴壁在纳米结构中传播，而不会使得额外的磁畴壁成核。而且，可以通过施加具有大于该成核场幅度的局部场，用受控的方式选择性使新的磁畴壁成核在纳米结构的局部部分中。因此，已经证明，在纳米结构中，能够利用受控的、稳定的、且可再现的方式使磁畴壁成核(即产生)、移动和消灭。可以使用适当的传感器在纳米结构的局部部分处感测磁畴壁的存在(或不存在)，所述传感器例如磁光Kerr效应(MOKE，Magneto-optical Kerr Effect)器件[11]或各向异性磁阻(AMR)器件[12]。
我们已提出了如何利用磁畴壁来制造数据储存器件[8、10]，其中可以通过提供沿着摆线路径的纳米线部分来实现逻辑NOT门功能。通过沿着纳米线重复这些摆线，可制造作为串行储存器件操作的数据储存管路。
我们进一步指出[8、9]，可以使用用来钉栓(pin)磁畴壁的陷阱(trap)来控制纳米线中磁畴壁的位置。角可以用作一种形式的陷阱，并且楔形凹口可用作另一种形式的陷阱[9]。这些陷阱在阈值传播场中提供局部性的增加。通过施加大于纳米线的传播场且小于用于陷阱的局部传播场的场，可使磁畴场沿着该线移动并进入陷阱中，这里它将保持为被钉栓。然后可以通过使该场增加超过陷阱的局部传播场，使该磁畴壁被去钉栓，并再次沿着该线移动。
以我们先前的研究为基础构建了本发明，本发明目的在于提供一种基于磁畴壁操纵的数据储存器件及其方法，其能够放缩用于高密度大容量存储。
发明内容
根据本发明提供一种串行数据储存器件，包括：衬底；在衬底上以三维设置的磁性材料的纳米线的阵列，其中纳米线在y方向上延伸且在x和z方向上相互隔开，形成纳米线层的叠层，其中每个纳米线被形成为能够沿着其长度支持多个单磁畴，所述磁畴被磁畴壁隔开，其中纳米线沿着它们长度具有多个磁畴壁钉栓位点(pinning site)；磁场源，其被配置来产生操作场，该操作场能够通过沿着纳米线的在与第一方向对准和反对准(anti-aligned)之间交替的分量的作用，使磁畴壁沿着纳米线在钉栓位点之间移动；和去钉栓信号产生器，其被配置来与所述操作场分量与所述第一方向的对准和反对准同步地交替施加去钉栓信号到寄宿有(host)头对头和尾对尾磁畴壁的钉栓位点，由此通过交替移动头对头和尾对尾磁畴壁来使磁畴沿着纳米线在第一方向上移动。
利用该器件，通过结合外部磁场和局部施加的能量脉冲，例如热能，可使信息沿磁性纳米线移动。该方案可在z方向(出平面方向)上几乎无限地放缩，由此能够实现所储存信息的非常密集的3D网络。所有的数据读取与写入操作可以利用单一覆盖层和用CMOS(互补金属氧化物半导体)或其它集成电路基体的基础层级(base level)来执行，所以其不需要制造与不同的z层叠的储存层的多层电学连接。重要的是，多个储存层全部可以使用相同的掩模或其它光刻设计，并由此能够用单一的光刻步骤制作；不同层可由超晶格式的沉积来定义，即沉积一层磁性材料，随后沉积一层非磁性材料作为间隔物，随后再沉积一层磁性材料等，所有这些都利用单一的光刻曝光。这两点意味着制造成本不会随着层数的增加而成比例增加；变化的不过是沉积所耗用的时间，这仅加入了少量的边际成本。
可以用多种方式产生磁畴壁钉栓位点，例如，通过沿着纳米线的尺寸变化，例如使纳米线中的特征局部变窄或变宽，以产生向内或向外的凹口。
优选提供多个成核场产生器，每个纳米线一个，其配置成通过在读入(read-in)位置处局部施加至少该成核场的场，来选择性地在纳米线中产生新的磁畴。
该器件可以具有数据输入侧，其由每个纳米线层的台阶式终止而形成的在x方向上延伸的多个台地(terrace)形成。终止而在该输入侧形成每个台地的纳米线层在每个情况下都可以是最下方的纳米线层或最上方的纳米线层。
优选提供多个磁场检测器，每条纳米线一个，其配置来测量在读出位置处的纳米线的磁场。
该器件可以具有数据输出侧，其由每个纳米线层的台阶式终止而形成的在x方向上延伸的多个台地形成。终止而在该输出侧形成每个台地的纳米线层在每个情况下都可以是最下方的纳米线层或最上方的纳米线层。
为了易于制造，优选输出侧上的终止类型与输入侧的终止类型互补，使得一侧具有最上方的终止，而另一侧为最下方的终止。另外，为了易于制造，还优选如果数据输入和输出侧台地与同一纳米线层相关，则在y方向上具有相同的延伸范围。
本发明还提供一种在纳米线中串行储存以磁畴编码的数据的方法，每个磁畴由头对头磁畴壁和尾对尾磁畴壁所界定，并且该纳米线沿其长度具有多个磁畴壁钉栓位点，该方法包括：(a)施加操作场，该操作场具有沿着纳米线的在与第一方向对准和反对准之间交替的分量；和(b)与所述操作场分量与第一方向的对准和反对准同步地交替施加去钉栓能量到钉栓位点，所述钉栓位点寄宿有头对头和尾对尾磁畴壁，以便通过交替移动所述头对头和尾对尾磁畴壁来使磁畴沿着纳米线在第一方向移动。
该方法优选进一步包括：(c)在进行步骤(a)和(b)的同时，通过在读入位置局部施加至少成核场的场，在纳米线中选择性产生新的磁畴，由此在第一方向上串行地将数据读入到纳米线中。该读入位置优选在与磁畴壁在第一方向上移动远离的纳米线端相关的纳米线的端部。
该方法优选进一步包括：(d)在进行步骤(a)和(b)的同时，重复测量读出位置处的纳米线的磁场，由此在第一方向上从纳米线串行地读出数据。该读出位置优选在与磁畴壁在第一方向上向其移动的纳米线端相关的纳米线的端部。
如果需要，还能够在相反的方向上在纳米线中偏移数据。由此，该方法可进一步包括：
(e)与所述操作场分量与第一方向的反对准和对准同步地交替施加去钉栓能量到寄宿有头对头和尾对尾磁畴壁的钉栓位点，使得通过头对头和尾对尾磁畴壁的交替移动，使磁畴在与第一方向相反的第二方向上沿着纳米线移动。
在可选实施例中，数据可以从与输入该数据的相同端读出，由此提供FILO(先入后出)储存方法，其与FIFO(先进先出)储存方法相反，在数据从纳米线的一端输入而从另一端输出时则实现FIFO。也就是说，该方法可进一步包括：(f)在执行步骤(a)和(e)的同时，重复测量在读出位置处的纳米线的磁场，由此在第二方向上串行地从纳米线读出数据。在这种情况下，该读出位置在纳米线的一端，磁畴壁在第二方向上向该端移动。
目前用来施加去钉栓能量的优选实现方式是通过电感应加热，典型地利用靠近钉栓位点的加热电极，但是在原理上，可使用其它形式的能量，例如光能。
根据本发明的另一方面，提供一种利用磁性材料的纳米线注入、存储和读出串行数据流的方法，所述能够沿其长度支持多个单磁畴，其中该纳米线沿着其长度具有多个磁畴壁钉栓位点，每个纳米线被形成为使得在强度处于纳米线的传播场和钉栓位点处的局部增强的传播场之间的操作场的作用下，磁畴壁是可沿着该纳米线活动的，该方法包括：施加操作场，使磁畴壁在相邻钉栓位点之间的纳米线中可活动，其中该纳米线在施加操作场时被激励(否则被去激励且是非易失性的)；通过在注入位置施加至少为成核场的局部磁场，选择性地将磁畴壁在该注入位置处注入到纳米线中，其中该磁畴壁或由它们所定义的磁畴用于编码数据；通过在纳米线被激励时向选定的一些钉栓位点施加去钉栓能量，将选定的钉栓位点处的局部增强的传播场暂时降低到低于所述操作场，来使注入的磁畴壁以逐步的方式沿着纳米线移动远离注入位置，从一个钉栓位点向下一个钉栓位点移动；和测量纳米线上至少一个读取位置处的纳米线的磁场，以读取由该磁畴或磁畴壁编码的数据。
在所附权利要求中还列出了特定的和优选的方面和实施例。
定义
磁畴壁：具有相反对准的磁化的磁畴之间的界面。
横向磁畴壁：一种磁畴壁，其中在该磁畴壁平面中磁化主要在单一方向上对准。在宽度(水平尺度)比其厚度(垂直尺度)大很多的典型的磁性纳米线中，该磁化对准将处于与截面的长尺度对准或反对准的两种状态之一[13]。这两种状态被称为“上”和“下”手征性(chirality)状态。横向磁畴壁将倾向于在较小截面的纳米线中形成[13]。
涡旋磁畴壁：一种磁畴壁，其中磁化在磁畴壁处形成涡旋或螺旋形图案。涡旋磁畴壁在平面图上将具有顺时针或逆时针方位的磁化图案，这两种状态被称为顺时针或逆时针手征性[13]。涡旋磁畴壁将倾向于在较大截面的纳米线形成[13]。
头对头磁畴壁：在相邻磁畴的“北”端或头之间的磁畴壁，通常与正静磁荷(magnetostatic charge)累积相关。
尾对尾磁畴壁：在相邻磁畴的“南”端或尾之间的磁畴壁，通常与负静磁荷累积相关。
纳米线：磁畴壁导管(conduit)，由具有充分的形状各向异性的磁性材料制成，其与纳米线的纵轴磁化对准。一般由软磁性材料例如坡莫合金(Ni80Fe20)制成。一般具有在亚微米范围的宽度，例如小于0.2μm(200nm)，更特别的是，具有可由常规的光刻(目前为90nm，不久将为65nm，但不断在降低)实现的量级的宽度。
磁畴成核场：一种阈值场(threshold field)，其为如果在该线中不存在反向磁畴，对于在纳米线中反向磁化需施加的最小场。
磁畴传播场：一种阈值场，其为要使磁畴壁沿着纳米线移动所需要施加的最小场。
磁畴壁钉栓位点：这样一种沿着纳米线的位置，在该位置处纳米线具有局部增强的传播场，该局部增强的传播场是由存在于该位置的磁畴壁的能量的预制(即，不是自然发生)调制所造成的。
去钉栓场：使磁畴壁可跨过(以及，出)钉栓位点移动所需的局部增强的磁畴传播场。
操作场：一种场，具有在传播场和去钉栓场之间的强度。去钉栓能量：需要施加到钉栓位点以暂时性地将局部增强的传播场降低到低于操作场的能量。
向内凹口：由纳米线的局部变窄所产生的一种磁畴壁钉栓位点。向外凹口：由纳米线的局部变宽所产生的一种磁畴壁钉栓位点。凹口：向内或向外凹口。
将明白，所称的“场”，例如操作场等，在大多数情况下指的是这样一种磁场，该磁场在纳米线的平面上具有基本分量用于操纵磁畴壁。
附图说明
现在将参考附图以实例的方式描述本发明的具体实施例，在附图中：
图1是示出具有向内凹口的示例性纳米线的示意图；
图2A是示出具有向内凹口的纳米线的扫描电子显微镜(SEM)图像；
图2B是示出具有向外凹口的纳米线的扫描电子显微镜(SEM)图像；
图3A、3B和3C是类似的图形，示出了用于磁畴壁传播的具有向内凹口的示例性纳米线结构的通过磁光克尔效应(MOKE)器件测量的滞回曲线：在该线的主体的直线部分(图3A)；通过该凹口(图3B)；和对于在该线的端部处的新磁畴壁的成核(图3C)；
图4A是示出对于传播场(空心圆形)、成核场X(空心正方形)和成核场(实心正方形)中的每一个的、对于具有向内凹口的多个示例性结构的切换场(switching field)相对于凹口大小的图形；
图4B是示出对于传播场(空心圆形)、成核场X(空心正方形)和成核场(填满正方形)中的每一个的、对于具有向外凹口的多个示例性结构的切换场相对于凹口大小的图形；
图5是由上到下示出在连续时间增量中的相同的纳米线的示意图，其中磁畴的移动很明显；
图6是具体实施了本发明的存储器件的输入侧的在yz平面上的示意侧面截面图；
图7是具体实施了本发明的存储器件的输出侧的在yz平面上的示意侧面截面图；
图8是具体实施了本发明的存储器件的中心部分的在xy平面上的示意平面图；
图9A是具体实施了本发明的存储器件的中心部分的在xz平面上的示意侧视图；
图9B是用于示例对图9A的方案的可选凹口加热方案的单一纳米线和相关的加热电极柱在xy平面上的示意平面图；
图9C是根据可选实施例的存储器件的中心部分的在xz平面上的示意侧视图；
图9D是图9C的实施例的单一纳米线和相关电极柱的在xy平面上的示意平面图；
图10A是与图8和9A所示的存储器件的相同部件的从上方的示意透视图；
图10B是与图8和9A所示的存储器件的相同部件的从下方的示意透视图；
图11是具体实施了本发明的存储器件的磁场源的在yz平面上的示意侧视图；
图12A和12B是示出具体实施了本发明的存储器件的输入侧的制造的在yz平面上的示意侧视图；和
图13A和13B是示出具体实施了本发明的存储器件的输出侧的制造的在yz平面上的示意侧视图；
图14A是在制造过程中使用的遮光掩模(shadow mask)和晶片的在xy平面上的示意平面图；
图14B是与图14A相同的特征的在zy平面上的示意侧视图；
图15A是示出根据另一实施例的存储器件的中心部分的在通过纳米线的xy平面上的剖面的示意平面图；
图15B是通过图15A的平面I-I的垂直剖面的在yz平面上的示意侧视图；和
图15C是通过图15A的平面II-II的垂直剖面的在yz平面上的示意侧视图。
虽然本发明可有多种修改和替换的形式，但在附图中以实例的方式示出具体实施例且在此详细描述。然而，应该明白，附图和详细说明并非意欲将本发明限制于公开的特定形式，相反，本发明是要涵盖落入如由所附权利要求定义的本发明的精神和范围内的所有修改、等效和替换。
具体实施方式
图1是示出一部分纳米线10的示意图，沿着该线的一侧具有多个向内凹口12。不仅在该图中而且在本发明实施例的以下详细描述中，纳米线10被示出为在一方向(我们定义其为y方向)上延伸的相对长的、薄的线。该纳米线具有比所示部分长的长度“l”(在y方向上)和宽度“w”(在x方向上)。纳米线宽度一般在亚微米范围内，例如小于0.2μm(200nm)，更具体地是在用常规光刻(当前为130nm-65nm，但在不断降低)可实现的量级的宽度。当然该纳米线还具有由纳米线的沉积定义的在z方向上的深度“d”。一般，该纳米线通过某种沉积工艺例如化学汽相沉积(CVD)、物理汽相沉积(PVD)、热蒸发或溅射来制备，且具有一般在1nm至100nm范围内的厚度。该纳米线由软磁性材料例如坡莫合金(NixFey，其中x＝80±2和y＝20±2)制成。该磁性材料可以是同质的或非同质的。同质磁性材料包括铁磁性材料和铁氧体磁性材料(ferrimagnetic material)。具体实例是坡莫合金、其它镍铁合金、钴铁合金、或镍钴铁合金。另外的实例是含有Ni、Co和Fe中的一种或多种，可选地包括Si、B、Zr、Hf、Cr、Pd和Pt中的一种或多种的合金。
该纳米线将被沉积在适合的衬底材料上，一般是硅(Si)或其它与集成电路元件集成的半导体衬底。
在图中，示意性地将多个向内凹口12示出为具有三角形以局部地降低纳米线宽度。通常，凹口的形状可改变，且我们就其面积(在xy平面上)来表征凹口，因为可以预期势垒(或阱)的能量幅度大致与凹口面积成比例。示意性地，示出了八个凹口，且它们示出为均匀间隔。尽管示出了所有的凹口在纳米线的一侧，但这些可以在该线的任一侧，例如它们可沿着该线交替地位于一侧和另一侧上。而且，该宽度调制可发生在该纳米线的一个以上的侧上，例如位于相反的侧面上。例如，一致的收缩或放宽会产生沙漏或肋状结构。在存储器件中，沿着每条线将有大量的凹口，一般在数百或数千。如从下面将了解到的，线中可储存的数据比特的最大数目基本上随着凹口的数目线性地改变，所以凹口的数目将根据该器件的存储器规格来选择。凹口之间的距离基本上是灵活的。该器件仅需要凹口间距离足够的短以保证仅寄宿有单磁畴。然而，为了实践的目的，如所示的沿着纳米线具有规则的凹口间隔是方便的。规则的凹口间隔也将保证在给定的场强度下凹口之间的磁畴壁传播时间将可良好地定义。通常，我们设想纳米线的长度高达芯片大小，其可以是1mm至1cm数量级或可能为数厘米，并具有可由现今技术的光刻工艺(例如目前为90nm，很快将成为65nm)所能实现的凹口间隔，以提供具有大约1000-100,000个凹口的纳米线，最有可能在数千和数万个凹口之间。还注意到，纳米线不需要是直的。在这方面，已知在纳米线中小于约30度的阴影弯折(shadowbend)不会造成显著的磁畴壁钉栓效应。因此可结合弯折，例如当这便于器件集成时。
现在将讨论示意性示出的寄宿在该纳米线中的磁畴。每个磁畴14被示出有一实体箭头，以指示以常规方式的磁矩。每个磁畴由在xz平面上延伸的磁畴壁16、18所界定，并被钉栓到一凹口，或是在该纳米线的每一端处的该纳米线的y极限处。本领域中可知，该纳米线磁畴壁分成两种类型，头对头磁畴壁16和尾对尾磁畴壁18，其意义是不言自明的。头对头磁畴壁承载正静磁荷，而尾对尾磁畴壁承载负静磁荷。该头对头磁畴壁用实线示出，而尾对尾磁畴壁用空心线(open line)示出。也示意性地示出了与磁畴壁相关的正和负磁荷。
因此将明白，该纳米线构成由具有充分形状各向异性的磁性材料制成的磁畴壁管路，其中该磁畴的磁矩对准纳米线的y轴。将意识到，在该磁畴壁的区域中磁性对准将比现有技术[13、14]中的要更为复杂。
每个凹口以重复的顺序标示为A、B或C。此为一种地址标示，以指示用公共加热电极寻址。“A”凹口共同以第一组加热电极寻址，“B”凹口共同以第二组加热电极寻址，和“C”凹口共同以第三组加热电极寻址。这些电极为金属(例如铝、金或铜)或金属性的(例如硅化物或退化掺杂的半导体)，其用于在需要时由电阻(焦耳)加热来局部加热凹口。稍后将在具体实施本发明的存储器件的上下文中理解它们的目的。
单向磁畴传播仅在如果选择数据编码方案使得器件控制器总是知道在给定组的凹口(A、B或C)处存在哪种符号(头对头或尾对尾)磁畴壁时才有可能，虽然该控制器并不必须知道是否存在磁畴壁。此要求限制了可被编码的信息的最大密度。具体地，这意味着对于每一个单个比特信息必须使用3个相邻的凹口，且必须使用两个磁畴壁来编码每个比特。因此一种可能的方案是1由头对头磁畴壁其后接着尾对尾磁畴壁，跨3个凹口延展，来编码，而0由不存在横跨相同长度的任何磁畴壁编码。
一旦已选择了物理编码，目前用于硬盘工业中的标准范围的数据编码算法可以用于将文件数据转换到物理数据，由此引入了错误修正。尤其是，为了降低静磁层间耦合(其可能降低数据的热稳定性，并由此增加数据错误的几率)，希望应该避免纳米线的长块都具有相同的磁性方向。采用在该段落中建议的物理编码，这意味着应避免大块的0。应将码元(symbol)转换码，例如Gray码，应用到要储存的数据来解决该问题。类似的要求存在于常规的硬盘驱动器中，其中如果没有对于盘的扩展长度的数据转移，则侦测电子设备丧失相位锁定。
图2A是示出具有单一向内凹口的纳米线的扫描电子显微镜(SEM)图像。
图2B是示出具有向外凹口的纳米线的扫描电子显微镜(SEM)图像。在这一方面，注意到向外凹口也会造成人为的磁畴壁钉栓位点。在向外凹口的情况下，这些是由纳米线的局部变宽化而产生的，在该实例中形成了势阱。该示例性纳米线的宽度w＝120nm，d＝8nm，向外凹口高度为8nm和宽度为120nm。
更一般地，向内和向外凹口是一般类型的人为的磁畴壁钉栓位点的实例。预期钉栓可由作为沿着线的位置的函数的、磁畴壁能量的任何充分的调制产生，因为调制形成势阱或势垒，两者都用于钉栓磁畴壁。
有两种相竞争的机制会造成例如凹口的结构性变化，造成能量变化。第一种是磁畴壁在(向内)凹口位点处较短。磁畴壁能量与其长度成正比，所以这趋于产生能量阱。竞争的趋势是局部形状各向异性在该向内凹口附近较强，这是因为厚度与宽度比(z/x比)较大，而事实上形状各向异性大致正比于厚度与宽度比。磁畴壁能量正比于该各向异性的平方根，所以这会产生势垒。实验表明，后者的效应对于现今制造的凹口要比前者更主要，但对于其它凹口形状及其它人为的钉栓位点类型，有可能前者将比较主要。
本发明人已经提出：向内凹口可根据磁畴壁的手征性形成势阱或势垒。类似地，本发明人已经提出，向外凹口可根据磁畴壁的手征性形成势阱或势垒。凹口是势垒或势阱并非由凹口结构单独决定，而是由凹口结构(例如其为向内或向外凹口)和磁畴壁的性质(即头对头或尾对尾)及其手征性(即，所考虑的磁畴壁是向上或向下对准的横向磁畴壁)的组合来决定。注意到，本发明人目前尚未进行对于涡旋磁畴壁的实验，所以尚不清楚电势变化和涡旋磁畴壁的手征性之间的关系性质。确定钉栓位点是否为势阱或势垒的决定因素是该横向磁畴壁的磁化是否与该凹口附近的磁化对准(即平行)或反对准(即反平行(anti-parallel))，其也取决于该磁畴壁通过凹口的传播方向。
除了凹口之外，磁畴壁能量中的局部调制可由任何其它适当的方法产生，例如离子注入或局部合金化。而且，我们并未调制纳米线厚度来产生凹口，但这也是有可能的。
现在将参考沿着y方向施加于纳米线的线性磁场Hy的影响来讨论该纳米线的磁性特性。
图3A、3B和3C是示出具有用于磁畴壁传播的向外凹口的图2B的示例性纳米线的通过磁性光学克尔效应(MOKE)器件测量的滞回曲线的图：在该线的主体的直线区段(图3A)；通过该凹口(图3B)；及对于在该线的末端处新磁畴壁的成核(图3C)。每个图形绘出了纵向(y方向)克尔信号相对于以奥斯特(Oe)为单位的磁场强度Hy。在每个图形右方，示出了所测量的纳米线性质的示意图。
MOKE器件允许沿着纳米线在不同的区域局部地测量磁性性质。在远离任何凹口的该线的直线部分(图3B)，可看出磁畴壁在约20Oe的场下为活动的，而在凹口区域(图3A)，需要约40Oe的较大的场来使磁畴壁移动通过该凹口。最后，图3C示出了在该纳米线的末端处，需要约70Oe的更大的场以产生新的磁畴(和相关的磁畴壁)。
对于示例性纳米线，这些结果因此示出了在以下项目之间的清楚区别：磁畴成核场(图3C)，其为在该线中并未存在反转磁畴时必须施加以反转纳米线中的磁化的场；磁畴传播场(图3B)，其为使磁畴壁沿着纳米线移动必须施加的场；和局部增强的磁畴传播场，其是为使磁畴壁活动跨过(及离开)凹口或其它钉栓位点(图3A)所需的，在本文件中其他地方称之为去钉栓场。
对于多个具有向内和向外凹口的示例性纳米线已经累积了类似的结果。
图4A是示出对于每个传播场的对于多个具有向内凹口的示例性结构的切换场(switching field)相对于凹口大小的图形(空心圆形)，以及成核场的两个测量(正方形)，其中空心正方形为其中沿着纳米线，即精确地与y方向对准，直接施加的场的成核场的测量，而实心正方形是其中与y方向成角度地施加的场的成核场的测量。根据在xy平面上它们的面积来给凹口分类。
图4B是示出对于每个传播场(空心圆形)、成核场X(空心正方形)和成核场(实心正方形)的、对于多个具有向外凹口的示例性结构的切换场相对于凹口大小的图。
由这些结果可以看出，存在这样一个凹口面积范围，其中在成核场与传播场之间有明显的差异。这在具体实施了本发明的器件的上下文中很明显，因为这表明，可以通过施加具有高于传播场但低于成核场的适当强度的场来使磁畴壁沿着纳米线传播而不产生新的磁畴。
已经说明了形成具体实施了本发明的存储器件的元件的纳米线的基本元件，现在将说明纳米线存储元件的操作原理。
图5是由上到下示出在连续14个时间增量处的图1的纳米线的示意图。
该纳米线受交替的线性磁场作用，其中时间增量是任意的，但假设该磁场周期性交替变化的话，则为四分之一周期。场方向，+y或-y，被沿图中右手侧示出。该器件操作基本上是非同步的，所以不需要任何参照于实际时间的周期性。所需要的是以所示的时间序列施加适当的交替场，其可以是周期性的或非周期性的。在该场的施加之间可以经过长的时间，这是因为磁畴是稳定的，即该存储器器件是非易失性的，这是在该器件中所利用的一个特征。
另外注意到，旋转的磁场可产生所需要的交替磁场，其中场方向将在每半个周期相反。然而，交替的线性磁场可以比旋转场更便于产生，且与非同步器件更相容。
在不同的时间增量中，利用电流选择性地激励(actuate)不同的加热电极组A、B、C以造成凹口的局部加热，这通过涂实已加热的凹口来表示。该激励以A、C、B重复，一个未激励的时间增量在中间。
现在将说明局部加热的作用。已经说明了在凹口处局部增强的传播场可由局部加热该凹口来降低。因此，通过施加暂时性的电流脉冲到相关的加热电极而施加到凹口的热能将暂时地降低该凹口的局部增强的传播场。
现在，如果施加这样的磁场，即其强度低于在未加热时凹口的局部增强的传播场，但高于凹口被加热时的该场，则该加热具有使位于凹口处的磁畴壁去钉栓的效果。该场也将低于去钉栓场，在未加热时在该去钉栓场下磁畴壁将可活动横跨凹口。在本文件中把这种场称为操作场，并且使用去钉栓能量来表示需要施加到钉栓位点以把局部增强的传播场暂时地降低到所述操作场之下的能量。在加热电极的情况下，该能量将为热能，但从原理上讲，可以考虑其它形式的能量注入，例如光学。电流感生的磁场也可用于将钉栓位点处的磁场增加到高于所述局部增强的传播场。此可选方案将在以下详细说明。
另外，注意到，在给定的场的影响下，头对头磁畴壁和尾对尾磁畴壁将趋于在相反的方向上移动，带正磁荷的头对头磁畴壁在场方向上移动，带负磁荷的尾对尾磁畴壁与场方向相反地移动。实际上，磁畴壁的该特征对于磁场感生的磁畴壁操纵是已知的特征，因为施加的场将趋于使头对头和尾对尾磁畴壁朝彼此移动并且消灭，使得磁畴结合(coalesce)。这在有些时候很有用，例如通过破坏多个磁畴来重置纳米结构，但有些时侯当需要移动磁畴同时在纳米结构中保留磁畴时也会是问题。
现在将依次参照14个时间增量的每一个说明纳米线器件元件的操作。
1.所示出的纳米线部分寄宿有5个磁畴，其中3个在所示的凹口之间即凹口1-3、3-4和4-6延伸，而2个位于所示的线部分的任一端，其延伸超过所示的线部分的末端。这些磁畴彼此相邻。注意到，所有的头对头磁畴壁位于A凹口处，即由电极组A所寻址的凹口，而所有的尾对尾磁畴壁位于C凹口，即由电极组C寻址的凹口。而且，注意到，B凹口未寄宿有任何磁畴壁。另外，注意到，在所示的线部分的中间的+y对准的磁畴仅是一个凹口长，而两个相邻的-y对准的磁畴是两个凹口长。延伸超过所示线部分的末端的两个末端磁畴更长。(例如，12个凹口长度的长磁畴可以编码连续的零。)
2.在施加+y操作场的同时激励电极A。
3.在+y操作场和A凹口的局部加热的同时作用下，在被钉栓到+y方向上的下一个相邻凹口处即B凹口处之前，头对头磁畴壁在+y方向上传播，该方向是纳米线所构成的串行存储器元件的一般数据流方向。因此中间的+y对准的磁畴已经由一个凹口长延伸到两个凹口长，且相邻的-y对准的磁畴已由两个凹口长缩减到一个凹口长。
4.在施加-y操作场的同时激励电极C(寄宿有尾对尾磁畴壁)。
5.在-y操作场和C凹口的局部加热的同时作用下，尾对尾磁畴壁在+y方向上传播，即朝向A凹口传播。因此+y对准的中间磁畴已经由两个凹口长缩减到一个凹口长，且相邻的-y对准磁畴已经由一个凹口长延伸到两个凹口长。与时间增量1相比，可以看出现在该磁畴已经在+y方向上沿着一个凹口移动。
6.在施加+y操作场的同时激励电极B(寄宿有尾对尾磁畴壁)。
7.在+y操作场和B凹口的局部加热的同时作用下，头对头磁畴壁在+y方向上传播，即朝向C凹口传播。
8.在施加-y操作场的同时激励电极C(未寄宿有任何磁畴壁)。
9.这是空载时间增量(dead time increment)，因为所激励的凹口C并未寄宿有任何磁畴壁。
10.在施加+y操作场的同时激励电极C(寄宿有头对头磁畴壁)。
11.在+y操作场和C凹口的局部加热的同时作用下，头对头磁畴壁在+y方向上传播，即朝向A凹口传播。
12.在施加-y操作场的同时激励电极B(寄宿有尾对尾磁畴壁)。
13.在-y操作场和B凹口的局部加热的同时作用下，尾对尾磁畴壁在+y方向上传播，即朝向C凹口传播。
14.在施加+y操作场的同时激励电极A。
可以用同样的方式持续该操作，以使磁畴在数据流方向上沿着纳米线移动。在每个时间增量，所有的头对头磁畴壁寄宿在一组共同寻址的凹口处，且所有的尾对尾磁畴壁寄宿在不同组的共同寻址的凹口处，第三组共同寻址的凹口未寄宿有任何磁畴壁。该隔离(segregation)允许正和负磁畴壁在相反对准的操作场的作用下在数据流方向上由一个凹口独立地移动到下一个凹口。因此每个磁畴在数据流方向上以逐步方式移动，磁畴长度在2个和1个凹口之间逐步变化。更一般地，可以使用较大的磁畴长度，但是降低了每凹口间距离的磁畴数目，由此降低了数据密度。
因此将明白，在加热脉冲和操作场顺序之间的关系如下所示：
片段到整个循环   施加的场  ‘A’凹口   ‘B’凹口   ‘C’凹口
1/6              正        加热        未加热      未加热
2/6              负        未加热      未加热      加热
3/6              正        未加热      加热        未加热
4/6              负        加热        未加热      未加热
5/6              正        未加热      未加热      加热
6/6              负        未加热      加热        未加热
现在将明白沿着纳米线存储器元件的磁畴流的受控制的移动，即通过与操作场与数据流方向的对准和反对准同步地交替施加去钉栓热能到寄宿有头对头和尾对尾磁畴壁的凹口。这使磁畴在数据流方向上沿着纳米线移动，由此在数据流方向上沿着纳米线串行地移动数据。将明白，这是移位寄存器功能。尚未说明磁畴如何读入和读出纳米线，但现在将参照以下的图进行说明。
图6是具体实施了本发明的存储器件的输入侧的在yz平面上的示意侧视图。该图示出了设置在衬底24上的、由被非磁性层22所形成的非磁性材料在z方向上隔离的磁性层20形成的纳米线的叠层。以示例的方式示出了三对磁性和非磁性层。如前所述，纳米线可由坡莫合金或其它磁性材料制成。该非磁性层可由任何便于制造的、具有与磁性材料以及各种寻址和加热电极相兼容的适当的电和热绝缘性质的材料制成。例如，该非磁性材料可以是二氧化硅(SiO2)或氮化硅(Si3N4)、氧化铝(Al2O3)、氮化铝(AlN)或与该器件集成大致相容的一些其它材料。
纳米线之间的非磁性间隔层的厚度应足够大以使在相邻层中的磁畴之间的静磁层间耦合最小化。然而，其不应比所必要的更厚，因为这将仅仅增加了纳米线叠层的总厚度而没有益处，从而使其更难于制造。50nm左右的非磁性层厚度，例如30-70nm或20-80nm，可能接近最佳。
在实际的器件中，可存在任何期望数目的纳米线层20。该器件结构固有地在z方向上可缩放，这是关键优点之一，因此可提供大量的纳米线层。尤其是，可预期在器件中提供10-1000或100-1000或更多的纳米线层。该存储器储存容量基本上与层数成线性比例，所以将会影响在任何给定器件中层数的选择。
尽管由该特定图无法看出，但仍将认识到，每个纳米线层包括多个纳米线，每个在y方向上延伸且在x方向上间隔开，相邻的纳米线由非磁性材料隔开，其可以是与非磁性层22使用的相同的非磁性材料，或是由光刻所指定的材料，例如衬底材料(一般是硅)或气隙。
回到该图，其很明显地示出，每个纳米线层(及其附属的覆盖的非磁性层)在其下的纳米线层末端之前在-y方向上终止，所以纳米线层在y方向上交错开以通过连续终止最上方的层的对来形成台地或台阶式结构。在每一台阶上，示出了在x方向(出图平面)上延伸的单一金属或金属性的电极26。对于每个纳米线提供一个这样的电极，所以在每个台阶上可存在与每层的纳米线一样多的电极26。每个电极将具有在相关纳米线的末端(所示的部分)之上在x方向上延伸的相对短的部分和通向一般在y方向上延伸的互连的两个相对较长的部分。因此每个电极26的所示的短的部分配置在非磁性层上以及在相关纳米线的末端部分之上。
电极26是成核场产生器的实例，且不同地称作为磁畴壁注入电极、数据输入电极或读入电极，以表示它们在器件中的功能。
现在说明数据输入功能。纳米线的成核场朝向其末端降低。因此，如果沿着纳米线的长度施加磁场，其在该纳米线末端部分处的局部降低的成核场之上，但在该纳米线主体中的成核场之下，则可以在纳米线末端部分处产生磁畴壁(或磁畴)。
现在考虑施加到该图的中央电极262上的电流。这将趋于在位于其下的纳米线202以及进一步在其之下的底部纳米线203中产生在y方向具有显著分量的环状磁场。可以选择该电流使得其在纳米线202中产生的磁场高于在纳米线末端部分处的局部降低的成核场，但低于纳米线主体中的成核场。而且，由在电极262中流动的电流所产生的尖峰磁场不能够在底部纳米线203中产生磁畴壁，这是因为鉴于底部纳米线203的末端被与电极262良好隔离的事实，要生成上述磁畴壁将需要超过纳米线主体的成核场。
因此将认识到，台阶式结构指的是每个电极26n产生位于与其相关的纳米线层20n的末端区域局部的磁场，并因此可以通过利用由末端效应造成的局部降低的成核场选择性地仅在该纳米线层中产生磁畴壁。而且，将认识到，这不需要借助3D接触或寻址方案即可实现。即使该存储器结构，即纳米线，以3D设置，但整个接触和寻址方案也仍保持平面，即2D。因此实现了3D存储器的优点，即增加了每单位芯片面积的存储容量，而没有与必须使用3D接触和寻址方案相关的额外复杂性。
利用其本身的电极26在输入侧上单独寻址每个纳米线的要求可能是纳米线在x方向上的封装密度的限制因素。例如，纳米线可能需要在用于引线框的外部接触处至少隔离1-10μm或更长距离，来提供输入寻址的空间。可使用线的外张(splaying)，使得在引线框处有足够大的隔离，但是在电极26横跨纳米线末端部分处降低为纳米尺度的隔离。
已经说明了存储器件的数据输入侧，现在将说明数据输出侧。
图7是具体实施了本发明的存储器件的输出侧在yz平面上的示意侧视图。很明显地示出了与图6所示相同的纳米线层22和非磁性层22。如图所示，纳米线层20及与其相关的非磁性层22以交错开的方式终止，由此在+y方向上看时，最低层201和221首先终止。该终止会造成上覆的层20和22的对中的每一个降低或逐步下降该终止的底层的组合厚度。这被示意性地示为以斜面(ramp)的形式在y方向上在相对有限的延伸范围上逐步向下。然后层n＝2和n＝3在层n＝2终止之前在y方向上又延伸一段距离，造成层n＝3跨另一斜面向下。最后，该顶层(在该图中n＝3)终止。因此通过最底层的对的相继终止来获得台地。
在纳米线层20n的每个末端部分之下，即在终止区域中，示出了在衬底24中嵌入磁性检测器28n。这表示磁性检测器集成在硅(或其它半导体)中。在此将明白，术语衬底被宽泛地使用，作为用于包括常规的外延层、掺杂区等等的下面的半导体结构的“伞式”术语，而非以严格意义来表示未处理的裸晶片部分。
磁性检测器28n用于通过检测来自与其相关的纳米线层20n的末端部分的杂散场(stray field)，来检测磁畴或磁畴壁是否存在。磁性检测器可基于例如在本领域中公知的磁隧穿结、自旋阀或霍尔效应(例如铋或InSb)。另一选择是将磁性检测器与纳米线直接电接触，使得纳米线形成磁隧穿结或自旋电子器件中的所谓自由层。电接触也可置于凹口的任一侧上，以测量AMR，从而检测在该凹口处是否存在磁畴壁[12]。
与该器件的读入侧相似的，将认识到，由纳米线层构成的叠层3D存储元件的读出方案纯使用平面的即2D的半导体集成方法来实现，其中用于在z上的不同纳米线层的磁场检测器在y上隔开。在制造时除了制造纳米线层本身之外，不需要z方向上的额外构造。
利用其自身的检测器在输出侧测量每个纳米线的场的要求可能是纳米线在x方向上的封装密度的限制因素。
图8是具体了实施本发明的存储器件的中心部分在xy平面上的示意平面图。所示的中心部分可以被认为是在图6和7中所示之间(在y方向上)的部分，即在该器件的读入和读出端之间的部分。在示意平面图中，在衬底24上示出了具有每层八条纳米线10的器件，但是将认识到，通常在每个纳米线层中将可提供大得多的数目的纳米线。例如，使用90nm的光刻技术，则如果该管芯的有源器件部分为1平方厘米，每一层将有用于55,000条纳米线的空间。在x方向上(和z方向上)纳米线之间的非磁性材料未明确绘出，但可由其省略中推断出。
在该图中可以明显看到加热电极25，根据它们的先前所述的共同寻址而标示为A、B和C。总共示出了九条电极线，但将认识到，如上所述的，在实际的器件中，根据所提供的凹口数目，将存在大量的电极线，典型地可有数百或数千条。
图9A是如前图所示的存储器件的相同中心部分的示意侧视图，但却是在xz平面上，即侧视图。结合图8，将认识到，加热电极25是“梳状”组，电极条23的每个作为图9A中可看到的这种梳子的脊，其中梳子的“齿”13为垂直延伸电极部件，垂直穿过纳米线层。在衬底24上还示出了导电层21，其为电流返回平面，用于闭合加热电极所需的电流环路，如标示为I的箭头所示意性示出的。导电层13可以是适当退化的掺杂半导体层、硅化物层、或沉积在衬底上的金属层。
尽管我们将电极结构描述为梳状，但将认识到，在图9A及其它示出了z方向的图中，为了说明目的而粗略地放大了z尺度。一般的器件将在xy平面上以毫米或厘米延伸，而纳米线层一般仅有1-100nm数量级厚，所以磁性结构的总厚度在一般器件中可能仅是1-100μm。
为了在所有的加热柱上保持相同的电流流动，在柱的底部与返回电流路径之间(即13和21之间)、或者在柱13的顶部与越过所述顶部连接柱13的条23之间插入较高阻性材料例如碳的薄层，可能是有利的。这些可以通过暂时地关闭金属沉积并接通碳沉积以插入该层来同时沉积。
图9B是单一纳米线和相关的加热电极在xy平面上的示意平面图，用于示例对于图9A的方案的可选凹口加热方案。与图9A的电流方案类似，图9B的方案加热所选择的柱13，然后允许热接触以将热量转移到相关的凹口区域。除了省却了该电流返回平面21(图9)、而柱13在绝缘基底处终止之外，图9B中的加热接触以与图9A完全相同的方式配置。如先前那样，加热柱13位于凹口的中央，从图9B中明显可以看出。为了加热给定的凹口组(A、B或C)，把电压施加到接触该组凹口的柱，且把不同的电压施加到其它组的柱。例如，在该图中，我们示出了电压+V例如+1V施加到接触‘A’凹口的柱，而0V施加到接触‘B’和‘C’凹口的柱。这导致电流在A凹口的中央流动，其一半在-y方向上流动通过C凹口离开纳米线10，另一半在+y方向上流动通过B凹口离开纳米线10，如由图中的箭头所示。通过Kirchoff第一定律，通过凹口A的电流必须是通过凹口B和C的每一个的电流的幅度的两倍。这些电流将直接加热纳米线。由于焦耳加热与电流的平方成正比，所以在凹口A附近将被以纳米线所有其它部分的四倍的强度加热，在A凹口紧接的附近产生最强加热的区域27，允许选择性地将磁畴壁仅从A凹口去钉栓。必须小心调制注入通过凹口的电流的精确幅度，使得该加热效应足够强，以从所希望的凹口释放磁畴壁，且不会强到足以将其它地方去钉栓。接着进行如上所述相同次序的加热(例如参见上表)。而且，位于磁性层之间的电绝缘间隔层22将加热电流局限到磁性纳米线层20，且在(较厚的)间隔层中不会产生浪费的热量。
要获得充分地加热，典型电流密度为107A cm-2。由于与电流符号无关，因此可能希望在随后的加热脉冲上改变电压的符号来降低电迁移。要引起加热的电脉冲持续时间应当具有与集成的纳米线的热时间常数相同的幅度。如果比它短很多，则纳米线将不会被完全加热。如果比它长，则温度将不会继续上升太多(因此将不会进一步去钉栓)，但来自该器件的总功率耗散会持续上升。典型的热时间常数是1-10ns。
图9C和9D示出了用于在凹口之间移动磁畴壁的另一选择。在该实施方式中，使用电流感生的磁场来将钉栓位点处的磁场增加到高于局部增强的传播场。
图9C的特征将从图9A了解，其大多为从图9A复制。图9C的结构不同于图9A之处仅在于电极结构。形成梳状电极的“齿”的柱13，在x方向上在第一导电材料(例如金)的柱131和第二导电材料(例如铜)的柱132之间交替，其中第一和第二材料具有不同的导电性，每个梳子形成“A”、“B”或“C”电极组的任一个。
由Biot-Savart定律公知，行经直线的电流会感生出具有圆柱对称场线的磁场，其中在该线之外的任何点处的场的大小与电流成正比而与离开线的距离成反比。因此，对于不同电流从其流过的两条平行线，在它们中间存在平行于该线的净磁场。
参考图9C，当施加公共驱动信号来使电流在条23和导电层25之间流动时，柱131和132有效地形成平行电阻器网络，其中沿柱131流动的电流I1将为R2/(R1+R2)，R1和R2分别是柱131和132的电阻。类似地，沿柱132流动的电流I2将为R1/(R1+R2)。例如，如果柱由金和铜制成，则由于铜的较低电阻率，将使铜柱比金柱流过更多的电流。
一般地说，将明白上述隐含假设了柱具有相同的尺寸。当然相关参数是两种柱具有不同的电阻率，且这也受到柱的尺寸的影响。例如，柱可由相同材料制成，但由于具有不同的截面面积即在xy平面上的面积，而具有不同的阻抗。
将明白，电极可以由任何适合的导体制成，包括Au、Cu、Al、Mg、Zn、Pd、Pt或这些导体或其它元素的合金。
参考图9D，示出了图9C的纳米线10之一的平面图，其附带示出了一致的向外凹口12的对。柱131和132配置在所示纳米线10的任一侧上通过凹口12。在图中，正在激励“C”电极，引起平行电流I1和I2沿柱流动，且在x方向上在等于纳米线周期性一半的距离处感生圆柱状磁场B1和B2，如示意性地通过圆形场线示出。在纳米线中，场B1和B2结合以产生沿着纳米线即在y方向上的净场∑B，如实线箭头所示。净场∑B当与操作场H一致并叠加在操作场H上时提供所需的去钉栓场，以使得磁畴壁可移出凹口12。以该方式，可以用受控制地方式使磁畴壁沿着纳米线在逐凹口移动。
将明白，在凹口紧接的附近感生出净磁场的在电极中流动的电流也会造成加热，且该效应可与磁场效应协作，使得两者皆对去钉栓能量有贡献。
因此在z方向上的电流用于感生在y方向上的去钉栓场。将意识到，沿着y方向的去钉栓场也可用x方向上的电流来产生，即利用在非磁性层22的平面上延伸的电极来产生。
图10A和10B是如图8和9A所示的存储器件的相同部分由上方和下方看去时的示意透视图。可以看到每个包括交叉部件23和一组柱13的加热电极25，其中加热电极与交替的纳米线20和间隔层22的叠层隔开。在该实例中，在x方向上在相邻叠层之间和在y方向上在相邻加热电极25之间形成气隙轴。在图10B中，可看到向外凹口结构，尽管是在底部间隔层22中，而非磁性层20中。
图11是用于具体实施了本发明的存储器件的磁场源30在yz平面上的示意侧截面图。也示出了承载前述纳米线阵列和相关读入和读出元件的衬底24。源30根据通过该源的电流流动方向提供了在+y和-y方向上的交替线性磁场B。作为示例，在图中所示的场方向为+y。该源具有熟知的长条线(strip line)设计，其中元件32的阵列在z方向上延伸。源30可以通过倒装芯片接合或其它技术与衬底24集成。
图12A和12B是示出具体实施了本发明的存储器件的输入侧的制造的在yz平面上示意侧截面图。一般来说，使用遮光掩模34的边缘部分来定义成对的纳米线层和非磁性层20、22的末端终止，并在每对层的沉积之间在y方向上逐次前进‘s’的量。该前进量一般保持恒定，但在原则上，这些在需要时可逐一台阶地改变。
图12A示出了第一对纳米线层和非磁性层221、221的沉积，其中遮光掩模边缘部分34在第一位置。将认识到，层201中的纳米线的末端将不是在垂直于y方向的xz平面上的精确末端，而是也可以具有由在该遮光掩模的边缘处的半影遮光(penumbra shadowing)或其它效应以及该衬底和掩模之间在z上的隔离造成的一些渐缩(tapering)。
在沉积第一对的层201、221之后，该遮光掩模前进距离‘s’，并沉积第二对的层202、222。
图12B示出了第二对纳米线层和非磁性层202、222的沉积，其中遮光掩模34在第二位置。由此将明白如何连续形成许多对的层来产生在y方向上延伸的纳米线的2D纳米线阵列，在y方向上宽度为‘s’的台阶隔离每个纳米线层。
然后制造前述的数据输入电极26，但在本图中未示出。
图13A和13B是可与图12A和12B对比的示意侧截面图，其示出了纳米线的另一末端，即该存储器件的数据输出端。这些图在yz平面上，与图12A和12B相同。将明白，图13A示出与图12A相同的时刻。类似地，图13B示出与图12B相同的时刻。在该结构末端，也使用遮光掩模边缘部分36，其可以是与用以定义输入侧上的台地的相同的遮光掩模的一部分或是独立的分开的遮光掩模的一部分。如同数据输入侧遮光掩模，其在连续的层20、22的对的沉积之间在+y方向上逐步前进。示出了前进的距离为y方向上的距离‘r’。如果希望的话，这可以对于每个台阶而不同，但可以构思为设计方便将其保持恒定。而且，台阶尺寸‘r’可与‘s’相同(例如，如果遮光掩模边缘部分34和36是相同掩模结构的一部分)或不同。它们可以不同，因为对于相邻的数据输入电极26的y隔离的选择可独立于数据输出端的磁性检测器的y隔离的选择。在任何情况下，前进距离‘r’定义了由底部纳米线层开始的、每一层中的纳米线依次相继终止所产生的斜面之间的台阶或台地在y方向上的延伸范围。
图14A是在制造工艺中使用的遮光掩模40和下面的晶片42的在xy平面上的示意平面图，图14B是在zy平面上的对应的示意侧视图。掩模40通常具有圆形，以匹配具有所希望直径的晶片42的形状。掩模40具有分布在掩模40上的孔径或孔44的阵列，其被示出为大概方形，但可以是长方形或任何其它形状，由y方向看具有良好定义的前缘和后缘部分以分别形成上述的掩模末端部分34和36。高度示意性地示出了该孔径，且将意识到它们每一个可具有更为复杂的结构来提供常规的光刻特征。如上所述，该掩模在制造期间在y方向上以逐步的方式移动，以允许通过如图14B中向下箭头所示意性示出的在-z方向上的材料流的沉积制造该器件的台地结构。
对于制造，该掩模将安装在晶片表面上方一短的距离处，例如大约200微米，并在沉积期间在真空中利用线性马达使之在y方向上移动。在最简单的情况下，在每个管芯的一个边缘上存在一组台地用于数据输入，且在每个管芯的另一边缘上有另一组台地用于数据输出。遮光掩模可以通过微机械加工硅晶片使得其中存在由光刻定义的蚀刻的孔而制备，或通过常规地机械加工薄金属板而制备。给定的掩模可用于制造数个晶片。掩模的寿命限制将由在掩模中孔径边缘上沉积的材料的堆积所决定，这导致它们粗糙化。
如果期望以使得磁性纳米线不穿过管芯的整个宽度方式将串行数据区段化，则每个管芯的遮光掩模将需要数个孔径，以允许用于每个数据区段的独立的输入和输出台地组。一旦已沉积了该台地化的多层膜，就用于光刻胶和衬垫涂布该晶片，其定义了在正常光刻工艺中的曝光、显影和蚀刻的磁性纳米线。该光掩模需要定义足够长以完全地横穿台地上的所有台阶的磁性纳米线。
现在说明另一实施例，其中钉栓位点由在传输和存储数据的纳米线和与其共面与其横向延伸的另外的纳米线之间形成的交叉所产生。已知可以使用磁性纳米线交叉来形成钉栓位点[10]。
图15A是该另一实施例的在通过该纳米线的xy平面上的部分的示意性平面图，其示出存储器件中央部分。图15B是通过图15A的纳米线之一的垂直截面在yz平面上的示意侧视图。与前述实施例对应的特征的附图标记将维持不变。
参考图15A，高度示意性地示出了在y方向上延伸的两条相邻的纳米线10，作为示例，其被示出为由坡莫合金制成。纳米线10支持分别由头对头和尾对尾磁畴壁16和18所界定的磁畴14。在该图中，仅在纳米线之一中示意性地示出了示例性的磁畴和磁畴壁。钉栓位点12被布置为沿着纳米线10规则地间隔开，且以重复的顺序细分成三个组A、B和C。每组钉栓位点都可通过电极(图中未示出)独立寻址，但在相同组中的所有钉栓位点被共同寻址，如同前述的实施例。
在本实施例中，钉栓位点12由具有与纳米线10类似的截面尺寸和物理特性的另外纳米线17形成的磁性材料的交叉来形成。另外的纳米线17在与纳米线10正交的x方向上延伸，横跨纳米线10中的许多条，由此共同形成栅格图案。纳米线10和另外的交叉纳米线17共面，且作为单一沉积层一起制造，其中该磁性材料由非磁性材料19(例如SiO2)的岛隔离。可以使用标准光刻技术在例如SiO2层中蚀刻栅格，之后沉积磁性材料，例如Py，并剥离覆盖SiO2岛的多余的Py，以完成所示的结构。不仅是磁性材料沉积到栅格沟槽中，而且电极材料也沉积在栅格沟槽中，将参考下图说明。
图15B和15C分别是通过图15A的平面I-I和II-II的垂直截面的在yz平面上的示意侧视图。
图15B的截面示出了磁性材料层20，例如Py，夹在下和上电极材料层29和35之间，示出了在坡莫合金层下方和上方的铜和金层的实例。该截面的其余区域是非磁性材料，例如SiO2，其由图15A中可见的岛19和非磁性材料的上层和下层22构成，非磁性材料的上层和下层22以与上面就先前实施例描述的相同的方式垂直隔离相邻的磁性层20。
图15C的截面通过纳米线10之一，因此示出了在y方向上延伸的磁性材料的连续层20，与在y方向上共同延伸的电极材料的连续层29和35。
通过施加电压差到每组A、B、C的交叉的纳米线17的末端，以在x方向上在该组电极中引起电流，从而驱动电极。应注意，利用该布置，将引起相对少量的电流沿着纳米线10的截面在相邻的交叉线之间流动，这在本领域中有时称为潜电流(sneak current)。在下面的说明中没有考虑潜电流，并且只要潜电流没大到引起去钉栓，将不会影响器件性能。
通过公共信号驱动夹着每个交叉的纳米线的垂直相邻的上和下电极对，且因此形成平行电阻器，其中沿上电极35流动的电流I1为R2/(R1+R2)，R1和R2分别是上和下电极35和29的电阻。类似地，沿下电极29流动的电流I2为R1/(R1+R2)。例如，如所示的，如果上和下电极由Au(金)和Cu(铜)制成，则由于铜的较低电阻率，将使铜电极比金电极流过更多的电流。
由Biot-Savart定律公知，沿直线行进的电流感生出具有圆柱对称场线的磁场，其中在线之外的任意点的场的大小与电流成正比，且与离开线的距离成反比。因此，对于其中不同电流流过的两条平行线，在它们中间有平行于该线的净磁场。
将明白，本发明所示的电极布置是该情形的一个实例。所示的实例由驱动信号激励B组电极，以感生电流。所示的B电极的上和下层的场线通过标示为BAu和BCu的圆形示出，并且所得到的净磁场∑B在该上和下电极中间的平面上，其由在y方向上延伸通过头对头磁畴壁16的箭头表示。
因此将明白，磁畴壁16和18是如何能够在激励电极29和35的情况下选择性地逐交叉地移动通过纳米线10，如前面关于图1和图5所述的。即，当A、B或C组电极被与主操作场H同步激励时，感生的场∑B足以将磁畴壁从交叉处去钉栓，由此所影响的磁畴壁沿着纳米线10移动到下一个交叉，在那里它们变为被钉栓等待下一次激励。
上和下电极层35和29与磁性层20同时形成，其中这三层被依序沉积到已被蚀刻形成图15A中所示的栅格结构的沟槽中。在沉积这三层29、20和35之后，在沟槽外部的不想要的材料即可通过剥离光刻胶来移除，以完成所示的结构。
将明白，电极可以由任何合适的导体制成，包括Au、Cu、Al、Mg、Zn、Pd、Pt或这些导体或另外元素的合金。
将明白，在上述实例中，上和下电极具有相同的长度和截面，且使用不同的材料来提供不同电阻率的上和下电极。当然相关的参数是这两种电极具有不同的电阻率，这也受到电极尺寸的影响。例如，电极可以都由相同的材料制成，但在z方向上具有不同的厚度。这可以通过在形成上和下电极时沉积不同厚度的电极材料来实现。
在共同的xz平面上所有的电极都由侧触点(未示出)接触在3D结构的任一侧上。所有的“A”电极侧触点都相互并联，以便它们可以被共同驱动。所有的“B”和“C”电极侧触点也都类似地连接。
虽然已相当详细地说明了上述的实施例，但本领域技术人员一旦完全了解了上述公开之后许多变化和修改都将是显而易见的。
例如，在该器件的数据输入侧的纳米线的终止不必如图6所示，而是可以与图7所示的读出结构类似，场产生电极26嵌入其中或另外与半导体衬底集成。为了利用用于层沉积的遮光掩模制造工艺来实现此，也优选反转读出侧的制造，以使得读出结构与图6所示的读入结构类似，其中磁性检测器布置在台地顶部上而非在其下方。
而且，磁场产生器不必布置在磁性纳米线结构上方，即在衬底上方。其可以代替地布置在衬底下方，例如接合到衬底的底侧，该底侧可被蚀刻掉以允许磁场产生器布置得更接近纳米线阵列。
产生的磁场在场产生芯片上方保持强度均匀的距离大致等于该芯片本身的横向尺寸。所以如果有1厘米见方的场产生器芯片，只要储存层在该场产生器表面的大约1cm之内，场强度就将被保持。在该情况下，可容易地将场产生器固定在储存芯片之下。然而，不需要在给定时间激励所有的纳米线。而是，可以使数据储存区段化，使得仅偏移包括感兴趣的文件的区段。这允许该场产生器被区段化，使得不需要激发整个产生器，因此显著降低了功率消耗。然而，现在产生器的有效尺寸在降低，因此场产生器芯片必须更接近该储存芯片。场产生器是否可以放置在储存芯片下方应根据完成该区段化的精细程度来决定，因此在制造精度和功率消耗之间存在平衡。
将认识到，上述结构是FIFO型串行存储器。然而，原则上，如果读入和读出元件都位于纳米线的相同端，也能制造FILO型存储器。例如，磁性检测器可以布置在该器件输入侧上的纳米线台地之下。在该情况下，该结构仅需在一侧上具有台地。
以下的权利要求应当被解释成包括所有的这些变化和修改以及其等同物。
参考文献：
1.US2005/094427“Magnetic shift register with shiftablemagnetic domains between two regions，and method of using thesame”Parkin
2.US2005/186686“Method of fabricating data traeks for usein a magnetic shift register memory device”Chen和Parkin
3.US2004/251232“Method of fabricating a shiftable magneticshift register”Chen和Parkin
4.US2005/078509“System and method for reading data storedon a magnetic shift register”Parkin
5.US2004/252539“Shiftable magnetic shift register and methodof using the same”Parkin
6.US2004/252538“System and method for writing to a magneticshift register”Parkin
7.Zhu，Allwood，Xiong，Cowburn和Gruetter：“Spatiallyresolved observation of domain-wall propagation in asubmicronferromagnetic NOT-gate”App.Phys.Letts.，vol.87 062503(3页)2005年8月
8.Cowburn，Allwood，Xiong和Cooke：“Domain wall injectionand propagation in planar Permalloy nanowires”J.Appl.Phys.，vol.91，10(2002)，第6949-6951页
9.Faulkner，Cooke，Allwood，Petit，Atkinson and Cowburn：“Artificial domain wall nanotraps in Ni81Fe19 wires”J.Appl.Phys.，vol.95(2004)，第6717-6719页
10.D.A.Allwood，G.Xiong，C.C.Faulkner，D.Atkinson，D.Petit和R.P.Cowburn，“Magneticdomain-wall logic”，Science，vol.309(2005)，第1688-1692
11.D.A.Allwood，Gang Xiong，M.D.Cooke，R.P.Cowburn，“Magneto-Optical Kerr Effect analysis of magnetic nanostructures”，J.Phys.D 36，2175(2003)
12.Klaui M，Vaz CAF，Rothman J等“Domain wall pinning innarrow ferromagnetic ring structures probed by magnetoresistancemeasurements”Phys.Rev.Letts.90(9)：Art.No.0972027，2003年3月
13.McMichael RD，Donahue MJ“Head to head domain wallstructures in thin magnetic strips”IEEE Transactions on Magnetics(5)：4167-4169 Part 2，1997年9月
14.Porter D G和Donahue M J“Velocity of TransverseDom ain Wall Motion Along Thin，Narrow Strips”J.Appl.Phys.95，6729(2004)

Claims (30)

1.一种串行数据储存器件，包括：
衬底；
在衬底上以三维配置的磁性材料的纳米线的阵列，其中所述纳米线在y方向上延伸且在x和z方向上相互隔开，形成纳米线层的叠层，其中每个纳米线被形成为能够沿着其长度支持多个单磁畴，所述磁畴被磁畴壁隔开，其中所述纳米线沿着它们的长度具有多个磁畴壁钉栓位点；
磁场源，其配置来产生操作场，该操作场能够通过沿着纳米线的在与第一方向对准和反对准之间交替的分量的作用，使磁畴壁沿着纳米线在钉栓位点之间移动；和
去钉栓信号产生器，其配置来与所述操作场分量与所述第一方向的对准和反对准同步地交替施加去钉栓信号到寄宿有头对头和尾对尾磁畴壁的钉栓位点，由此通过交替移动所述头对头和尾对尾磁畴壁来使磁畴沿着纳米线在第一方向上移动。
2.如权利要求1所述的器件，其中所述钉栓位点是由沿着所述纳米线的尺寸变化而产生的。
3.如权利要求2所述的器件，其中该尺寸变化是纳米线中的局部变窄或变宽的特征，以产生向内或向外凹口。
4.如权利要求3所述的器件，其中该局部变窄或变宽的特征形成在纳米线的相对侧上，以提供一致的局部变窄或变宽的特征。
5.如权利要求1所述的器件，其中所述钉栓位点是由在y方向上延伸的所述纳米线与在x方向上延伸的另外纳米线之间形成的交叉产生的。
6.如权利要求1至4中任一项所述的器件，其中所述去钉栓信号产生器包括第一、第二和第三组电极，且其中去钉栓信号产生器可操作用于选择性地激励所述第一、第二和第三组电极。
7.如权利要求6所述的器件，其中所述去钉栓信号产生器可操作用于选择性地用电流激励所述第一、第二和第三组电极，以造成钉栓位点的局部加热。
8.如权利要求7所述的器件，其中所述去钉栓信号产生器可操作用于施加去钉栓信号作为被施加到其中一组电极上的第一电压，和被施加到其它组电极上的第二电压，以使流过向其施加第一电压的电极组的电流大于流过其它电极组的电流，由此优先加热向其施加第一电压的电极组。
9.如权利要求6所述的器件，其中每个电极组包括经过钉栓位点任一侧的第一电极元件和第二电极元件，且其中所述去钉栓信号产生器可操作用于通过所述第一和第二电极元件产生不同幅度的第一和第二电流，以使得沿着纳米线产生净磁场以提供所述去钉栓信号。
10.如权利要求9所述的器件，其中所述第一和第二电极元件具有不同的电导率，使得能够用共同的驱动信号产生所述第一和第二电流。
11.如任一前述权利要求所述的器件，进一步包括多个成核场产生器，每个纳米线一个，其配置成通过在读入位置局部地施加至少成核场的场从而在纳米线中选择性地产生新的磁畴。
12.如任一前述权利要求所述的器件，进一步包括通过在x方向上延伸的多个台地形成的数据输入侧，所述多个台地是通过每个纳米线层的逐步式终止形成的。
13.如权利要求12所述的器件，其中终止而形成每个台地的纳米线层在所有情况下都是最下方的纳米线层。
14.如权利要求12所述的器件，其中终止而形成每个台地的纳米线层在所有情况下都是最上方的纳米线层。
15.如任一前述权利要求所述的器件，进一步包括多个磁场检测器，每个纳米线一个，其被配置来测量在读出位置处的纳米线的磁场。
16.如任一前述权利要求所述的器件，进一步包括通过在x方向上延伸的多个台地形成的数据输出侧，所述多个台地是由每个纳米线层的逐步式终止而形成的。
17.如权利要求16所述的器件，其中终止而形成每个台地的纳米线层在所有情况下都是最下方的纳米线层。
18.如权利要求16所述的器件，其中终止而形成每个台地的纳米线层在所有情况下都是最上方的纳米线层。
19.如权利要求12和16所述的器件，其中与相同纳米线层相关的数据输入和输出侧台地在y方向上具有相同的延伸范围。
20.一种在纳米线中串行储存以磁畴编码的数据的方法，每个磁畴由头对头磁畴壁和尾对尾磁畴壁所界定，且所述纳米线沿着其长度具有多个磁畴壁钉栓位点，该方法包括：
(a)施加操作场，该操作场具有沿着纳米线在与第一方向对准和反对准之间交替的分量；和
(b)与所述操作场分量与所述第一方向的对准和反对准同步地交替施加去钉栓能量到寄宿有所述头对头和尾对尾磁畴壁的钉栓位点，以使得通过交替移动所述头对头和尾对尾磁畴壁而使磁畴在所述第一方向上沿着纳米线移动。
21.如权利要求20所述的方法，进一步包括：
(c)在执行步骤(a)和(b)的同时，通过在读入位置局部地施加至少成核场的场，从而在纳米线中选择性地产生新的磁畴，由此在第一方向上将数据串行地读入到纳米线中。
22.如权利要求21所述的方法，其中所述读入位置位于与磁畴壁在第一方向上移动远离的纳米线末端相关的纳米线的末端部分处。
23.如权利要求20、21或22所述的方法，进一步包括：
(d)在执行步骤(a)和(b)的同时，重复地测量在读出位置处的纳米线的磁场，由此串行地在第一方向上从纳米线读出数据。
24.如权利要求23所述的方法，其中所述读出位置位于与磁畴壁在第一方向上朝其移动的纳米线末端相关的纳米线的末端部分处。
25.如权利要求20、21或22所述的方法，进一步包括：
(e)与所述操作场分量与所述第一方向的反对准和对准同步地交替施加去钉栓能量到寄宿有头对头和尾对尾磁畴壁的钉栓位点，以使得通过交替移动所述头对头和尾对尾磁畴壁，来使磁畴在与所述第一方向相反的第二方向上沿着纳米线移动。
26.如权利要求25所述的方法，进一步包括：
(f)在执行步骤(a)和(e)的同时，重复地测量在读出位置处的纳米线的磁场，由此串行地在第二方向上从纳米线读出数据。
27.如权利要求26所述的方法，其中所述读出位置位于磁畴壁在第二方向上朝其移动的纳米线末端。
28.如权利要求20至27中任一项所述的方法，其中通过电感应加热施加所述去钉栓能量。
29.如权利要求20至27中任一项所述的方法，其中利用在纳米线的横向方向上经过磁畴壁钉栓位点任一侧的电极元件，以及通过沿着所述电极元件产生不同幅度的电流以感生沿着纳米线的净磁场，从而施加所述去钉栓能量。
30.一种利用磁性材料的纳米线注入、储存和读出串行数据流的方法，所述纳米线能够沿着它们的长度支持多个单磁畴，其中所述纳米线沿其长度具有多个磁畴壁钉栓位点，每个纳米线被形成为使得磁畴壁在操作场的作用下能够沿着纳米线移动，该操作场的强度在所述纳米线的传播场和所述钉栓位点处的局部增强的传播场之间，该方法包括：
施加所述操作场以使磁畴壁能够在相邻的钉栓位点之间的纳米线中移动，其中在施加该操作场的同时激励该纳米线；
通过在注入位置施加至少成核场的局部磁场，从而在所述注入位置将磁畴壁选择性地注入到纳米线中，其中使用磁畴壁或由其限定的磁畴来编码数据；
通过在激励该纳米线以使得把选定的钉栓位点处的局部增强的传播场暂时降低到所述操作场之下的同时，施加去钉栓能量到所选定的钉栓位点，来使所注入的磁畴壁离开所述注入位置沿着该纳米线以逐步的方式从一个钉栓位点移动到下一钉栓位点；和
在所述纳米线上的至少一个读取位置测量该纳米线的磁场，以读取由所述磁畴或磁畴壁编码的数据。
CNA2007800166842A 2006-05-09 2007-05-04 数据储存器件和方法 Pending CN101438354A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0609152.4 2006-05-09
GB0609152A GB2438003B (en) 2006-05-09 2006-05-09 Data storage device and method

Publications (1)

Publication Number Publication Date
CN101438354A true CN101438354A (zh) 2009-05-20

Family

ID=36637150

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800166842A Pending CN101438354A (zh) 2006-05-09 2007-05-04 数据储存器件和方法

Country Status (11)

Country Link
EP (1) EP2016592B1 (zh)
JP (1) JP2009536420A (zh)
KR (1) KR20090011013A (zh)
CN (1) CN101438354A (zh)
AT (1) ATE443331T1 (zh)
DE (1) DE602007002494D1 (zh)
GB (2) GB2438003B (zh)
IL (1) IL194830A0 (zh)
RU (1) RU2008148301A (zh)
TW (1) TW200814070A (zh)
WO (1) WO2007132174A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008139131A1 (en) * 2007-05-09 2008-11-20 Ingenia Holdings (Uk) Limited Data storage device and method
US7710769B2 (en) 2007-05-09 2010-05-04 Ingenia Holdings Uk Limited Data storage device and method
FR2930385B1 (fr) * 2008-04-16 2011-10-14 Commissariat Energie Atomique Disositif magnetique pour la realisation d'une "fonction logique".
KR101430170B1 (ko) * 2008-06-16 2014-08-13 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치의 구동방법
GB2465369B (en) * 2008-11-13 2011-01-12 Ingenia Holdings Magnetic data storage device and method
KR101584099B1 (ko) 2009-08-19 2016-01-13 삼성전자주식회사 자성층을 구비한 트랙 및 이를 포함하는 자성소자
US8331125B2 (en) 2009-08-26 2012-12-11 International Business Machines Corporation Array architecture and operation for high density magnetic racetrack memory system
EP2378664A1 (en) * 2010-04-15 2011-10-19 Technische Universität München Magnetic device
JP2014078637A (ja) * 2012-10-11 2014-05-01 Rohm Co Ltd ホール素子、磁気センサ、および磁気記録装置
US8772889B2 (en) 2012-11-20 2014-07-08 International Business Machines Corporation Magnetic domain wall shift register memory device readout
EP2747086A1 (en) 2012-12-24 2014-06-25 Johannes Gutenberg-Universität Mainz Magnetic device switchable by magnetic domain wall motion and method of operating the device
KR102144734B1 (ko) 2013-10-25 2020-08-14 삼성전자 주식회사 반도체 장치 제조 방법
WO2015144049A1 (en) * 2014-03-27 2015-10-01 The Hong Kong University Of Science And Technology Magnetic domain wall filters
JP6397773B2 (ja) 2015-01-30 2018-09-26 東芝メモリ株式会社 磁気記憶装置及び磁気記憶方法
KR101752287B1 (ko) * 2015-03-13 2017-07-03 지스마트 주식회사 투명전광판 설치용 창호 프레임
WO2016198886A1 (en) 2015-06-10 2016-12-15 The University Of Nottingham Magnetic storage devices and methods
US10408896B2 (en) 2017-03-13 2019-09-10 University Of Utah Research Foundation Spintronic devices
JP2021149769A (ja) 2020-03-23 2021-09-27 キオクシア株式会社 メモリシステムおよびシフトレジスタ型メモリ
JP7470599B2 (ja) * 2020-08-19 2024-04-18 Tdk株式会社 配線層、磁壁移動素子および磁気アレイ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195250A (ja) * 1998-12-24 2000-07-14 Toshiba Corp 磁気メモリ装置
EP1630819B1 (en) * 2002-07-25 2009-01-14 California Institute of Technology Three-dimensional memory array
GB0304610D0 (en) * 2003-02-28 2003-04-02 Eastgate Invest Ltd Magnetic logic system
US6834005B1 (en) * 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP2006005308A (ja) * 2004-06-21 2006-01-05 Victor Co Of Japan Ltd 不揮発性磁気メモリ
US7236386B2 (en) * 2004-12-04 2007-06-26 International Business Machines Corporation System and method for transferring data to and from a magnetic shift register with a shiftable data column
US20100157662A1 (en) * 2005-04-26 2010-06-24 Teruo Ono Mram and method for writing in mram
KR100718153B1 (ko) * 2006-02-17 2007-05-14 삼성전자주식회사 마그네틱 도메인 이동을 이용한 자기메모리

Also Published As

Publication number Publication date
EP2016592B1 (en) 2009-09-16
RU2008148301A (ru) 2010-06-20
ATE443331T1 (de) 2009-10-15
JP2009536420A (ja) 2009-10-08
TW200814070A (en) 2008-03-16
GB2438003A (en) 2007-11-14
KR20090011013A (ko) 2009-01-30
DE602007002494D1 (de) 2009-10-29
GB2438062B (en) 2008-08-13
GB2438062A (en) 2007-11-14
GB2438003B (en) 2008-05-14
WO2007132174A1 (en) 2007-11-22
IL194830A0 (en) 2009-08-03
GB0708737D0 (en) 2007-06-13
GB0609152D0 (en) 2006-06-21
EP2016592A1 (en) 2009-01-21

Similar Documents

Publication Publication Date Title
CN101438354A (zh) 数据储存器件和方法
US7710770B2 (en) Data storage device and method
US7710769B2 (en) Data storage device and method
CN103180960B (zh) 用于场复位自旋矩mram的结构和操作方法
JP6861996B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置
CN101751991B (zh) 电阻变化型存储装置
CN105493292B (zh) 自旋电子逻辑元件
JP4962889B2 (ja) 磁気メモリー
US20100128510A1 (en) Magnetic Data Storage
CN1427416A (zh) 具有软基准层的磁存储器件
JP2001195878A (ja) 磁気抵抗効果メモリ、および、それに記録される情報の再生方法とその再生装置
WO2006046591A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
US8164940B2 (en) Read/write structures for a three dimensional memory
JP2007080952A (ja) 多値記録スピン注入磁化反転素子およびこれを用いた装置
CN110462814A (zh) 自旋元件及磁存储器
KR20130107330A (ko) 바이폴라 스핀-전달 스위칭
CN1674148A (zh) 软参考三导体磁存储器存储装置
GB2449094A (en) Magnetic memory with intersecting nanowires through which domain walls can be propagated with data stored in the chirality of domain walls
TW200414191A (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
WO2012076871A1 (en) Magnectic structure
JP2007288162A (ja) 磁壁移動検出端子を有する磁壁移動型磁気記録素子
JP5526707B2 (ja) 情報記憶素子の駆動方法
JP2015512159A (ja) メモリーおよびロジックデバイスおよびその実行のための方法
CN102931342A (zh) 一种霍尔自旋天平材料及元器件
WO2008139131A1 (en) Data storage device and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090520