CN101431034A - 用于多芯片平面封装的方法 - Google Patents

用于多芯片平面封装的方法 Download PDF

Info

Publication number
CN101431034A
CN101431034A CNA2008101363327A CN200810136332A CN101431034A CN 101431034 A CN101431034 A CN 101431034A CN A2008101363327 A CNA2008101363327 A CN A2008101363327A CN 200810136332 A CN200810136332 A CN 200810136332A CN 101431034 A CN101431034 A CN 101431034A
Authority
CN
China
Prior art keywords
chip
chips
passivation
assembly
glue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101363327A
Other languages
English (en)
Other versions
CN101431034B (zh
Inventor
刘建强
郭涛
苗新利
范波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Kang Zhong digital medical Polytron Technologies Inc
Original Assignee
JIANGSU CARERAY DIGITAL MEDICAL EQUIPMENT CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU CARERAY DIGITAL MEDICAL EQUIPMENT CO Ltd filed Critical JIANGSU CARERAY DIGITAL MEDICAL EQUIPMENT CO Ltd
Priority to CN2008101363327A priority Critical patent/CN101431034B/zh
Publication of CN101431034A publication Critical patent/CN101431034A/zh
Application granted granted Critical
Publication of CN101431034B publication Critical patent/CN101431034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明涉及一种用于多芯片平面封装的方法,它包括拼放工序、粘接工序、互连工序、钝化工序,其中拼放工序是利用一拼放装置将多个芯片拼放在该装置的拼放平台上,并使得各个芯片的相对坐标位置满足预加工产品的设定要求;粘接工序是将拼放好的多个芯片进行填缝,并粘接到涂有粘接材料的基板上;互连工序为利用喷墨打印方法或光刻方法实现对粘接在一起的多个芯片进行金属导线互连;钝化工序为将互连导线之后的多个芯片放置于涂胶装置上涂上钝化胶,固化,实现对多个芯片的钝化,即完成对多个芯片的平面封装;该种封装方法能够对各种不同类型的芯片进行封装;此方法可应用于大尺寸的无缝显示图像传感器制作以及多芯片的系统集成上。

Description

用于多芯片平面封装的方法
技术领域
本发明涉及芯片封装领域,尤其涉及一种用于多芯片平面封装的方法。
背景技术
传统的集成电路的芯片之间的连接时通过印刷电路板(PCB)的金属布线来实现的。目前的芯片封装的方法通常有以下几种方法:1.球栅阵列(BGA)封装,即将底部带有焊球的面阵引脚结构的裸芯片,直接底部邦定(Bonding)到预留焊点的电路板上,芯片间再由电路板上的金属线相连;2.倒装芯片技术(FCT)封装,即将正面带有焊盘的裸芯片,直接正面邦定(Bonding)到同样带有焊盘的电路板上,而下一个芯片可正面邦定(Bonding)到下一层的芯片背面的焊点处,部分连线还可直接从芯片背面打线到电路板上实现相连;3.多芯片模块(MCM)封装,即将多个裸芯片直接安装在多层高密度互连的衬底上,层与层之间的金属线条由通孔连接,然后一起密封起来,封装外壳导出的金属线再与电路板相连接。
以上的常用的封装技术都存在以下的技术缺陷:1.芯片上金属凸点或焊盘的制作和对准焊接工艺复杂;2.芯片封装后的面积较大,且对准精度不够;3.对于多图像传感器芯片的封装无能为力。
国际商业机器公司在公开号为CN101305462的发明专利申请中提供一种物理上安全的处理组件,其包括安装在衬底上的裸片以将裸片的电接触夹在裸片和衬底之间。衬底具有衬底接触以及与裸片接触电耦接并延伸穿过衬底的导电路径。电导体围绕导电路径。监视电路检测电导体中的一个或更多个电导体的连续性的中断,并且优选地使得组件不能工作。优选地,设置环氧树脂封装以防止探测工具能够到达裸片或衬底接触。
三星株式会社在公开号为CN1722456的发明专利申请中提供一种图像传感器封装的组装方法包括:提供一衬底,其上安装有多个图像传感器;提供一外壳条,所述外壳条具有多个外壳,所述外壳对应于所述衬底上的多个图像传感器的排列而排列,所述多个外壳中的每一个具有对应于相应图像传感器的有效表面的孔和围绕相应图像传感器的边缘的腔;在将外壳条贴附到衬底上之后,贴附透明盖板以密封外壳条上的多个外壳的孔;以及连续切割所述透明盖板、所述外壳条和所述衬底,将所述图像传感器封装彼此分开。可以实现提高的成品率和生产效率。
阿瓦戈科技通用IP(新加坡)股份有限公司在公开号为CN1905144的发明专利申请中提供一种通过将图像传感器贴附至基板、在图像传感器或者透明盖板上形成金属凸块来封装图像传感器,金属凸块形成围绕图像传感器的有源区的周围的图案。然后在金属凸块处将透明盖板粘结至图像传感器。使用,例如,常规引线接合方法在图像传感器和基板之间形成电连接。电连接密封在起保护作用的环氧树脂的内部。在一个实施例中,将多个图像传感器一起封装在同一基板上并通过例如切片将其分成单独封装的图像传感器。
探微科技股份有限公司在公开号为CN1828887的发明专利申请中提供一种芯片型微型连接器,包括一封装基板、一微型连接器、多个芯片与一封盖层。该微型连接器包括一连接基板、多组连接导线布设于该连接基板中,以及多组连接垫分别与各该组连接导线电连接,并暴露于该连接基板的表面。这些芯片分别与该微型连接器电连接,并透过该微型连接器的各该组连接垫与各该组连接导线电连接以互相沟通。
徐中佑在公开号为CN101000876的发明专利申请中提供一种裸芯片积木式封装方法,涉及一种集成电路封装模块。提供一种适用于需要将多个集成电路裸芯片以及集成电路裸芯片与其它薄片电阻电容和石英晶振等进行高密度封装场合的裸芯片积木式封装方法。将器件裸芯片靠在一起拼成方阵,空白处填废芯片,放在至少3层印刷电路板中的底板上;夹板中间挖方孔,套在硅片方阵外;盖上顶板,硅片方阵倒扣,取下底板,硅片背面涂导电胶,夹板背面涂绝缘胶后扣上底板,底板和顶板夹紧烘烤后,硅片方阵和夹板以底板为依托连成一块平板,用光刻胶或绝缘材料对硅片间的缝隙以及硅片和夹板间的缝隙进行填充和抹平过渡;按器件芯片的光刻加工方法进行芯片与芯片之间、芯片和夹板之间的金属互连后,将顶板粘盖好即完成。
发明内容
本发明的目的是提供一种将多个规则或是非规则半导体芯片进行平面封装方法。
本发明通过以下技术方案得以实施:
一种用于多芯片平面封装的方法,该方法可通过A方案或B方案实现,其中A方案包括如下步骤:
(1)拼放工序:利用一拼放装置将多个芯片拼放在该装置的拼放平台上,并使得各个芯片的相对坐标位置满足预加工产品的设定要求;
(2)粘接工序:将拼放好的多个芯片经过转移过程一起转移到一过渡盘上,再对位于该过渡盘上的多个芯片之间的间隙进行填缝,再将填好缝的多个芯片一起粘接到涂有粘接材料的基板上,其中,在此工序中要始终保持各芯片之间的相对坐标位置不变;
(3)互连工序:利用喷墨打印方法或光刻方法实现对粘接在一起的多个芯片进行金属导线互连;
(4)钝化工序:将互连导线之后的多个芯片放置于涂胶装置上涂上钝化胶、固化,实现对多个芯片的钝化,即完成对多个芯片的平面封装;
B方案包括如下步骤:
(1)拼放工序:利用一拼放装置将多个芯片拼放在该装置的拼放平台上,并使得各个芯片的相对坐标位置满足预加工产品的设定要求;
(2)粘接工序:利用粘接材料对多个芯片之间的间隙进行填缝,再将填好缝的多个芯片经过转移过程转移到一过渡盘上,再将位于该过渡盘上的多个芯片一起粘接到涂有粘接材料的基板上,其中,在此工序中要始终保持各芯片之间的相对坐标位置不变;
(3)互连工序:利用喷墨打印方法或光刻方法实现对粘接在一起的多个芯片进行金属导线互连;
(4)钝化工序:将互连导线之后的多个芯片放置于涂胶装置上涂上钝化胶、固化,实现对多个芯片的钝化,即完成对多个芯片的平面封装。
在上述的技术方案中,在所述的方案A或方案B中,所述的拼放装置优选使用如下结构,包括拼放台、驱动控制系统、定位装置、用于搬运芯片的机械手装置,在步骤(1)的拼放工序中,首先调节定位装置上的基准位置,并保持该基准位置固定不变;其次,根据预加工产品的设定要求,将多个芯片在预加工产品中的对应坐标值输入到驱动控制系统中,该驱动控制系统通过输入的坐标值以及所述的基准位置值计算得出机械手装置在搬运各个芯片时所移动的路线值;第三、通过上述的定位装置将其中的一个芯片进行起始定位,即使得该个芯片上的标记位置与所述的定位装置上的基准位置相对准;第四、利用上述的驱动控制系统驱使机械手装置抓取已完成起始定位的该个芯片,并根据所述的驱动控制系统中计算出的对应该个芯片的路线值驱使机械手装置将该个芯片搬运到拼放台的对应坐标位置处;第五,重复上述的步骤将其余的芯片也按照上述方式放置,即完成多个芯片的拼放工序。
优选的,所述的方案A或方案B中,在步骤(2)的粘接工序中的填缝过程是通过点胶设备在芯片缝隙处点胶来实现的。
优选的,所述的方案A或方案B中,在步骤(2)的粘接工序中的转移过程是用真空过渡盘吸取芯片正面来实现的。
优选的,所述的方案A或方案B中,在步骤(2)的粘接工序中的粘接过程在真空环境下完成,且粘接时要对基板和芯片均匀施压。
优选的,所述粘接材料为胶水或是双面胶带。
优选的,所述的方案A或方案B中,在步骤(4)的钝化工序中,涂上钝化胶后,要用掩模版曝光,在基板上曝露出指定连接点。
优选的,所述的芯片为CMOS功能块、CCD功能块或LCD功能块。
优选的,所述的基板材质为玻璃、陶瓷、半导体、塑料或金属。
一种用于多芯片平面封装的方法,它包括如下步骤:
(1)将一涂有粘接材料的基板固定在一拼放装置的拼放台上,利用所述的拼放装置将多个芯片拼放在涂有粘接材料的基板上,并使得各个芯片的相对坐标位置满足预加工产品的设定要求;
(2)粘接工序:对拼放好的多个芯片同时加压粘接,其中,在此工序中要始终保持各芯片之间的相对坐标位置不变;
(3)第一次钝化工序:将粘接后的多个芯片放置于涂胶装置上涂上钝化胶,固化,利用激光刻蚀或光刻方法曝露指定的连接点,实现对多个芯片的钝化;
(4)互连工序:利用喷墨打印方法或光刻方法实现对粘接在一起的多个芯片进行金属导线互连;
(5)第二次钝化工序:将互连后的芯片组平面涂上钝化胶、固化,经激光刻蚀或光刻方法曝露指定的连接点,即完成对多个芯片的平面封装。
在上述的技术方案中,所述的拼放装置优选使用如下结构,包括拼放台、驱动控制系统、定位装置、用于搬运芯片的机械手装置,在步骤(1)的拼放工序中,首先调节定位装置上的基准位置,并保持该基准位置固定不变;其次,根据预加工产品的设定要求,将多个芯片在预加工产品中的对应坐标值输入到驱动控制系统中,该驱动控制系统通过输入的坐标值以及所述的基准位置值计算得出机械手装置在搬运各个芯片时所移动的路线值;第三、通过上述的定位装置将其中的一个芯片进行起始定位,即使得该个芯片上的标记位置与所述的定位装置上的基准位置相对准;第四、利用上述的驱动控制系统驱使机械手装置抓取已完成起始定位的该个芯片,并根据所述的驱动控制系统中计算出的对应该个芯片的路线值驱使机械手装置将该个芯片搬运到拼放台上基板的对应坐标位置处;第五,重复上述的步骤将其余的芯片也按照上述方式放置,即完成多个芯片的拼放工序。
优选的,在步骤(2)的粘接工序中的粘接过程在真空环境下完成,且粘接时要对基板和芯片均匀施压。
优选的,所述粘接材料为胶水或是双面胶带。
优选的,在步骤(3)的第一次钝化工序或步骤(5)的第二次钝化工序中,涂上钝化胶后,要用激光刻蚀方法,在基板上曝露出指定的连接点。
优选的,所述的芯片为CMOS功能块、CCD功能块或LCD功能块。
优选的,所述的基板材质为玻璃、陶瓷、半导体、塑料或金属。
本发明的有益效果如下:该种封装方法能够对各种不同类型的芯片进行精密地拼放、粘接、互连和钝化;此方法可应用于大尺寸的无缝显示图像传感器制作以及多芯片的系统集成上。
附图说明
附图1为实施例一中拼放方法的流程图;
附图2为实施例一中拼放芯片的示意图;
附图3为实施例一中利用真空过渡盘转移芯片阵列的示意图;
附图4为实施例一中对芯片阵列间隙进行填缝的示意图;
附图5为实施例一中对芯片阵列与基板进行粘接的示意图;
附图6为实施例一中对芯片阵列进行金属导线互连的示意图;
附图7为实施例一中对芯片组钝化的示意图;
附图8为实施例三中拼放方法的流程图;
附图9为实施例三中拼放芯片的示意图;
附图10为实施例三中对芯片阵列与基板进行粘接的示意图;
附图11为实施例三中对芯片组第一次钝化的示意图;
附图12为实施例三中对芯片阵列进行金属导线互连的示意图;
附图13为实施例三中对芯片组第二次钝化的示意图;
其中:301、模块抓取吸盘;302、模块搬运装置;305、拼放台;306、横梁;307、显微镜;308、模块;309、定位吸盘;310、模块微调机构;311、标记位置;312、过渡盘;313、驱动控制系统;401、真空过渡盘;402、导向轴;500、芯片阵列;501、芯片的正面;502、间隙;503、芯片的反面;504、填缝胶;601、基板;602、钝化层;700、金属导线;701、连接点;800、掩模版;900’、大平板;901’、第一钝化层;902’、第二钝化层。
具体实施方式
实施例一:
本实施例介绍的是对多个传感器芯片进行平面封装的方法来制作大尺寸X光平板探测器,附图1示出了该方法的具体步骤:
步骤S101:加载单个芯片,并通过计算机从设计图上得到各芯片的精确位置;
步骤S102:对单个芯片定位,同时确定该芯片和其它芯片的相对位置;
步骤S103:对定位好的芯片进行抓取和放置;
步骤S104:将芯片组转移和粘接固定;
步骤S105:利用压电喷墨打印机打印金属线来实现芯片组之间的互连;
步骤S106:利用涂胶机在芯片阵列上涂上光刻胶,经掩模版曝光,实现钝化。
其中,上述步骤S101~S103是为了完成芯片的拼放工序;步骤S104为了完成芯片的粘接工序;步骤S105是为了实现金属导线互连工序;步骤S106是为了实现钝化工序,上述这些步骤构成了对多个芯片进行平面封装的整个工序。
下面详细介绍一下各个步骤的具体实施过程:
一、拼放工序
如图2所示的实现多芯片拼放工序的拼放装置,包括一拼放台305;该拼放台305上设置有固定机构(图中未示出),该固定机构能将搬运至拼放台上的芯片固定在拼放台上,通常为了使得固定牢固,采用真空吸附方式来固定安放好的芯片。
一驱动控制系统313,该驱动控制系统采用一台计算机,它可作为整个拼放装置的控制中心;
一定位装置,该定位装置用于将芯片进行起始定位;如图所示,定位装置包括定位台,该定位台用于支撑芯片,该定位台上有一个定位吸盘309;
一芯片微调机构310,该芯片微调机构310用于调节加载在定位台上的芯片,以使芯片上的标记位置311与定位装置上的基准位置相对准;
一观测机构,该观测机构用于对加载在定位台上的芯片上的标记位置311是否与定位装置上的基准位置相对准进行观测。该实施例中观测机构选用了安装在横梁306上的两个显微镜307。在定位装置对各个芯片进行起始定位之前,要保证这两个显微镜307上的镜头位置恒定不变。
一机械手装置,该机械手装置与驱动控制系统313相电连接并在驱动控制系统313的控制下进行工作,它能对已完成起始定位的单个芯片进行抓取并搬运至拼放台305或基板的指定坐标位置处,图中,机械手装置由一个芯片搬运装置302和一个芯片抓取吸盘301构成。
下面详述一下该套装置是如何实现多芯片拼放的:
第1步:将要拼放的芯片相对坐标输入驱动控制系统313中,驱动控制系统311通过这些数值计算出机械手装置中的芯片搬运装置302在搬运各个芯片的移动轨迹;
第2步:手动或者自动加载芯片308到芯片微调机构310的吸盘309上,开启吸盘真空阀,吸住该芯片308使其固定在吸盘上;
第3步:调节芯片微调机构310,使芯片308上的对准标记311与高分辨率显微镜307的镜头中心标记重合,即完成单个芯片对准。
第4步:芯片搬运装置302带动芯片抓取吸盘301贴附对准后的芯片308上面,开启芯片抓取吸盘301的真空阀,然后关闭定位台上的定位吸盘309,将芯片308抓起,芯片搬运装置302在驱动控制系统313的控制下带动芯片308运动到工艺指定的位置,并使芯片308贴附于拼放台305上,开启拼放台305上相应位置的真空阀,吸住芯片308,关闭芯片抓取吸盘301的真空阀,完成单个芯片的摆放。重复步骤第2步~第3步,直至所有芯片均被放置到指定位置,完成芯片的摆放,到此即完成多个芯片的拼放工序,拼放后的多个芯片上的数以万计的微米级引脚实现精确对准。
二、粘接工序:
如图3所示,将拼放好的芯片阵列500经过转移过程一起吸取转移到一真空过渡盘401上,具体为:用真空过渡盘401沿拼放台的导向轴402下降,到达芯片阵列500的表面501(为正面),切换真空系统,使得真空过渡盘401上产生真空吸力,而拼放台305上的真空吸力消失,从而实现真空过渡盘401对芯片阵列500的吸取。
吸取好以后,再对位于该真空过渡盘500上的芯片阵列之间的间隙502进行填缝,如图4所示,利用点胶机对芯片阵列500的间隙502点上填缝胶504,胶水为非导电胶,点胶完成之后加热固化。
填缝之后将芯片阵列500(带转移真空过渡盘402)的背面503与涂覆有导电胶或导电胶带的基板601相粘接,如图5所示。粘接的具体工艺为:在真空和气囊充气的情况下实现无泡加压,且各处施压要均匀,使得基板601和芯片阵列500的背面503在胶水的作用下粘接。其中,该处的基板材质可以为玻璃、陶瓷、半导体、塑料或金属。
注意,在粘接工序中要始终保持芯片整列中各芯片之间的相对坐标位置不变。
三、互连工序
利用喷墨打印方法实现对粘接在一起的即芯片阵列500进行金属导线700互连,实现芯片连接点之间的互连,具体如图6所示;
四、钝化工序
利用涂胶机涂上光刻胶,经掩模版800进行曝光和清洗,实现钝化工艺,形成钝化层602,只留下外围的连接点701以与外围电路相连,如图7所示。
实施例二:
在该实施例中,其封装过程与实施例一基本相同,不同点在“粘接工序”是通过如下方式实现:
首先利用粘接材料对多个芯片之间的间隙进行填缝,再将填好缝的多个芯片(即芯片阵列)经过转移过程转移到一真空过渡盘上,再将位于该真空过渡盘上的多个芯片一起粘接到涂有粘接材料的基板上,其中,在此工序中也要始终保持各芯片之间的相对坐标位置不变,此种方式与实施一中介绍的方法差不多,区别点为先将芯片进行填缝,填好缝以后再转移到真空过渡盘上,然后在将其与基板粘接固定,其本质上与实施例一中的方式差不多。
实施例三:
本实施例介绍的是用多芯片的平面封装方法来进行多个薄芯片的系统集成,附图8示出了该方法的具体步骤:
步骤S201:加载单个芯片,并通过计算机从设计图上得到各芯片的精确位置;
步骤S202:对单个芯片定位,同时确定该芯片和其它芯片的相对位置;
步骤S203:对定位好的芯片进行抓取和放置;
步骤S204:将芯片组粘接固定;
步骤S205:将粘接后的多个芯片放置于涂胶装置上涂上钝化胶、固化,实现对多个芯片的钝化;
步骤S206:利用激光刻蚀方法曝露指定的连接点,利用喷墨打印方法实现对粘接在一起的多个芯片进行金属导线互连;
步骤S207:将互连后的芯片组平面涂上钝化胶、固化,经激光刻蚀曝露边沿连接点,即完成对多个芯片的平面封装。
其中,上述步骤S201~S203是为了完成芯片的拼放工序;步骤S204是为了完成芯片的粘接工序;步骤S205是为了实现对曝露的芯片的第一次钝化工序;步骤S206是为了实现金属导线互连工序;步骤S207是为了实现对曝露的互连金属线的第二次钝化工序,上述这些步骤构成了对多个薄芯片的系统集成封装的整个工序。
下面详细介绍一下各个步骤的具体实施过程:
一、拼放工序
如图9所示的实现多芯片拼放工序的拼放装置,包括一拼放台305;该拼放台305上设置有固定机构(图中未示出),该固定机构能将搬运至拼放台上的芯片固定在拼放台上,通常为了使得固定牢固,采用真空吸附装置来固定安放好的芯片。
一驱动控制系统313,该驱动控制系统采用一台计算机,它可作为整个拼放装置的控制中心;
一定位装置,该定位装置用于将芯片进行起始定位;如图所示,定位装置包括定位台,该定位台用于支撑芯片,该定位台上有一个定位吸盘309;
一芯片微调机构310,该芯片微调机构310用于调节加载在定位台上的芯片,以使芯片上的标记位置311与定位装置上的基准位置相对准;
一观测机构,该观测机构用于对加载在定位台上的芯片上的标记位置311是否与定位装置上的基准位置相对准进行观测。该实施例中观测机构选用了安装在横梁306上的两个显微镜307来,在定位装置对各个芯片进行起始定位之前,要保证这两个显微镜307上的镜头位置固定不变。
一机械手装置,该机械手装置与驱动控制系统313相电连接并在驱动控制系统313的控制下进行工作,能对已完成起始定位的单个芯片进行抓取并搬运至拼放台305或基板的指定坐标位置处,图中,机械手装置由一个芯片搬运装置302和一个芯片抓取吸盘301构成。
下面详述一下该套装置是如何实现多芯片拼放的:
第1步:将要拼放的芯片相对坐标输入驱动控制系统313中,驱动控制系统311通过这些数值计算出机械手装置中的芯片搬运装置302在搬运各个芯片的移动轨迹,将涂有粘接材料的基板601’固定在拼放装置的拼放台305上;
第2步:手动或者自动加载芯片308’到芯片微调机构310的吸盘309上,开启吸盘真空阀,吸住该芯片308’使其固定在吸盘上;
第3步:调节芯片微调机构310,使芯片308’上的对准标记311与高分辨率显微镜307的镜头中心标记重合,即完成单个芯片对准。
第4步:芯片搬运装置302带动芯片抓取吸盘301贴附对准后的芯片308’上面,开启芯片抓取吸盘301的真空阀,然后关闭定位台上的定位吸盘309,将芯片308’抓起,芯片搬运装置302在驱动控制系统313的控制下带动芯片308’运动到工艺指定的位置,并使芯片308’贴附于基板601’上,开启基板601’上相应位置的真空阀,吸住芯片308’,关闭芯片抓取吸盘301的真空阀,完成单个芯片的摆放。重复步骤第2~3步,直至放置所有芯片到指定位置,完成芯片的摆放,到此即完成多个芯片的拼放工序,拼放后的多个芯片上数以万计的微米级引脚实现精确对准。
二、粘接工序:
将一块大平板900’沿导向轴402’垂直下降,加压到芯片阵列500’的正面503’,使其背面与涂覆有导电胶或导电胶带的基板601’相紧密粘接,如图10~11所示。具体为在真空和气囊充气的情况下实现无泡加压,且各处施压要均匀,使得基板601’和芯片阵列500’的背面503’在胶水或胶带的作用下粘接。其中,该处的基板材质可以为玻璃、陶瓷、半导体、塑料或金属。
注意,在该粘接工序中要始终保持芯片整列中各芯片之间的相对坐标位置不变。
三、第一次钝化工序
利用涂胶机涂上钝化胶,固化后,经激光刻蚀,曝露中间以及边沿的各指定连接点,实现钝化工艺,并在芯片阵列500’的上表面形成第一钝化层901’。
四、互连工序
利用喷墨打印方法实现对粘接在一起的即芯片阵列500’进行金属导线700’互连,实现芯片连接点之间的互连,具体如图12所示;
五、第二次钝化工序
利用涂胶机涂上钝化胶,固化后,经激光刻蚀,曝露边沿的各指定连接点,实现钝化工艺,如图13所示,在第一钝化层901’与金属导线700’的上表面形成第二钝化层902’。
本发明还应包含将上面的工艺不断重复,以制作具有立体结构的芯片封装的方法。
虽然本发明已以优选实施例揭露如上,但是其并非用以限定本发明,任何所属技术领域的普通技术人员,在不脱离本发明精神和范围内,当可作些许的更动和润饰,因此本发明的保护范围当视权利要求所界定者为准。

Claims (16)

1、一种用于多芯片平面封装的方法,其特征在于:该方法通过A方案或B方案实现,其中,A方案包括如下步骤:
(1)拼放工序:利用一拼放装置将多个芯片拼放在该装置的拼放平台上,并使得各个芯片的相对坐标位置满足预加工产品的设定要求;
(2)粘接工序:将拼放好的多个芯片经过转移过程一起转移到一过渡盘上,再对位于该过渡盘上的多个芯片之间的间隙进行填缝,再将填好缝的多个芯片一起粘接到涂有粘接材料的基板上,其中,在此工序中要始终保持各芯片之间的相对坐标位置不变;
(3)互连工序:利用喷墨打印方法或光刻方法实现对粘接在一起的多个芯片进行金属导线互连;
(4)钝化工序:将互连导线之后的多个芯片放置于涂胶装置上涂上钝化胶,固化,实现对多个芯片的钝化,即完成对多个芯片的平面封装;
B方案包括如下步骤:
(1)拼放工序:利用一拼放装置将多个芯片拼放在该装置的拼放平台上,并使得各个芯片的相对坐标位置满足预加工产品的设定要求;
(2)粘接工序:利用粘接材料对多个芯片之间的间隙进行填缝,再将填好缝的多个芯片经过转移过程转移到一过渡盘上,再将位于该过渡盘上的多个芯片一起粘接到涂有粘接材料的基板上,其中,在此工序中要始终保持各芯片之间的相对坐标位置不变;
(3)互连工序:利用喷墨打印方法或光刻方法实现对粘接在一起的多个芯片进行金属导线互连;
(4)钝化工序:将互连导线之后的多个芯片放置于涂胶装置上涂上钝化胶、固化,实现对多个芯片的钝化,即完成对多个芯片的平面封装。
2、根据权利要求1所述的用于多芯片平面封装的方法,其特征在于:所述的方案A或方案B中,所述的拼放装置均包括拼放台、驱动控制系统、定位装置、用于搬运芯片的机械手装置,在步骤(1)的拼放工序中,首先调节定位装置上的基准位置,并保持该基准位置固定不变;其次,根据预加工产品的设定要求,将多个芯片在预加工产品中的对应坐标值输入到驱动控制系统中,该驱动控制系统通过输入的坐标值以及所述的基准位置值计算得出机械手装置在搬运各个芯片时所移动的路线值;第三、通过上述的定位装置将其中的一个芯片进行起始定位,即使得该个芯片上的标记位置与所述的定位装置上的基准位置相对准;第四、利用上述的驱动控制系统驱使机械手装置抓取已完成起始定位的该个芯片,并根据所述的驱动控制系统中计算出的对应该个芯片的路线值驱使机械手装置将该个芯片搬运到拼放台的对应坐标位置处;第五,重复上述的步骤将其余的芯片也按照上述方式放置,即完成多个芯片的拼放工序。
3、根据权利要求1所述的用于多芯片平面封装的方法,其特征在于:所述的方案A或方案B中,在步骤(2)的粘接工序中的填缝过程是通过点胶设备在芯片缝隙处点胶来实现的。
4、根据权利要求1所述的用于多芯片平面封装的方法,其特征在于:所述的方案A或方案B中,在步骤(2)的粘接工序中的转移过程是用真空过渡盘吸取芯片正面来实现的。
5、根据权利要求1所述的用于多芯片平面封装的方法,其特征在于:所述的方案A或方案B中,在步骤(2)的粘接工序中的粘接过程在真空环境下完成,且粘接时要对基板和芯片均匀施压。
6、根据权利要求1所述的用于多芯片平面封装的方法,其特征在于:所述的方案A或方案B中,所述粘接材料为胶水或是双面胶带。
7、根据权利要求1所述的用于多芯片平面封装的方法,其特征在于:所述的方案A或方案B中,在步骤(4)的钝化工序中,涂上钝化胶后,要用掩模版曝光,在基板上曝露出指定的连接点。
8、根据权利要求1或2或3或4或5或6或7或8所述的用于多芯片平面封装的方法,其特征在于:所述的芯片为CMOS功能块、CCD功能块或LCD功能块。
9、根据权利要求1或2或3或4或5或6或7或8所述的用于多芯片平面封装的方法,其特征在于:所述的基板材质为玻璃、陶瓷、半导体、塑料或金属。
10、一种用于多芯片平面封装的方法,其特征在于:该方法包括如下步骤:
(1)拼放工序:将一涂有粘接材料的基板固定在一拼放装置的拼放台上,利用所述的拼放装置将多个芯片拼放在涂有粘接材料的基板上,并使得各个芯片的相对坐标位置满足预加工产品的设定要求;
(2)粘接工序:对拼放好的多个芯片同时加压粘接,其中,在此工序中要始终保持各芯片之间的相对坐标位置不变;
(3)第一次钝化工序:将粘接后的多个芯片放置于涂胶装置上涂上钝化胶,固化,利用激光刻蚀或光刻方法曝露指定的连接点,实现对多个芯片的钝化;
(4)互连工序:利用喷墨打印方法或光刻方法实现对粘接在一起的多个芯片进行金属导线互连;
(5)第二次钝化工序:将互连后的芯片组平面涂上钝化胶、固化,经激光刻蚀或光刻方法曝露指定的连接点,即完成对多个芯片的平面封装。
11、根据权利要求10所述的用于多芯片平面封装的方法,其特征在于:所述的拼放装置包括拼放台、驱动控制系统、定位装置、用于搬运芯片的机械手装置,在步骤(1)的拼放工序中,首先调节定位装置上的基准位置,并保持该基准位置固定不变;其次,根据预加工产品的设定要求,将多个芯片在预加工产品中的对应坐标值输入到驱动控制系统中,该驱动控制系统通过输入的坐标值以及所述的基准位置值计算得出机械手装置在搬运各个芯片时所移动的路线值;第三、通过上述的定位装置将其中的一个芯片进行起始定位,即使得该个芯片上的标记位置与所述的定位装置上的基准位置相对准;第四、利用上述的驱动控制系统驱使机械手装置抓取已完成起始定位的该个芯片,并根据所述的驱动控制系统中计算出的对应该个芯片的路线值驱使机械手装置将该个芯片搬运到拼放台上基板的对应坐标位置处;第五,重复上述的步骤将其余的芯片也按照上述方式放置,即完成多个芯片的拼放工序。
12、根据权利要求10所述的用于多芯片平面封装的方法,其特征在于:在步骤(2)的粘接工序中的粘接过程在真空环境下完成,且粘接时要对基板和芯片均匀施压。
13、根据权利要求10所述的用于多芯片平面封装的方法,其特征在于:所述粘接材料为胶水或是双面胶带。
14、根据权利要求10所述的用于多芯片平面封装的方法,其特征在于:在步骤(3)第一次钝化工序或步骤(5)的第二次钝化工序中,涂上钝化胶后,要用激光刻蚀方法,在芯片上曝露出指定的连接点。
15、根据权利要求10所述的用于多芯片平面封装的方法,其特征在于:所述的芯片为CMOS功能块、CCD功能块或LCD功能块。
16、根据权利要求10所述的用于多芯片平面封装的方法,其特征在于:所述的基板材质为玻璃、陶瓷、半导体、塑料或金属。
CN2008101363327A 2008-11-27 2008-11-27 用于多芯片平面封装的方法 Active CN101431034B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101363327A CN101431034B (zh) 2008-11-27 2008-11-27 用于多芯片平面封装的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101363327A CN101431034B (zh) 2008-11-27 2008-11-27 用于多芯片平面封装的方法

Publications (2)

Publication Number Publication Date
CN101431034A true CN101431034A (zh) 2009-05-13
CN101431034B CN101431034B (zh) 2010-10-06

Family

ID=40646325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101363327A Active CN101431034B (zh) 2008-11-27 2008-11-27 用于多芯片平面封装的方法

Country Status (1)

Country Link
CN (1) CN101431034B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102221812A (zh) * 2010-04-19 2011-10-19 王锐 成对嵌入式石英表机芯的排列方法及装置
CN102528800A (zh) * 2012-01-18 2012-07-04 苏州光宝康电子有限公司 新型旋转机械手
CN104339346A (zh) * 2013-12-18 2015-02-11 赵盾 一种载板的取放装置
CN104482856A (zh) * 2014-12-17 2015-04-01 顾莹 一种医用诊断仪器上耗材的定位方法和系统
CN104810316A (zh) * 2015-02-28 2015-07-29 深圳市森邦半导体有限公司 一种贴片工艺方法
CN105210171A (zh) * 2012-10-30 2015-12-30 希百特股份有限公司 显示器和发光面板中的保留了相邻关系的led裸片分散
CN111438444A (zh) * 2018-12-28 2020-07-24 北京北科天绘科技有限公司 一种基于器件阵列巨量转移的激光切割方法及系统
CN113224220A (zh) * 2021-05-12 2021-08-06 东莞市凯格精机股份有限公司 一种芯片转移方法和芯片转移设备
CN113980807A (zh) * 2021-11-05 2022-01-28 杭州捷诺飞生物科技股份有限公司 器官芯片的制备方法及器官芯片的制备装置
CN114698359A (zh) * 2022-03-25 2022-07-01 中国电子科技集团公司第十研究所 曲面天线高精度自动组装方法
CN113980807B (zh) * 2021-11-05 2024-06-04 杭州捷诺飞生物科技股份有限公司 器官芯片的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498122A (en) * 1982-12-29 1985-02-05 At&T Bell Laboratories High-speed, high pin-out LSI chip package
KR100712509B1 (ko) * 2004-06-10 2007-04-30 삼성전자주식회사 이미지 센서 패키지 조립 방법 및 이에 의해 조립된 패키지구조
CN1828887A (zh) * 2005-03-01 2006-09-06 探微科技股份有限公司 芯片型微型连接器与其封装方法
US7745897B2 (en) * 2005-05-27 2010-06-29 Aptina Imaging Corporation Methods for packaging an image sensor and a packaged image sensor
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102221812A (zh) * 2010-04-19 2011-10-19 王锐 成对嵌入式石英表机芯的排列方法及装置
CN102528800A (zh) * 2012-01-18 2012-07-04 苏州光宝康电子有限公司 新型旋转机械手
CN105210171A (zh) * 2012-10-30 2015-12-30 希百特股份有限公司 显示器和发光面板中的保留了相邻关系的led裸片分散
CN104339346A (zh) * 2013-12-18 2015-02-11 赵盾 一种载板的取放装置
CN104482856A (zh) * 2014-12-17 2015-04-01 顾莹 一种医用诊断仪器上耗材的定位方法和系统
CN104810316A (zh) * 2015-02-28 2015-07-29 深圳市森邦半导体有限公司 一种贴片工艺方法
CN111438444A (zh) * 2018-12-28 2020-07-24 北京北科天绘科技有限公司 一种基于器件阵列巨量转移的激光切割方法及系统
CN113224220A (zh) * 2021-05-12 2021-08-06 东莞市凯格精机股份有限公司 一种芯片转移方法和芯片转移设备
CN113980807A (zh) * 2021-11-05 2022-01-28 杭州捷诺飞生物科技股份有限公司 器官芯片的制备方法及器官芯片的制备装置
CN113980807B (zh) * 2021-11-05 2024-06-04 杭州捷诺飞生物科技股份有限公司 器官芯片的制备方法
CN114698359A (zh) * 2022-03-25 2022-07-01 中国电子科技集团公司第十研究所 曲面天线高精度自动组装方法
CN114698359B (zh) * 2022-03-25 2023-06-09 中国电子科技集团公司第十研究所 曲面天线高精度自动组装方法

Also Published As

Publication number Publication date
CN101431034B (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
CN101431034B (zh) 用于多芯片平面封装的方法
US6723629B2 (en) Method and apparatus for attaching solder members to a substrate
US7867819B2 (en) Semiconductor package including flip chip controller at bottom of die stack
CN104769713B (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
JP3778941B2 (ja) リード変形を有する接続多重超小形電子素子
CN102386197B (zh) 影像感测晶片封装体及其形成方法
CN106233462B (zh) 半导体器件以及半导体器件的制造方法
CN104064479B (zh) 制造半导体装置的方法和半导体装置
CN101999167A (zh) 支撑安装的电互连管芯组件
CN102132411A (zh) 图像传感器
CN109509727B (zh) 一种半导体芯片封装方法及封装结构
CN103579171B (zh) 半导体封装件及其制造方法
CN106252346A (zh) 指纹传感器模组及其制作方法
CN101477956A (zh) 小片重新配置的封装结构及封装方法
CN107331627A (zh) 一种芯片封装方法及芯片封装结构
CN107369695A (zh) 晶片封装体与其制造方法
TW201946201A (zh) 黏晶裝置及半導體裝置的製造方法
TWI515807B (zh) 具備獨立驅動器之半導體晶粒層壓裝置
JP2022014121A (ja) 半導体装置およびその製造方法
TWI429033B (zh) 晶片封裝構造以及封裝方法
CN101165886B (zh) 可供半导体器件堆栈其上的半导体封装件及其制法
CN113299564A (zh) 一种板级扇出柔性封装基板的封装结构及其制备方法
US6168971B1 (en) Method of assembling thin film jumper connectors to a substrate
US20050266614A1 (en) Method of manufacturing semiconductor device and method of manufacturing electronic device
WO2000021135A1 (fr) Dispositif semi-conducteur et son procede de fabrication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 215000 Jiangsu Suzhou Industrial Park, 218 A2 bio Lake Park, building 501, B3 tower.

Patentee after: Jiangsu Kang Zhong digital medical Polytron Technologies Inc

Address before: 215125 201~205 room, A2 201~205, bio nano technology park, No. 218, Xing Hu Street, industrial park, Jiangsu.

Patentee before: Jiangsu Careray Digital Medical Equipment Co., Ltd.