CN101430929A - 用于对非易失性存储单元进行不可逆编程和读取的方法和设备 - Google Patents
用于对非易失性存储单元进行不可逆编程和读取的方法和设备 Download PDFInfo
- Publication number
- CN101430929A CN101430929A CNA2008101488144A CN200810148814A CN101430929A CN 101430929 A CN101430929 A CN 101430929A CN A2008101488144 A CNA2008101488144 A CN A2008101488144A CN 200810148814 A CN200810148814 A CN 200810148814A CN 101430929 A CN101430929 A CN 101430929A
- Authority
- CN
- China
- Prior art keywords
- volatile memory
- memory cells
- state
- reversible
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 45
- 230000002427 irreversible effect Effects 0.000 claims abstract description 50
- 230000004044 response Effects 0.000 claims abstract 4
- 230000002441 reversible effect Effects 0.000 claims description 70
- 230000008859 change Effects 0.000 claims description 25
- 238000012545 processing Methods 0.000 claims description 16
- 238000012360 testing method Methods 0.000 claims description 16
- 230000007704 transition Effects 0.000 claims description 6
- 238000011156 evaluation Methods 0.000 claims 5
- 230000008569 process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000006698 induction Effects 0.000 description 5
- 230000032683 aging Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 230000010076 replication Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
- G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0078—Write using current through the cell
Abstract
公开了用于对非易失性存储单元进行不可逆编程和读取的方法和设备。在非易失性存储设备中，存储在存储单元(21a、21b)中的数据与存储单元是否能够在第一状态和第二状态之间进行转换相关联。通过施加不可逆编程信号(IIRP)对存储单元进行不可逆编程，从而使得非易失性存储单元(21a)响应于不可逆编程信号(IIRP)而不能在第一状态和第二状态之间转变。读取存储单元包括：评定(100、110、120、140、150、160)存储单元(21a、21b)是否能够在第一状态和第二状态之间转变；如果存储单元(21a)不可在第一状态和第二状态之间转变(130)，则确定第一不可逆逻辑值(“1”)与非易失性存储单元(21a)相关联；如果存储单元(21b)可以在第一状态和第二状态之间转变(170)，则确定第二不可逆逻辑值(“0”)与非易失性存储单元(21b)相关联。
Description
技术领域
本发明涉及一种用于对非易失性存储单元进行编程的方法，涉及一种用于对非易失性存储单元进行读取的方法，涉及一种用于对非易失性存储设备进行操作的方法，涉及一种非易失性存储单元编程设备，涉及一种非易失性存储单元读取设备，并且还涉及一种非易失性存储设备。
背景技术
已知相变存储设备与大多数不同类型的存储设备一样，必须还包括非易失性配置单元，其中所述配置单元特别地专用于永久存储设备配置信息。
配置单元必须具有和阵列存储单元一样的结构，这是因为在同一块晶粒(die)上集成由不同技术制成的非易失性单元不但相当复杂而且成本很高。因此，在相变存储设备中，配置数据通常以各个电阻值的形式进行存储，该各个电阻值与包含在配置单元中的相变物质部分的不同状态(晶态(crystalline)或非晶态(amorphous))相关。
为了节约成本，配置单元应该在所谓的EWS(电子晶片分类)过程中被写入，执行所述EWS过程是为了在晶片(wafer)级别也就是在切割之前，测试设备。然而，在随后的处理过程中设备会承受很高的温度，并且存储在配置单元中的信息可能被破坏甚至被完全删除。事实上，在切割晶片之后，可能会需要高温焊接步骤来提供芯片到接点衬垫(contact pad)、插脚(pin)以及导线之间的连接。在一些情况下，封装有芯片的封闭封装同样可能会涉及到高温加热，其中所述高温加热可能会改变配置单元的内容。另外，在连接到电子设备的电路板上总会需要进行锡焊(soldering)操作。
在上述处理步骤的任何一个中，芯片的温度可能会升到250℃以上并持续很长一段时间，因此配置单元的相变材料可能会从非晶态转变到晶态(反之亦然，虽然不太可能)，并有可能破坏存储的数据。配置信息可能会丢失而无法挽回，在这种情况下，存储设备再也无法使用。
发明内容
本发明的目的在于提供一种用于对非易失性存储单元进行编程的方法、一种用于对非易失性存储单元进行读取的方法、一种用于对非易失性存储设备进行操作的方法、一种非易失性存储单元编程设备、一种非易失性存储单元读取设备以及一种非易失性存储设备，这些设备和方法均不被之前的描述所限制。
根据本发明，提供了一种用于对非易失性存储单元进行编程的方法、一种用于对非易失性存储单元进行读取的方法、一种用于对非易失性存储设备进行操作的方法、一种非易失性存储单元编程设备、一种非易失性存储单元读取设备以及一种非易失性存储设备，它们分别在权利要求1、5、10、14、17和22中被要求。
附图说明
为了理解本发明，现在将纯以非限制性实例的形式描述其中的一些实施方式，并参考附图，其中：
图1是根据本发明的一种实施方式的非易失性存储设备的简化框图；
图2a是图1中非易失性存储设备的一部分的更加详细的框图；
图2b是根据本发明的一种实施方式的编程方法的流程图；
图3示出了与图1中的非易失性存储设备相关联的量；
图4是根据本发明的一种实施方式的读取方法的流程图；
图5示出了与图1中的非易失性存储设备相关联的量；
图6是根据本发明的另一种实施方式的非易失性存储设备的简化框图；
图7是图6中非易失性存储设备的一部分的更加详细的框图；
图8是根据本发明的另一种实施方式的读取方法的流程图；
图9是本发明的一种实施方式的系统描述。
具体实施方式
图1中的编号1所示为相变存储器(PCM)设备，其中包括PCM单元阵列2(未示出)、不可逆配置存储器3、可逆配置存储器5、易失性配置存储器6以及控制单元7。阵列2还提供有行解码器8和列解码器9，并带有常规的读取/编程电路10，其中所述读取/编程电路10被配置为在PCM单元中以电阻等级的形式来存储信息，该电阻等级分别与PCM单元中的相变存储材料部分的完全非晶态、完全晶态或中间非晶态及中间晶态相关联。
不可逆配置存储器3包括多个PCM单元并分别提供有行解码器11和列解码器12，并带有配置读取/编程电路13。不可逆配置存储器3中的PCM单元可以与阵列2中的PCM单元具有相同的结构。然而，至少在不可逆配置存储器3中的一些PCM单元中，数据存储通过配置读取/编程电路13而变得不可逆，这在随后将说明。
可逆配置存储器5包括多个PCM单元，所述PCM单元与阵列2中的PCM单元具有相同的结构，并分别提供有行解码器14和列解码器15，并带有常规的读取/编程电路16。所述读取/编程电路16被配置为像连接到阵列2的读取/编程电路10一样以常规的方法存储信息。
在另一个实施例中，阵列2和可逆配置存储器5共享一个读取/编程电路。
易失性配置存储器6属于SRAM类型，并且在本发明中被配置为内容可寻址存储器(CAM)，并用于冗余配置(redundancy configuration)。专用寻址电路18和读/写电路19都连接到易失性配置存储器6。
读取/编程电路10、16，配置读取/编程电路13都经由常规数据总线和地址总线通信连接到控制单元7，此处未示出。
不可逆配置存储器3在任意方便时间会被编程一次，比如在EWS步骤期间，这是由于它能够抵抗高温，并不会因此而有可能失去数据，下面会具体说明。
PCM设备1接下来在芯片封装中被封装，并被安装到电子装置(此处未示出)的电路板上。当PCM设备1被第一次加电时，控制单元7把不可逆配置存储器3中的内容复制到可逆配置存储器5中。可能在组装步骤中已经发生的可逆配置存储器5中PCM单元的结构的可能的改变会通过随后的编程操作被取消，并且不会影响在PCM设备的正常操作中所存储的数据。
在起始时处于非有效状态(设定状态，也就是晶态)的控制单元7的内部非易失性寄存器20被转变成有效状态(重置状态，也就是非易失性寄存器20被非晶态化)，用以表明PCM设备1已经至少被加电一次，并且不可逆配置存储器3的内容已经被复制到可逆配置存储器5中。
非易失性寄存器20在每次加电时都会被读取，并为可逆配置存储器5的内容提供有效性检验。如果在第一次加电之后，无论如何，PCM设备1承受的温度能够晶态化(crystallize)PCM单元并可能破坏可逆配置存储器5中的内容，那么在下一次加电时，寄存器将以设定(也就是晶态)作为结果，并且控制单元7将确定是否需要再次将不可逆配置存储器3中的内容复制到可逆配置存储器5中。
在随后每次加电时，配置数据在可逆配置存储器5中即刻可用，并且被复制到易失性配置存储器6以用于操作。SRAM易失性配置存储器6事实上比任何相变存储器都要快得多。
配置读取/编程电路13如下文所述在控制单元7的控制之下操作，参考图2a、2b和3。在图2a中，不可逆配置存储器3的PCM单元被标为编号21a和21b，并且每一个中都包括一个选择器元件23(这里为PNP晶体管，在图2a中简化图示为开关)和一个由氧族(chalcogenic)材料制成的存储元件25(例如GST)。第一组PCM单元21a由行解码器11和列解码器12来选择(图2b，块50)(未在图2a中示出)，并连接到配置读取/编程电路13以被转变到不可逆编程状态，第一逻辑值与第一组PCM单元21a相关联(在所述实例中为“1”，同样参见图2b，块55)。在电流电源输出端13a，配置读取/编程电路13接下来提供引起在已选PCM单元21a(所述PCM单元21a在下文中将表示为耗尽PCM单元21a)的存储元件25中的永久修改的不可逆编程电流IIRP。在另一个实施方式中，不可逆修改可以通过施加编程电压来实现。
未选PCM单元(下文中表示为可逆PCM单元21b)不受不可逆编程电流IIRP影响，并具有在非晶态和晶态之间进行可逆转变的能力，甚至在编程之后也可以。第二逻辑值与可逆PCM单元21b相关联(在本实施方式中为“0”)。
因此，第一和第二逻辑值与PCM单元是否能够在完全晶态和非晶态或完全非晶态(此处认为完全非晶态是PCM单元的至少一部分电流路径为完全非晶态的状态)之间转变相关。更精确地讲，第一逻辑值(“1”)关联到耗尽PCM单元21a，其中所述耗尽PCM单元21a不可在完全晶态和完全非晶态之间转变；以及第二逻辑值(“0”)关联到可逆PCM单元21b，其中所述可逆PCM单元21b仍然能够在完全晶态和完全非晶态之间转变。当不可逆配置存储器3被编程时，由控制单元7驱动的配置读取/编程电路13将可逆PCM单元21b转变成耗尽PCM单元21a。
耗尽PCM单元21a和可逆PCM单元21b都是操作单元，也就是用于存储有意义的信息的单元。
如图3所示，不可逆编程电流IIRP比为PCM单元的可逆编程而正常提供的常规编程电流脉冲大(图3中，示出了用于双级PCM单元的编程电流脉冲IP0，IP1)。特别地，不可逆编程电流IIRP处于可用于阵列2或可逆配置存储器5中的PCM单元可逆编程的最大电流值的150-200％范围内(图3实例中的IP1)。例如，不可逆编程电流IIRP可以在1mA与3mA之间，并持续1微秒到100微秒的时间。随着不可逆编程电流IIRP，已选PCM单元21被永久修改，因此其中的存储元件25不再有条件把它们的状态从完全非晶态改变到完全晶态。
为了阐明用不可逆编程电流IIRP对PCM单元21供电的效应，将会参考PCM单元的工作窗口(working window)。所述工作窗口被理解为在阻性最大的设定状态(即晶态)和阻性最小的重置状态(即非晶态)之间的间隙，PCM单元可以被转变到所述间隙中。老化(ageing)主要由重复的常规可逆编程循环引起，并倾向于减小PCM单元的工作窗口。当剩余的工作窗口减小到单元的实际电阻级别已不能被明确确定的程度时，即已不能区分设定状态和重置状态时，常规PCM单元的寿命截止。相似的结果可通过施加不可逆编程电流IIRP而突然得到，所述不可逆编程电流IIRP引起过热并急剧加快老化过程(因此才定义为“耗尽PCM单元21a”)。
耗尽PCM单元21a的剩余的工作窗口被消除或关于可逆PCM单元21b至少减小到耗尽PCM单元21a与可逆PCM单元21b已不可由在下文中结合图4和图5描述的读取过程所区别的程度。所述读取过程在控制单元7的控制之下被执行。
实际上，对PCM单元进行测试，所述测试关于它们是否能够在完全晶态和非晶态之间转变。然后，逻辑值基于测试结果读取PCM单元相关。
最初(图4)，在处理块100中，第一可逆编程电流脉冲IP0被发送到已选PCM单元21以用来被读取。这样，当可逆PCM单元21b经历第一可逆编程电流脉冲IP0时，它将会被转变到高电阻、低电流状态(完全非晶态，“0”)。
随后在处理块110，已选PCM单元21在常规读取条件下被偏置，且在测试块120，流过已选PCM单元21的第一读取电流IC0(“0”)与第一参考电流IR0进行比较。
如果第一读取电流IC0比第一参考电流IR0(测试块120的“否”输出)大，则可以确定已选PCM单元21是耗尽的(处理块130)，这是因为试图存储“0”已经失败，并且已选PCM单元21不能转变到足够高的电阻等级。然后，与已选单元21相关联的存储数据SD具有第一逻辑值(“1”)。
相反，如果第一读取电流IC0比第一参考电流IR0(测试块120的“是”输出)小，则在处理块140，第二可逆编程电流脉冲IP1被发送到已选PCM单元21。这样，当可逆PCM单元21b经历第二可逆编程电流脉冲IP1时，它将会被转变到低电阻、高电流状态(完全晶态，“1”)。
已选PCM单元21然后再次被读取(块150)，并且在测试块160，第二读取电流IC1与第二参考电流IR1进行比较。在第二读取电流IC1比第二参考电流IR1(测试块160的“否”输出)小的情况下，再次确定已选PCM单元21为耗尽的(处理块130)，这是因为试图存储“1”已经失败，并且已选PCM单元21不能转变到足够低的电阻等级。同样在这种情况下，可以识别与已选单元21相关联的存储数据SD具有第一逻辑值(“1”)。
此外(测试块160的“是”输出)，可以确定已选PCM单元21是可逆的(处理块170)，这是因为它能够在相距甚远的两个电阻等级之间转变。因此可以确定与已选PCM单元相关联的存储数据SD具有第二逻辑值(“0”)。
图5示出了可逆PCM单元的工作窗口(标为W0)的一个实例以及耗尽PCM单元的工作窗口(分别标为W1、W2、W3)的三个实例。如此一来，对于可逆PCM单元，工作窗口W0为最大阻性状态和最小阻性状态的读取电流分别比第一参考电流IR0小且比第二参考电流IR1大。剩余的工作窗口W1-W3的宽度不足以填充第一参考电流IR0和第二参考电流IR1之间的间隙，并且，在任何情况下，下列条件中的至少一者被满足：
第一读取电流IC0比第一参考电流IR0大，或者
第二读取电流IC1比第二参考电流IR1小，这样转变到低阻态不能被识别。
上面描述的PCM设备并不会承受由高温操作步骤引起的数据丢失的危险，这是由于，一方面，耗尽PCM单元不能在它们的初始条件下存储，以及另一方面，可逆PCM单元并没有被加热到足以失去它们的相变能力的温度。因此，PCM配置存储器可以和常规PCM阵列集成在同一块芯片上，并且可以在EWS步骤被很好地编程，这是因为所述的不可逆编程阻止存储的数据被高温所破坏。
因为转变能力已经被测试而不是实际电阻等级，所以耗尽PCM单元21a无论如何也可以被区分，尽管电阻等级以及剩余工作窗口受随机因素的影响并因此而不可预测。
根据另一个实施方式，如图6和图7所示，其中已经出现过的部分由相同编号表示，在PCM设备200中，读取/编程电路213连接到不可逆配置存储器3(图6)，由控制单元207控制，并且包括一组感应放大器215(图7)，其中每一个都可通过行解码器11和列解码器12连接到已选PCM单元21进行读取。读取/编程电路213还进一步包括第一锁存器217a、第二锁存器217b和用于每一个感应放大器215的逻辑电路218、以及输出缓冲器寄存器219。
所述锁存器217a、217b从各自的感应放大器215接收输出信号。另外，第一锁存器217a直接接收使能信号EN，所述使能信号EN既可以在读取/编程电路213内部产生，也可以在控制单元207中产生。第二锁存器217b接收反转使能信号EN。因此，连接到每个的感应放大器215的所述锁存器217a、217b是可替换选择的。
锁存器217a、217b的输出输入到各自的逻辑电路218中，所述逻辑电路218连接到输出缓冲器寄存器219。所述输出缓冲寄存器219进而可连接到可逆配置存储器5。
不可逆配置存储器3如已经描述的那样被编程。下文参考图8进行描述，当PCM设备200被第一次操作时，存储在不可逆配置存储器3中的配置数据被读取，并随后被加载到可逆配置存储器5中。读取过程在控制单元7的控制下被执行。
每个已选PCM单元21首先经过可逆编程操作来存储“0”(处理块300)。然后，每个已选PCM单元均被读取，并把读取的结果存储到与相关感应放大器215相关联的第一锁存器217a中(处理块310；每对锁存器217中只有一个能被使能信号EN激活)。
然后，已选PCM单元21经过可逆编程操作来存储“1”(处理块320)，并且随后被读取。在这种情况下，读取的结果存储在第二锁存器217b(处理块330)。
在测试块340中，逻辑电路218确定是否值“0”被存储到各自的第一锁存器217a中并且值“1”被存储到各自的第二锁存器217b中。如果是这样(测试块340的“是”输出)，则可以确定被连接的(coupled)PCM单元是可逆PCM单元21b，并且第二逻辑值(“0”)被加载在输出缓冲器寄存器219的相应位置(处理块350)。否则(测试块340的“否”输出)，被连接的PCM单元被识别是耗尽PCM单元21a，并且第一逻辑值(“1”)被加载在输出缓冲器寄存器219的相应位置(处理块360)。
在另一种实施方式中，所述逻辑电路218可以比较各自的第一锁存器217a和第二锁存器217b的内容，例如，可通将把它们的输出输入到XOR端口来实现。在这种情况下，如果第一锁存器217a的内容与第二锁存器217b的内容不相同(已选PCM单元的状态已经在第一和第二读取之间发生改变)，则可以确定被连接的单元是可逆PCM单元21b，；并且如果第一锁存器217a和第二锁存器217b具有相同的内容，可以确定被连接的PCM单元为耗尽PCM单元21a(尽管试图编入不同值)。
在图9中，示出了根据本发明的实施方式的系统400的一部分。系统400可被用于下述设备，比如个人数字助理(PDA)、可能具有无线功能的膝上或便携电脑、无线电话、消息设备、数字音乐播放器、数码相机、或其他可以用来处理、存储、发射或接收信息并需要永久存储能力的设备。
系统400可以包括控制器410、输入/输出(I/O)设备420(例如键盘、显示器)、相变存储设备1、无线接口440、以及RAM存储器460，这些元件通过总线450相互连接。在一种实施方式中电池480用于向系统400加电。应该注意到，本发明的范围并不限于含有某些或全部这些元件的实施方式。
控制器410可以包括，例如，一个或多个微处理器、数字信号处理器、微控制器等。
I/O设备420可以用于产生消息。系统400可以使用无线接口440通过射频(RF)信号来向无线通信网络发射消息并从无线通信网络接收消息。尽管本发明的范围并不限于此，但无线接口440的示例可以包括天线或无线收发机，例如双极天线。同样的，所述I/O设备420可以递送电压作为数字输出(如果存储的是数字信息)或模拟输出(如果存储的是模拟信息)，该电压反映所存储的内容。
最后，清楚可知的是，可以对此处所描述说明的设备和方法做各种修改和改变，所有这些属于如所附权利要求中所定义的本发明的范围之内。特别地，本发明可以被用来制作或操作任何其它种类非易失性存储设备，而不仅是相变存储设备。例如，阻性存储设备，比如RRAM或电解存储器，铁电存储器(FeRAM)，闪存及EEPROM存储器也可被使用。
Claims (27)
1.一种用于对非易失性存储单元进行编程的方法，该方法包括：
提供非易失性存储单元(21a)，该非易失性存储单元(21a)能在第一状态和第二状态之间进行可逆转变；以及
向所述非易失性存储单元(21a)施加不可逆编程信号(IIRP)，从而使得所述非易失性存储单元(21a)响应于不可逆编程信号(IIRP)而不能在所述第一状态和所述第二状态之间转变。
2.根据权利要求1所述的方法，其中所述不可逆编程信号(IIRP)包括不可逆编程电流。
3.根据权利要求2所述的方法，其中所述不可逆编程电流(IIRP)的范围为用于所述非易失性存储单元(21a)的最大可逆编程电流(I1)的150％到200％。
4.根据上述任一项权利要求所述的方法，其中施加不可逆编程信号(IIRP)包括使所述非易失性存储单元(21a)过热。
5.一种用于对非易失性存储单元进行读取的方法，该方法包括：
评定(100、110、120、140、150、160；300-340)非易失性存储单元(21a、21b)是否能在第一状态和第二状态之间转变；
如果非易失性存储单元(21a)不能在第一状态和第二状态之间转变(130；360)，则确定第一不可逆逻辑值(“1”)与该非易失性存储单元(21a)相关联；以及
如果非易失性存储单元(21b)能在第一状态和第二状态之间转变(170；350)，则确定第二不可逆逻辑值(“0”)与该非易失性存储单元(21b)相关联。
6.根据权利要求5所述的方法，其中所述评定包括：
使非易失性存储单元(21a、21b)经过第一可逆编程操作(100)以编入第一可逆逻辑值(“0”)；
对非易失性存储单元(21a、21b)进行第一读取(110)；
确定第一读取的输出信号(IC0)是否与第一参考信号(IR0)处于第一关系(120)；以及
如果所述第一读取的输出信号(IC0)不与所述第一参考信号(IR0)处于第一关系，则判定非易失性存储单元(21a、21b)不能在所述第一状态和所述第二状态之间转变(120、130)。
7.根据权利要求6所述的方法，其中所述评定进一步包括：
如果所述第一读取的输出信号(IC0)与所述第一参考信号(IR0)处于第一关系(120)，则使非易失性存储单元(21a、21b)经过第二可逆编程操作(140)以编入第二可逆逻辑值(“1”)；
对非易失性存储单元(21a、21b)进行第二读取(150)；
确定第二读取的输出信号(IC1)是否与第二参考信号(IR1)处于第二关系(160)；
如果所述第二读取的输出信号(IC1)与所述第二参考信号(IR1)处于第二关系(160)，则判定非易失性存储单元(21a、21b)能在所述第一状态和第二状态之间转变(160、170)；以及
如果所述第二读取的输出信号(IC1)不与所述第二参考信号(IR1)处于第二关系(160)，则判定非易失性存储单元(21a、21b)不能在所述第一状态和所述第二状态之间转变。
8.根据权利要求5所述的方法，其中所述评定包括：
使非易失性存储单元(21a、21b)经过第一可逆编程操作(300)以编入第一可逆逻辑值(“0”)；
对非易失性存储单元(21a、21b)进行第一读取(310)；
使非易失性存储单元(21a、21b)经过第二可逆编程操作(320)以编入第二可逆逻辑值(“1”)；
对非易失性存储单元(21a、21b)进行第二读取(330)；以及
将第一读取(310)的结果(L1)和第二读取(330)的结果(L2)与各自的参考值进行比较(340)。
9.根据权利要求8所述的方法，其中所述评定进一步包括：
如果所述第一读取(310)的结果(L1)和所述第二读取(330)的结果(L2)符合各自的参考值，则判定非易失性存储单元(21a、21b)能在所述第一状态和所述第二状态之间转变(350)；以及
如果所述第一读取(310)的结果(L1)和所述第二读取(330)的结果
(L2)中的至少一者不符合各自的参考值，则判定非易失性存储单元(21a、21b)不能在所述第一状态和第二状态之间转变(360)。
10.一种用于对非易失性存储设备进行操作的方法，该方法包括以下步骤：
提供第一非易失性存储器(3)，该第一非易失性存储器(3)包括多个非易失性存储单元(21a、21b)，其中所述多个非易失性存储单元(21a、21b)能在第一状态和第二状态之间进行可逆转变；
根据权利要求1-8中的任一项权利要求对所述第一非易失性存储单元(21a)进行不可逆编程；
根据权利要求9-15中的任一项权利要求对所述第一非易失性存储单元(21a)和第二非易失性存储单元(21b)进行读取。
11.根据权利要求10所述的方法，该方法进一步包括当所述非易失性存储设备(1；200)第一次被加电时，将存储在所述第一非易失性存储单元(21a)和所述第二非易失性存储单元(21b)中的数据第一次复制到第二非易失性存储器(5)。
12.根据权利要求11所述的方法，该方法还包括：检验存储在所述第二非易失性存储器(5)中的数据的有效性，并且如果存储在所述第二非易失性存储器(5)中的数据是无效的，则将存储在所述第一非易失性存储单元(21a)和所述第二非易失性存储单元(21b)中的数据第二次复制到所述第二非易失性存储器(5)。
13.根据权利要求12所述的方法，其中所述检验包括：
在第一次复制之后，当所述非易失性存储设备(1；200)被第一次加电时，将非易失性存储元件(20)转变成有效状态；
在每次加电时读取非易失性寄存器(20)；
如果所述非易失性寄存器(20)处于有效状态，则确定存储在所述第二非易失性存储器(5)中的数据是有效的；
如果所述非易失性寄存器(20)处于无效状态，则确定存储在所述第二非易失性存储器(5)中的数据是无效的；以及
如果非易失性存储元件(20)处于无效状态，则将该非易失性存储元件(20)转变成有效状态。
14.一种非易失性存储单元编程设备，该设备包括编程信号源元件(13、13a)，该编程信号源元件(13、13a)用于向能在第一状态和第二状态之间进行可逆转变的非易失性存储单元(21a)施加不可逆编程信号(IIRP)，从而使得该非易失性存储单元(21a)响应于所述不可逆编程信号(IIRP)而不能在所述第一状态和所述第二状态之间转变。
15.根据权利要求14所述的设备，其中所述不可逆编程信号(IIRP)包括不可逆编程电流。
16.根据权利要求15所述的设备，其中所述不可逆编程电流(IIRP)的范围为用于所述非易失性存储单元(21a)的最大可逆编程电流(I1)的150％到200％。
17.一种非易失性存储单元读取设备，该设备包括：
评定模块(100、110、120、140、150、160；300-340)，用于评定非易失性存储单元(21a、21b)是否能够在第一状态和第二状态之间转变；
第一操作模块(130；360)，连接到所述评定模块(100、110、120、140、150、160；300-340)，所述第一操作模块(130；360)用于在非易失性存储单元(21a)不能在所述第一状态和所述第二状态之间转变的情况下，确定第一不可逆逻辑值(“1”)与该非易失性存储单元(21a)相关联；以及
第二操作模块(170；350)，该第二操作模块(170；350)用于在非易失性存储单元(21b)能在所述第一状态和所述第二状态之间转变的情况下，确定第二不可逆逻辑值(“0”)与该非易失性存储单元(21b)相关联。
18.根据权利要求17所述的设备，其中所述评定模块(100、110、120、140、150、160)包括：
第一可逆编程模块(100)，用于在非易失性存储单元(21a、21b)中编入第一可逆逻辑值(“0”)；
第一读取模块(110)，用于在所述第一可逆编程模块(100)的操作之后读取非易失性存储单元(21a、21b)的第一读取的输出信号(IC0)；
第一测试模块(120)，所述第一测试模块(120)用于确定所述第一读取的输出信号(IC0)是否与第一参考信号(IR0)处于第一关系(120)；以及
第三操作模块(120、130)，所述第三操作模块(120、130)用于在所述第一读取的输出信号(IC0)与所述第一参考信号(IR0)不处于第一关系的情况下，判定非易失性存储单元(21a、21b)不能在所述第一状态和第二状态之间转变。
19.根据权利要求18所述的设备，其中所述评定模块(100、110、120、140、150、160)进一步包括：
第二可逆编程模块(140)，所述第二可逆编程模块(140)用于在所述第一读取的输出信号(IC0)与所述第一参考信号(IR0)处于第一关系(120)的情况下，在非易失性存储单元(21a、21b)中编入第二可逆逻辑值(“1”)；
第二读取模块(150)，用于在所述第二可逆编程模块(140)的操作之后读取非易失性存储单元(21a、21b)的第二读取的输出信号(IC1)；
第二测试模块(160)，所述第二测试模块(160)用于确定所述第二读取的输出信号(IC1)是否与第二参考信号(IR1)处于第二关系(160)；
第四操作模块(160、170)，所述第四操作模块(160、170)用于在所述第二读取的输出信号(IC1)与第二参考信号(IR1)处于第二关系的情况下，判定非易失性存储单元(21a、21b)能在所述第一状态和第二状态之间转变；以及
第五操作模块(160、130)，所述第五操作模块(160、130)用于在所述第二读取的输出信号(IC1)与所述第二参考信号(IR1)不处于第二关系的情况下，判定非易失性存储单元(21a、21b)不能在所述第一状态和所述第二状态之间转变。
20.根据权利要求17所述的设备，其中所述评定模块(300-340)包括：
第一可逆编程模块(300)，用于在非易失性存储单元(21a、21b)中编入第一可逆逻辑值(“0”)；
第一读取模块(310)，用于在所述第一可逆编程模块(300)的操作之后读取非易失性存储单元(21a、21b)；
第二可逆编程模块(320)，用于在所述第一读取模块(310)的操作之后，在非易失性存储单元(21a、21b)中编入第二可逆逻辑值(“1”)；
第二读取模块(330)，用于在所述第二可逆编程模块(320)的操作之后读取非易失性存储单元(21a、21b)；以及
比较模块(340)，用于将所述第一读取模块(310)的输出结果(L1)和所述第二读取模块(330)的输出结果(L2)与各自的参考值(340)进行比较。
21.根据权利要求20所述的设备，其中所述评定模块(300-340)进一步包括：
第三操作模块(340、350)，所述第三操作模块(340、350)用于在所述第一读取模块(310)的输出结果(L1)和所述第二读取模块(330)的输出结果(L2)符合各自的参考值(340)的情况下，判定非易失性存储单元(21a、21b)能在所述第一状态和第二状态之间转变(350)；以及
第四操作模块(340、360)，所述第四操作模块(340、360)用于在第一读取模块(310)的输出结果(L1)和第二读取模块(330)的输出结果(L2)不符合各自的参考值的情况下，判定非易失性存储单元(21a、21b)不能在所述第一状态和所述第二状态之间转变。
22.一种非易失性存储设备，该设备包括：
第一非易失性阵列(3)，该第一非易失性阵列(3)具有多个可操作非易失性存储单元(21a、21b)；
其特征在于，所述可操作非易失性存储单元(21a、21b)包括
可逆存储单元(21b)，该可逆存储单元(21b)能在第一状态和第二状态之间转变；以及
耗尽存储单元(21a)，该耗尽存储单元(21a)不能在第一状态和第二状态之间转变。
23.根据权利要求22所述的设备，该设备进一步包括非易失性存储单元编程设备(7、13)，该非易失性存储单元编程设备(7、13)被配置为向已选可逆存储单元(21b)施加不可逆编程信号(IIRP)，从而使得所述已选可逆存储单元(21b)响应于编程电信号(IIRP)，而被转变成耗尽存储单元(21a)。
24.根据权利要求23所述的设备，其中所述非易失性存储单元编程设备(7、13)根据权利要求19-23中的任一项权利要求而被制成。
25.根据权利要求22-24中的任一项权利要求所述的设备，该设备进一步包括非易失性存储单元读取设备(7、13)，所述非易失性存储单元读取设备(7、13)被配置为将第一不可逆逻辑值(“1”)与所述耗尽存储单元(21a)相关联，以及将第二不可逆逻辑值(“0”)与所述可逆存储单元(21b)相关联。
26.根据权利要求25所述的设备，其中所述非易失性存储单元读取设备(7、13)根据权利要求24-28中的任一项权利要求而被制成。
27.一种系统(400)，该系统(400)包括：
处理单元(410)；
连接到所述处理单元(410)的接口(440)；以及
根据权利要求22-26中任一项权利要求所述的非易失性存储设备(1)，所述非易失性存储设备(1)连接到所述处理单元(410)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP07425616.5 | 2007-10-03 | ||
| EP07425616A EP2045814A1 (en) | 2007-10-03 | 2007-10-03 | Method and device for irreversibly programming and reading nonvolatile memory cells |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101430929A true CN101430929A (zh) | 2009-05-13 |
| CN101430929B CN101430929B (zh) | 2013-12-25 |
Family
ID=39267810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101488144A Active CN101430929B (zh) | 2007-10-03 | 2008-09-27 | 用于对非易失性存储单元进行不可逆编程和读取的方法和设备 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP2045814A1 (zh) |
| JP (1) | JP5613867B2 (zh) |
| KR (1) | KR101564905B1 (zh) |
| CN (1) | CN101430929B (zh) |
| DE (1) | DE102008041947B4 (zh) |
| SG (1) | SG151220A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101833557B (zh) * | 2009-05-25 | 2012-05-23 | 深圳市朗科科技股份有限公司 | 基于应用程序的文件缓存方法和装置 |
| US11031317B2 (en) | 2019-10-09 | 2021-06-08 | Toyota Motor Engineering & Manufacturing North America, Inc. | Direct bonded metal substrates with encapsulated phase change materials and electronic assemblies incorporating the same |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2249352A1 (en) * | 2009-05-05 | 2010-11-10 | Nxp B.V. | Phase change memory |
| US8569734B2 (en) | 2010-08-04 | 2013-10-29 | Micron Technology, Inc. | Forming resistive random access memories together with fuse arrays |
| US8804399B2 (en) | 2012-03-23 | 2014-08-12 | Micron Technology, Inc. | Multi-function resistance change memory cells and apparatuses including the same |
| WO2014119327A1 (ja) | 2013-02-01 | 2014-08-07 | パナソニック株式会社 | 不揮発性記憶装置のデータ記録方法および不揮発性記憶装置のデータ書き込み回路 |
| JP5689569B2 (ja) * | 2013-02-01 | 2015-03-25 | パナソニックＩｐマネジメント株式会社 | 不揮発性記憶装置 |
| WO2014132662A1 (ja) * | 2013-02-28 | 2014-09-04 | パナソニック株式会社 | 暗号処理装置 |
| US9811476B2 (en) | 2013-02-28 | 2017-11-07 | Panasonic Intellectual Property Management Co., Ltd. | Encryption and recording apparatus, encryption and recording system, and encryption and recording method |
| US9823860B2 (en) * | 2014-03-14 | 2017-11-21 | Nxp B.V. | One-time programming in reprogrammable memory |
| JP2014139862A (ja) * | 2014-05-01 | 2014-07-31 | Hitachi Ltd | 半導体装置、および記憶装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6778420B2 (en) * | 2002-09-25 | 2004-08-17 | Ovonyx, Inc. | Method of operating programmable resistant element |
| EP2204813B1 (en) * | 2004-05-03 | 2012-09-19 | Unity Semiconductor Corporation | Non-volatile programmable memory |
| US20060056227A1 (en) * | 2004-09-10 | 2006-03-16 | Parkinson Ward D | One time programmable phase change memory |
| US7327602B2 (en) * | 2004-10-07 | 2008-02-05 | Ovonyx, Inc. | Methods of accelerated life testing of programmable resistance memory elements |
| US7778069B2 (en) | 2005-10-17 | 2010-08-17 | Renesas Technology Corp. | Semiconductor device and its fabrication method |
| JP5111839B2 (ja) * | 2005-12-14 | 2013-01-09 | 三星電子株式会社 | 相変化ｏｔｐメモリセルを含む不揮発性メモリ素子、システム及びその方法 |
| DE602006012793D1 (de) * | 2006-01-20 | 2010-04-22 | St Microelectronics Srl | Elektrische Sicherungsstruktur auf der Basis eines Phasenwechselspeicherelements und entsprechendes Programmierverfahren |
-
2007
- 2007-10-03 EP EP07425616A patent/EP2045814A1/en not_active Withdrawn
-
2008
- 2008-09-10 DE DE102008041947.8A patent/DE102008041947B4/de active Active
- 2008-09-22 SG SG200807017-9A patent/SG151220A1/en unknown
- 2008-09-26 KR KR1020080094576A patent/KR101564905B1/ko active IP Right Grant
- 2008-09-27 CN CN2008101488144A patent/CN101430929B/zh active Active
- 2008-10-03 JP JP2008280494A patent/JP5613867B2/ja active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101833557B (zh) * | 2009-05-25 | 2012-05-23 | 深圳市朗科科技股份有限公司 | 基于应用程序的文件缓存方法和装置 |
| US11031317B2 (en) | 2019-10-09 | 2021-06-08 | Toyota Motor Engineering & Manufacturing North America, Inc. | Direct bonded metal substrates with encapsulated phase change materials and electronic assemblies incorporating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102008041947A1 (de) | 2009-04-23 |
| JP5613867B2 (ja) | 2014-10-29 |
| SG151220A1 (en) | 2009-04-30 |
| CN101430929B (zh) | 2013-12-25 |
| DE102008041947B4 (de) | 2020-08-06 |
| KR20090034733A (ko) | 2009-04-08 |
| KR101564905B1 (ko) | 2015-11-02 |
| EP2045814A1 (en) | 2009-04-08 |
| JP2009093786A (ja) | 2009-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101430929B (zh) | 用于对非易失性存储单元进行不可逆编程和读取的方法和设备 | |
| EP3098814B1 (en) | Methods and systems for nonvolatile memory data management | |
| US7394689B2 (en) | NAND flash memory device having security redundancy block and method for repairing the same | |
| US7180764B2 (en) | One-time programmable (OTP) memory devices enabling programming based on protected status and methods of operating same | |
| CN102237146B (zh) | 半导体存储装置的修复电路和修复方法 | |
| US7843741B2 (en) | Memory devices with selective pre-write verification and methods of operation thereof | |
| TWI455134B (zh) | Nonvolatile semiconductor memory device | |
| KR101755772B1 (ko) | 가변 트림 파라미터들을 갖는 메모리 디바이스 | |
| US20150085561A1 (en) | Semiconductor device and write method | |
| TWI685844B (zh) | 用於更新非揮發性記憶體中之一修整參數之技術 | |
| US7864579B2 (en) | Integrated circuits having a controller to control a read operation and methods for operating the same | |
| US7916526B2 (en) | Protection register for a phase-change memory | |
| US9177672B2 (en) | Methods of operating memory involving identifiers indicating repair of a memory cell | |
| CN104733042B (zh) | 半导体器件 | |
| US7339843B2 (en) | Methods and circuits for programming addresses of failed memory cells in a memory device | |
| US7136313B2 (en) | Semiconductor storage device | |
| US6525963B2 (en) | Programmable read-only memory and method for operating the read-only memory | |
| CN116705117A (zh) | 存储器的访问方法及装置 | |
| US7085181B2 (en) | Semiconductor device having storage circuit which stores data in nonvolatile manner by using fuse element | |
| WO2023047149A1 (en) | Improved ecc configuration in memories | |
| US7110296B2 (en) | Flash memory device capable of improving a data loading speed | |
| KR101069725B1 (ko) | 반도체 메모리 장치와 이를 위한 고장번지 제어 회로 및 방법 | |
| CN115410623A (zh) | 半导体装置 | |
| CN113539346A (zh) | 用于检测存储器阵列层面的检测电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |