CN101430869A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN101430869A
CN101430869A CNA2008101747736A CN200810174773A CN101430869A CN 101430869 A CN101430869 A CN 101430869A CN A2008101747736 A CNA2008101747736 A CN A2008101747736A CN 200810174773 A CN200810174773 A CN 200810174773A CN 101430869 A CN101430869 A CN 101430869A
Authority
CN
China
Prior art keywords
circuit
aforementioned
reversing
display device
delay circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101747736A
Other languages
English (en)
Inventor
片山茂宪
户谷隆史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Publication of CN101430869A publication Critical patent/CN101430869A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明涉及显示装置。提供可以对起因于连接于反转电路的高电压侧的电源及低电压侧的电源的电位的降低而将错误的信号供给于像素电极进行抑制的显示装置。该显示装置(100)，具备：多个像素(14)；连接于高电压侧的电源与低电压侧的电源，通过使供给于包括在像素(14)的像素电极(148a)的信号(F)反转而生成信号(/F)的多个反转电路(6a～6d)；和设置于多个反转电路(6a～6d)之间，用于使输入反转电路(6a～6d)的信号延迟的延迟电路(5a～5d)。

Description

显示装置
技术领域
本发明涉及显示装置，尤其涉及具备有对输入于像素的电位进行反转的反转电路的显示装置。
背景技术
现有，已知具备有使输入于像素的电位反转的反转电路的显示装置(例如，参照专利文献1)。上述专利文献1公开了一种显示装置，其设置包括存储元件、改写存储元件的晶体管、和将数据供给于像素电极的传输门的像素，基于存储于存储元件的数据使像素成为导通状态或截止状态。在该显示装置中，构成为通过使用于使像素成为截止状态的截止信号通过反转电路反转，生成使像素成为导通状态的导通信号。并且，在显示区域的范围外的4角，设置由“非”电路(反相器)所构成，通过使用于使像素成为截止状态的截止信号反转，生成使像素成为导通状态的导通信号的反转电路。
【专利文献1】特开2007-147963号公报
可是，在上述专利文献1记载的显示装置中，当通过配置于显示区域的范围外的4角的反转电路而使截止信号反转时，由于构成反转电路的“非”电路的n沟道晶体管与p沟道晶体管同时变成导通状态，所以在高电压侧的电源与低电压侧的电源之间流过贯通电流。因此，因为连接于多个反转电路的高电压侧的电源与低电压侧的电源的电位下降，所以存在改写像素的存储元件的晶体管、或内置于像素的存储元件发生误动作的不良状况。其结果，因为正确的数据并未供给于传输门，所以存在将错误的信号供给于像素电极的问题点。
发明内容
该发明，为了解决如上述的问题所作出，该发明的一个目的，为提供可以对起因于连接于反转电路的高电压侧的电源及低电压侧的电源的电位的降低而将错误的信号供给于像素电极进行抑制的显示装置。
为了达到上述目的，该发明的第1情形中的显示装置，具备：多个像素；连接于高电压侧的电源与低电压侧的电源，通过使供给于包括在像素的像素电极的第1电位反转而生成第2电位的多个反转电路；和设置于多个反转电路之间，用于使输入反转电路的信号延迟的延迟电路。
在该第1情形的显示装置中，如上述地，由于在多个反转电路之间，具备用于使输入反转电路的信号延迟的延迟电路，通过延迟电路，能够通过分别延迟输入多个反转电路的信号而对反转电路同时动作进行抑制。由此，与在多个反转电路同时输入相同的信号而反转电路同时动作的情况不同，能够减小在反转电路的高电压侧的电源与低电压侧的电源之间瞬时流过的贯通电流。其结果，因为能够对反转电路的高电压侧的电源与低电压侧的电源的电位下降进行抑制，所以能够对错误的信号供给于像素电极进行抑制。
在上述第1情形的显示装置中，优选：第1电位及第2电位，为脉冲状的信号。如果如此地进行构成，则因为不使数据反转、而转变施加于液晶的电压的方向，所以能够将消耗电力抑制为低，并对液晶烧损进行抑制。
在上述第1情形的显示装置中，优选：延迟电路设置多个；多个延迟电路之中的至少一部分，形成于配置多个像素的区域内。如果如此地进行构成，则与使多个延迟电路形成于配置像素的区域外的情况不同，能够容易地使显示装置的平面性的大小，减小延迟电路形成于配置多个像素的区域内的大小的量。
该情况下，优选：配置多个像素的区域，为矩形状；多个反转电路，包括在配置多个像素的矩形状的区域的4角配置的4个反转电路；4个反转电路之中，相邻的每2个反转电路构成为，通过在配置多个像素的区域内形成的延迟电路进行连接。如果如此地进行构成，则与对各个反转电路通过在配置多个像素的区域之外形成的延迟电路进行连接的情况不同，即使在设置有延迟电路的情况下，也能够对显示装置的平面性的大小变大进行抑制。
在延迟电路形成于配置上述多个像素的区域内的显示装置中，优选：多个延迟电路之中，至少形成于配置多个像素的区域内的延迟电路，通过电阻与电容所构成。如果如此地进行构成，则与例如通过反相器等构成延迟电路的情况不同，能够容易地减小延迟电路的大小。其结果，能够容易地将延迟电路形成于配置多个像素的区域内。
该情况下，优选：还具备包括在形成于配置多个像素的区域内的延迟电路中的布线，和向像素供给数据的数据线；布线的表面电阻，比数据线的表面电阻大。如果如此地进行构成，则能够容易地通过布线，进行从延迟电路所输出的信号的延迟。
在上述第1情形的显示装置中，优选：延迟电路设置多个；多个延迟电路，使其延迟量变得相同地所构成。如果如此地进行构成，则与各延迟电路的延迟量参差不一的情况不同，能够正确地调整输入各反转电路的信号的延迟量。
在上述第1情形的显示装置中，延迟电路，也可以包括反相电路。
在上述第1情形的显示装置中，延迟电路，也可以至少包括“与非”电路及“或非”电路之任一。
在上述第1情形的显示装置中，优选：输入反转电路的信号构成为，输入像素的像素电极与共用电极。如果如此地进行构成，则与在像素电极与共用电极分别输入来自并不相同的电源的信号的情况不同，能够使显示装置的构成简单化。
在上述第1情形的显示装置中，优选：像素，包括存储元件。如果如此地进行构成，则因为在未改写像素的数据时，以与存储元件待用时消耗的电流相同程度的消耗电流而已，所以能够显示装置的消耗电力变大进行抑制。
在上述第1情形的显示装置中，也可以将反转电路及延迟电路，形成于形成构成像素的半导体元件的基板上。
该发明的第2情形的电子设备，具备权利要求1～12的任何一项所述的显示装置。如果如此地进行构成，则能够得到可以进行对起因于连接于反转电路的高电压侧的电源及低电压侧的电源的电位的降低而将错误的信号供给于像素电极进行抑制的电子设备。
附图说明
图1是本发明的第1实施方式的显示装置的俯视图。
图2是本发明的第1实施方式的显示装置的驱动电路与显示区域的放大图。
图3是本发明的第1实施方式的像素的电路图。
图4是本发明的第1实施方式的延迟电路的电路图。
图5是本发明的第1实施方式的反转电路的电路图。
图6是本发明的第1实施方式的反相器的电路图。
图7是本发明的第1实施方式的信号F与信号/F的波形图。
图8是表示采用了本发明的第1实施方式的显示装置的电子设备之一例的图。
图9是表示采用了本发明的第1实施方式的显示装置的电子设备之一例的图。
图10是本发明的第2实施方式的显示装置的俯视图。
图11是本发明的第2实施方式的显示装置的电路图。
图12是本发明的第3实施方式的显示装置的俯视图。
图13是本发明的第3实施方式的显示装置的电路图。
图14是本发明的第1～第3实施方式的变形例的延迟电路的电路图。
图15是本发明的第1～第3实施方式的变形例的延迟电路的电路图。
图16是本发明的第1～第3实施方式的变形例的延迟电路的电路图。
图17是本发明的第1～第3实施方式的变形例的延迟电路的电路图。
符号的说明
5a、5b、5c、5d、5e、5f、5g、5h、5i、5j、5k、5l  延迟电路
6a、6b、6c、6d  反转电路
14  像素
18，19  数据线
51  电阻
52  电容
53  布线
145  SRAM(存储元件)
148a  像素电极
148b  共用电极
511，512  反相器
514，516  “与非”电路
515，517  “或非”电路
具体实施方式
以下，基于附图对本发明的实施方式进行说明。
第1实施方式
图1，是本发明的第1实施方式的显示装置的俯视图。图2～图6，是用于对本发明的第1实施方式的显示装置的构成进行说明的图。首先，参照图1～图6，对本发明的第1实施方式的显示装置100的构成进行说明。
第1实施方式的显示装置100，如示于图1地，通过形成于基板1上的显示区域2、Y驱动电路3、X驱动电路4、延迟电路5a～5d、反转电路6a～6d、信号输入端子7、和对向电极焊盘8所构成。以下，详细地进行说明。
如示于图1地，在配置后述的多个像素14的矩形状的显示区域2，配置连接于Y驱动电路3的Y栅极线9，并配置连接于X驱动电路4的X栅极线10。并且，反转电路6a～6d，在矩形状的显示区域2的4角各配置其一，分别通过信号线11及信号线12所连接。还有，构成为，在信号线11，供给通过反转电路6a～6d而逻辑反转之前的信号，并在信号线12，供给通过反转电路6a～6d逻辑已反转的信号。在此，在第1实施方式中，延迟电路5a，通过信号线11连接于反转电路6a与6b。并且，延迟电路5b，通过信号线11连接于反转电路6b与6c。并且，延迟电路5c，通过信号线11连接于反转电路6c与6d。并且，延迟电路5d，通过信号线11连接于反转电路6a与6d。在此，在第1实施方式中，延迟电路5a～5d构成为，使得延迟量变得相同。并且，在信号输入端子7中，包括在后述的像素电极148a输入信号的端子7a，端子7a，连接于反转电路6a及6d，并连接于延迟电路5a及5d。并且，端子7a，连接于对向电极焊盘8。并且，信号线11及信号线12构成为，分别通过后述的传输门146及传输门147，连接于像素14的像素电极148a。
并且，如示于图2地，在Y驱动电路3，设置输入4进制数的信号的多条布线31，多条布线31之中的4条布线31，连接于“与非”电路32的输入端子。并且，“与非”电路32的输出端子，通过缓冲器13连接于多个像素14及虚设像素14a。还有，虚设像素14a，在显示区域2的外侧，沿Y驱动电路3配置3列，沿X驱动电路4配置1列。
并且，在X驱动电路4，设置输入4进制数的信号的多条布线41，多条布线41之中的4条布线41，连接于“与非”电路42的输入端子。并且，“与非”电路42的输出端子，连接于缓冲器15的输入端子。并且，在X驱动电路4，设置对输入写允许(ライトイネ—ブル)信号与芯片启动(チツプトイネ—ブル)信号的未图示的“与”电路的输出信号进行输入的多条布线43，多条布线43之中的1条布线43，连接于缓冲器15的输入端子。并且，缓冲器15的输出端子，连接于像素14、与采样保持电路16。
并且，在采样保持电路16，输入数据线17。并且，来自采样保持电路16的输出信号构成为，通过数据线18与数据线19输入于像素14。还有，在数据线19，构成为输出相对于输出于数据线18的信号D逻辑反转的信号/D。
并且，在像素14，构成为将施加于后述的像素电极148a的信号F、与通过反转电路6a～6d将信号F的逻辑已反转的信号/F，通过信号线11与信号线12，分别输入。还有，信号F及信号/F，为本发明的“第1电位”及“第2电位”之一例。
并且，如示于图3地，像素14，由晶体管141～晶体管144、SRAM145、传输门146及传输门147、和液晶元件148所构成。还有，SRAM145，为本发明的“存储元件”之一例。
并且，在晶体管141的栅极，连接输入来自Y驱动电路3的信号的Y栅极线9，并且将源极/漏极之一方连接于数据线18。并且，在晶体管141的源极/漏极另一方，连接晶体管142的源极/漏极之一方。并且，在晶体管142的栅极，连接输入来自X驱动电路4的信号的X栅极线10，并在源极/漏极另一方，连接SRAM145。并且，在晶体管143的栅极，连接输入来自X驱动电路4的信号的X栅极线10，并在源极/漏极之一方，连接SRAM145。并且，在晶体管144的栅极，连接输入来自Y驱动电路3的信号的Y栅极线9，并在源极/漏极另一方，连接数据线19。
并且，SRAM145，通过2个反相器145a及反相器145b所构成。还有，反相器145a的输出信号作为反相器145b的输入信号所连接，并且反相器145b的输出信号作为反相器145a的输入信号所连接。
并且，传输门146的输入端子之一方，连接于SRAM145的反相器145a的输入侧、和反相器145b的输出侧，并且输入端子另一方，连接于供给使像素14成为导通状态的信号/F的信号线12。并且，传输门147的输入端子之一方，连接于SRAM145的反相器145a的输出侧、和反相器145b的输入侧，并且输入端子另一方，连接于供给使像素14成为截止状态的信号F的信号线11。并且，传输门146与传输门147的输出端子，连接于液晶元件148的像素电极148a。在此，传输门146，构成为：在端子Q为高电平而端子/Q为低电平的情况下，通过变成导通状态，对信号线12与像素电极148a进行电连接。并且，传输门147，构成为：在端子Q为低电平而端子/Q为高电平的情况下，通过变成导通状态，对信号线11与像素电极148a进行电连接。
并且，液晶元件148，由连接于传输门146及传输门147的像素电极148a、对向于像素电极148a所配置的共用电极148b、和夹持于像素电极148a及共用电极148b之间的液晶148c所构成。
并且，在第1实施方式中，如示于图4地，延迟电路5a～5d，输入侧与输出侧连接于布线11。该延迟电路5a～5d，分别通过5个电阻51、和4个电容52所构成。电阻51串联连接。并且，电容52之一方电极，连接于2个电阻51串联连接的连接点，并且电容52的另一方电极接地。并且，延迟电路5a～5d的电阻51与电容52，通过布线53所构成，布线53的表面电阻(シ—ト抵抗)，变得比像素14的数据线18及布线19的表面电阻大地所构成。
并且，如示于图5地，反转电路6a～6d，通过交替连接3个正逻辑的反相器61a和2个负逻辑的反相器61b所构成。并且，反相器61a及反相器61b，如示于图6地，通过在p沟道晶体管611的源极/漏极之一方连接n沟道晶体管612的源极/漏极之一方所构成。并且，p沟道晶体管611的源极/漏极另一方连接于高电压侧的电源(VDD)。并且，n沟道晶体管612的源极/漏极另一方接地(GND)。并且，p沟道晶体管611的栅极与n沟道晶体管612的栅极相连接。
图7，是本发明的第1实施方式的信号F与信号/F的波形图。接下来，采用图1～图3及图7，对本发明的第1实施方式的显示装置100的动作进行说明。
首先，在示于图2的Y驱动电路3中，通过将4进制数的信号输入于布线31，选择对应于规定的地址的“与非”电路32。由此，在示于图3的规定的Y栅极线9上栅极所连接的晶体管141及晶体管144变成导通状态
其次，在示于图2的X驱动电路4中，通过将4进制数的信号输入于布线41，选择对应于规定的地址的“与非”电路42。而且，来自“与非”电路42的输出，输入于缓冲器15。并且，来自输入写允许信号和芯片启动信号的未图示的“与”电路的输出信号通过布线43输入于缓冲器15。而且，来自缓冲器15的输出，输入于像素14，并输入于采样保持电路16。由此，在示于图3的X栅极线10上栅极所连接的晶体管142及晶体管143变成导通状态。
并且，如示于图2地，信号D及信号/D从数据线17输入于采样保持电路16，并且来自采样保持电路16的输出，输出于像素14。而且，信号D与信号/D，通过示于图3的数据线18及数据线19，分别存储于SRAM145的端子Q及端子/Q。
并且，如示于图3地，在信号线11，输入于像素电极148a的信号F被输入。在此，在第1实施方式中，信号F，如示于图7地，是脉冲状的信号。并且，输入于信号线11的信号F的一部分，通过反转电路6a～6d，反转为逻辑反转的信号/F，输入于信号线12，在此，在第1实施方式中，如示于图1地，通过在各反转电路6a～6d间，设置延迟电路5a～5d，从各反转电路6a～6d所输出的信号/F，如示于图7地，与信号F同样地为脉冲状的信号，并比信号F仅延迟t时间量。通过该延迟电路5a～5d、和从端子7a到各反转电路6a～6d的布线的长度不相同，各反转电路6a～6d以不同的定时进行信号的反转。在此，在第1实施方式中，在示于图3的共用电极148b，输入与输入于反转电路6a～6d的信号相同的信号F。
在此，如果端子Q为高电平，则传输门146变成导通状态，传输门147变成截止状态。由此，在像素电极148a，从信号线12输入信号/F。其结果，变成在像素电极148a输入信号/F，并在共用电极148b，输入信号F的状态，像素14成为导通状态。并且，如果端子Q为低电平，则传输门146变成截止状态，传输门147变成导通状态。其结果，变成在像素电极148a输入信号F，并在共用电极148b，也输入信号F的状态，像素14成为截止状态。
图8及图9，分别是用于对采用了本发明的第1实施方式的显示装置的电子设备之一例及其他例进行说明的图。接下来，关于采用了本发明的第1实施方式的显示装置100的电子设备进行说明。
本发明的第1实施方式的显示装置100，如示于图8及图9地，可以用于便携电话机200及PC(Personal Computer，个人计算机)300等。在图8的便携电话机200中，在显示画面200a采用本发明的第1实施方式中的显示装置100。并且，在图9的PC300中，可以用于键盘300a等的输入部及显示画面300b等。并且，在使各电子设备通过电池等进行驱动的情况下，可以通过采用不使用光源的反射型液晶面板而使电池的寿命延长。并且，可以通过将外部电路内置于液晶面板内的基板而大幅度减少部件个数，并进行装置主体的轻量化及小型化。
在第1实施方式中，如上述地，通过在4个反转电路6a～6d之间、具备用于使输入于反转电路6a～6d的信号延迟的延迟电路5a～5d，由于通过延迟电路5a～5d、输入于4个反转电路6a～6d的信号分别延迟而能够对反转电路6a～6d同时地动作进行抑制。由此，与在4个反转电路6a～6d同时输入相同的信号而反转电路6a～6d同时进行动作的情况不同，能够使瞬间流过反转电路6a～6d的高电压侧的电源与低电压侧的电源之间的贯通电流变小。由此，因为能够对反转电路6a～6d的高电压侧的电源与低电压侧的电源的电位发生下降进行抑制，所以能够对改写包括于像素14的SRAM145的晶体管141～144、SRAM145发生误动作进行抑制。其结果，能够对错误的信号供给于像素电极148a进行抑制。
并且，在第1实施方式中，如上述地，通过使信号F及信号/F成为脉冲状的信号，与在像素电极148a输入直流的信号的情况不同，因为施加于液晶148c的电压的方向转变，所以能够将消耗电力抑制为低，并抑制液晶148c烧损。
并且，在第1实施方式中，如上述地，通过使得延迟量变得相同地构成延迟电路5a～5d，与各延迟电路5a～5d的延迟量参差不齐的情况不同，能够正确地调整输入于各反转电路6a～6d的信号的延迟量。
并且，在第1实施方式中，如上述地，通过使输入于反转电路6a～6d的信号，以输入于像素14的像素电极148a与共用电极148b的方式构成，与在像素电极148a与共用电极148b分别输入来自不同的电源的信号的情况不同，能够使显示装置100的构成简单化。
并且，在第1实施方式中，如上述地，通过使得像素14包括SRAM145地进行构成，因为当不改写像素14的数据时，以与SRAM145待用时所消耗的电流相同程度的消耗电流而已，所以能够对显示装置100的消耗电力变大进行抑制。
第2实施方式
图10，是本发明的第2实施方式的显示装置的俯视图。图11，是本发明的第2实施方式的显示装置的电路图。接下来，参照图10及图11，在该第2实施方式中，与上述第1实施方式不同，关于延迟电路5e～5h设置于显示区域2内的显示装置101进行说明。
第2实施方式的显示装置，如示于图10及图11地，反转电路6a～6d，在矩形状的显示区域2的4角各配置其1，反转电路6a及6d(反转电路6b及6c)，通过信号线11及信号线12所连接。还有，构成为：信号线11，输入通过反转电路6a～6d逻辑反转之前的信号，并且信号线12，输出通过反转电路6a～6d逻辑已反转的信号。并且，延迟电路5b，通过布线11连接于反转电路6b与反转电路6c。并且，延迟电路5d，通过布线11连接于反转电路6a与反转电路6d。
在此，在第2实施方式中，如示于图11地，延迟电路5e设置于显示区域2内。延迟电路5e，通过布线54，连接于反转电路6a与反转电路6b。并且，延迟电路5f设置于显示区域2内。延迟电路5f，通过布线54，连接于反转电路6c与反转电路6d。并且，对延迟电路5b与延迟电路5d进行连接地，设置延迟电路5g及延迟电路5h。在此，在第2实施方式中，延迟电路5b、5d及5e～5h之中，形成于配置像素14的显示区域2内的延迟电路5e～5h，通过电阻51与电容52所构成。并且，延迟电路5b、5d及5e～5h之中，形成于显示区域2之外的延迟电路5b及5d，既可以通过电阻51与电容52所构成，也可以通过反相器等而构成。并且，在第2实施方式中，构成电阻51与电容52的布线53的表面电阻，变得比数据线18及19(参照图3)的表面电阻大地所构成。具体地，构成电阻51与电容52的布线53的材质的表面电阻，变得比数据线18及19的材质的表面电阻高地进行构成。并且，使构成电阻51与电容52的布线53的粗细，变得比数据线18及19的布线粗地进行构成。并且，在第2实施方式中，通过电阻51与电容52所构成的延迟电路5b、5d及5e～5h，使得延迟量变得相同地所构成。
还有，第2实施方式的其他的构成，与上述第1实施方式同样。
在第2实施方式中，如上述地，通过使延迟电路5b、5d及5e～5h之中，延迟电路5e～5h，形成于配置多个像素14的显示区域2内，与使延迟电路5e～5h形成于显示区域2之外的情况不同，能够使显示装置2的平面性的大小，减小延迟电路5e～5h的大小的量。
并且，在第2实施方式中，如上述地，由于延迟电路5b、5d及5e～5h之中，形成于配置多个像素14的显示区域2内的延迟电路5e～5h，通过电容51与电容52构成，与例如通过反相器等而构成延迟电路5e～5h的情况不同，能够容易地使延迟电路5e～5h的大小变小。其结果，能够容易地使延迟电路5e～5h形成于配置多个像素14的显示区域2内。
并且，在第2实施方式中，如上述地，通过构成电阻51与电容52的布线53的电阻，变得比数据线18及19的电阻大地进行构成，能够容易地通过布线53，进行从延迟电路5b、5d及5e～5h所输出的信号/F的延迟。
并且，在第2实施方式中，如上述地，通过使得延迟量变得相同地构成延迟电路5b、5d及5e～5h，与各延迟电路5b、5d及5e～5h的延迟量参差不齐的情况不同，能够正确地调整输入于各反转电路6a～6d的信号的延迟量。
并且，在第2实施方式中，如上述地，由于对相邻的反转电路6a及6d(反转电路6b及6c)，通过形成于显示区域2的延迟电路5e(延迟电路5f)进行连接，与对各个反转电路6a～6d通过形成于显示区域2之外的延迟电路进行连接的情况不同，即使在设置有延迟电路5e(延迟电路5f)的情况下，也能够对显示装置101的平面性的大小变大进行抑制。
还有，第2实施方式的其他效果，与上述第1实施方式相同。
第3实施方式
图12，是本发明的第3实施方式的显示装置的俯视图。图13，是本发明的第3实施方式的显示装置的电路图。接下来，参照图12及图13，在该第3实施方式中，与上述第1实施方式不同，关于延迟电路5i～5l设置于显示区域2内的显示装置102进行说明。
第3实施方式的显示装置102，如示于图12及图13地，反转电路6a～6d，在矩形状的显示区域2的4角各配置其1，反转电路6a及6d(反转电路6b及6c)，通过信号线11及信号线12所连接。还有，构成为：信号线11，输入通过反转电路6a～6d逻辑进行反转之前的信号，并且信号线12，输出通过反转电路6a～6d逻辑已反转的信号。并且，延迟电路5a，通过信号线11连接于反转电路6a与反转电路6b。并且，延迟电路5c，通过信号线11连接于反转电路6c与反转电路6d。
在此，在第3实施方式中，如示于图13地，延迟电路5i通过布线55连接于反转电路6b与反转电路6c地设置于显示区域2内，并且延迟电路5j通过布线55连接于反转电路6a与反转电路6d地设置于显示区域2内。并且，对延迟电路5a与延迟电路5c进行连接地，设置延迟电路5k及延迟电路5l。在此，在第3实施方式中，延迟电路5a、5c及5i～5l之中，形成于配置像素14的显示区域2内的延迟电路5i～5l，通过电阻51与电容52所构成。并且，延迟电路5a、5c及5i～5l之中，形成于显示区域2之外的延迟电路5a及5c，既可以通过电阻51与电容52所构成，也可以通过反相器等进行构成。并且，在第3实施方式中，构成电阻51与电容52的布线53的表面电阻，变得比数据线18及19(参照图3)的表面电阻大地所构成。并且，在第3实施方式中，通过电阻51与电容52所构成的延迟电路5a、5c及5i～5l，使得延迟量变得相同地所构成。
还有，第3实施方式的其他的构成，与上述第1实施方式同样。
并且，第3实施方式的效果，与上述第2实施方式相同。
并且，此番所公开的实施方式，应当认为在所有方面为例示而非限制性。本发明的范围，不由上述的具体实施方式的说明而通过权利要求的范围所表示，而且包括在与权利要求的范围同等的意思及范围内的所有的改变。
例如，虽然在上述第1～第3实施方式中，示出了在像素14内设置SRAM145的例，但是本发明并不限于此，也可以设置DRAM。
并且，虽然在上述第1～第3实施方式中，示出了由电阻51与电容52构成延迟电路5a～5l的例，但是本发明并不限于此，如示于图14的变形例地，也可以交替地连接2个正逻辑的反相器511、与2个负逻辑的反相器512而构成延迟电路。
并且，虽然在上述第1～第3实施方式中，示出了由电阻51与电容52构成延迟电路5a～5l的例，但是本发明并不限于此，如示于图15的变形例地，也可以串联连接由2个p沟道晶体管513a、和2个n沟道晶体管513b构成的反相器513而构成延迟电路。还有，连接于高电压的电源的p沟道晶体管513a及接地的n沟道晶体管513b源极与漏极相连接。
并且，虽然在上述第1～第3实施方式中，示出了由电阻51与电容52构成延迟电路5a～5l的例，但是本发明并不限于此，如示于图16的变形例地，也可以交替地连接2个正逻辑的“与非”电路514、与2个负逻辑的“或非”电路515而构成延迟电路。
并且，虽然在上述第1～第3实施方式中，示出了由电阻51与电容52构成延迟电路5a～5l的例，但是本发明并不限于此，如示于图17的变形例地，也可以交替地连接2个正逻辑的“或非”电路516、与2个负逻辑的“与非”电路517而构成延迟电路。

Claims (13)

1.一种显示装置，其特征在于，具备：
多个像素；
多个反转电路，其连接于高电压侧的电源和低电压侧的电源，通过使供给于包括在前述像素的像素电极的第1电位反转而生成第2电位；和
延迟电路，其设置于前述多个反转电路之间，用于使输入前述反转电路的信号延迟。
2.按照权利要求1所述的显示装置，其特征在于：
前述第1电位及前述第2电位，为脉冲状的信号。
3.按照权利要求1或2所述的显示装置，其特征在于：
前述延迟电路设置多个；
前述多个延迟电路之中的至少一部分，形成于配置前述多个像素的区域内。
4.按照权利要求3所述的显示装置，其特征在于：
配置前述多个像素的区域，为矩形状；
前述多个反转电路，包括在配置前述多个像素的矩形状的区域的4角配置的4个反转电路；
前述4个反转电路之中，相邻的每2个反转电路构成为，通过在配置前述多个像素的区域内形成的前述延迟电路进行连接。
5.按照权利要求3或4所述的显示装置，其特征在于：
前述多个延迟电路之中，至少在配置前述多个像素的区域内形成的延迟电路，通过电阻和电容构成。
6.按照权利要求5所述的显示装置，其特征在于，还具备：
布线，其包括在配置前述多个像素的区域内形成的延迟电路中；和
数据线，其给前述像素供给数据；
其中，前述布线的表面电阻，比前述数据线的表面电阻大。
7.按照权利要求1～6的任何一项所述的显示装置，其特征在于：
前述延迟电路设置多个；
前述多个延迟电路，以延迟量变得相同的方式构成。
8.按照权利要求7所述的显示装置，其特征在于：
前述延迟电路，包括反相电路。
9.按照权利要求1或2所述的显示装置，其特征在于：
前述延迟电路，至少包括“与非”电路及“或非”电路之任一。
10.按照权利要求1～9中的任何一项所述的显示装置，其特征在于：
输入前述反转电路的信号，以输入前述像素的前述像素电极和共用电极的方式构成。
11.按照权利要求1～10的任何一项所述的显示装置，其特征在于：
前述像素，包括存储元件。
12.按照权利要求1～11的任何一项所述的显示装置，其特征在于：
前述反转电路及前述延迟电路，在形成构成像素的半导体元件的基板上形成。
13.一种电子设备，其特征在于，具备：
权利要求1～12的任何一项所述的显示装置。
CNA2008101747736A 2007-11-07 2008-11-03 显示装置 Pending CN101430869A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP289185/2007 2007-11-07
JP2007289185A JP4539709B2 (ja) 2007-11-07 2007-11-07 表示装置

Publications (1)

Publication Number Publication Date
CN101430869A true CN101430869A (zh) 2009-05-13

Family

ID=40587605

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101747736A Pending CN101430869A (zh) 2007-11-07 2008-11-03 显示装置

Country Status (4)

Country Link
US (1) US20090115691A1 (zh)
JP (1) JP4539709B2 (zh)
KR (1) KR101000653B1 (zh)
CN (1) CN101430869A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102053434A (zh) * 2009-10-27 2011-05-11 乐金显示有限公司 液晶显示设备的阵列基板、液晶显示设备及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421807B2 (en) * 2010-06-03 2013-04-16 Chimei Innolux Corporation Display device
JP2012037855A (ja) * 2010-08-03 2012-02-23 Chi Mei Electronics Corp 液晶ディスプレイ装置及びこれを有する電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135748B2 (ja) * 1993-06-21 2001-02-19 株式会社東芝 表示データ駆動用集積回路
US6856373B2 (en) * 2000-08-29 2005-02-15 Fujitsu Display Technologies Corporation Liquid crystal display apparatus and reduction of electromagnetic interference
JP2003233358A (ja) * 2002-02-12 2003-08-22 Hitachi Ltd 液晶ドライバ及び液晶ディスプレイ装置
JP2007094262A (ja) * 2005-09-30 2007-04-12 Epson Imaging Devices Corp 電気光学装置及び電子機器
JP4747805B2 (ja) * 2005-11-28 2011-08-17 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102053434A (zh) * 2009-10-27 2011-05-11 乐金显示有限公司 液晶显示设备的阵列基板、液晶显示设备及其制造方法
CN102053434B (zh) * 2009-10-27 2012-08-22 乐金显示有限公司 液晶显示设备的阵列基板、液晶显示设备及其制造方法

Also Published As

Publication number Publication date
JP2009116051A (ja) 2009-05-28
KR101000653B1 (ko) 2010-12-10
US20090115691A1 (en) 2009-05-07
JP4539709B2 (ja) 2010-09-08
KR20090047356A (ko) 2009-05-12

Similar Documents

Publication Publication Date Title
CN100476912C (zh) 半导体器件、显示装置以及电子设备
CN105096803B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
TWI628649B (zh) 液晶顯示裝置及其電子裝置
KR100405026B1 (ko) 액정표시장치
EP3678124A1 (en) Shift register unit, driving apparatus, display apparatus, and driving method
US9601073B2 (en) Shift register
KR101769400B1 (ko) 게이트 구동 장치 및 이를 포함하는 표시 장치
CN105632446A (zh) Goa单元及其驱动方法、goa电路、显示装置
JP5973123B2 (ja) ゲート駆動装置及びこれを含む表示装置
WO2014061574A1 (ja) 表示装置およびその駆動方法
CN102402964B (zh) 显示面板及其栅极驱动电路
KR20060092104A (ko) 시프트 레지스터 및 액정구동회로
JP5059471B2 (ja) 表示装置
CN102800289A (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN101779227A (zh) 显示面板和显示装置
CN102117604B (zh) 液晶显示装置
CN101355353A (zh) 半导体集成电路、反相电路、缓冲电路及位准移位器电路
CN104464645A (zh) 移位寄存器和显示装置
US9886928B2 (en) Gate signal line drive circuit
CN104965369A (zh) 一种阵列基板、显示面板以及显示装置
CN104699313A (zh) 一种触控面板及显示装置
CN105679224A (zh) 移位寄存器电路、栅极驱动器及显示设备
CN106548747A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108364622A (zh) 移位寄存器单元及其驱动方法、驱动装置和显示装置
CN105489190B (zh) 移位寄存单元及其驱动方法、栅极驱动电路、阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090513