CN101427389B - 具有置于薄膜上的发光二极管芯片的发光二极管平台 - Google Patents

具有置于薄膜上的发光二极管芯片的发光二极管平台 Download PDF

Info

Publication number
CN101427389B
CN101427389B CN200780014418.6A CN200780014418A CN101427389B CN 101427389 B CN101427389 B CN 101427389B CN 200780014418 A CN200780014418 A CN 200780014418A CN 101427389 B CN101427389 B CN 101427389B
Authority
CN
China
Prior art keywords
film
led
thickness
chip
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200780014418.6A
Other languages
English (en)
Other versions
CN101427389A (zh
Inventor
川口宏明
尼克·谢泼德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lexedis Lighting GmbH
Original Assignee
Lexedis Lighting GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lexedis Lighting GmbH filed Critical Lexedis Lighting GmbH
Publication of CN101427389A publication Critical patent/CN101427389A/zh
Application granted granted Critical
Publication of CN101427389B publication Critical patent/CN101427389B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

一种LED封装，包括：一LED芯片(1)，其具有在一衬底上的一光活性层；一平台，其包括一中心薄膜，该LED芯片(1)被装配成与平台的材料紧密热接触；该薄膜(3)的厚度小于该芯片尺寸(L)的3/10；该支撑结构(5)的厚度大于该薄膜(3)的厚度的两倍，一般为10倍，合理地达到25倍，其由该薄膜(3)整体形成，大体上大于该薄膜(3)的厚度。其中该薄膜(3)设置有至少一电隔离通路接触部，其被填充有导电材料并连接到该LED芯片(1)的电极之一上。

Description

具有置于薄膜上的发光二极管芯片的发光二极管平台
技术领域
本发明涉及一种具有置于薄膜上的发光二极管(LED)芯片的LED平台。
背景技术
众所周知的是在所谓封装里设置高亮度(high brightness，HB)LED和中等功率的LED，其中这些LED被设置在一支撑衬底上。
因此LED芯片被设置在一子底座(submount)上，该子底座包括具有机械性能和较好导热性的介质材料。目前用于衬底和子底座的材料需要最小的加工厚度。
对于正面朝上(face-up，FU)LED芯片设计，LED芯片的衬底可以使用一胶合剂或焊料联结到子底座上。
倒装芯片(flip chip，FC)技术目前的发展致力于减少通往封装的热通道，该封装提供发光半导体材料的改善的热控制。对于FC应用联结技术，例如钉头金凸点联结可以被用于在LED电极区域的低比例区域连接两个部件。然而，这种装配技术是昂贵的并且提供有限的机械支撑和有限的热性能。
在LED装配的背面使用电气焊料联结是理想的。这些互相连接增加了设计的成本和复杂性，并且在金属或者介电材料，特别是薄的材料厚度的材料中难以实践。目前使焊料面接触的替代方法首选是馈电的制作。
然后，LED芯片和子底座组件被设置于一些最终封装中以使电接触和光输出建立。
现在，存在高亮度LED芯片在增长的功率下工作的问题。LED芯片的光转换效率非常低，因此该LED芯片产生的热量不得不通过封装材料移除到周围环境中。封装后的LEDs所引起的大多数费用仍然被材料的费用所主导，其中除了LED之外，该费用是与全部制造费用相比相对较高的。
问题是LED衬底、子底座和封装材料的结合表现出从芯片到周围环境的热传输的最薄弱的环节。导热良好的材料如金属底座不能单独使用，因为与LED的电接触必须是电绝缘的。而这是可能的，这些材料产生导热率的减少，该导热率限制了能够被用在低功率器件的封装中的芯片的物理尺寸和功率(例如芯片尺寸一般小于300微米和负载功率小于300毫瓦)。对于高功率器件(例如芯片尺寸一般大于300微米和负载功率大于300毫瓦)，整个金属壳也过分的发热并且能有害地影响LED光源的长期性能，因为所有这些部件是典型的温度敏感的。
其中，该LED芯片没有一致的尺寸，也就是没有正方形的形状，该负载功率是典型的主导特征，并且该平均芯片尺寸可以被用来限定该(有效的)芯片长度(L)，其中该芯片面积(L×L)是适度精确的。
对于子底座，采用具有一很高导热率的介质材料表现出优势，但是牵扯整个器件设计的高成本和位置约束。
另外，该子底座必须为该LED提供一个稳定的机械支撑。这需要该子底座具有最小的厚度。在导热远离该LED的能力和为该LED提供机械支撑的能力之间存在冲突的需求。众所周知的是减小该厚度增加制造成本，并且在正常的LED装配过程中使分立子底座的使用无断裂的操作是不可能的。
目前，设计典型地是在合理的成本下确保封装的机械特性，并且接受当时达到的热性能。
发明内容
本发明的目的是提供一种不使用分立子底座的LED封装技术，该分立子底座提供了改善的在与热源正交方向上的热特征，而且维持需要的机械支撑和整个封装与该LED产生的热的热隔离。
该目的用独立权利要求的特征实现。从属权利要求进一步发展了本发明的中心思想。
根据本发明的第一个方面，一LED平台(LED封装)被建议包括在一衬底上具有一光活性层的一LED芯片。该LED芯片被安装到在该平台上形成的腔体的一凹陷表面，并且与该平台的薄膜材料热接触。该技术也有利地致使薄膜材料中的一个或多个馈电。
该腔体和围绕该腔体的薄膜完整形成的平台的结构的厚度被制成大体大于该腔体的厚度。该薄膜的厚度h与形成该平台的结构的厚度H的比率(h/H)一般为从1/25到1/2。
根据传统机械学和封装设计原理，这些低的比率使薄膜厚度对于传统LED封装在机械上不是非常稳定的。
该LED衬底具有一厚度，该厚度同样不像该LED衬底的导热率那样关键。该LED衬底的导热率应该尽可能高。很清楚地，一薄的LED衬底是有优势的；实际上，从热学角度没有衬底将是理想的。既然这样，仅仅该黏合材料和该光活性层可以有利的结合。
该LED芯片衬底可以由蓝宝石、硅或者碳化硅制成。
该平台可以由硅或者碳化硅或者玻璃制成。
围绕该薄膜的腔体的壁可以被设计成作为从该LED芯片发射的光的反射体。
该腔体的壁可以被涂上一反射材料。
优选地，该平台的薄膜在与该LED发光面正交的方向上的热阻小于7K/W并且在与该发光面平行的方向上的热阻大于7K/W。
该薄膜结构具有一至少两倍，优选地是多于5倍，到25倍该薄膜厚度的厚度，该薄膜结构的厚度大体大于该薄膜的厚度。
该腔体可以至少部分填充色彩变换材料，该材料与该LED芯片接触或者空间分离。
该薄膜可以被提供至少一通孔，该通孔被填充电绝缘和电导材料并且连接到该LED芯片的电极之一上。
完整的构造是这样的，一旦该平台的制作完成后，整个腔体可以从该薄膜的一侧到另一侧保持密封。
假设使用高功率芯片技术，该薄膜可以被提供两个通孔，两个通孔分别被填充电绝缘和电导材料并且连接到该LED芯片的电极之一上。
本发明的另一个方面涉及一种LED封装的制造方法。一平台被制备具有一相对于该结构1/2到1/25或者更小厚度的薄膜，和由该薄膜整体形成和本质上围绕该薄膜并具有一厚度的结构，该平台本质上大于该薄膜的厚度。因此，在该薄膜的制备过程中，较厚的结构总是支撑该薄膜。最后，一LED芯片被装配在该薄膜上。
装配该LED芯片的步骤可以包括选择具有一厚度的衬底的LED芯片的步骤，以使该LED芯片的衬底和该平台结构获得对该LED封装足够的机械和热特性。
这可以通过使用LED芯片的尺寸(L)与薄膜厚度(h)的比率实现，也就是比率(h/L)小于3/10，一般是1/10，最大为1/25。
因此，本发明建议分别选择LED芯片的衬底材料和薄膜的材料和厚度匹配的结合。
本方法可以包括分别选择LED芯片的衬底和平台的材料的步骤，也就是他们有本质上类似的热特征。
形成薄膜的材料的热阻可以被选择为大约10K/W，优选地为7K/W或者更小。
为了具有必要的机械和热特性，本发明因此建议使用一支持衬底上的LED芯片和限定在整个平台中的一薄膜。
优选地，硅可以被用作该平台的材料，因为硅的导热率相对较高，并且本征二氧化硅可以被用作电绝缘体。该本征二氧化硅的厚度优选地为小于0.5微米且大于0.05微米。
薄氧化层在保持LED正常操作电绝缘的同时减小热阻是必要的。
进一步的，如果该LED芯片衬底由蓝宝石制成，蓝宝石和硅的温度膨胀系数(coefficient of thermal expression，CTE)本质上是相似的，这是一个优势。理想地，该LED芯片衬底也可以由硅制成。
根据下面的优选实施例结合附图的详细描述，本发明进一步的优点、特征和目的对于本领域技术人员将变得明显。
附图说明
图1示出了可以使用与本发明关联的具有一蓝宝石衬底的LED芯片；
图2示出了根据本发明的平台的例子，该平台具有薄的硅薄膜和一相对厚的整体形成的支撑结构；
图3示出了一具有一FU装配的LED封装的例子；
图4示出了一FC LED芯片装配的例子；
图5示出了在LED芯片上方和/或周围提供一色彩变换材料的不同可能性；
图6示出了具有如文中描述的尺寸h、H、L和t的芯片的平台的尺寸；
图7示出了具有不一致厚度的薄膜的例子；
图8示出了不同的馈入方法；
图9示出了具有相应的电接触的不同硅薄膜；和
图10到图12进一步示出了具有馈电接触的硅薄膜设计。
具体实施方式
高功率(高输出流量)LED已经导致了在芯片设计上使用较大的芯片尺寸且较厚的透光的支持衬底和较大的芯片尺寸且较薄的不透光的导热率的衬底，其中在每个例子中，光发射层对于支撑衬底是不同的。
本发明建议使用一具有大(L>300微米)且(相对厚)例如由蓝宝石制成的衬底的LED芯片，以及具有大(L>300微米)的相对薄的例如由硅或者碳化硅制成的衬底的LED芯片。该透明衬底可以有一大于3倍薄膜厚度的厚度，高达5倍，可能多于7倍。随着该厚度的增加，该构造的热特性变得不利。
该不透明的材料可以有一小于3倍于薄膜厚度的厚度，优选地，厚度上相似，理想的是不使用衬底。
在每个例子中，随着厚度的减小，该构造的热特性变得有利。
因此，根据本发明，为了提升整个平台的机械特征和热阻，相对较大的LED芯片尺寸可以被使用，也就是根据比率(h/L)的LED芯片和薄膜的结合。因此，一较大LED芯片改善了导热率。
本发明建议利用这样的事实，一支撑衬底比光发射层(例如氮化镓、砷化镓)在机械上更强劲。
图1示出了可以使用与本发明关联的LED芯片的一个例子。
相对厚的蓝宝石衬底是特别重要的，可以根据模型被制作。
现在，如图2所示，本发明建议使用LED芯片1，其在一衬底7上具有一光活性层6，该衬底7与平台2连接。
平台2有一腔体8，其底部由一支撑结构5围绕一凹陷的且相对薄的薄膜3形成，支撑结构5是较厚的且因此与薄的薄膜3相比是结实的。LED芯片1可以被装配到薄膜3上，例如使用胶合剂或者通过锡焊9。
根据本发明，薄膜3的厚度小于该结构厚度的2倍，优选的小于该结构厚度的5倍，最优选的小于该结构厚度的25倍。
薄膜3与支撑结构5被整体制成，因此由与支撑结构5相同的材料制成。
腔体8的壁4可以是任意的形状，例如垂直的、弯曲的或者所示的如以40到60度之间的一角度倾斜的。
腔体8的壁4可以作为一反射体，出于这种考虑，可以被涂上反射材料。
图3示出了一正面朝上(FU)LED芯片1，其被置于薄的薄膜3上，并且机械连接于薄膜3，例如通过锡焊9，通过导电胶等等。
在LED芯片1顶部的两个电极16，17是电连接的，例如，通过金(Au)焊线14，15。
在放置LED芯片1之后，腔体8被如干净密封的硅树脂10填充。
优选地，在具有被填充的腔体8的平台2的顶部，一色彩变换材料11可以被重叠放置，腔体8外部的平台2的区域即支撑结构5的顶部表面12也可以放置。
至少一个电极17的接合线14可以通过薄膜的导通部分被导向外部，其中导通部分与硅平台的围绕部分是电绝缘的。该导通部分可以由一导体制成，即金属或者半导体，例如硅。绝缘可以通过例如氧化硅达到。
硅薄膜中的导通部分可以相对小(“孔”)或者覆盖如该LED芯片的整个基部的区域。
LED芯片的一个或者两个电极可以被馈电到硅树脂薄膜中。
该LED芯片可以被正面朝上装配或正面朝下装配。
该示出的实施例建议在薄膜3中有一被填充的通孔13，该导电填充物由金或者金属的合成或者其他单独的导电材料制成。该填充物与周围的硅是电绝缘的，例如在放置填充物之前涂敷一绝缘层。
图4示出了根据FC技术装配的LED芯片1的例子。再次地，腔体8被填充或者部分填充干净的硅树脂10，并且一色彩变换材料14可以被放置于被填充的腔体8的顶部和围绕支撑结构5的表面12上。
LED芯片1的阴极和阳极朝向薄膜3。
阴极有一隔开的焊料片18，阳极有一焊料片19，其中焊料片分别设置在薄膜3上。锡化金可以被用作焊料。锡化金焊料的成分理想地是80:20wt\o，优选地，由过量沉积的金形成。
在薄膜3中，阴极有一绝缘导电材料填充的通孔20和阳极有一通孔13。
参考图5，色彩变换材料的不同布置将被阐明。
图5示出了图3和4所示的设置。根据本实施例，一色彩变换层11覆盖腔体8(其可以被填充或者“空的”)和支撑结构5的周围顶部表面12。
根据图5b，腔体8再次可以可选择地被填充一干净的硅树脂材料，而根据本实施例，色彩变换层11只覆盖腔体8的顶部正面，但不覆盖支撑结构5的顶部表面12。
根据图5c，本实施例中，色彩变换材料11直接填充腔体8，以至于该色彩变换材料的顶部表面与周围的支撑结构5的顶部表面12齐平或者更高。
根据本发明，如来自硅材料的薄的薄膜总是被支撑的，也就是在整个制造过程中，被周围由同一材料制成但有更大厚度的支撑结构支撑。为了生产一种具有低热阻的精确限定的薄的薄膜和在该薄膜周围的整体机械支撑，这种设计可以通过使用硅微加工(MEMS)来制造。
该腔体可以由硅晶片使用一种可控MEMS制造技术形成。
另外，该腔体壁可以镀有一种合适的反射材料，例如像铝和/或银这样的材料。
根据本发明，可以达到该封装穿过该薄的薄膜的少于7K/W极好的热性能。其中，LED芯片衬底和该薄膜的理想的材料结合被使用，可以达到该平台的穿过该LED衬底和该薄膜的少于15K/W的热性能。
优选地，该薄膜材料的热特性与该LED蓝宝石衬底或者其它连接的支撑材料的热特性相似。这防止了不良的热应力和该LED封装的装配和操作过程中可预期的温度范围内的封装。
如图3和4所示的焊接路径的设计就是该封装下面的区域被最大化以使当最终焊接后在该薄膜的表面上有效的传播热转换，并远离该平台。特别的，该电极区域被设计成与该LED芯片的轮廓直接对应，因此从薄膜到支撑结构产生最小的横向热量传播。
这保证了该平台的结构已限制了该LED芯片的发热，并且在正交于该薄膜的方向上热量被直接导走。
该平台的结构在该封装后的LED的正常使用中不应该变热，因为热量被向下导向了下面的构造，并且不会通过热传播进入该结构。这对该完整装置的光性能是有益的。
关于与焊接路径的电连接，硅上的本征氧化物可以被用作电绝缘体来隔离LED芯片的阳极和阴极。如图3和4所示，穿过该薄膜或者该封装的表面到上层表面的电连接可以有利的实现。
在图6所示的例子中，该薄膜有一恒定的厚度。
图7示出了本发明的一实施例，其中，该薄膜有一变化的厚度。在该示出的例子中，该薄膜有一中心凹陷(且更薄)的部分，与周围的厚度S相比该部分具有一减小的厚度(S-T)。该LED芯片被装配在具有减小了厚度的区域。
该薄膜的厚度变化可以是渐变的或者如图7所示的台阶式的。
根据本发明，馈电技术和它在不同芯片设计上的应用现在将结合图8到12被进一步解释。
本发明可以被使用在如以下芯片设计的描述中：
-正面朝上(FU)，向上接触(FU-CU)芯片在活性层的上方典型地需要一个或多个线连接。
-倒装芯片(FC)，向下接触(FC-CD)芯片不需要线连接，并且光远离电接触穿过该衬底。
-面朝上和向下接触(FU-CD)芯片不需要线连接并且光不穿过该衬底。
三种类型的LED衬底是公知的：
-绝缘的
-导电的
-具有一绝缘馈电的导电的。
这提供了6种类型的LED芯片结构。
-具有两个线连接的FU：一个用于阳极，一个用于阴极。
-没有线连接的FC。
-在导电衬底上有一个线连接的FU：通过整个衬底的一个电接触。
-在LED衬底上没有线接触和馈电的FU：该电接触是一与发射表面类似的区域。
FU在LED衬底上没有线连接和馈电。电接触是一比发射表面小的区域，并且热路径由与该发射表面类似的尺寸形成。
-FU没有线连接和LED衬底，以至于该阳极直接由该薄膜制成，而阴极通过一隔离的电导体制成。
馈电技术：
需求是提供从薄膜的LED芯片侧到薄膜的焊锡垫侧的导电路径。阴极和阳极应该被电绝缘。
该导电路径的第二个方面是他们也作为从该LED芯片到该焊锡垫的导热路径。这可以通过该阳极和阴极的一个或两个路径。
第三个方面是该导电路径与该导热路径是独立的。在这种情况下，在该芯片的下面没有直接的电接触，但在设计上有少许或者没有区别，因此构造的方法是相同的。
在所有的情况中，最终的形式维持着穿过该薄膜的密封界面。
电路接触的隔离可以包括一结合的电和热的路径，并且该热路径可以是电隔离的。
电隔离的方法可以通过两种途径：
-电隔离平行于该薄膜表面，也就是该绝缘层正交于热量转换并且典型的在LED芯片和该薄膜之间。
-该电隔离正交于该薄膜表面并且平行于热转换。在这种情况下，在该LED芯片和该薄膜之间没有必要有一电绝缘。
第二种方法的优点在于该电隔离层是一典型的差的热导体并且总的说来对薄膜上的热阻有一显著的影响。当该电隔离不在该热路径中时，在类似的结构中的热阻有显著的降低。另外，导电区域选择性的被限制在该薄膜的特定的区域，而该薄膜的剩余区域和包括该平台的结构是电中性的。
该限定的构造的另一优点在于该热和电区域隔离形成一阳极、一阴极和一热接触。该构造可以在最终的装置应用中被有利的使用。

Claims (26)

1.一种LED封装，包括：
LED芯片（1），其具有在长度为L的一衬底（7）上的一光活性层，从而如果该LED芯片没有正方形的形状，则平均芯片尺寸被用来限定芯片长度（L）;
平台（2），其由一支撑结构（5）围绕一凹陷的薄膜（3）形成，在该凹陷的薄膜（3）上，该LED芯片（1）被装配成与平台（2）的材料紧密热接触；
其中，该薄膜（3）设置有由导电材料制成的并且连接到该LED芯片（1）的电极之一上的一个或多个电隔离通路接触部；
其中该薄膜（3）的厚度小于该芯片长度的3/10,并且该支撑结构（5）的厚度大于该薄膜（3）厚度的两倍。
2.根据权利要求1所述的LED封装，其中该薄膜（3）的厚度小于该芯片长度L的1/10。
3.根据权利要求1或2所述的LED封装，其中该导电材料是一导体或者半导体。
4.根据权利要求1或2所述的LED封装，其中该通路接触部具有孔的形状。
5.根据权利要求1或2所述的LED封装，其中在一透光衬底（7）上的所述LED芯片（1）具有一大于3倍该薄膜厚度的厚度。
6.根据权利要求1或2所述的LED封装，其中在一透光衬底（7）上的所述LED芯片（1）具有高达5倍或者大于7倍该薄膜厚度的厚度。
7.根据权利要求1或2所述的LED封装，其中该LED芯片（1）的衬底（7）具有至少300微米的最小长度。
8.根据权利要求1所述的LED封装，其中在一不透光衬底（7）上的所述LED芯片（1）具有一小于3倍该薄膜厚度的厚度。
9.根据权利要求1所述的LED封装，其中在一不透光衬底（7）上的所述LED芯片（1）与该薄膜在厚度上相近。
10.根据权利要求1或2所述的LED封装，其中该LED芯片（1）以倒装芯片技术被装配，并且其中该薄膜（3）设置有两个通孔，其分别填充有导电材料并连接到该LED芯片（1）的电极之一上。
11.根据权利要求1或2所述的LED封装，其中该LED芯片（1）衬底（7）由硅、蓝宝石或者碳化硅制成。
12.根据权利要求1或2所述的LED封装，其中该平台（2）由电绝缘体制成。
13.根据权利要求1或2所述的LED封装，其中该平台（2）由硅或者碳化硅制成。
14.根据权利要求1或2所述的LED封装，其中该LED芯片（1）不使用分离的子装配被装配到该平台上。
15.根据权利要求1或2所述的LED封装，其中围绕该薄膜（3）的壁（4）形成一腔体（8），其中该壁（4）被用来作为从该LED芯片（1）发出的光的反射体。
16.根据权利要求15所述的LED封装，其中该腔体（8）的壁（4）被镀有反射材料。
17.根据权利要求1或2所述的LED封装，其中该平台（2）的结构具有一至少两倍该薄膜（5）厚度的厚度。
18.根据权利要求1或2所述的LED封装，其中该平台（2）的结构具有10倍该薄膜（5）厚度的厚度。
19.根据权利要求1或2所述的LED封装，其中该平台（2）的结构具有在25倍的范围内该薄膜（5）厚度的厚度。
20.根据权利要求1或2所述的LED封装，其中凹陷的薄膜（3）通过对SOI连接晶片的蚀刻工艺获得。
21.根据权利要求1或2所述的LED封装，其中凹陷的薄膜（3）通过对硅或者碳化硅晶片的蚀刻工艺获得。
22.根据权利要求15所述的LED封装，其中由凹陷的薄膜（3）限定的该腔体（8）至少被部分地填充色彩变换材料。
23.一种制造具有改善的热特性的LED封装的方法，包含以下步骤：
制备具有一薄膜（3）的一平台（2），该薄膜（3）具有小于LED芯片长度（L）的1/10的厚度，从而如果该LED芯片没有正方形的形状，则平均芯片尺寸被用来限定芯片长度（L）；和制备一结构，其与该薄膜（3）整体形成并具有大于该薄膜（3）厚度的厚度，其中，该薄膜（3）设置有由导电材料制成的一个或多个电隔离通路接触部，其中在制备过程中，该薄膜（3）总是由该结构支撑；以及
在该薄膜（3）上装配一LED芯片（1）。
24.根据权利要求23所述的方法，其中装配该LED芯片（1）的步骤包括：选择具有一衬底（7）的LED芯片（1），该衬底（7）具有一厚度，以使该LED芯片（1）的该衬底（7）与该平台（2）的结构一起获得LED封装的足够的机械特性。
25.根据权利要求23或24所述的方法，其中包括分别选择该LED芯片（1）的衬底（7）和该平台（2）的材料，以使其具有本质上类似的热特征。
26.一种改善LED封装热特性的方法，包含以下步骤：
制备具有一薄膜（3）的一平台（2），和制备与该薄膜（3）整体形成的一结构，其中，该薄膜（3）设置有由导电材料制成的一个或多个电隔离通路接触部，其中在制备过程中，该薄膜（3）总是由该结构支撑；以及
在该薄膜（3）上装配一LED芯片（1）；
其中该薄膜的厚度小于LED芯片长度（L）的1/10，从而如果该LED芯片没有正方形的形状，则平均芯片尺寸被用来限定芯片长度（L）；该结构的厚度大于该薄膜（3）的厚度。
CN200780014418.6A 2006-04-21 2007-04-23 具有置于薄膜上的发光二极管芯片的发光二极管平台 Expired - Fee Related CN101427389B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06008292.2 2006-04-21
EP06008292A EP1848042A1 (en) 2006-04-21 2006-04-21 LED package with submount
PCT/EP2007/003550 WO2007121973A1 (en) 2006-04-21 2007-04-23 Led platform having a led chip on a membrane

Publications (2)

Publication Number Publication Date
CN101427389A CN101427389A (zh) 2009-05-06
CN101427389B true CN101427389B (zh) 2014-08-06

Family

ID=37606957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780014418.6A Expired - Fee Related CN101427389B (zh) 2006-04-21 2007-04-23 具有置于薄膜上的发光二极管芯片的发光二极管平台

Country Status (7)

Country Link
US (1) US8946740B2 (zh)
EP (3) EP1848042A1 (zh)
JP (1) JP5446006B2 (zh)
CN (1) CN101427389B (zh)
MY (1) MY149948A (zh)
TW (1) TWI466345B (zh)
WO (1) WO2007121973A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044412B2 (en) 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
DE102008021661A1 (de) 2008-04-30 2009-11-05 Ledon Lighting Jennersdorf Gmbh LED-Modul mit Rahmen und Leiterplatte
DE102008021659A1 (de) * 2008-04-30 2009-11-05 Ledon Lighting Jennersdorf Gmbh LED-Element mit Dünnschicht-Halbleiterbauelement auf Galliumnitrid-Basis
US7851818B2 (en) * 2008-06-27 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of compact opto-electronic component packages
US20100176507A1 (en) * 2009-01-14 2010-07-15 Hymite A/S Semiconductor-based submount with electrically conductive feed-throughs
US20120146073A1 (en) * 2010-04-20 2012-06-14 Wamco, Inc. Night vision imaging system (nvis) compatible light emitting diode
KR101028329B1 (ko) * 2010-04-28 2011-04-12 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
CN102353885A (zh) * 2011-07-05 2012-02-15 中国科学院微电子研究所 一种绝缘体上硅场效应晶体管热阻提取方法
JP6076153B2 (ja) 2012-04-20 2017-02-08 株式会社半導体エネルギー研究所 発光素子、発光装置、表示装置、電子機器及び照明装置
FR3003403B1 (fr) * 2013-03-14 2016-11-04 Commissariat Energie Atomique Procede de formation de diodes electroluminescentes
KR20150001268A (ko) * 2013-06-27 2015-01-06 엘지이노텍 주식회사 발광 소자 패키지
WO2015109574A1 (zh) * 2014-01-26 2015-07-30 上海瑞丰光电子有限公司 Led晶片级封装方法
US10270014B2 (en) * 2016-11-11 2019-04-23 Samsung Electronics Co., Ltd. Light-emitting device package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2994219B2 (ja) * 1994-05-24 1999-12-27 シャープ株式会社 半導体デバイスの製造方法
JP2001284641A (ja) * 2000-03-31 2001-10-12 Sony Corp 画像表示素子
DE60137995D1 (de) * 2000-08-09 2009-04-30 Avago Technologies General Ip Lichtemittierende Vorrichtungen
US6614103B1 (en) * 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
US6518600B1 (en) * 2000-11-17 2003-02-11 General Electric Company Dual encapsulation for an LED
JP4737842B2 (ja) * 2001-01-30 2011-08-03 京セラ株式会社 発光素子収納用パッケージの製造方法
US6429464B1 (en) * 2001-02-16 2002-08-06 Para Light Electronics Co., Ltd. Light emitting diode
JP3803606B2 (ja) * 2001-04-13 2006-08-02 松下電器産業株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
WO2002089219A1 (fr) * 2001-04-17 2002-11-07 Nichia Corporation Appareil electroluminescent
TW495936B (en) * 2001-06-20 2002-07-21 Solidlite Corp LED package
WO2004005216A1 (ja) * 2002-07-09 2004-01-15 Kenichiro Miyahara 薄膜形成用基板、薄膜基板、光導波路、発光素子、及び発光素子搭載用基板
JP4407204B2 (ja) * 2002-08-30 2010-02-03 日亜化学工業株式会社 発光装置
DE10243247A1 (de) * 2002-09-17 2004-04-01 Osram Opto Semiconductors Gmbh Leadframe-basiertes Bauelement-Gehäuse, Leadframe-Band, oberflächenmontierbares elektronisches Bauelement und Verfahren zur Herstellung
JP4116387B2 (ja) * 2002-09-30 2008-07-09 株式会社東芝 半導体発光素子
US20040173808A1 (en) * 2003-03-07 2004-09-09 Bor-Jen Wu Flip-chip like light emitting device package
JP4001169B2 (ja) * 2003-03-14 2007-10-31 住友電気工業株式会社 半導体装置
KR101045507B1 (ko) * 2003-03-18 2011-06-30 스미토모 덴키 고교 가부시키가이샤 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치
JP4277583B2 (ja) * 2003-05-27 2009-06-10 パナソニック電工株式会社 半導体発光装置
EP2398074B1 (en) * 2003-07-16 2014-09-03 Panasonic Corporation Semiconductor light emitting device, method of manufacturing the same, and lighting apparatus and display apparatus using the same
JP2005086044A (ja) * 2003-09-09 2005-03-31 Citizen Electronics Co Ltd 高信頼性パッケージ
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
KR100586944B1 (ko) * 2003-12-26 2006-06-07 삼성전기주식회사 고출력 발광다이오드 패키지 및 제조방법
JP4572312B2 (ja) * 2004-02-23 2010-11-04 スタンレー電気株式会社 Ｌｅｄ及びその製造方法
JP2006059924A (ja) 2004-08-18 2006-03-02 Ngk Spark Plug Co Ltd 発光素子用パッケージ
CN100449799C (zh) * 2004-09-29 2009-01-07 晶元光电股份有限公司 发光二极管的封装基板的形成方法
TWI239670B (en) * 2004-12-29 2005-09-11 Ind Tech Res Inst Package structure of light emitting diode and its manufacture method
KR101197046B1 (ko) * 2005-01-26 2012-11-06 삼성디스플레이 주식회사 발광다이오드를 사용하는 2차원 광원 및 이를 이용한 액정표시 장치
US7528422B2 (en) * 2006-01-20 2009-05-05 Hymite A/S Package for a light emitting element with integrated electrostatic discharge protection
JP2007288050A (ja) * 2006-04-19 2007-11-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2006-59924A 2006.03.02

Also Published As

Publication number Publication date
US8946740B2 (en) 2015-02-03
US20120187432A1 (en) 2012-07-26
EP2387082A2 (en) 2011-11-16
EP2011162A1 (en) 2009-01-07
JP2009534818A (ja) 2009-09-24
WO2007121973A1 (en) 2007-11-01
JP5446006B2 (ja) 2014-03-19
EP2387082A3 (en) 2014-08-06
TWI466345B (zh) 2014-12-21
EP2011162B1 (en) 2013-06-12
CN101427389A (zh) 2009-05-06
EP1848042A1 (en) 2007-10-24
TW200802983A (en) 2008-01-01
MY149948A (en) 2013-11-15

Similar Documents

Publication Publication Date Title
CN101427389B (zh) 具有置于薄膜上的发光二极管芯片的发光二极管平台
JP5596901B2 (ja) 反射レンズを備えたパワー発光ダイパッケージおよびその作製方法
TWI331380B (en) Power surface mount light emitting die package
JP4122784B2 (ja) 発光装置
US7497597B2 (en) Light emitting apparatus
JP5260049B2 (ja) 反射レンズを備えたパワー発光ダイパッケージ
TWI528508B (zh) 高功率發光二極體陶瓷封裝之製造方法
US20020163001A1 (en) Surface mount light emitting device package and fabrication method
JP4841836B2 (ja) フリップチップ式発光ダイオードの発光装置製造方法
TWI393275B (zh) 發光二極體封裝體及其製造方法
TW200950155A (en) Light emitting diode package structure and manufacturing process thereof
CN102270725A (zh) 发光二极管封装结构
CN110140210A (zh) 具有降低的易故障性的功率模块和其应用
CN102593333A (zh) 发光装置封装及其制造方法
CN103094254A (zh) 发光二极管模块
US20110181182A1 (en) Top view light emitting device package and fabrication method thereof
CN100552992C (zh) 高功率发光元件封装的工艺
CN102194975B (zh) 光半导体封装体及光半导体装置
CN203674260U (zh) 一种esd保护的led封装结构
CN102610586A (zh) 封装载板
JP2012028436A (ja) 発光デバイス、及びその製造方法
CN110690336A (zh) 一种节能型led照明装置及其制造方法
US20090190311A1 (en) Electronic element packaging
JP3900595B2 (ja) 光電装置
CN103022275B (zh) 发光二极管的封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140806

Termination date: 20200423

CF01 Termination of patent right due to non-payment of annual fee