CN101427116A - 确定半导体衬底温度的方法和装置 - Google Patents

确定半导体衬底温度的方法和装置 Download PDF

Info

Publication number
CN101427116A
CN101427116A CNA2007800138293A CN200780013829A CN101427116A CN 101427116 A CN101427116 A CN 101427116A CN A2007800138293 A CNA2007800138293 A CN A2007800138293A CN 200780013829 A CN200780013829 A CN 200780013829A CN 101427116 A CN101427116 A CN 101427116A
Authority
CN
China
Prior art keywords
resonant circuit
semiconductor substrate
temperature
semiconductor
junction capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800138293A
Other languages
English (en)
Other versions
CN101427116B (zh
Inventor
斯丹·科尔迪克
麦因迪特·M·鲁宁伯格
让-菲利普·雅克曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101427116A publication Critical patent/CN101427116A/zh
Application granted granted Critical
Publication of CN101427116B publication Critical patent/CN101427116B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/32—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using change of resonant frequency of a crystal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/34—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using capacitative elements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种用于确定半导体衬底的温度的方法和装置。通过结电容器(11)和电感器(12)形成配置在半导体衬底上的谐振电路(110)。将衬底放置在夹具上，并且使用辐射装置(200)产生的电磁场(5)的电磁能量照射谐振电路(110)。通过检测谐振电路对被照射的电磁场(5)的影响来确定谐振电路(110)的谐振频率，确定作为谐振频率的函数的半导体衬底的温度。由于结电容器(11)对温度的更高的灵敏度，根据本发明的方法和装置更准确地确定半导体衬底的温度。

Description

确定半导体衬底温度的方法和装置
技术领域
本发明涉及确定半导体衬底温度的方法和装置。
背景技术
半导体衬底或晶片的温度是集成电路(IC)处理步骤(例如电介质刻蚀、Cu阻挡层和Cu籽晶层的物理气相沉积(PVD)及电介质层的化学气相沉积(CVD))中的重要参数。在沉积或刻蚀处理步骤期间，由于能量传送到半导体晶片，半导体晶片的温度升高，所述能量传输是由半导体晶片的表面上撞击的原子和/或离子和/或半导体晶片的表面上材料的凝结导致的。此外，半导体晶片的温度确定沉积或刻蚀处理步骤的性能。通常将有源反馈回路放置在处理设备中，通过控制其上放置半导体晶片的夹具的温度以保持晶片的温度处于最佳值。
在处理步骤期间，能够通过温差电偶或红外线技术确定半导体晶片的温度。这两种技术都不足以准确地确保半导体晶片的充分的温度确定和温度控制。例如，温差电偶必须具有对晶片好的热接触以确保准确的温度确定。然而，晶片和温差电偶之间的热接触的质量在晶片和晶片之间变化，这依赖于诸如粗糙度之类的半导体晶片背侧的表面以及处理设备的夹具或卡盘中的温差电偶位置的准确度。这些条件也是不可复制的，导致半导体晶片的不可复制的温度确定和不充分的温度控制。
为解决前述问题，US6,773,158公开了一种处理期间在处理室中测量半导体衬底或晶片温度的方法，该方法借助衬底表面上形成的谐振电路。谐振电路通过辐射装置的电磁场供给能量，检测电磁场中的扰动以确定谐振电路的谐振频率，其中谐振频率是衬底温度的函数。谐振电路包括线圈和电介质电容器，其中线圈通过导电层的图案形成，电介质电容器通过第二导电层、电介质层和作为线圈的一部分的导电层的叠层形成。当衬底的温度变化时，电介质电容器的电容值随之相应地变化。然而，该谐振电路的不利之处是电介质电容值对温度的灵敏度不足以准确确定衬底的温度。
发明内容
本发明的一个目的是提供更准确地确定半导体衬底温度的方法和装置。本发明提供了权利要求1所述的方法。通过从属权利要求限定有益的实施例。
根据本发明，确定半导体衬底的温度的方法包括步骤：
在半导体衬底上设置谐振电路，所述谐振电路包括结电容器和电感器；
使用辐射装置产生的电磁场的电磁能量照射谐振电路；
通过检测谐振电路对电磁场的影响，确定谐振电路的谐振频率；以及
确定作为所述谐振频率的函数的半导体衬底的温度。
通过设置具有结电容器的谐振电路，增加了谐振频率对半导体衬底的温度的灵敏度，从而更准确地确定半导体衬底的温度。
根据本发明的方法的一个实施例中，在用电磁能量照射谐振电路之前，将衬底放置在夹具上，所述夹具包括辐射装置，由于辐射装置接近衬底，这保证准确确定谐振频率。
根据本发明的方法的另一实施例中，辐射装置包括激励线圈，所述激励线圈具有大于半导体衬底的上表面和激励线圈之间的距离的直径，这允许激励线圈的优化操作。
根据本发明的方法的另一实施例中，辐射装置包括在至少两个谐振电路上延伸的激励线圈。这有效确定至少由两个谐振电路占据的衬底区域的温度。
根据本发明的方法的一个实施例中，在半导体处理设备中的半导体衬底处理期间，确定半导体衬底的温度，谐振电路的谐振频率不同于半导体处理设备产生的频率。通过这种方式，能够简单地过滤适当的信号，从而防止来自半导体设备产生的信号的干扰。
根据本发明的方法的一个实施例中，反向偏置结电容器，从而防止正向偏置结电容器的结，这导致谐振电路中的非线性效应。有利地，反向偏置由辐射装置提供。
根据本发明用于测量半导体衬底的温度的装置包括半导体衬底上的谐振电路，所述谐振电路具有对于半导体衬底的温度变化灵敏的谐振频率，其中谐振电路包括结电容器和电感器。通过为谐振电路设置结电容器，增加了谐振频率对于半导体衬底的温度的灵敏度，从而更准确地确定半导体衬底的温度。
根据本发明的装置的一个实施例中，通过将具有第一半导体类型的第一区域与具有与第一半导体类型相反的第二半导体类型的第二区域相邻接，来形成结电容器和电感器。通过这种方式，该装置有利地形成在仅一个半导体层中，从而易于使用简单和标准的处理步骤集成到半导体衬底中。在一个优选的实施例中，第一区域位于半导体衬底的表面，并且包括(从衬底表面的投影方向看去)第一部分、第二部分和连接部分，其中第二部分比第一部分宽，并且其中两个部分在其各自端部通过连接部分互相连接。该实施例通过增加一个独立优化结电容器和电感器的自由度来优化谐振电路的配置。任选地，在第一部分、第二部分与第一区域的连接部分之间设置又一谐振电路，从而增加电感值和电容值。
根据本发明的装置的一个实施例中，结电容器包括具有第一半导体类型的公共区域的第一和第二结电容器，其中由公共区域和第二半导体类型(与第一半导体类型相反)的第一电容器区域形成第一结电容器，其中由公共区域和第二半导体类型的第二电容器区域形成第二结电容器。这在不增加结电容器本身的占据区域的情况下，有利地增加了结电容器的结区域。
根据本发明的装置的一个优选实施例中，半导体衬底包括具有由划线分隔的产品的晶片，其中在划线中形成谐振电路。通过这种方式，谐振电路不占据有源或IC面积。
附图说明
参照附图，进一步阐明和描述本发明的这些和其它方面，其中：
图1是现有技术的方法的示意图；
图2是现有技术的方法的电路图；
图3A、3B是示出了根据本发明的方法的实施例的截面示意图；
图4是谐振频率与衬底温度依赖关系的图表；
图5-8、12是示出了根据本发明的方法的实施例的示意性顶视图；
图9是根据图8所示的本发明的方法的实施例的截面图；
图10是根据本发明的方法的实施例的透视图；
图11是根据图10所示的本发明的方法的实施例的电路图；
图13是示出了根据本发明的方法的实施例的截面图。
具体实施方式
附图并非按比例绘制。通常，附图中相同的附图标记表示相同的组件。
图1示出了根据现有技术的实施例的示意图，图2示出了相应的电路图。无源谐振电路100包括电容器1和电感器2，在这种情况下，扁平线圈与串联的电阻器4电连接。谐振电路100设置在半导体衬底上(图中未示出)，并且具有依赖于半导体衬底的温度的谐振频率。谐振电路100通过激励电路200激励，所述激励电路200通过例如以电压源6在激励线圈3上施加电压来产生电磁场5。通过测量激励电路200的阻抗确定谐振电路100的谐振频率以及由此确定半导体衬底的温度，其中，激励电路200的阻抗依赖于谐振电路100的谐振频率等因素。
图3A、3B是示出了根据本发明的实施例的截面示意图，其中图3B中，将示意性的电路图加入表示各种电组件的截面图中，这些电组件包括在根据本发明的谐振电路110中。如图3A所示，谐振电路110(例如，通过外延)形成在其上设置有n型区域21的p型衬底区域20上。在n型区域21中设置n型阱区域22和p型阱区域23，而浅沟槽隔离(STI)区域区域24将n型阱区域22的顶部和p型阱区域23分离开。在p型阱区域23的表面处设置p型接触区域25，所述p型接触区域25具有比p型阱区域23高的掺杂浓度。类似地，在n型阱区域22的表面处，设置n型接触区域26，所述n型接触区域26具有比n型阱区域22高的掺杂浓度。p型接触区域25和n型接触区域26提供了与导电区域28(例如包括钨)的低电阻连接。导电区域28接触多晶硅层27，在这种情况下，所述多晶硅层27设置在STI区域24的一部分上。例如，从与图3A的截面图垂直并且与衬底表面平行的平面看去，多晶硅层27具有弯曲的图案。应指出，谐振电路110与半导体衬底上的任何其它电路元件或电源线没有电连接，而是分离的电路，该电路不是由半导体衬底上的电路元件产生的电压或电流供电。
如图3B所示，谐振电路110包括结电容器11和扁平线圈12。结电容器11由p型阱区域23和n型区域21之间的结形成，扁平线圈12由多晶硅层27的弯曲图案形成。应指出，扁平线圈应包括导电层，因此也能够应用另一导电层(例如，铝或钨或其组合)以代替多晶硅层27或与多晶硅层27组合，以作为扁平线圈12的一部分。结电容器11位于n型区域21的一侧上，所述n型区域21通过n型阱区域22、n型接触区域26和导电区域28与扁平线圈12的第一侧电连接，所述导电区域28位于图3B的截面图外的平面中，因此在图3B中使用虚线表示。结电容器11位于p型阱区域23的一侧上，所述p型阱区域23通过p型接触区域25和导电区域28与扁平线圈2的第二侧电连接。
其中，扁平线圈12的电感值依赖于扁平线圈12覆盖的表面区域和绕组的数量等因素。结电容器11(在这种情况下，是非偏置pn结)的电容值依赖于总的结区域以及p型阱区域23和n型区域21的掺杂水平等因素。此外，结电容器11的电容值非常依赖于半导体衬底的温度。因为谐振电路110的谐振频率依赖于结电容器11的电容值等因素，谐振频率也是半导体衬底的温度的函数。图4示出了谐振电路110的谐振频率对半导体衬底的温度的依赖关系。在这种情况下，n型区域21的掺杂水平是1014cm-3，p型阱区域23的掺杂水平是1014cm-3、1016cm-3和1019cm-3，分别如曲线A、B和C所示。能够从图4观察到，谐振电路110的谐振频率是温度的强函数。在这种情况下，结电容器11的pn结的两侧上的掺杂水平是1014cm-3，在温度范围从-50℃到+200℃的情况下，谐振频率变化80％，对应于结电容器对温度的依赖为0.96％/℃，比电介质电容器对温度的依赖高30倍。在该实例中，可以通过选择结电容器11的电容值和扁平线圈12的电感值来优化调节谐振频率对半导体衬底的温度的响应。
图5示出了半导体晶片的一部分的顶视图，所述半导体晶片包括由切线或划线32分隔的集成电路(IC)产品31的规则图案，这是通过划线32进行切割而从晶片中分离产品31所必须的。
在这种情况下，谐振电路110重复地分布在划线32中，这避免了增加需要的晶片区域，从而有利地节约了晶片上的面积。图6示出了晶片的划线32中的谐振电路110的布置的实例的顶视图。扁平线圈12放置在划线32中，其具有在产品31的一侧围绕并且在结电容器11上延伸的图案。扁平线圈12通过触点33、34与结电容器11电连接。
图7示出了晶片的划线32中的谐振电路110的布置的另一实例。扁平线圈12放置在具有围绕产品31的图案的划线32中。而且在这种情况下，扁平线圈12通过触点33、34与结电容器11电连接。显而易见，在这种方式中，对于图6和图7的两个实施例，谐振电路110以与产品31相同的规则图案重复放置在晶片上。
使用集成在晶片中的谐振电路110确定(例如，半导体设备中的处理步骤期间)晶片的温度。为此目的，激励线圈3放置在半导体设备中的晶片夹具或卡具中。例如，为确定晶片的温度的径向分布，激励线圈3放置在夹具中的径向图案中。也能够根据晶片上的温度的非均匀性设计其它布置图案。激励线圈3可以根据产品31的尺寸在几个产品31上延伸，即，在放置在晶片的划线32中的几个谐振电路110上延伸。而且，对于激励线圈3的最佳操作，激励线圈3的直径应该大于激励线圈3和晶片的上表面之间的距离。
优选地，谐振电路的谐振频率与半导体衬底所在的处理设备中遇到的频率不同，从而能够产生对有用信号的适当过滤。也能够在半导体设备中的晶片的处理开始前和/或短时间停止晶片的处理前，校正谐振电路110的响应，并测量温度，然后继续半导体设备中的晶片处理。而且，希望结电容器11的pn结上感应的信号不会引起pn结的正向偏置，因为这可能会导致谐振电路110中的非线性效应。例如，这可以通过保持激励线圈3上的偏置足够低来确保。
图8-11示出了根据本发明的谐振电路110的另一实施例。图8示出了具有n型区域30和p型衬底区域20的半导体衬底的示意性顶视图。图9示出了图8沿A-B线的截面图，所述图9具有与图8的相同区域相对应的附图标记。图10是沿图8和9所示的线A-B的截面观看到的谐振电路10的透视图，所述图10示出了p型衬底区域20中的n型区域30的一部分。将电路图加入图10以示意性地示出n型区域30和p型衬底区域20如何构成谐振电路110。n型区域30包括通过部分30C电连接的部分30A和部分30B。n型区域30的部分30A具有比部分30B小的宽度，并且包括电感器42和第一串联电阻器7。n型区域30的部分30B包括第二串联电阻器9，并且与相邻的p型衬底区域20形成结电容器11。第三串联电阻器8位于n型区域30的部分30B下的p型衬底区域20中。图11示出了如图8-10所示的谐振电路110和驱动电路200的电路图。能够通过选择结电容器11的电容值、电感器42的值和第一、第二及第三串联电阻器7、8、9的值(也确定谐振电路110的阻尼值)来优化调节谐振电路110的谐振频率对半导体衬底的温度的响应。
任选地，能够放置第二谐振电路111，使得它由谐振电路110包围，如图12的示意性顶视图所示，从而将串联电阻器、电感器和电容器加入串联电阻器7、8、9、电感器42和结电容器11中。另一选择是将谐振电路互相相邻放置。
图13示出了谐振电路110的另一实施例，其中结电容器包括通过掩埋n型区域52、p型衬底区域20和另一p型区域50形成的两个pn结电容器11A和11B，例如，这可以是p型衬底区域20的一部分。n型区域52通过n型阱区域22和n型区域26与导电区域28电连接。p型衬底区域20和另一p型区域50通过p型区域53与导电区域28电连接。导电区域28与扁平线圈12(未示出)的两端连接。结电容器11的该实施例通过使用掩埋n型区域52的底部和顶部边作为结区域，有益地增大了结区域。结区域的增大导致结电容器11的电容值的增大，因此增加了确定半导体衬底温度的准确性。
显而易见，通过使用诸如CMOS(互补金属氧化物半导体)或BiCMOS(双极CMOS)之类的标准半导体技术中可得到的处理步骤，能够制造结电容器11的各种实施例。例如，通过应用用于CMOS晶体管的阈值电压注入能够形成作为结电容器11的一部分的轻掺杂结。
简而言之，本发明提供了用于确定半导体衬底的温度的方法和装置。在半导体衬底上通过结电容器和电感器形成谐振电路。衬底放置在夹具上，并且用通过辐射装置产生的电磁场的电磁能量照射谐振电路。通过检测谐振电路对被照射的电磁场的影响来确定谐振电路的谐振频率，作为谐振频率的函数确定半导体衬底的温度。由于结电容器对温度具有更高灵敏度，根据本发明的方法和装置提供半导体衬底的温度的更准确的确定。
应指出，上述实施例并非限制本发明，在不偏离所附权利要求范围的情况下，本领域的技术人员能够设计多个可替代实施例。在权利要求中，放置在括号之间的任何附图标记不应被认为限制权利要求。术语“包括”不排除权利要求中所列出之外的其它元件或步骤的存在。元件之前的术语“一个”不排除多个这种元件的存在。

Claims (13)

1、一种用于确定半导体衬底的温度的方法，所述方法包括步骤：
在半导体衬底上设置谐振电路(110)，所述谐振电路(110)包括结电容器(11)和电感器(12)；
使用辐射装置(200)产生的电磁场(5)的电磁能量照射谐振电路(110)；
通过检测谐振电路(110)对电磁场(5)的影响来确定谐振电路(110)的谐振频率；
确定作为所述谐振频率的函数的半导体衬底的温度。
2、根据权利要求1所述的方法，其中在使用电磁能量照射谐振电路(110)之前，将衬底放置在包括辐射装置(200)的夹具上。
3、根据权利要求1所述的方法，其中辐射装置(200)包括激励线圈(3)，所述激励线圈(3)具有大于半导体衬底的上表面与激励线圈(3)之间的距离的直径。
4、根据权利要求1所述的方法，其中辐射装置(200)包括在至少两个谐振电路(110)上延伸的激励线圈(3)。
5、根据权利要求1所述的方法，其中在半导体处理设备中的半导体衬底的处理期间确定半导体衬底的温度，并且谐振电路(110)的谐振频率与半导体处理设备产生的频率不同。
6、根据权利要求1所述的方法，其中所述结电容器(11)反向偏置。
7、根据权利要求6所述的方法，其中所述反向偏置由辐射装置(200)提供。
8、一种用于测量半导体衬底的温度的装置，所述装置包括半导体衬底上的谐振电路(110)，所述谐振电路(110)具有对半导体衬底的温度变化灵敏的谐振频率，其中谐振电路(110)包括结电容器(11)和电感器(12)。
9、根据权利要求8所述的装置，其中通过将具有第一半导体类型的第一区域(30)与具有与第一半导体类型相反的第二半导体类型的第二区域(20)相邻接，来形成结电容器(11)和电感器(12)。
10、根据权利要求9所述的装置，其中第一区域(30)位于半导体衬底的表面，并且从衬底的表面的投影方向看去，包括第一部分(30A)、第二部分(30B)和连接部分(30C)，其中第二部分(30B)比第一部分(30A)宽，其中两个部分(30A，30B)在其各自端部通过连接部分(30C)互相连接。
11、根据权利要求10所述的装置，其中在第一区域(30)的第一部分(30A)、第二部分(30B)和连接部分(30C)之间设置另一谐振电路(111)。
12、根据权利要求8所述的装置，其中结电容器(11)包括具有第一半导体类型的公共区域的第一和第二结电容器(11A，11B)，其中通过公共区域(52)和具有与第一半导体类型相反的第二半导体类型的第一电容器区域(20)形成第一结电容器(11A)，其中通过公共区域(52)和具有第二半导体类型的第二电容器区域(50)形成第二结电容器(11B)。
13、根据权利要求8所述的装置，其中半导体衬底包括具有由划线(32)分离的产品(31)的晶片，其中在划线(32)中形成谐振电路(110)。
CN2007800138293A 2006-04-20 2007-04-19 确定半导体衬底温度的方法和装置 Expired - Fee Related CN101427116B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06300383 2006-04-20
EP06300383.4 2006-04-20
PCT/IB2007/051408 WO2007122560A2 (en) 2006-04-20 2007-04-19 Semiconductor substrate temperature determination

Publications (2)

Publication Number Publication Date
CN101427116A true CN101427116A (zh) 2009-05-06
CN101427116B CN101427116B (zh) 2011-08-17

Family

ID=38529969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800138293A Expired - Fee Related CN101427116B (zh) 2006-04-20 2007-04-19 确定半导体衬底温度的方法和装置

Country Status (7)

Country Link
US (1) US8066430B2 (zh)
EP (1) EP2010880B1 (zh)
JP (1) JP2009528692A (zh)
CN (1) CN101427116B (zh)
AT (1) ATE445830T1 (zh)
DE (1) DE602007002805D1 (zh)
WO (1) WO2007122560A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102741672A (zh) * 2009-10-16 2012-10-17 阿自倍尔株式会社 电容式传感器
CN103090989A (zh) * 2013-01-18 2013-05-08 北京瑞恒超高压电器研究所(普通合伙) 一种接触式转子测温的方法及装置
CN104075350A (zh) * 2014-07-25 2014-10-01 华帝股份有限公司 一种带测温功能的灶具
CN105593654A (zh) * 2013-09-25 2016-05-18 3M创新有限公司 用于电容式温度感测的组合物、设备及方法
CN106017710A (zh) * 2015-03-30 2016-10-12 意法半导体股份有限公司 包含温度传感器的集成电子器件和感测方法
CN104075350B (zh) * 2014-07-25 2017-01-04 华帝股份有限公司 一种带测温功能的灶具

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8911145B2 (en) 2009-11-20 2014-12-16 The United States Of America As Represented By The Secretary Of The Navy Method to measure the characteristics in an electrical component
WO2011156037A2 (en) 2010-03-16 2011-12-15 The Penn State Research Foundation Methods and apparatus for ultra-sensitive temperature detection using resonant devices
FR2977984B1 (fr) * 2011-07-13 2013-07-05 St Microelectronics Rousset Generateur thermoelectrique integre, et circuit integre comprenant un tel generateur
US8987843B2 (en) 2012-11-06 2015-03-24 International Business Machines Corporation Mapping density and temperature of a chip, in situ
AU2013388629A1 (en) * 2013-05-03 2015-11-19 3M Innovative Properties Company System for monitoring temperature of electrical conductor
US20160121452A1 (en) * 2014-10-31 2016-05-05 Ebara Corporation Polishing apparatus and polishing method
US10318396B2 (en) * 2015-09-26 2019-06-11 Intel Corporation Technologies for temperature measurement of a processor
CN105841844B (zh) * 2016-03-24 2018-07-24 中国科学院上海微系统与信息技术研究所 一种分子束外延中标定衬底表面实际温度的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58145141A (ja) * 1982-02-24 1983-08-29 Fujitsu Ltd ジヨセフソン素子の特性検査方式
DE4322650A1 (de) * 1993-07-07 1995-01-12 Siemens Ag Temperatursensor mit einem p-n-Übergang
RU2122713C1 (ru) * 1995-08-08 1998-11-27 Винницкий государственный технический университет Полупроводниковый датчик температуры
US6092926A (en) * 1998-09-17 2000-07-25 International Business Machines Corporation Thermal monitoring system for semiconductor devices
US6328802B1 (en) 1999-09-14 2001-12-11 Lsi Logic Corporation Method and apparatus for determining temperature of a semiconductor wafer during fabrication thereof
JP2001242014A (ja) * 2000-02-29 2001-09-07 Tokyo Electron Ltd 基板の温度測定方法および処理方法
US6864108B1 (en) * 2003-10-20 2005-03-08 Texas Instruments Incorporated Measurement of wafer temperature in semiconductor processing chambers
JP4765252B2 (ja) * 2004-01-13 2011-09-07 株式会社豊田自動織機 温度検出機能付き半導体装置
JP3810411B2 (ja) * 2004-01-23 2006-08-16 Ｎｅｃエレクトロニクス株式会社 集積回路装置
US7977609B2 (en) * 2005-12-22 2011-07-12 Tokyo Electron Limited Temperature measuring device using oscillating frequency signals
WO2007119359A1 (ja) * 2006-03-16 2007-10-25 Tokyo Electron Limited ウエハ状計測装置及びその製造方法
US7803644B2 (en) * 2007-09-12 2010-09-28 International Business Machines Corporation Across reticle variation modeling and related reticle
JP2009259960A (ja) * 2008-04-15 2009-11-05 Sumco Corp 半導体基板の重金属検出方法
JP2010192649A (ja) * 2009-02-18 2010-09-02 Philtech Inc 温度検出基板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102741672A (zh) * 2009-10-16 2012-10-17 阿自倍尔株式会社 电容式传感器
CN102741672B (zh) * 2009-10-16 2013-12-18 阿自倍尔株式会社 电容式传感器
CN103090989A (zh) * 2013-01-18 2013-05-08 北京瑞恒超高压电器研究所(普通合伙) 一种接触式转子测温的方法及装置
CN103090989B (zh) * 2013-01-18 2015-02-18 北京瑞恒超高压电器研究所(普通合伙) 一种接触式转子测温的方法及装置
CN105593654A (zh) * 2013-09-25 2016-05-18 3M创新有限公司 用于电容式温度感测的组合物、设备及方法
US10139288B2 (en) 2013-09-25 2018-11-27 3M Innovative Properties Company Compositions, apparatus and methods for capacitive temperature sensing
US10386244B2 (en) 2013-09-25 2019-08-20 3M Innovative Properties Company Compositions, apparatus and methods for capacitive temperature sensing
CN104075350A (zh) * 2014-07-25 2014-10-01 华帝股份有限公司 一种带测温功能的灶具
CN104075350B (zh) * 2014-07-25 2017-01-04 华帝股份有限公司 一种带测温功能的灶具
CN106017710A (zh) * 2015-03-30 2016-10-12 意法半导体股份有限公司 包含温度传感器的集成电子器件和感测方法
CN106017710B (zh) * 2015-03-30 2020-01-07 意法半导体股份有限公司 包含温度传感器的集成电子器件和感测方法
US11035739B2 (en) 2015-03-30 2021-06-15 Stmicroelectronics S.R.L. Integrated electronic device comprising a temperature sensor and sensing method

Also Published As

Publication number Publication date
WO2007122560A3 (en) 2008-01-10
EP2010880A2 (en) 2009-01-07
DE602007002805D1 (de) 2009-11-26
US20090175313A1 (en) 2009-07-09
EP2010880B1 (en) 2009-10-14
JP2009528692A (ja) 2009-08-06
US8066430B2 (en) 2011-11-29
ATE445830T1 (de) 2009-10-15
WO2007122560A2 (en) 2007-11-01
CN101427116B (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
CN101427116B (zh) 确定半导体衬底温度的方法和装置
JP7311941B2 (ja) 寄生容量が低減されたデバイスアイソレーター
TWI433299B (zh) 用於電子電路保護之設備和方法
TWI425622B (zh) 用於電子電路保護之設備和方法
US20090146252A1 (en) Integrated inductor structure
EP2707902B1 (en) Apparatus for electrostatic discharge protection
CN106328646B (zh) 包括半导体电阻器和电阻补偿电路的集成电路及相关方法
CN108807366A (zh) 具有集成电流传感器的功率mos器件及其制造方法
US20040188795A1 (en) Semiconductor integrated circuit device
TWI427762B (zh) 積體電路晶片中電路區塊間之雜訊隔離
CN100499158C (zh) 半导体器件和这种器件的制造方法
US10177258B2 (en) Semiconductor device comprising a diode and electrostatic discharge protection device
CN101635298B (zh) 平面工艺的三维集成电路
JP6807783B2 (ja) 半導体装置及び全波整流回路
US9673298B2 (en) Integrated vertical trench MOS transistor
TW502425B (en) Semiconductor-device and its production method
KR101489088B1 (ko) 식별키 생성 장치 및 방법
US12028053B2 (en) Structure including resistor network for back biasing FET stack
US20220115289A1 (en) Semiconductor device with temperature sensing component
KR102000617B1 (ko) 식별키 생성 장치 및 방법
JP6954237B2 (ja) 半導体装置
US6908833B1 (en) Shallow self isolated doped implanted silicon process
JP5994648B2 (ja) ノイズ検出装置
KR100707594B1 (ko) 반도체 소자의 싸이리스터형 격리 구조
JP2003179146A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110817

Termination date: 20190419

CF01 Termination of patent right due to non-payment of annual fee