CN101415299A - 制造多层电路板的方法 - Google Patents

制造多层电路板的方法 Download PDF

Info

Publication number
CN101415299A
CN101415299A CNA200810108575XA CN200810108575A CN101415299A CN 101415299 A CN101415299 A CN 101415299A CN A200810108575X A CNA200810108575X A CN A200810108575XA CN 200810108575 A CN200810108575 A CN 200810108575A CN 101415299 A CN101415299 A CN 101415299A
Authority
CN
China
Prior art keywords
circuit pattern
seed layer
upper substrate
infrabasal plate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200810108575XA
Other languages
English (en)
Other versions
CN101415299B (zh
Inventor
柳在喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marine origin Supreme Being Ace Co., Ltd.
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of CN101415299A publication Critical patent/CN101415299A/zh
Application granted granted Critical
Publication of CN101415299B publication Critical patent/CN101415299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供了用于制造多层电路板的方法。一种示例方法包括以下步骤：制备上基板和下基板，其中，所述上基板和下基板中的每个包括承载层和种子层，它们可脱离地彼此连接；通过在种子层上电镀而形成电路，所述电路包括在上基板上的第一电路图案和在下基板上的第二电路图案；制备内层基板，其中，所述内层基板由绝缘材料形成，并且包括导电材料的第三电路图案被形成在内层基板上；通过插入粘合件而耦接上基板、内层基板和下基板，其中，上基板、内层基板和下基板依序被布置来彼此对准，以使第一和第二电路图案面向所述内层基板；从种子层脱离承载层；蚀刻种子层，其中，去除种子层；并且，将第一电路图案和第二电路图案分别电连接到第三电路图案。

Description

制造多层电路板的方法
相关申请的交叉引用
本申请要求在韩国知识产权局在2007年10月16日提交的韩国专利申请10-2007-0104027的权益，其公开通过引用被整体并入在此。
技术领域
本发明涉及一种制造多层电路板的方法，更具体地涉及一种用于制造包括精细的电路图案的多层电路板的方法，所述电路图案具有相对于基板的提高的剥离强度。
背景技术
近来，由于消费者对于多功能产品的需求，构成电子装置的部件的大小已经被大大地减少，并且在电子装置的结构中的部件的数量已经被增加。因此，需要配置电路板来接受具有高密度的多个电子器件。
通过在多层结构上堆叠多个基板来配置多层电路板，以便构成电子装置。多层电路板可以执行在电气上比单侧或者双侧基板更复杂的各种功能，并且被配置来接受具有高密度的电子元件。因此，多层电路板已经被广泛地用于各种电子装置中。
用于制造多层电路板的传统方法包括：形成用于将元件连接到构成相应层的基板的电路；堆叠多个基板；形成用于电连接相应层的通孔；并且电镀所述通孔。
通过使用蚀刻去除基板的电路的一部分而形成窗口，以便执行用于形成通孔的钻孔操作。但是，通过使用蚀刻来形成窗口是复杂的。
为了在构成相应层的基板上形成电路，使用蚀刻或者半加成(semi-additive)操作。但是，当使用蚀刻形成电路时，因为经由蚀刻解决方案按照各向同性蚀刻而形成图案，因此在形成精细的电路图案中存在限制。另外，因为在封装芯片和基板上存在问题，诸如由于在蚀刻期间在基板的表面上产生的不均匀而导致的气泡问题，因此包括多层电路板的产品的可靠性会变差。
另外，当使用半加成操作形成电路时，通过电镀来形成电路图案。但是，因为电路图案相对于基板的剥离强度低，因此在封装后完成的产品的可靠性会变差。另外，在多层电路板的制造期间，在基板上形成的电路图案可以从基板延伸或者脱离，因此，增加了多层电路板的误差率。
在用于制造多层电路板的传统方法中，因为对于半加成操作需要诸如去钻污设备或者无电镀设备之类的特殊设备，因此构成所述方法的操作复杂，并且提高了所述方法的制造成本。
发明内容
本发明提供了一种用于制造包括精细电路图案的多层电路板的方法。
本发明还提供了一种用于制造包括具有提高的剥离强度的电路图案的多层电路板的方法。
本发明还提供了一种用于制造多层电路板的方法，通过所述方法，能够以低成本来简单地制造多层电路板。
本发明还提供了一种用于制造多层电路板的方法，其中，对于形成用于电连接相应层的通孔而言不需要蚀刻。
按照本发明的一个方面，提供了一种用于制造多层电路板的方法，所述方法包括：制备上基板和下基板，其中，所述上基板和下基板中的每个包括承载层和种子层，它们可脱离地彼此连接；通过在种子层上电镀而形成电路，所述电路包括在上基板上的第一电路图案和在下基板上的第二电路图案；制备内层基板，其中，所述内层基板由绝缘材料形成，并且包括导电材料的第三电路图案被形成在内层基板上；通过插入粘合件而耦接上基板、内层基板和下基板，其中，上基板、内层基板和下基板依序被布置来彼此对准，以便第一和第二电路图案面向所述内层基板；从种子层脱离承载层；蚀刻种子层，其中，去除种子层；并且，将第一电路图案和第二电路图案分别电连接到第三电路图案，其中，在第一电路图案和第三电路图案之间去除粘合件的一部分，在第二电路图案和第三电路图案之间去除粘合件的一部分，并且在被去除的部分中形成包括导电材料的连接部分。
所述电路的形成可以包括：在种子层上涂敷光敏抗蚀剂；布置掩模，并且对于结果产生的结构执行曝光和显影，由此在种子层上形成抗蚀剂图案层；并且在种子层上电镀第一电路图案和第二电路图案。
所述种子层可以包括导电材料。
所述承载层可以包括导电材料。
可以制备上基板、下基板和内层基板使得分别绕在辊上，并且在可以分别从辊放开上基板、下基板和内层基板的同时通过连接而制备上基板和下基板。
所述耦接可以包括加热和压制上基板和下基板。
按照本发明的另一个方面，提供了一种用于制造多层电路板的方法，所述方法包括：制备上基板和下基板，其中，所述上基板和下基板中的每个包括承载层和种子层，它们可脱离地彼此连接；通过在种子层上电镀而形成电路，所述电路包括在上基板上的第一电路图案和在下基板上的第二电路图案；通过插入粘合件而耦接上基板和下基板，其中，上基板和下基板被布置来彼此对准，以使第一和第二电路图案彼此面对；从种子层脱离承载层；蚀刻种子层，其中，去除种子层；并且，通过在与蚀刻中被暴露至外部的第一电路图案和第二电路图案接触的粘合件中形成通孔，并且在通孔中形成包括导电材料的连接部分，将第一电路图案电连接到第二电路图案。
附图说明
通过参见附图详细描述其示例实施例，本发明的上述和其他特点和优点将变得更清楚，其中：
图1是按照本发明的一个实施例的用于制造多层电路板的示例方法的流程图；
图2是用于说明按照本发明的一个实施例的、在图1的用于制造电路板的方法中制备上基板的操作的截面视图；
图3是用于说明按照本发明的一个实施例的、在图2中图解的在上基板上涂敷光敏抗蚀剂的操作的截面视图；
图4是用于说明按照本发明的一个实施例的、在图3中图解的曝光上基板的操作的截面视图；
图5是用于说明按照本发明的一个实施例的、在图4中图解的显影上基板的操作的截面视图；
图6是用于说明按照本发明的一个实施例的、在图5中图解的在上基板上执行电镀的操作的截面视图；
图7是用于说明按照本发明的一个实施例的、在图6中图解的在上基板上去除抗蚀剂图案层的操作的截面视图；
图8是用于说明按照本发明的一个实施例的制备内层基板的操作的截面视图；
图9是用于说明按照本发明的一个实施例的、在图8中图解的在内层基板中形成通孔的操作的截面视图；
图10是用于说明按照本发明的一个实施例的、在图9中图解的在通孔中形成连接部分的操作的截面视图；
图11是用于说明按照本发明的一个实施例的、在图10中图解的在内层基板上形成第三电路图案的操作的截面视图；
图12是用于说明按照本发明的一个实施例的、用于将通过图2-7的操作制造的上基板和下基板和在图11中图解的内层基板对准的操作的截面视图；
图13是用于说明按照本发明的一个实施例的、在图12图解的耦接上基板和下基板和内层基板的操作的截面视图；
图14是用于说明按照本发明的一个实施例的、在图13中图解的从堆叠基板去除承载层的操作的截面视图；
图15是用于说明按照本发明的一个实施例的、在图14中图解的从堆叠基板去除种子层的操作的截面视图；
图16是用于说明按照本发明的一个实施例的、在图15中图解的在堆叠基板中形成开口槽的操作的截面视图；
图17是用于说明按照本发明的一个实施例的、在图16中图解的在堆叠基板中形成连接部分的操作的截面视图；
图18是按照本发明的一个方面的、在图1-17中图解的用于制造多层电路板的设备的图示；
图19是按照本发明的另一个实施例的、用于制造多层电路板的另一个示例方法的流程图；
图20是用于说明按照本发明的另一个实施例的、在图19的用于制造电路板的方法中的、用于将上基板和下基板对准的操作的截面视图；
图21是用于说明按照本发明的另一个实施例的、在图20中图解的用于耦接上基板和下基板的操作的截面视图；
图22是用于说明按照本发明的另一个实施例的、用于从在图21中图解的堆叠基板去除承载层的操作的截面视图；
图23是用于说明按照本发明的另一个实施例的、在图22中图解的从堆叠基板去除种子层的操作的截面视图；
图24是用于说明按照本发明的另一个实施例的、在图23中图解的在堆叠基板中形成通孔的操作的截面视图；
图25是用于说明按照本发明的另一个实施例的、在图24中图解的在堆叠基板中形成掩模的操作的截面视图；
图26是用于说明按照本发明的另一个实施例的、在图25中图解的在堆叠基板上执行的电镀的操作的截面视图；以及
图27是用于说明按照本发明的另一个实施例的、在图26中图解的从堆叠基板去除掩模的操作的截面视图。
具体实施方式
以下，通过参考附图解释本发明的示例实施例来详细说明本发明。
图1是按照本发明的一个实施例的用于制造多层电路板的示例方法的流程图。
图1的方法包括：制备上基板和下基板(S100)；形成电路，其中，第一和第二电路图案分别被形成在上基板和下基板上(S110)；制备内层基板(S120)；耦接上基板、内层基板和下基板(S130)；分离承载层(S140)；蚀刻种子层，其中，去除种子层(S150)，并且电连接相应层(S160)。
将参考图2-17来更详细地说明图1的方法。
所述上基板和下基板的制备包括在图2-7中图解的操作。因为可以使用在图2-7中图解的操作来制造构成多层电路板的相应层的上基板和下基板，因此，与传统的制造方法——其中依序堆叠相应层——相比较，可以显著地减少用于制造多层电路板的时间。
图2是用于说明按照本发明的一个实施例的、在图1的用于制造电路板的方法中制备上基板2的操作的截面视图。
上基板2包括承载层20和种子层10。由于承载层20和种子层10可脱离地彼此耦接，因此在制造多层电路板期间，种子层10可以被保持为耦接到承载层20。承载层20具有比种子层10的厚度更大的厚度。承载层20支撑种子层10，以便平滑地执行用于形成电路的相应操作。另外，在完成用于支撑种子层10的承载层20的功能后，承载层20可以容易地从种子层10脱离。
种子层10可以是包括诸如铜的导电材料的薄膜。承载层20可以由绝缘材料形成，或者当种子层10由导电材料形成时可以由包括铜的导电材料形成。因为承载层20和种子层10可以都由导电材料形成，因此承载层20可以刚好像种子层10那样柔软。因此，通过将承载层20附接到种子层10而形成的上基板2整体是柔软的，并且上基板2被制备为卷绕在辊上。可以在用于制造电路板的方法的每个操作中使用上基板2。
图3是用于说明按照本发明的一个实施例的、在图2中图解的在上基板上涂敷光敏抗蚀剂的操作的截面视图。图4是用于说明按照本发明的一个实施例的、在图3中图解的曝光上基板2的操作的截面视图。图5是用于说明按照本发明的一个实施例的、在图4中图解的显影上基板2的操作的截面视图。
在制备上基板和下基板后，形成电路，以便在上基板和下基板中形成电路图案。电路的形成包括形成抗蚀剂图案层和电镀。
抗蚀剂图案层的形成包括：如在图3中所示在种子层10上涂敷光敏抗蚀剂30；如图4所示布置掩模85以曝光所产生的结构；并且，如图5所示显影。
在种子层10上形成光敏抗蚀剂30后，掩模85被布置在光敏抗蚀剂30之上或者上面。掩模85包括图案86以便去除光敏抗蚀剂30的期望部分。图案86具有用于按照负性(negative type)而曝光和显影的形状。要使用显影来去除图案86挡住到其光的部分。结果产生的结构被曝光和显影，因此，去除光敏抗蚀剂30的部分31。要去除的、光敏抗蚀剂30的部分31对应于在种子层10上形成的电路的图案86。
当去除光敏抗蚀剂30的部分31时，由未被去除的光敏抗蚀剂30的其他部分构成的抗蚀剂图案层32在种子层10上被完成。因此，种子层10的表面被曝光以对应于将在上基板2上形成的电路的图案，如图5中所示。
图6是用于说明按照本发明的一个实施例的、在图5中图解的在上基板2上执行电镀的操作的截面视图。图7是用于说明按照本发明的一个实施例的、在图6中图解的在上基板2上去除抗蚀剂图案层32的操作的截面视图。
在图6中图解的电镀的操作中，通过电镀通过去除光敏抗蚀剂30的部分而曝光的种子层10的部分来形成第一电路图案40。但是，所述方法不限于电镀。即，或者可以使用无电镀。
虽然参见图2-8描述了上基板2的制备，但是也可以使用与上基板2的制备相同或者基本上类似的操作来制备下基板。
图8是用于说明按照本发明的一个实施例的制备内层基板80的操作的截面视图。图9是用于说明按照本发明的一个实施例的、在图8中图解的在内层基板中形成通孔82的操作的截面视图。图10是用于说明按照本发明的一个实施例的、在图9中图解的在通孔82中形成连接部分83的操作的截面视图。
在图8中所示的制备内层基板80的操作中，制备由绝缘材料形成的内层基板80，其中，在内层基板80上形成由导电材料形成的第三电路图案。
制备由绝缘材料形成的内层基板80，其中，在内层基板80的两个表面上分别形成包括导电材料的导电层81，如图8中所示。然后，通过将导电层81和内层基板80打孔而形成通孔82，如图9中所示。在形成通孔82后，通孔82的内壁被涂敷导电材料，以由此执行在内层基板80的上下表面上形成连接部分83的操作，所述连接部分83电连接导电层81。内层基板80可以包括柔软材料，诸如聚酰亚胺树脂。
图11是用于说明按照本发明的一个实施例的、在图10中图解的在内层基板80上形成第三电路图案84的操作的截面视图。
内层基板80的制备可以包括：在内层基板80的两个表面上形成第三电路图案84，如图11中所示。可以使用下述操作来形成第三电路图案84：所述操作包括：在导电层81上形成抗蚀剂图案层；并且，蚀刻所产生的结构。
可以如参考图8-11所述来制备内层基板80。但是本发明不限于此。可以在本发明中使用各种方法。即，可以通过反转分别在图9和10中图解的、通孔82和连接部分83的形成和第三电路图案84的形成的顺序来制备内层基板80。另外，可以通过印刷或者其他加成处理来在内层基板80上形成由导电材料形成的第三电路图案84。
图12是用于说明按照本发明的一个实施例的、用于将通过图2-7的操作制造的上基板和下基板2和3和在图11中图解的内层基板80对准的操作的截面视图。图13是用于说明按照本发明的一个实施例的、在图12图解的耦接上基板和下基板2和3和内层基板80的操作的截面视图。
独立于上基板2的制备操作，可以使用与在图2-7中图解的操作相同的操作来制备下基板3。
下基板3包括承载层50和种子层60，它们可脱离地彼此耦接。第二电路图案70被形成在种子层60上。
当结束上基板2、下基板3和内层基板80的制备时，上基板2、下基板3和内层基板80对准，如图12中所示。在对准操作中，上基板2、下基板3和内层基板80被布置使得上基板2的第一电路图案40面向内层基板80，并且下基板3的第二电路图案70面向内层基板80。接着，电路图案40、70和84的相对位置被对准。
在上基板2、下基板3和内层基板80的对准中，粘合件91和92被分别插入上基板2和内层基板80的上表面之间以及下基板3和内层基板80的下表面之间。粘合件91和92可以每个是粘结片或者预浸料坯(prepreg)等，其包括绝缘材料。
当对准上基板2、下基板3和内层基板80时，上基板2、下基板3和内层基板80然后耦接在一起。例如，可以通过压制上基板2和下基板3和内层基板80来彼此耦接上基板2、下基板3和内层基板80。另外，当压制上基板2、下基板3和内层基板80时，可以向上基板2、下基板3和内层基板80施加热或者超声波，以通过固化粘合件91、92而将基板2、3固定到内层基板80。
当耦合操作完成时，上基板2、内层基板80和下基板3彼此耦接，以便在上基板2和内层基板80之间和在下基板3和内层基板80之间布置绝缘层90，由此完成具有各层的堆叠基板100(图13)。通过在耦接操作期间融和在一起的粘合件91和92来限定绝缘层90。
图14是用于说明按照本发明的一个实施例的、在图13中图解的从堆叠基板100去除承载层20和50的操作的截面视图。
在上基板2、内层基板80和下基板3被堆叠和耦接在一起后，承载层20和50被从相应的种子层10和60分离。因为种子层10和60与承载层20和50分别可分离地耦接，因此在上基板2、内层基板80和下基板3被压制以彼此耦接后，承载层20和50可以分别从堆叠基板100分离以回收或者再循环并且/或者重新使用。
图15是用于说明按照本发明的一个实施例的、在图14中图解的从堆叠基板100去除种子层10和60的操作的截面视图。
当从堆叠基板100脱离承载层20和50时，在堆叠基板100的两个表面上剩下种子层10和60。可以通过蚀刻操作来去除种子层10和60。因为种子层10和60每个是可以包括诸如铜的导电材料的薄膜，因此可以使用蚀刻来容易地去除种子层10和60。在用于去除种子层10和60的蚀刻操作中，因为仅仅需要去除导电薄膜，并且同时要剩下第一电路图案40和第二电路图案70，因此可以使用半蚀刻。
因为可以使用半蚀刻容易地和清洁地去除种子层10和60，因此堆叠基板100的上下表面可以具有平滑的表面，而没有不均匀。
如图15中所示，第一电路图案40和第二电路图案70分别从堆叠基板100的两个表面暴露。即，构成第一电路图案40或者第二电路图案70的每个剖面形状的四个表面的仅仅一个表面被暴露到外部，而其他三个表面被嵌入在绝缘层90中。于是，因为当制造多层电路板或者组装包括完成的多层电路板的元件的封装操作时，第一电路图案40和第二电路图案70相对于堆叠基板100的剥离强度被显著提高，并且不容易从堆叠基板100脱离第一电路图案40和第二电路图案70，因此可以改善包括多层电路板的产品的可靠性。
图16是用于说明按照本发明的一个实施例的、在图15中图解的在堆叠基板100中形成开口槽95和96的操作的截面视图。图17是用于说明按照本发明的一个实施例的、在图16中图解的在堆叠基板100中形成连接部分97和98的操作的截面视图。
在终止用于去除种子层10、60的蚀刻操作后，执行连接操作，其中，分别形成在图15中图解的堆叠基板100的相对表面上的第一电路图案40和第二电路图案70电连接到内层基板80的第三电路图案84。在终止所述连接操作后，完成多层电路板1，如图17中所示。
所述连接操作包括：去除绝缘层90的一部分；通过在被去除的部分中配置导电材料来形成连接部分97和98；并且将第一电路图案40电连接到第二电路图案70。因为通过由绝缘材料形成的粘合件91和92来限定绝缘层90，因此可以容易地使用诸如激光钻孔器的装置来机械地处理绝缘层90。
在用于制造多层电路板的传统方法中，需要使用钻孔器的穿孔操作以便连接构成多层电路板的相应层，并且对于穿孔操作，需要形成将被填充金属层的树脂层暴露到外部的窗口。形成所述窗口的操作是通过使用诸如蚀刻等的各种方法来去除金属层的操作，所述操作是复杂的，并且电路图案被损坏。
但是，在按照本发明的一个实施例的制造电路板的方法中，因为通过使用蚀刻而去除种子层10和60，并且绝缘层90被暴露到外部，因此不需要形成窗口的复杂操作。
所述连接操作包括：形成开口槽95和96；并且分别在开口槽95和96中形成连接部分97和98。在开口槽95和96的形成中，在第一电路图案40和第三电路图案84之间去除绝缘层90的一部分，并且在第二电路图案70和第三电路图案84之间去除绝缘层90的一部分。为了去除绝缘层90，可以使用CO2激光器等。
当形成开口槽95和96时，第三电路图案84的多个部分通过开口槽95和96被暴露到外部。当在开口槽95和96中形成由导电材料形成的连接部分97和98时，第一电路图案40和第二电路图案70分别电连接到第三电路图案84。
图18是按照本发明的一个方面的、在图1-17中图解的用于制造多层电路板的设备的图示。
上基板2被制备为卷绕在第一辊11上，下基板3和内层基板80被制备为分别卷绕在第二辊12和第三辊13上。粘合件91和92被制备为分别卷绕在第四和第五辊14和15上。当分别从第一到第五辊11、12、13、14和15放开上基板和下基板和内层基板2、3和80与粘合件91和92时，执行在图2-17中图解的相应操作。
虽然在图18中未示出上基板和下基板的制备、电路的形成和内层基板的制备，当分别从第一到第五辊11、12、13、14和15放开上基板和下基板和内层基板2、3和80与粘合件91和92时，执行上基板和下基板的制备、电路的形成和内层基板的制备。当基板2、3和80以及粘合件91和92在加热器7之间和在压力辊8之间通过时，基板2、3和80以及粘合件91和92被加热和压制。当通过压力辊8时可以向基板2、3和80施加超声波，而不是使用加热器7加热基板2、3和80。
当基板2、3和80在通过压力辊之间时彼此耦接时，通过回收辊4和5来回收分别从上基板2和下基板3脱离的承载层20和50。
在分别从上基板2和下基板3脱离承载层20和50后，如上所述执行蚀刻和连接操作，因此，完成多层电路板。
图19是按照本发明的另一个实施例的、用于制造多层电路板的另一个示例方法的流程图。
图19的方法包括：制备上基板和下基板(S200)；形成电路，其中第一和第二电路图案被形成在所述上基板和下基板上(S210)；耦接所述上基板和下基板(S230)；脱离承载层(S240)；蚀刻种子层，其中，去除种子层(S250)；并且电连接相应层(S260)。
将参见图20-27来更详细地描述图19的方法。
图20是用于说明按照本发明的另一个实施例的、在图19的用于制造电路板的方法中的、用于将上基板和下基板102和103对准的操作的截面视图。
上基板102和下基板103的制备包括与在图2-7中图解的那些相同的操作。因为可以通过使用在图2-7中图解的操作来分别制造构成电路板的相应层的上基板和下基板102和103，因此与其中依序叠加相应层的传统制造方法相比较，可以显著地减少用于制造多层电路板的制造时间。
上基板102包括承载层120和种子层110。下基板103包括承载层150和种子层160。承载层120和150以及种子层110和160分别被可脱离地耦接。第一电路图案140被形成在上基板102的种子层110上，第二电路图案170被形成在下基板103的种子层160上。
在制备上基板102和下基板103后，上基板102和下基板103如图20中所示被对准。在上基板102和下基板103的对准中，上基板102和下基板103被布置使得上基板102的第一电路图案140与下基板103的第二电路图案170彼此面对。
当对准上基板和下基板102和103时，在上基板102和下基板103之间插入粘合件190。粘合件190可以是粘结片或者预浸料坯等，其包括绝缘材料。
图21是用于说明按照本发明的另一个实施例的、在图20中图解的用于耦接上基板和下基板102和103的操作的截面视图。
在对准上基板和下基板102和103后，压制上基板和下基板102和103。此时，可以向上基板和下基板102和103施加热或者超声波以通过固化粘合件190将基板102、103固定在一起。
当压制上基板和下基板102和103时，通过在上基板102和下基板103之间插入粘合件190来耦接它们，由此完成包括至少两层的堆叠基板200，如图21中所示。
在热量或者超声波的施加中，在上基板和下基板102和103之间熔合粘合件190，由此构成绝缘层。
图22是用于说明按照本发明的另一个实施例的、用于从在图21中图解的堆叠基板200去除承载层110和160的操作的截面视图。
在堆叠上基板和下基板102和103后，从种子层110和160脱离承载层120和150。因为种子层110和160以及承载层120和150分别可脱离地耦接，因此在上基板102和下基板103被压制得彼此耦接后，承载层120和150可以部分从堆叠基板200脱离以回收。
图23是用于说明按照本发明的另一个实施例的、在图22中图解的从堆叠基板200去除种子层110和160的操作的截面视图。
当从堆叠基板200脱离承载层120和150时，在堆叠基板200的两个表面上剩下种子层110和160。可以通过蚀刻操作来去除种子层110和160。因为种子层110和160每个可以是包括诸如铜的导电材料的薄膜，因此可以容易地使用蚀刻来去除种子层110和160。在用于去除种子层110和160的蚀刻操作中，因为仅仅需要去除导电膜，同时要剩下第一电路图案140和第二电路图案170，因此可以使用半蚀刻。
因为可以使用半蚀刻来容易和清洁地去除种子层110和160，因此堆叠基板200的两个表面可以是平滑的表面，而没有不均匀。
另外，从堆叠基板200的两个表面分别暴露第一电路图案140和第二电路图案170。即，仅仅构成第一电路图案140和第二电路图案170的每个剖面形状的四个表面的一个表面被暴露到外部，并且其他三个表面被嵌入在粘合件190中。于是，因为第一电路图案140和第二电路图案170相对于堆叠基板200的剥离强度被显著地提高，并且当制造多层电路板或者组装包括完成的多层电路板的元件的封装操作时不容易从堆叠基板200脱离第一电路图案140和第二电路图案170，因此可以改善多层电路板的可靠性。
图24是用于说明按照本发明的另一个实施例的、在图23中图解的在堆叠基板200中形成通孔182的操作的截面视图。图25是用于说明按照本发明的另一个实施例的、在图24中图解的在堆叠基板200中形成掩模的操作的截面视图。图26是用于说明按照本发明的另一个实施例的、在图25中图解的在堆叠基板200上执行的电镀的操作的截面视图。图27是用于说明按照本发明的另一个实施例的、在图26中图解的从堆叠基板200去除掩模的操作的截面视图。
在终止去除种子层110、160的蚀刻操作后，执行连接操作，其中，在图23中图解的堆叠基板200的两个表面上分别形成的第一电路图案140和第二电路图案170的每个彼此电连接。在终止所述连接操作后，完成多层电路板201，如图27中所示。
所述连接操作包括：在接触通过蚀刻而暴露的第一电路图案140和第二电路图案170的粘合件190中形成通孔182；并且，在通孔182中形成包括导电材料的连接部分183，并且将第一电路图案140电连接到第二电路图案170。
因为粘合件190是绝缘材料，因此可以容易地使用诸如激光钻孔器的装置来机械处理粘合件190。
在用于制造多层电路板的传统方法中，需要使用钻孔器的穿孔操作以便连接构成多层电路板的相应层，并且对于穿孔操作，需要形成将被填充金属层的树脂层暴露到外部的窗口。形成所述窗口的操作是通过使用诸如蚀刻等的各种方法来去除金属层的操作，所述操作是复杂的，并且电路图案被损坏。
但是，在按照本发明的一个实施例的制造电路板的方法中，因为通过使用蚀刻而去除种子层110和160，并且绝缘层190被暴露到外部，因此不需要形成窗口的复杂操作。
所述连接操作包括：形成通孔182；并且在通孔182中形成连接部分183。在通孔182的形成中，在第一电路图案140和第二电路图案170之间去除绝缘层190的一部分。在去除绝缘层190时，可以使用CO2激光器等。
在形成通孔182后，在粘合件190上形成抗蚀剂184，以覆盖除了通孔182之外的所产生的结构，形成连接部分183，当形成抗蚀剂184并且因此相对于所产生的结构而执行电镀时，在通孔182的内壁上形成包括导电材料的连接部分183，如图26中所示。在这种情况下，当去除抗蚀剂184时，完成多层电路板201，如图27中所示。
在按照本发明的用于制造多层电路板的方法，因为通过使用电镀来在种子层上形成电路图案，因此可以制造包括精细电路图案的多层电路板。
因为在耦接操作中构成多层电路板的相应层分别被形成并彼此耦接而不是被依序叠加，因此显著地减少用于制造多层电路板的制造时间。
因为可以使用简单操作来执行其中分别连接多层电路板的相应层的连接操作并且不需要蚀刻金属薄膜的操作，因此可以简化按照本发明的用于制造多层电路板的方法，所述简单操作包括去除被暴露到外部的粘合件，并且在被去除的部分中形成包括导电材料的连接部分。
在用于制造多层电路板的传统方法中，多层电路板的每个电路图案的仅仅一个表面被附接到基板，因此相对于基板的电路图案的剥离强度弱。但是，按照本发明，因为在种子层上形成的电路图案被嵌入在粘合件中，因此可以显著地提高电路图案相对于基板的剥离强度。因此，当使用利用按照本发明的所述方法而制造的多层电路板来封装电子元件时，因为不容易从基板脱离电路图案，因此提高了多层电路板的可靠性。
另外，因为多层电路板可以通过脱离承载层和通过去除种子层来具有无不均匀的平滑表面，因此可以最小化芯片和多层电路板的封装的问题，诸如气泡问题。结果，可以改善多层电路板的可靠性。
因为种子层包括导电材料，因此可以执行电镀。因此，不需要提高制造成本和使得制造方法复杂的用于无电镀的设备，并且可以以低成本来简单地制造具有精细的电路图案的多层电路板。
按照本发明的用于制造多层电路板的方法可以用于制造轻型多层电路板，并且可以用于通过耦接柔性基板而制造柔性多层电路板。因此，按照本发明，可以通过执行用于制造多层电路板的各种操作来自动制造多层板，其中，制备材料来卷绕在辊或者卷筒上。
虽然已经参考本发明的示例实施例而具体示出和描述了本发明，但是本领域内的技术人员可以明白，在不脱离由所附的权利要求限定的本发明的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种用于制造多层电路板的方法，所述方法包括：
制备上基板和下基板，所述上基板和下基板的每个包括承载层和种子层，所述承载层和种子层可脱离地彼此连接；
在所述上基板的种子层上形成第一电路图案；
在所述下基板的种子层上形成第二电路图案；
在绝缘材料的上下表面上制备包括绝缘材料和第三电路图案的内层基板；
使所述上基板和下基板的种子层面向所述绝缘材料的相应的上下表面；
将所述第一和第二电路图案与所述第三电路图案对准；
在所述内层基板与所述上基板和下基板之间之间插入粘合件；
使用所述粘合件来耦接所述上基板、内层基板和下基板；
从所述种子层脱离所述承载层；
去除所述种子层来曝光所述第一电路图案和第二电路图案；并且
将所述第一电路图案和第二电路图案电连接到所述第三电路图案。
2.按照权利要求1的方法，其中，所述电连接步骤包括：
去除所述第一电路图案和第三电路图案之间的粘合件的第一部分；
去除所述第二电路图案和第三电路图案之间的粘合件的第二部分；并且
在由所述第一和第二部分预先占据的空隙中形成导电材料。
3.按照权利要求1的方法，其中，所述形成步骤包括：
在所述种子层上涂覆光敏抗蚀剂；
在所述光敏抗蚀剂上布置掩模；
曝光和显影所述光敏抗蚀剂以在所述种子层上形成抗蚀剂图案层；并且
在所述种子层上电镀所述第一电路图案和第二电路图案。
4.按照权利要求3的方法，其中，所述种子层包括导电材料。
5.按照权利要求4的方法，其中，所述承载层包括导电材料。
6.按照权利要求1的方法，还包括：
从各自的辊提供所述上基板、下基板和内层基板中的每个，所述上基板、下基板和内层基板中的每个被卷绕在其各自的辊上，
其中，所述制备步骤包括从其各自的辊放开所述上基板、下基板和内层基板。
7.按照权利要求1的方法，其中，所述耦接步骤包括压制所述上基板和下基板，以使所述第一和第二电路图案被嵌入在所述粘合件中。
8.按照权利要求7的方法，其中，所述耦接步骤还包括固化所述粘合件。
9.按照权利要求8的方法，其中，所述固化步骤包括向所述粘合件施加热或者超声波。
10.按照权利要求1的方法，其中，所述去除步骤包括蚀刻所述种子层。
11.一种用于制造多层电路板的方法，所述方法包括：
制备上基板和下基板，所述上基板和下基板中的每个包括承载层和种子层，所述承载层和种子层可脱离地彼此连接；
在所述上基板的种子层上形成第一电路图案；
在所述下基板的种子层上形成第二电路图案；
使所述上基板和下基板的种子层彼此面对；
对准所述第一和第二电路图案；
在所述上基板和下基板之间插入粘合件；
使用所述粘合件来耦接所述上基板和下基板；
从所述种子层脱离所述承载层；
去除所述种子层来曝光所述第一电路图案和第二电路图案；并且
通过所述粘合件将所述第一电路图案电连接到所述第二电路图案。
12.按照权利要求11的方法，其中，所述电连接步骤包括：
在所述粘合件中形成通孔，所述通孔接近所述第一电路图案的一部分和所述第二电路图案的一部分；并且
在所述通孔中形成接触所述第一电路图案和第二电路图案的导电材料。
13.按照权利要求11的方法，其中，所述形成步骤包括：
在所述种子层上涂敷光敏抗蚀剂；
在所述光敏抗蚀剂上布置掩模；
曝光和显影所述光敏抗蚀剂以在所述种子层上形成抗蚀剂图案层；并且
在所述种子层上电镀所述第一电路图案和第二电路图案。
14.按照权利要求11的方法，其中，所述种子层包括导电材料。
15.按照权利要求14的方法，其中，所述承载层包括导电材料。
16.按照权利要求15的方法，还包括：
从各自的辊提供所述上基板和下基板中的每个，所述上基板和下基板中的每个被卷绕在其各自的辊上，
其中，所述制备步骤包括从其各自的辊放开所述上基板和下基板。
17.按照权利要求11的方法，其中，所述耦接步骤包括压制所述上基板和下基板，以使所述第一和第二电路图案被嵌入在所述粘合件中。
18.按照权利要求17的方法，其中，所述耦接步骤还包括固化所述粘合剂。
19.按照权利要求18的方法，其中，所述固化步骤包括向所述粘合件施加热或者超声波。
20.按照权利要求11的方法，其中，所述去除步骤包括蚀刻所述种子层。
CN200810108575XA 2007-10-16 2008-05-27 制造多层电路板的方法 Active CN101415299B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0104027 2007-10-16
KR1020070104027A KR101164598B1 (ko) 2007-10-16 2007-10-16 다층 회로기판의 제조 방법
KR1020070104027 2007-10-16

Publications (2)

Publication Number Publication Date
CN101415299A true CN101415299A (zh) 2009-04-22
CN101415299B CN101415299B (zh) 2012-05-30

Family

ID=40534562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810108575XA Active CN101415299B (zh) 2007-10-16 2008-05-27 制造多层电路板的方法

Country Status (3)

Country Link
US (1) US8227173B2 (zh)
KR (1) KR101164598B1 (zh)
CN (1) CN101415299B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102340937A (zh) * 2010-07-22 2012-02-01 富葵精密组件(深圳)有限公司 柔性多层电路板的制作方法
CN102573335A (zh) * 2010-12-23 2012-07-11 北大方正集团有限公司 起始层芯板的方法
CN103025068A (zh) * 2011-09-21 2013-04-03 三星泰科威株式会社 制造印刷电路板的方法和使用该方法制造的印刷电路板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012043971A2 (ko) * 2010-09-29 2012-04-05 포항공과대학교 산학협력단 롤 형상의 모기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
EP3562278A1 (de) * 2018-04-25 2019-10-30 Siemens Aktiengesellschaft Herstellen einer leiterbahnstruktur auf einer trägerplatte
JP2023022422A (ja) * 2021-08-03 2023-02-15 日本メクトロン株式会社 電子部品付きプリント基板の製造方法、及び、電子部品付きプリント基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
US7827682B2 (en) * 2005-04-21 2010-11-09 Endicott Interconnect Technologies, Inc. Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
KR100693146B1 (ko) 2005-07-26 2007-03-13 엘지전자 주식회사 다층 인쇄회로기판의 제조방법
KR100733248B1 (ko) 2005-09-02 2007-06-27 삼성전기주식회사 인쇄회로기판의 패턴 형성 장치 및 인쇄회로기판 제조방법
KR100674295B1 (ko) 2005-09-20 2007-01-24 삼성전기주식회사 다층 인쇄회로기판의 제조방법
CN1980540A (zh) * 2005-11-30 2007-06-13 全懋精密科技股份有限公司 电路板结构及其制法
KR100726238B1 (ko) * 2006-07-28 2007-06-08 삼성전기주식회사 다층 인쇄회로기판 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102340937A (zh) * 2010-07-22 2012-02-01 富葵精密组件(深圳)有限公司 柔性多层电路板的制作方法
CN102340937B (zh) * 2010-07-22 2013-06-12 富葵精密组件(深圳)有限公司 柔性多层电路板的制作方法
CN102573335A (zh) * 2010-12-23 2012-07-11 北大方正集团有限公司 起始层芯板的方法
CN102573335B (zh) * 2010-12-23 2016-08-10 北大方正集团有限公司 起始层芯板的方法
CN103025068A (zh) * 2011-09-21 2013-04-03 三星泰科威株式会社 制造印刷电路板的方法和使用该方法制造的印刷电路板

Also Published As

Publication number Publication date
KR101164598B1 (ko) 2012-07-10
US20090098478A1 (en) 2009-04-16
US8227173B2 (en) 2012-07-24
CN101415299B (zh) 2012-05-30
KR20090038635A (ko) 2009-04-21

Similar Documents

Publication Publication Date Title
CN101415299B (zh) 制造多层电路板的方法
CN101896036B (zh) 多层基板及其制造方法
WO2007007861A1 (ja) 多層プリント配線板
CN101175378A (zh) 制造电路板的方法
JP2004335989A (ja) スタック型ビアホール付きビルドアッププリント配線板およびその作製方法
JP4075673B2 (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
WO2008053833A1 (fr) Tableau de câblage imprimé multicouche
JP5254775B2 (ja) 配線基板の製造方法
EP3557957B1 (en) Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate
JP4990826B2 (ja) 多層印刷回路基板の製造方法
US20090242238A1 (en) Buried pattern substrate
CN104427786A (zh) 印制线路板的加工方法
CN1767719B (zh) 多层基板及其制造方法
CN102711384A (zh) 制造电路板的方法、制造电子器件的方法和电子器件
KR20040061409A (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
JP2013140955A (ja) 部品組込み型印刷回路基板及びその製造方法
JP2004253761A (ja) 両面フレキシブルプリント回路基板の製造方法
CN104349610B (zh) 印制电路板子板及印制电路板的制造方法和印制电路板
US20110089138A1 (en) Method of manufacturing printed circuit board
JP2005039233A (ja) ビアホールを有する基板およびその製造方法
JP4161604B2 (ja) プリント配線板とその製造方法
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
JP2002290048A (ja) 多層回路基板におけるビア形成方法
TW404149B (en) Production method for wiring board
KR100450590B1 (ko) 빌드업 인쇄 회로 기판의 절연층 표면 상에 금속 전도층형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MDS CO., LTD.

Free format text: FORMER OWNER: SAMSUNG TECHWIN CO., LTD.

Effective date: 20140722

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140722

Address after: Gyeongnam, South Korea

Patentee after: MDS Co., Ltd.

Address before: Gyeongnam, South Korea

Patentee before: Samsung TECHWIN Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: HAICHEDIACE CO., LTD.

Free format text: FORMER NAME: MDS CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeongnam, South Korea

Patentee after: Marine origin Supreme Being Ace Co., Ltd.

Address before: Gyeongnam, South Korea

Patentee before: MDS Co., Ltd.