KR20090038635A

KR20090038635A - 다층 회로기판의 제조 방법

Info

Publication number: KR20090038635A
Application number: KR1020070104027A
Authority: KR
Inventors: 류재철
Original assignee: 삼성테크윈 주식회사
Priority date: 2007-10-16
Filing date: 2007-10-16
Publication date: 2009-04-21
Also published as: KR101164598B1; US20090098478A1; CN101415299A; US8227173B2; CN101415299B

Abstract

본 발명에 관한 다층 회로기판의 제조 방법은, 서로 분리 가능한 캐리어층과 시드층을 포함하는 상부 기판과 하부 기판을 준비하는 상하 기판 준비 단계와, 시드층 위에 도금을 실시하여 상부 기판 위에 제1 회로 패턴과 하부 기판 위에 제2 회로 패턴을 형성하는 배선 형성 단계와, 제3 회로 패턴을 갖는 절연성 소재의 코어 기판을 준비하는 코어 기판 준비 단계와, 상부 기판, 코어 기판 및 하부 기판을 차례로 배치하여 서로 정렬하고, 절연성 소재의 접착 부재를 개재하여 상부 기판, 코어 기판 및 하부 기판을 부착하는 부착 단계와, 캐리어층을 분리하는 분리 단계와, 시드층을 제거하는 에칭 단계와, 제1 회로 패턴과 제3 회로 패턴의 사이와, 제2 회로 패턴과 제3 회로 패턴의 사이를 전기적으로 연결하는 연결 단계를 포함한다.

Description

다층 회로기판의 제조 방법{Manufacturing method of multi-layer circuit board}

본 발명은 다층 회로기판의 제조 방법에 관한 것으로, 보다 상세하게는 미세한 회로 패턴을 구비하며, 회로 패턴의 기판에 대한 박리 강도가 크게 향상되는 다층 회로기판의 제조 방법에 관한 것이다.

최근 들어 전자 기기의 부품 크기가 더욱 작아지고, 소비자들이 하나의 제품이 여러 가지 기능을 갖추는 것을 선호함으로 인해 부품의 개수가 증가하고 있다. 이로 인해 회로기판에 많은 수의 전자 부품을 고밀도로 실장하기 위한 기술이 요구되고 있다.

다층 회로기판(multi-layer circuit board)은 복수 개의 기판이 다층식으로 적층되어 이루어져 전자 부품이 실장되는 전자 기기의 구성요소이다. 다층 회로기판은 단면 또는 양면 기판에 비하여 전기적으로 많은 복잡한 기능을 수행할 수 있으며, 전자 부품의 고밀도 실장을 가능하게 하므로 각종 전자 기기에 널리 이용되고 있다.

다층 회로기판은, 각각의 층을 이루는 기판들에 부품들을 전기적으로 연결하 기 위한 배선을 형성하고, 복수 개의 기판들을 적층한 후, 각각의 층을 전기적으로 연결시키기 위한 비아홀을 천공하고, 비아홀을 도금하는 방법으로 제조된다.

그런데 비아홀을 천공하기 위해서는 드릴 작업을 용이하기 실시할 수 있도록 기판의 배선의 일부를 에칭에 의해 제거하여 윈도우를 형성해야 하는데, 에칭에 의해 윈도우를 형성하는 작업이 아주 번거로운 문제점이 있었다.

각 층의 기판들에 배선을 형성할 때에는 에칭 공정이나, 세미 애디티브(semi-additive) 공정을 이용한다. 그런데 에칭 공정에 의해 배선을 형성할 때에는 에칭 용액의 특성상 등방성 에칭 작용으로 패턴이 형성되므로 미세한 회로 패턴을 구현하는 데 한계가 존재한다. 또한 에칭 공정을 적용하는 동안 기판의 표면에 발생한 요철로 인해 패키징 과정에서 칩과 기판의 사이에 공극(air void)이 발생하므로 제품의 신뢰성이 저하되는 문제점이 있었다.

또한 세미 애디티브 공정을 이용할 때에는 도금에 의해 회로 패턴이 형성되지만, 기판에 대한 회로 패턴의 박리 강도(peel strength)가 매우 낮아 패키징을 완료한 후 완성되는 제품의 신뢰성이 떨어지는 문제점이 있었다. 뿐만 아니라 다층 회로기판을 제조하는 동안 각 층의 기판에 형성된 회로 패턴이 밀리거나 떨어지는 등의 현상이 발생함으로 인해 불량률이 높았다.

세미 애디티브 공정을 실시하기 위해서는 디스미어(dismear) 설비와, 무전해 도금 설비와 같은 특수한 설비들이 필요하므로 공정이 복잡해지고 비용이 증가하는 문제점이 있었다.

본 발명의 목적은 미세한 회로 패턴을 갖는 다층 회로기판의 제조 방법을 제공하는 데 있다.

본 발명의 다른 목적은 박리 강도가 향상된 회로 패턴을 구비하는 다층 회로기판의 제조 방법을 제공하는 데 있다.

본 발명의 또 다른 목적은 간편하면서도 저비용으로 다층 회로기판을 제조할 수 있는 방법을 제공하는 데 있다.

본 발명의 또 다른 목적은 각 층을 전기적으로 연결하는 비아홀을 형성하는 데 에칭 작업을 실시할 필요가 없는 다층 회로기판의 제조 방법을 제공하는 데 있다.

본 발명은 분리 가능하게 부착된 캐리어층과 시드층을 갖는 기판을 이용하여 접착 부재에 매립되는 미세한 회로 패턴을 형성할 수 있는 다층 회로기판을 제조하는 방법을 제공한다.

본 발명에 관한 다층 회로기판의 제조 방법은, 서로 분리 가능한 캐리어층과 시드층을 포함하는 상부 기판과 하부 기판을 준비하는 상하 기판 준비 단계와, 시드층 위에 도금을 실시하여 상부 기판 위에 제1 회로 패턴과 하부 기판 위에 제2 회로 패턴을 형성하는 배선 형성 단계와, 표면에 도전성 소재의 제3 회로 패턴이 형성된 절연성 소재의 코어 기판을 준비하는 코어 기판 준비 단계와, 제1, 2 회로 패턴이 코어 기판을 향하도록, 상부 기판, 코어 기판 및 하부 기판을 차례로 배치 하여 서로 정렬하고, 절연성 소재의 접착 부재를 개재하여 상부 기판, 코어 기판 및 하부 기판을 부착하는 부착 단계와, 캐리어층을 시드층으로부터 분리하는 분리 단계와, 시드층을 에칭에 의해 제거하는 에칭 단계와, 제1 회로 패턴과 제3 회로 패턴의 사이의 접착 부재의 일부와, 제2 회로 패턴과 제3 회로 패턴의 사이의 접착 부재의 일부를 제거하고, 제거된 부분에 도전성 소재의 연결부를 형성하여 제1 회로 패턴과 제3 회로 패턴의 사이와, 제2 회로 패턴과 제3 회로 패턴의 사이를 전기적으로 연결하는 연결 단계를 포함한다.

본 발명에 있어서, 배선 형성 단계는, 시드층 위에 감광성 레지스트를 도포하고, 마스크를 배치하여 노광과 현상을 하여 시드층 위에 레지스트 패턴층을 형성하는 단계와, 시드층 위에 제1 및 2 회로 패턴을 도금하는 도금 단계를 포함할 수 있다.

본 발명에 있어서, 시드층은 전도성 소재를 포함할 수 있다.

본 발명에 있어서, 캐리어층은 전도성 소재를 포함할 수 있다.

본 발명에 있어서, 상부 기판과 하부 기판과 코어 기판은 각각 롤에 감긴 상태로 공급될 수 있고, 상부 기판과 하부 기판과 코어 기판이 롤에서 풀리며 상하 기판 준비 단계 내지 연결 단계가 수행될 수 있다.

본 발명에 있어서, 부착 단계는 상부 기판과 하부 기판에 열과 압력을 가할 수 있다.

본 발명의 다른 측면에 관한 다층 회로기판의 제조 방법은, 서로 분리 가능한 캐리어층과 시드층을 포함하는 상부 기판과 하부 기판을 준비하는 상하 기판 준 비 단계와, 시드층 위에 도금을 실시하여 상부 기판 위에 제1 회로 패턴과 하부 기판 위에 제2 회로 패턴을 형성하는 배선 형성 단계와, 상부 기판과 하부 기판을 제1 회로 패턴과 제2 회로 패턴이 서로 마주보도록 배치하여 서로 정렬하고 절연성 소재의 접착 부재를 개재하여 상부 기판과 하부 기판을 부착하는 부착 단계와, 캐리어층을 시드층으로부터 분리하는 분리 단계와, 시드층을 에칭에 의해 제거하는 에칭 단계와, 에칭 단계에 의해 외부로 노출된 제1 회로 패턴과 제2 회로 패턴과 접하는 접착 부재에 관통공을 형성하고, 관통공에 도전성 소재의 연결부를 형성하여 제1 회로 패턴과 제2 회로 패턴을 전기적으로 연결하는 연결 단계를 포함한다.

상술한 바와 같은 본 발명의 다층 회로기판의 제조 방법은, 도금에 의해 시드층 위에 회로 패턴을 형성할 수 있으므로 미세한 회로 패턴을 갖는 다층 회로기판을 제조할 수 있다.

다층 회로기판을 이루는 각각의 층들은 순차적으로 적층되지 않고, 각각 독립적으로 제조된 이후에 부착 단계에서 서로 부착되므로 제조에 소요되는 시간이 크게 감소한다.

다층 회로기판의 각층을 전기적으로 연결하는 연결 단계는, 외부로 노출되어 있는 접착 부재를 제거하고, 제거된 부분에 전도성 소재의 연결부를 형성하는 간단한 작업에 의해 이루어지므로, 금속 박막을 에칭하는 작업의 필요성이 없어져 공정이 단순화되는 장점이 있다.

또한 종래의 방법으로 제조된 다층 회로기판들의 회로 패턴은 단면의 일면만 이 기판에 부착되므로 박리 강도가 크게 떨어지지만, 시드층 위에 형성된 회로 패턴이 접착 부재에 매립되므로 기판에 대한 회로 패턴의 박리 강도가 크게 향상될 수 있다. 이로 인해 본 발명의 제조 방법에 의해 제조된 다층 회로기판을 이용해 전자 부품을 패키징하는 작업을 실시할 때에 회로 패턴이 이탈하는 현상이 잘 발생하지 않으므로 제품의 신뢰성이 향상된다.

또한 캐리어층을 분리하고 시드층을 하프 에칭으로 제거함으로써 요철이 발생하지 않는 다층 회로기판의 매끄러운 표면을 얻을 수 있으므로, 칩과 다층 회로기판의 패키지 과정에서 에어 보이드(air void) 현상과 같은 결함의 발생이 최소화된다. 결과적으로, 제조된 다층 회로기판의 신뢰도가 향상되는 효과가 있다.

또한 시드층이 전도성 소재를 포함하므로 전기 도금을 실시할 수 있으므로, 많은 비용의 증가와 공정의 복잡화를 수반하는 무전해 도금 설비를 사용할 필요가 없어져 미세한 회로 패턴을 갖는 다층 회로기판을 간편하면서도 저비용으로 제조할 수 있다.

본 발명에 관한 다층 회로기판의 제조 방법은, 경질의 다층 회로기판을 제조하는 데 이용될 수 있을 뿐만 아니라 유연성을 갖는 기판들을 부착함으로써 전체적으로 유연성을 갖는 다층 회로기판을 제조하는 데에도 이용될 수 있다. 이로 인해 롤이나 릴에 감긴 상태로 제공되는 소재들을 이용하여 다층 회로기판을 제조하는 여러 가지 단계들을 실시함으로써 다층 회로기판의 제조 방법을 자동화할 수 있다.

이하, 첨부 도면의 실시예들을 통하여, 본 발명에 관한 다층 회로기판의 제 조 방법의 구성과 작용을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 관한 다층 회로기판의 제조 방법의 순서도이다.

도 1에 나타난 실시예에 관한 다층 회로기판의 제조 방법은, 상부 기판과 하부 기판을 준비하는 상하 기판 준비 단계(S100)와, 상부 및 하부 기판 위에 제1 및 2 회로 패턴을 형성하는 배선 형성 단계(S110)와, 코어 기판을 준비하는 코어 기판 준비 단계(S120)와, 상부 기판과 코어 기판과 하부 기판을 서로 부착하는 부착 단계(S130)와, 캐리어층을 분리하는 분리 단계(S140)와, 시드층을 제거하는 에칭 단계(S150)와, 각 층들을 전기적으로 연결하는 연결 단계(S160)를 포함한다.

도 1에 나타난 다층 회로기판의 제조 방법은 이하의 도 2 내지 도 17의 도면들에 의해 상세히 설명된다.

상부 기판과 하부 기판을 준비하는 상하 기판을 준비하는 단계는 도 2 내지 도 7에 도시된 단계들을 포함한다. 다층 회로기판의 각 층을 이루게 될 상부 기판과 하부 기판은 도 2 내지 도 7에 도시된 단계들에 의해 각각 별도의 공정으로 제조될 수 있으므로, 각각의 층을 순차적으로 적층하던 종래의 제조 방법에 비해 공정 시간이 크게 단축될 수 있다.

도 2는 도 1에 도시된 제조 방법에 의해 다층 회로기판을 제조할 때의 상부 기판과 하부 기판을 준비하는 단계를 나타내는 측면도이다.

상부 기판과 하부 기판의 각각은 캐리어층(20)과 시드층(10)을 포함한다. 캐리어층(20)과 시드층(10)은 서로 분리 가능하게 부착되어 있으므로, 다층 회로기판 이 제조되는 동안 시드층(10)은 캐리어층(20)에 부착된 상태를 유지할 수 있다. 캐리어층(20)은 시드층(10)보다 두꺼운 두께를 가져 배선을 형성하기 위한 각 단계들이 원할히 수행될 수 있도록 시드층(10)을 지지하는 기능을 하며, 시드층(10)을 지지하는 기능을 모두 수행한 이후에는 시드층(10)으로부터 용이하게 분리될 수 있다.

시드층(10)은 구리와 같은 전도성 소재를 포함하는 박막으로 이루어질 수 있다. 캐리어층(20)은 절연성 소재나, 시드층(10)과 같이 구리를 포함하는 도전성 소재로 이루어질 수 있다. 캐리어층(20)은 구리를 포함함으로써 시드층(10)과 같은 유연성을 가질 수 있다. 이로 인해 캐리어층(20)과 시드층(10)이 서로 부착되어 이루어지는 상부 기판과 하부 기판은 전체적으로 유연성을 가지며 롤에 감긴 상태로 제공되어 각 제조 단계에서 이용될 수 있다.

도 3은 도 2의 상부 기판에 감광성 레지스트를 도포하는 단계를 나타내는 측면도이고, 도 4는 도 3의 상부 기판에 노광을 실시하는 단계를 나타내는 측면도이며, 도 5는 도 4의 상부 기판에서 현상을 실시하는 단계를 나타내는 측면도이다.

상하 기판 준비 단계의 이후에는 상부 기판과 하부 기판 위에 회로 패턴을 형성하기 위한 배선 형성 단계가 수행된다. 배선 형성 단계는 레지스트 패턴층을 형성하는 단계와, 도금 단계를 포함한다.

레지스트 패턴층을 형성하는 단계는, 도 3의 시드층(10) 위에 감광성 레지스트(30)를 도포하는 단계와, 도 4의 마스크(85)를 배치하여 노광을 실시하는 단계와, 도 5의 현상을 실시하는 단계를 포함한다.

시드층(10) 위에 감광성 레지스트(30)를 형성한 후에는, 감광성 레지스트(30) 위에 마스크(85)를 배치하고, 노광 및 현상을 실시함으로써 감광성 레지스트(30)의 일부를 제거한다. 감광성 레지스트(30)의 제거되는 부분들(31)은 시드층(10)의 표면에 최종적으로 형성될 배선의 패턴에 대응되는 부분들이다.

마스크(85)는 감광성 레지스트(30)에서 원하는 부분을 제거할 수 있도록 패턴(86)을 구비한다. 도시된 패턴(86)은 네거티브 방식의 노광 및 현상을 위한 형태이며, 패턴(86)에 의해 빛이 차단된 부분이 현상에 의해 제거될 것이다.

감광성 레지스트(30)의 일부분(31)이 제거되면 시드층(10)의 표면에는 감광성 레지스트(30)의 나머지 부분에 의한 레지스트 패턴층(32)이 완성된다. 이로 인해 도 5와 같이 상부 기판 위에 형성될 배선의 패턴에 대응되는 모양으로 시드층(10)의 표면이 외부로 노출된다.

도 6은 도 5의 상부 기판에서 전기 도금을 실시하는 단계를 나타내는 측면도이고, 도 7은 도 6의 상부 기판에서 레지스트 패턴층을 제거하는 단계를 나타내는 측면도이다.

도 6에 나타난 도금 단계는 감광성 레지스트(30)의 일부분이 제거됨으로 인해 외부로 노출된 시드층(10)의 위에 전기 도금에 의해 제1 회로 패턴(40)을 형성하는 단계이다. 도금 단계는 반드시 전기 도금법으로만 수행되어야 하는 것은 아니며, 무전해 도금법이 이용될 수도 있다.

도 2 내지 도 8에서는 상부 기판(2)을 제조하는 것을 예로 들어 설명하였지만, 하부 기판도 이와 동일한 방법에 의해 제조될 수 있다.

도 8은 코어 기판을 준비하는 단계를 나타내는 측면도이고, 도 9는 도 8의 코어 기판에 관통공을 형성하는 단계를 나타내는 측면도이며, 도 10은 도 9의 관통공에 연결부를 형성하는 단계를 나타내는 측면도이다.

코어 기판을 준비하는 단계는, 표면에 전도성 소재의 제3 회로 패턴이 형성된 절연성 소재의 코어 기판(80)을 준비하는 단계이다.

도 8과 같이 양측 표면에 구리 등의 전도성 소재를 포함하는 전도성막(81)이 형성된 절연성 소재의 코어 기판(80)을 준비한 후, 도 9와 같이 전도성막(81)과 코어 기판(80)을 천공하여 관통공(82)을 형성한다. 관통공(82)이 형성되면, 관통공(82)의 내벽을 전도성 소재로 도금함으로써 코어 기판(80)의 양측의 전도성막(81)을 전기적으로 연결하는 연결부(83)를 형성하는 단계가 수행된다. 코어 기판(80)은 폴리이미드 수지와 같이 유연성을 갖는 소재를 포함할 수 있다.

도 11은 도 10의 코어 기판에 제3 회로 패턴을 형성하는 단계를 나타내는 측면도이다.

코어 기판(80)을 준비하는 단계는 도 11에 도시된 것과 같이 코어 기판(80)의 양측 표면에 제3 회로 패턴(84)을 형성하는 단계를 포함할 수 있다. 제3 회로 패턴(84)을 형성하는 단계는 전도성막(81)의 표면에 레지스트 패턴층을 형성한 후, 에칭을 실시하여 수행될 수 있다.

코어 기판(80)을 준비하는 단계는 상술한 바와 같이, 도 8 내지 도 11에 도시된 방법에 한정되는 것은 아니며, 여러 가지 방법으로 변형하여 수행될 수도 있다. 즉 도 9 내지 10에 도시된 관통공(82) 및 연결부(83)를 형성하는 단계와, 제3 회로 패턴(84)을 형성하는 단계의 순서를 바꾸어 실시함으로써 코어 기판(80)을 준비할 수 있다. 또는 절연성 소재의 코어 기판(80)의 표면에 전도성 소재의 제3 회로 패턴을 인쇄법에 의해 형성할 수도 있을 것이다.

도 12는 도 2 내지 도 7의 단계에 의해 제조된 상부 기판 및 하부 기판과 도 11의 코어 기판을 정렬하는 단계를 나타내는 측면도이고, 도 13은 도 12의 상부 기판, 하부 기판, 및 코어 기판을 부착하는 단계를 나타내는 측면도이다.

상술한 바와 같이 상부 기판(2)을 준비하는 단계가 수행되는 것과 별도로 도 2 내지 도 7에 도시된 것과 동일한 방법으로 하부 기판(3)을 준비하는 단계가 수행될 수 있다.

하부 기판(3)도 서로 분리 가능하게 부착되어 있는 캐리어층(50)과 시드층(60)을 포함하며, 시드층(60)의 표면에는 회로 배선으로 기능하는 제2 회로 패턴(70)이 형성된다.

상부 기판(2)과 하부 기판(3)과 코어 기판(80)의 준비가 완료되면, 도 12와 같이 상부 기판(2)과 하부 기판(3)과 코어 기판(80)을 정렬하는 단계가 수행된다. 기판들을 정렬하는 단계는, 상부 기판(2)의 제1 회로 패턴(40)이 코어 기판(80)을 향하도록 하고, 하부 기판(3)의 제2 회로 패턴(70)이 코어 기판(80)을 향하도록, 상부 기판(2)과, 코어 기판(80)과, 하부 기판(3)을 차례로 배치하여 회로 패턴들(40, 70, 84)의 상대적인 위치를 서로 정렬하는 단계이다.

기판들을 서로 정렬할 때에는 상부 기판(2)과 코어 기판(80)의 사이와, 하부 기판(3)과 코어 기판(80)의 사이에 접착 부재(91, 92)를 배치한다. 접착 부재(91, 92)는 절연성 소재를 포함하는 본딩 시트(bonding sheet)나, 프리 프래그(prepreg) 등일 수 있다.

기판들의 위치가 정렬되면, 상부 및 하부 기판(2, 3)과 코어 기판(80)을 가압하여 이들 기판들을 부착하는 가압 단계가 수행될 수 있다. 가압 단계에서는, 열을 가하는 가열 단계 또는 초음파를 가하는 단계 등이 함께 수행될 수 있다.

가압 단계가 수행되면 도 13과 같이 상부 기판(2)과 코어 기판(80)과 하부 기판(3)이 절연층(90)을 사이에 두고 서로 부착되어 여러 개의 층을 갖는 적층 기판(100)이 완성된다. 절연층(90)은 접착 부재(91, 92)가 가압 단계와, 가열 단계 또는 초음파를 가하는 단계에 의해 기판들의 사이에서 융착되는 부분이다.

도 14는 도 13의 적층 기판에서 캐리어층을 제거하는 단계를 나타내는 측면도이다.

기판들이 적층된 이후에는, 시드층(10, 60)으로부터 캐리어층(20, 50)을 분리하는 분리 단계가 수행된다. 시드층(10, 60)과 캐리어층(20, 50)은 서로 분리 가능하게 부착되어 있으므로, 기판들을 가압하여 부착시킨 후에 캐리어층(20, 50)을 적층 기판(100)에서 분리하여 회수할 수 있다.

도 15는 도 14의 적층 기판에서 시드층을 제거하는 단계를 나타내는 측면도이다.

캐리어층(20, 50)이 분리되면, 적층 기판(100)의 양측 표면에 시드층(10, 60)이 남는다. 시드층(10, 60)은 에칭 단계에 의해 제거될 수 있다. 시드층(10, 60)은 구리와 같은 전도성 소재를 포함하는 박막이므로, 에칭에 의해 쉽게 제거될 수 있다. 시드층(10, 60)을 제거하기 위해 적용되는 에칭 공정에는, 제1 회로 패턴(40) 및 제2 회로 패턴(70)은 그대로 남겨둔채로 전도성 박막만을 제거할 수 있으면 되므로, 하프 에칭(half etching) 공정이 이용될 수 있다.

시드층(10, 60)이 하프 에칭에 의해 용이하면서도 깔끔하게 제거될 수 있으므로, 적층 기판(100)의 양측 표면은 요철이 발생하지 않는 매끄러운 면을 가질 수 있다.

또한 도 15에 도시된 바와 같이, 적층 기판(100)의 양측 표면에 노출되는 제1 회로 패턴(40)과, 제2 회로 패턴(70)은, 단면에서 보았을 때 4개의 면 중 한 면만이 외부로 노출되고 나머지 3개의 면은 절연층(90)에 매립된 상태를 유지한다. 이로 인해 기판에 대한 회로 패턴들의 박리 강도가 크게 향상되어, 다층 회로기판을 제조하는 과정이나 완성된 다층 회로기판을 이용하여 부품을 조립하는 패키징 과정에서 회로 패턴들이 기판으로부터 쉽게 분리되지 않아 제품의 신뢰성이 향상되는 장점이 있다.

도 16은 도 15의 적층 기판에서 개구홈을 형성하는 단계를 나타내는 측면도이고, 도 17은 도 16의 적층 기판에서 연결부를 형성하는 단계를 나타내는 측면도이다.

에칭 단계 이후에는, 도 15에 도시된 적층 기판(100)의 양측 표면에 형성된 제1 회로 패턴(40)과 제2 회로 패턴(70)의 각각을 코어 기판(80)의 제3 회로 패턴(84)에 전기적으로 연결하는 연결 단계가 수행된다. 연결 단계가 완료되면 도 17과 같이 다층 회로기판(1)의 제조가 완료된다.

연결 단계는 절연층(90)의 일부를 제거하고, 제거된 부분에 도전성 소재의 연결부를 형성하여, 회로 패턴들을 서로 전기적으로 연결하는 단계이다. 절연층(90)은 절연성 소재인 접착 부재(91, 92)에 의해 형성되는 부분이므로, 레이저 드릴과 같은 수단에 의해 용이하게 기계적으로 가공될 수 있다.

다층 회로기판을 제조하는 종래의 방법에서도 다층 회로기판을 이루는 각각의 층을 연결하기 위해 드릴을 이용한 천공 작업이 필수적인데, 천공 작업을 위해서는 금속막에 의해 덮여있는 수지층을 외부로 노출시키는 윈도우를 형성하여야 한다. 윈도우를 형성하는 작업은 에칭 등의 방법을 이용하여 금속막을 제거하는 작업이므로, 작업이 번거롭고 회로 패턴에 손상이 발생하는 등의 문제점이 있었다.

그러나 본 발명의 일 실시예에 관한 다층 회로기판의 제조 방법에 의하면, 시드층(10, 60)이 에칭에 의해 제거됨으로써 절연층(90)이 외부로 노출되므로 윈도우를 형성시키기 위한 번거로운 작업을 실시할 필요가 없다.

연결 단계는 개구홈(95, 96)을 형성하는 단계와, 개구홈(95, 96)에 연결부(97, 98)를 형성하는 단계를 포함한다. 개구홈(95, 96)을 형성하는 단계는, 제1 회로 패턴(40)과 제3 회로 패턴(84)의 사이의 절연층(90)의 일부와, 제2 회로 패턴(70)과 제3 회로 패턴(84)의 사이의 절연층(90)의 일부를 제거하는 단계이다. 절연층(90)을 제거할 때에는 CO₂ 레이저 등이 이용될 수 있다.

개구홈(95, 96)이 형성되면, 제3 회로 패턴(84)의 일부가 개구홈(95, 96)을 통해 외부로 노출된다. 개구홈(95, 96)의 내부에 도전성 소재의 연결부(97, 98)를 형성하면, 제1 회로 패턴(40)과 제3 회로 패턴(84), 제2 회로 패턴(70)과 제3 회로 패턴(84)이 서로 전기적으로 연결된다.

도 18은 도 1 내지 도 17에 도시된 다층 회로기판를 제조하는 장치의 개략적인 모습을 나타내는 측면도이다.

상부 기판(2)은 제1 롤(11)에 의해 감긴 상태로 공급되고, 하부 기판(3)과 코어 기판(80)은 각각 제2 롤(12)과 제3 롤(13)에 감긴 상태로 공급된다. 또한 접착 부재(91, 92)도 각각 제4 및 제5 롤(14, 15)에 감긴 상태로 공급된다. 이들 기판들(2, 3, 80)과, 접착 부재(91, 92)가 각각의 롤들(11, 12, 13, 14, 15)로부터 풀리며 도 2 내지 도 17에서 설명한 각각의 단계들이 수행될 수 있다.

도 18에서는 상하 기판 준비 단계, 배선 형성 단계, 코어 기판 준비 단계 등의 도시를 생략하였지만, 각각의 롤들(11, 12, 13, 14, 15)에서 기판들과 접착 부재(91, 92)가 풀리며 이들 단계가 수행될 수 있다. 기판들(2, 3, 80)과 접착 부재(91, 92)는 히터(7)와 가압 롤러(8)를 통과하며 가열, 가압 단계를 거친다. 히터(7)를 이용하여 기판들(2, 3, 80)을 가열하는 대신 가압 롤러(8)를 통해 초음파를 가하는 단계를 실시할 수 있다.

가압 롤러(8)를 통과하며 기판들이 서로 부착되면, 상부 기판(2)과 하부 기판(3)으로부터 분리되는 캐리어층(20, 50)은 각각 회수 롤러(4, 5)에 의해 회수된다.

캐리어층(20, 50)이 분리된 이후에는, 상술한 바와 같은 에칭 단계와, 연결 단계가 수행됨으로써 다층 회로기판의 제조가 완료될 수 있다.

도 19는 본 발명의 다른 실시예에 관한 다층 회로기판의 제조 방법의 순서도이다.

도 19에 나타난 실시예에 관한 회로기판의 제조 방법은, 상부 기판과 하부 기판을 준비하는 상하 기판 준비 단계(S200)와, 상부 및 하부 기판 위에 제1 및 2 회로 패턴을 형성하는 배선 형성 단계(S210)와, 상부 기판과 하부 기판을 서로 부착하는 부착 단계(S230)와, 캐리어층을 분리하는 분리 단계(S240)와, 시드층을 제거하는 에칭 단계(S250)와, 각 층들을 전기적으로 연결하는 연결 단계(S260)를 포함한다.

도 19에 나타난 다층 회로기판의 제조 방법은 이하의 도 20 내지 도 27의 도면들에 의해 상세히 설명된다.

도 20은 도 19에 도시된 제조 방법에 의해 다층 회로기판을 제조할 때의 상하 기판을 정렬하는 단계를 나타내는 측면도이다.

상부 기판(102)과 하부 기판(103)을 준비하는 상하 기판 준비 단계는 도 2 내지 도 7에 도시된 실시예와 동일한 단계들을 포함한다. 다층 회로기판의 각 층을 이루게 될 상부 기판과 하부 기판은 도 2 내지 도 7에 도시된 단계들에 의해 각각 별도의 공정으로 제조될 수 있으므로, 각각의 층을 순차적으로 적층하던 종래의 제조 방법에 비해 공정 시간이 크게 단축될 수 있다.

상부 기판(102)은 캐리어층(120)과 시드층(110)을 포함하고, 하부 기판(103)도 캐리어층(150)과 시드층(160)을 포함한다. 캐리어층(120, 150)과 시드층(110, 160)은 서로 분리 가능하게 부착되어 있다. 상부 기판(102)의 시드층(110)의 위에 는 제1 회로 패턴(140)이 형성되고, 하부 기판(103)의 시드층(160)의 위에는 제2 회로 패턴(170)이 형성된다.

상부 기판(102)과 하부 기판(103)이 준비된 이후에는 도 20과 같이 상부 기판(102)과 하부 기판(103)을 정렬하는 단계가 수행된다. 기판들을 정렬하는 단계는, 상부 기판(102)의 제1 회로 패턴(140)과 하부 기판(103)의 제2 회로 패턴(170)이 서로를 향하도록 상부 기판(102)과 하부 기판(103)을 배치하여 제1 회로 패턴(140)과 제2 회로 패턴(170)의 위치를 서로 정렬하는 단계이다.

기판들을 정렬할 때에는 상부 기판(102)과 하부 기판(103)의 사이에 접착 부재(190)를 배치한다. 접착 부재(190)는 절연성 소재를 포함하는 본딩 시트(bonding sheet)나, 프리 프래그(prepreg) 등일 수 있다.

도 21은 도 20의 상부 기판과 하부 기판을 부착하는 단계를 나타내는 측면도이다.

기판들의 위치가 정렬되면, 상부 및 하부 기판(102, 103)을 가압하여 이들 기판들을 부착하는 가압 단계가 수행될 수 있다. 가압 단계에서는, 열을 가하는 가열 단계 또는 초음파를 가하는 단계 등이 함께 수행될 수 있다.

가압 단계가 수행되면 도 21과 같이 상부 기판(102)과 하부 기판(103)이 접착 부재(190)를 사이에 두고 서로 부착되어 복수 개의 층을 갖는 적층 기판(200)이 완성된다. 접착 부재(190)는 가압 단계와, 가열 단계 또는 초음파를 가하는 단계에 의해 기판들의 사이에 융착되어 절연층을 이룬다.

도 22는 도 21의 적층 기판에서 캐리어층을 제거하는 단계를 나타내는 측면 도이다.

기판들이 적층된 이후에는, 시드층(110, 160)으로부터 캐리어층(120, 150)을 분리하는 분리 단계가 수행된다. 시드층(110, 160)과 캐리어층(120, 150)은 서로 분리 가능하게 부착되어 있으므로, 기판들을 가압하여 부착시킨 후에 캐리어층(120, 150)을 적층 기판(200)에서 분리하여 회수할 수 있다.

도 23은 도 22의 적층 기판에서 시드층을 제거하는 단계를 나타내는 측면도이다.

캐리어층(120, 150)이 분리되면, 적층 기판(200)의 양측 표면에 시드층(110, 160)이 남는다. 시드층(110, 160)은 에칭 단계에 의해 제거될 수 있다. 시드층(110, 160)은 구리와 같은 전도성 소재를 포함하는 박막이므로, 에칭에 의해 쉽게 제거될 수 있다. 시드층(110, 160)을 제거하기 위해 적용되는 에칭 공정에는, 제1 회로 패턴(140) 및 제2 회로 패턴(170)은 그대로 남겨둔 채로 전도성 박막을 제거할 수 있으면 되므로, 하프 에칭(half etching) 공정이 이용될 수 있다.

시드층(110, 160)이 하프 에칭에 의해 용이하면서도 깔끔하게 제거될 수 있으므로, 적층 기판(200)의 양측 표면은 요철이 발생하지 않는 매끄러운 면을 가질 수 있다.

또한 적층 기판(200)의 양측 표면에 노출되는 제1 회로 패턴(140)과, 제2 회로 패턴(170)은, 단면에서 보았을 때 4개의 면 중 한 면만이 외부로 노출되고 나머지 3개의 면은 접착 부재(190)에 매립된 상태를 유지한다. 이로 인해 기판에 대한 회로 패턴들의 박리 강도가 크게 향상되어, 다층 회로기판을 제조하는 과정이나 완 성된 다층 회로기판을 이용하여 부품을 조립하는 패키징 과정에서 회로 패턴들이 기판으로부터 쉽게 분리되지 않아 제품의 신뢰성이 향상되는 장점이 있다.

도 24는 도 23의 적층 기판에서 관통공을 형성하는 단계를 나타내는 측면도이고, 도 25는 도 24의 적층 기판에 마스크를 형성하는 단계를 나타내는 측면도이며, 도 26은 도 25의 적층 기판에 전기 도금을 실시하는 단계를 나타내는 측면도이고, 도 27은 도 26의 적층 기판에서 마스크를 제거하는 단계를 나타내는 측면도이다.

에칭 단계 이후에는, 도 23에 도시된 적층 기판(200)의 양측 표면에 형성된 제1 회로 패턴(140)과 제2 회로 패턴(170)을 서로 전기적으로 연결하는 연결 단계가 수행된다. 연결 단계가 완료되면 도 27과 같이 다층 회로기판(201)의 제조가 완료된다.

연결 단계는 에칭 단계에 의해 외부로 노출된 제1 회로 패턴(140)과 제2 회로 패턴(170)과 접하는 접착 부재(190)에 관통공(182)을 형성하고, 관통공(182)에 도전성 소재의 연결부(183)를 형성하여, 제1 회로 패턴(140)과 제2 회로 패턴(170)을 전기적으로 연결하는 단계이다.

접착 부재(190)는 절연성 소재이므로, 레이저 드릴과 같은 수단에 의해 용이하게 기계적으로 가공될 수 있다.

다층 회로기판을 제조하는 종래의 방법에서도 다층 회로기판을 이루는 각각의 층을 연결하기 위해 드릴을 이용한 천공 작업이 필수적인데, 천공 작업을 위해서는 금속막에 의해 덮여있는 수지층을 외부로 노출시키는 윈도우를 형성하여야 한 다. 윈도우를 형성하는 작업은 금속막을 에칭 등의 방법을 이용하여 제거하는 작업이므로, 번거롭고 회로 패턴에 손상이 발생하는 등의 문제점이 있었다.

그러나 본 발명의 다른 실시예에 관한 다층 회로기판의 제조 방법에 의하면, 시드층(110, 160)이 에칭에 의해 제거됨으로써 접착 부재(190)가 외부로 노출되므로 윈도우를 형성시키기 위한 번거로운 작업을 실시할 필요가 없다.

연결 단계는 관통공(182)을 형성하는 단계와, 관통공(182)에 연결부(183)를 형성하는 단계를 포함한다. 관통공(182)을 형성하는 단계는, 제1 회로 패턴(140)과 제2 회로 패턴(170)의 사이의 접착 부재(190)의 일부를 제거하는 단계이다. 접착 부재(190)를 제거할 때에는 CO₂ 레이저 등이 이용될 수 있다.

관통공(182)이 형성된 이후에는, 연결부(183)를 형성하기 위해 관통공(182)을 제외한 부분을 덮도록 레지스트(184)를 접착 부재(190)의 위에 형성한다. 레지스트(184)를 형성한 후에 도금을 실시하면 도 26과 같이 관통공(182)의 내벽에 전도성 소재의 연결부(183)가 형성된다. 이 상태에서 레지스트(184)를 제거하면 도 27에 도시된 것과 같이 다층 회로기판(201)의 제조가 완료된다.

본 발명은 상술한 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.

도 3은 도 2의 상부 기판에 감광성 레지스트를 도포하는 단계를 나타내는 측면도이다.

도 4는 도 3의 상부 기판에 노광을 실시하는 단계를 나타내는 측면도이다.

도 5는 도 4의 상부 기판에서 현상을 실시하는 단계를 나타내는 측면도이다.

도 6은 도 5의 상부 기판에서 전기 도금을 실시하는 단계를 나타내는 측면도이다.

도 7은 도 6의 상부 기판에서 레지스트 패턴층을 제거하는 단계를 나타내는 측면도이다.

도 8은 코어 기판을 준비하는 단계를 나타내는 측면도이다.

도 9는 도 8의 코어 기판에 관통공을 형성하는 단계를 나타내는 측면도이다.

도 10은 도 9의 관통공에 연결부를 형성하는 단계를 나타내는 측면도이다.

도 12는 도 2 내지 도 7의 단계에 의해 제조된 상부 기판 및 하부 기판과 도 11의 코어 기판을 정렬하는 단계를 나타내는 측면도이다.

도 13은 도 12의 상부 기판, 하부 기판, 및 코어 기판을 부착하는 단계를 나타내는 측면도이다.

도 16은 도 15의 적층 기판에서 개구홈을 형성하는 단계를 나타내는 측면도이다.

도 17은 도 16의 적층 기판에서 연결부를 형성하는 단계를 나타내는 측면도이다.

도 22는 도 21의 적층 기판에서 캐리어층을 제거하는 단계를 나타내는 측면도이다.

도 24는 도 23의 적층 기판에서 관통공을 형성하는 단계를 나타내는 측면도이다.

도 25는 도 24의 적층 기판에 마스크를 형성하는 단계를 나타내는 측면도이다.

도 26은 도 25의 적층 기판에 전기 도금을 실시하는 단계를 나타내는 측면도이다.

도 27은 도 26의 적층 기판에서 마스크를 제거하는 단계를 나타내는 측면도이다.

* 도면의 주요부분에 대한 부호의 설명

7: 히터 90: 절연층

8: 가압 롤러 2, 102: 상부 기판

4, 5: 회수 롤러 3, 103: 하부 기판

11: 제1 롤 40, 140: 제1 회로 패턴

12: 제2 롤 91, 92, 190: 접착 부재

13: 제3 롤 184: 레지스트

14: 제4 롤 95, 96: 개구홈

15: 제5 롤 1, 201: 다층 회로기판

30: 감광성 레지스트 70, 170: 제2 회로 패턴

32: 레지스트 패턴층 82, 182: 관통공

80: 코어 기판 83, 97, 98: 연결부

81: 전도성막 100, 200: 적층 기판

84: 제3 회로 패턴 10, 60, 110, 160: 시드층

85: 마스크 20, 120, 50, 150: 캐리어층

86: 패턴

Claims

서로 분리 가능한 캐리어층과 시드층을 포함하는 상부 기판과 하부 기판을 준비하는 상하 기판 준비 단계;

상기 시드층 위에 도금을 실시하여 상기 상부 기판 위에 제1 회로 패턴, 상기 하부 기판 위에 제2 회로 패턴을 형성하는, 배선 형성 단계;

표면에 도전성 소재의 제3 회로 패턴이 형성된 절연성 소재의 코어 기판을 준비하는 코어 기판 준비 단계;

상기 제1, 2 회로 패턴이 상기 코어 기판을 향하도록, 상기 상부 기판, 코어 기판 및 하부 기판을 차례로 배치하여 서로 정렬하고, 절연성 소재의 접착 부재를 개재하여 상기 상부 기판, 코어 기판 및 하부 기판을 부착하는 부착 단계;

상기 캐리어층을 상기 시드층으로부터 분리하는 분리 단계;

상기 시드층을 에칭에 의해 제거하는 에칭 단계; 및

상기 제1 회로 패턴과 제3 회로 패턴의 사이의 상기 접착 부재의 일부와, 상기 제2 회로 패턴과 제3 회로 패턴의 사이의 상기 접착 부재의 일부를 제거하고, 제거된 부분에 도전성 소재의 연결부를 형성하여 상기 제1 회로 패턴과 상기 제3 회로 패턴의 사이와, 상기 제2 회로 패턴과 상기 제3 회로 패턴의 사이를 전기적으로 연결하는 연결 단계;를 포함하는, 다층 회로기판의 제조 방법.
제1항에 있어서,

상기 배선 형성 단계는, 상기 시드층 위에 감광성 레지스트를 도포하고, 마스크를 배치하여 노광과 현상을 하여 상기 시드층 위에 레지스트 패턴층을 형성하는 단계와, 상기 시드층 위에 상기 제1 및 2 회로 패턴을 도금하는 도금 단계를 포함하는, 다층 회로기판의 제조 방법.
제2항에 있어서,

상기 시드층은 전도성 소재를 포함하는, 다층 회로기판의 제조 방법.
제3항에 있어서,

상기 캐리어층은 전도성 소재를 포함하는, 다층 회로기판의 제조 방법.
제1항에 있어서,

상기 상부 기판과 상기 하부 기판과 상기 코어 기판은 각각 롤에 감긴 상태로 공급되고, 상기 상부 기판과 상기 하부 기판과 상기 코어 기판이 상기 롤에서 풀리며 상기 상하 기판 준비 단계 내지 상기 연결 단계가 수행되는, 다층 회로기판의 제조 방법.
제1항 내지 제5항 중 어느 한 항에 있어서,

상기 부착 단계는 상기 상부 기판과 하부 기판에 열과 압력을 가하는, 다층 회로기판의 제조 방법.
서로 분리 가능한 캐리어층과 시드층을 포함하는 상부 기판과 하부 기판을 준비하는 상하 기판 준비 단계;

상기 시드층 위에 도금을 실시하여 상기 상부 기판 위에 제1 회로 패턴, 상기 하부 기판 위에 제2 회로 패턴을 형성하는, 배선 형성 단계;

상기 상부 기판과 상기 하부 기판을 상기 제1 회로 패턴과, 제2 회로 패턴이 서로 마주보도록 배치하여 서로 정렬하고, 절연성 소재의 접착 부재를 개재하여 상기 상부 기판과 상기 하부 기판을 부착하는 부착 단계;

상기 캐리어층을 상기 시드층으로부터 분리하는 분리 단계;

상기 시드층을 에칭에 의해 제거하는 에칭 단계; 및

상기 에칭 단계에 의해 외부로 노출된 상기 제1 회로 패턴과 상기 제2 회로 패턴과 접하는 상기 접착 부재에 관통공을 형성하고, 상기 관통공에 도전성 소재의 연결부를 형성하여 상기 제1 회로 패턴과 상기 제2 회로 패턴을 전기적으로 연결하는 연결 단계;를 포함하는, 다층 회로기판의 제조 방법.
제7항에 있어서,

상기 배선 형성 단계는, 상기 시드층 위에 감광성 레지스트를 도포하고, 마스크를 배치하여 노광과 현상을 하여 상기 시드층 위에 레지스트 패턴층을 형성하는 단계와, 상기 시드층 위에 상기 제1 및 2 회로 패턴을 도금하는 도금 단계를 포함하는, 다층 회로기판의 제조 방법.
제8항에 있어서,

상기 시드층은 전도성 소재를 포함하는, 다층 회로기판의 제조 방법.
제9항에 있어서,

상기 캐리어층은 전도성 소재를 포함하는, 다층 회로기판의 제조 방법.
제10항에 있어서,

상기 상부 기판과 상기 하부 기판은 각각 롤에 감긴 상태로 공급되고, 상기 상부 기판과 상기 하부 기판이 상기 롤에서 풀리며 상기 상하 기판 준비 단계 내지 상기 연결 단계가 수행되는, 다층 회로기판의 제조 방법.
제7항 내지 제11항 중 어느 한 항에 있어서,

상기 부착 단계는 상기 상부 기판과 하부 기판에 열과 압력을 가하는, 다층 회로기판의 제조 방법.