CN101405709B

CN101405709B - 通信控制装置及方法

Info

Publication number: CN101405709B
Application number: CN2007800103167A
Authority: CN
Inventors: 冈田真一; 大场康雄; 栗本秀彦; 室屋清一
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-03-23
Filing date: 2007-03-23
Publication date: 2011-01-19
Anticipated expiration: 2027-03-23
Also published as: CN101405709A; US20100231409A1; JPWO2007108535A1; WO2007108535A1

Abstract

通信控制电路(102、103)具备移位寄存器(121)和控制数据选择器(124)，根据经3条串行信号线输入的数据信号(DAT)、时钟信号(CLK)和选通信号(STB)，控制多个受控单元(127)。移位寄存器(121)将根据时钟信号(CLK)依次取入的数据信号(DAT)进行串行/并行转换后进行输出。控制数据选择器(124)根据用于识别通信控制电路(102、103)的装置定义信号(CDEV)，从来自移位寄存器(121)的信号中选择用于控制对应的受控单元(127)的控制数据并进行输出。

Description

通信控制装置及方法

技术领域

本发明涉及一种控制多个受控单元的通信控制电路及方法、和通信系统及使用其的电子设备，尤其是涉及利用从主控制部件经3条串行信号线输入的信号来控制多个受控单元的通信控制电路及方法、和通信系统及使用其的电子设备。

背景技术

近年来，作为改善以便携电话机为代表的移动通信装置或汽车导航系统装置的接收性能的方法，提出了分集接收方式。尤其是，为了构成载波合成方式的分集接收系统，需要至少2个系统以上的调谐器。一般地说，在这种系统中，在每个调谐器中分别使用IC芯片，调谐器用IC芯片通常为了切换电路的功能、性能，需要选择器电路、开关电路、保持设定状态或设定值用的锁存电路等，锁存电路保持的设定状态或设定值通过串行通信由主控制部件设定。因此，主控制部件需要分别控制多个IC芯片。另外，由于以便携电话机为代表的移动通信装置除了期望小型化之外，还需要根据时刻变化的接收状态的变化来控制调谐器用IC芯片，所以需要尽可能缩短控制所需的时间。

因此，在专利文献1中，公开了现有例1的串行接口电路，在搭载了具有3线式串行接口的多个串行装置的数字电路中，减少接口用的信号线，且不增大传输时间。在现有例1的串行接口电路中，受控装置选择部利用经由第4及第5信号线的时钟及选通(strobe)信号取入经由第1信号线发送来的选择信号，向对应的选择器输出“1”。之后，若从控制部经由第1信号线输出输入数据、经由第2信号线输出时钟，则各受控装置一度锁存该输入数据，并且，经由第3信号线的选通信号仅通过从受控装置选择部发送“1”的选择器，仅对应的受控装置取入输入数据。在来自受控装置的数据输出时，利用来自受控装置选择部的信号选择数据输出装置选择部对应的数据，输出至第6信号线。

另外，非专利文献1中公开使用了I²C总线的现有例2的串行通信系统。在现有例2的串行通信系统中，通过从主装置经串行数据线和串行时钟线控制连接于主装置的多个从装置，来削减信号线的条数。

专利文献1：日本特开2000-259559号公报(图1)

非专利文献1：I2C总线说明书版本2.1，飞利浦公司，2000年1月公开。

可是，在现有例1的串行接口电路中，由于在由控制部控制受控装置的情况下，在发送用于控制受控装置的数据之前，需要首先从控制部发送数据至受控装置选择部，所以存在难以缩短串行通信时间的问题。

另外，在现有例2的串行通信系统中，为了控制多个从装置，需要收发各从装置的地址数据和各从动装置的数据，并且，由于收发用的程序复杂，所以存在难以缩短串行通信时间的问题。

发明内容

本发明的目的在于解决上述问题，提供一种可使用从主控制部件经3条串行信号线输入的信号，不增加串行信号线的布线条数，缩短串行通信时间的通信控制电路及方法、和通信系统及使用其的电子设备。

发明1的通信控制电路，根据经3条串行信号线输入的数据信号、时钟信号及选通信号，控制多个受控单元，其特征在于：所述数据信号包含用于控制所述多个受控单元中至少任一个受控单元的控制数据、和锁存选择数据，所述通信控制电路具备：移位寄存器，其根据所述时钟信号依次取入所述数据信号，进行串行/并行转换，输出转换后的数据信号；控制数据选择部件，其根据用于识别所述通信控制电路的所输入的装置定义信号，从来自所述移位寄存器的转换后的数据信号中选择用于控制对应的受控单元的控制数据并进行输出；数据锁存选择部件，其比较所述锁存选择数据与用于识别所述受控单元的所输入的数据锁存定义信号，并输出比较结果的信号；和数据锁存部件，其在所述比较结果的信号表示所述锁存选择数据与所输入的数据锁存定义信号一致时，根据所输入的所述选通信号，保持来自所述移位寄存器的转换后的数据信号中的控制数据，并输出至所述控制数据选择部件，另外，在所述比较结果的信号表示所述锁存选择数据与所输入的数据锁存定义信号不一致时，中止保持来自所述移位寄存器的转换后的数据信号中的控制数据。

发明2的通信控制系统是具备所述多个通信控制电路的通信控制系统，其特征在于，具备主控制部件，其产生所述数据信号、所述时钟信号及所述选通信号，经所述3条串行信号线发送至所述多个通信控制电路。

发明3的电子设备的特征在于具备所述通信控制系统。

发明4的通信控制方法根据经3条串行信号线输入的数据信号、时钟信号及选通信号，控制多个受控单元，所述数据信号包含用于控制所述多个受控单元中至少任一个受控单元的控制数据，所述通信控制方法包括：根据所述时钟信号依次取入所述数据信号，进行串行/并行转换，输出转换后的数据信号的步骤；和根据用于识别所述通信控制电路的所输入的装置定义信号，从所述转换后的数据信号中选择用于控制对应的受控单元的控制数据并进行输出的步骤。

在所述通信控制方法中，其特征在于：所述数据信号还包含锁存选择数据，所述通信控制方法还包含：比较所述锁存选择数据和用于识别所述受控单元的所输入的数据锁存定义信号，输出比较结果的信号的步骤；和在所述比较结果的信号表示所述锁存选择数据和输入的数据锁存定义信号一致时，根据输入的所述选通信号，保持所述转换后的数据信号中的控制数据并输出，另外，在所述比较结果的信号表示所述锁存选择数据和输入的数据锁存定义信号不一致时，中止保持所述转换后的数据信号中的控制数据的步骤。

发明效果

根据本发明的通信控制电路及方法、和通信系统及使用其的电子设备，由于具备控制数据选择部件，对应于用于识别通信控制电路输入的装置定义信号，从来自移位寄存器的转换后的数据信号中选择用于控制对应的受控单元的控制数据并进行输出，所以可使用从主控制部件经3条串行信号线输入的信号，不增加串行信号线的布线条数，缩短串行通信时间。

附图说明

图1表示本发明一实施方式的通信系统的结构框图。

图2是表示图1的通信控制电路102的数据控制电路126的详细结构框图。

图3是表示发送至图1的通信控制电路102、103的各信号的时序图。

图4是表示图3的数据信号DAT的结构之一实例的表。

图5是表示图1的通信控制电路102的移位寄存器121、图2的数据锁存选择器122及数据锁存电路123的结构框图。

图6是表示图2的控制数据选择器124的详细结构电路图。

图7是表示使用了图1的通信系统的便携电话机1的结构框图。

符号说明

1…便携电话机

2～6…天线

7…蓝牙无线收发电路

8…GPS无线接收电路

9…视频及音频无线收发电路

10…控制部

11…充电池

12…电源管理电路

13…存储器

14…SD存储卡

15…扬声器

16…耳机

17…USB接口

18…照相机

19…显示器

20…调谐器电路

21…OFDM解调电路

22、23…调谐器

90…开关

91…低噪声放大器(LNA)

92…功率放大器(PA)

93…电压控制振荡(VCO)电路

94…相位同步环(PLL)电路

95…频率转换电路

96…基带处理电路

97…CPU

101…主控制器

102、103…通信控制电路

104…数据选择器

105…106…IC芯片

121…移位寄存器

122…数据锁存选择器

123…数据锁存电路

124…控制数据选择器

126…数据控制电路

127…受控单元

DAT…数据信号

CLK…时钟信号

CLAC…数据锁存定义信号

CDEV…装置定义信号

STB…选通信号

311～328…延迟型触发电路

329～336…选择器

具体实施方式

下面，参照附图说明本发明的一实施方式。另外，在下面的实施方式中，对同样的构成要素附以相同的符号。

(实施方式)

图1是表示本发明一实施方式的通信系统的结构框图。在图1中，通信系统具备主控制器101、通信控制电路102、103和受控单元127—1～127—8构成。通信控制电路102、103分别与主控制器101连接，从主控制器101经3条串行信号线输入数据信号DAT、时钟信号CLK及选通信号STB，根据输入的各信号，分别控制4个受控单元127—1～127—4及127—5～127—8。通信控制电路102及受控单元127—1～127—4形成在1个IC芯片105上，通信控制电路103及受控单元127—5～127—8形成在另一个IC芯片106上。

主控制器101产生数据信号DAT、时钟信号CLK和选通信号STB，经3条串行信号线发送至通信控制电路102及103。数据信号DAT包含用于控制连接于通信控制电路102及103的受控单元127—1～127—8的8位控制数据和2位锁存选择数据。

通信控制电路102具备移位寄存器121和数据控制电路126—1～126—4构成。移位寄存器121根据时钟信号CLK，依次取入并保持作为串行信号的、包含控制数据及锁存选择数据的数据信号DAT，进行串行/并行转换，将转换后的控制信号CDAT1及转换后的锁存选择信号CLS输出至数据控制电路126—1～126—4。同样地，通信控制电路103具备移位寄存器131和数据控制电路126—5～126—8构成。移位寄存器131根据时钟信号CLK，依次取入作为串行信号的、包含控制数据及锁存选择数据的数据信号DAT并保持，进行串行/并行转换，将转换后的控制信号CDAT1及锁存选择信号CLS输出至数据控制电路126—5～126—8。

数据控制电路126—1～126—4及126—5～126—8分别根据来自移位寄存器121及131的控制信号CDAT1及锁存选择信号CLS、和来自主控制器101的选通信号STB，从控制信号CDAT1中选择对应于该数据控制电路应控制的受控单元的控制信号，分别输出至受控单元127—1～127—4及127—5～127—8并进行控制。另外，下面将数据控制电路126—1～126—8总称为数据控制电路126，将受控单元127—1～127—8总称为受控单元127。

图2是表示图1的通信控制电路102的各数据控制电路126的详细结构框图。在图2中，数据控制电路126具备数据锁存选择器122和数据选择器104构成，数据选择器104具备数据锁存电路123和控制数据选择器124。数据锁存选择器122根据来自移位寄存器121的2位锁存选择信号CLS、和由通信控制电路102内部定义、且为识别受控单元127而预先设定的2位数据锁存定义信号CLAC，输出用于控制在数据锁存电路123中锁存的数据的选择信号。数据锁存电路123根据来自移位寄存器121的8位控制信号CDAT1、来自主控制器101的选通信号STB和来自数据锁存选择器122的选择信号，锁存控制信号CDAT1。由数据锁存电路123锁存的控制信号作为8位控制信号CDAT2，输出至控制数据选择器124及受控单元127。控制数据选择器124根据由通信控制电路102、103的外部控制器产生、且为了识别通信控制电路102、103而预先设定的1位装置定义信号CDEV，选择来自数据锁存电路123的控制信号CDAT2的8位中规定的4位，将包含被选择的4位输出控制信号CDAT3输出至受控单元127并进行控制。另外，装置定义信号CDEV为“0”时表示通信控制电路102，为“1”时表示通信控制电路103。另外，通信控制电路103的各数据控制电路126与通信控制电路102的各数据控制电路126相比，不同点在于，连接于移位寄存器131来替代移位寄存器102，由于除此之外的方面相同，所以省略说明。

图3是表示发送至图1的通信控制电路102、103的各信号的时序图。在图3中，数据信号DAT包含8位控制数据B7～B0及2位锁存选择数据B1、B0等10位信号。时钟信号CLK在数据信号DAT中无变化的大致中央的计时进行上升变化。选通信号STB在主控制器101执行的、至通信控制电路102、103的数据信号DAT的数据发送结束之后，在规定期间后发送。

图4是表示图3的数据信号DAT的结构之一实例的表。在图4中，锁存选择数据的位B1及B0都为“0”时，在控制数据的位B7～B0中存储通信控制电路102、103共同控制数据D1，共同控制受控单元127—1及127—5。锁存选择数据的位B1为“0”且位B0为“1”时，在控制数据的位B7～B0中存储通信控制电路102、103共同控制数据D2，共同控制受控单元127—2～127—6。锁存选择数据的位B1为“1”且位B0为“0”时，在控制数据的位B7～B4中存储通信控制电路103控制数据D3，在控制数据的位B3～B0中存储通信控制电路102控制数据D4，由控制数据D3控制受控单元127—7，由控制数据D4控制受控单元127—3。锁存选择数据B1及B0都为“1”时，在控制数据的位B7～B4中存储通信控制电路103控制数据D5，在控制数据的位B3～B0中存储通信控制电路102控制数据D6，由控制数据D5控制受控单元127—8，由控制数据D6控制受控单元127—4。

因此，锁存选择数据为“00”或“01”时，由控制数据共同控制与通信控制电路102及103连接的受控单元127，锁存选择数据为“10”或“11”时，由控制数据控制与通信控制电路102及103连接的各受控单元127。由此，通过1次串行数据通信，可同时控制连接于通信控制电路102及103的各受控单元127。

例如，在如使用了I²C总线的串行通信那样，控制数据不具有可单独控制多个受控单元127的控制数据的情况下，在单独控制通信控制电路102及103时，必须进行2次以上的串行数据通信，串行通信时间增大至2倍以上。

图5是表示图1的通信控制电路102的移位寄存器121、图2的数据锁存选择器122及数据锁存电路123的详细结构框图。在图5中，数据锁存选择器122及数据锁存电路123是图1的通信控制电路102的数据控制电路126—1～126—4中任一个数据控制电路中的数据锁存选择器122及数据锁存电路123。其他数据控制电路内的数据锁存选择器122及数据锁存电路123也同样地连接于移位寄存器121，但为了简化说明，这里省略。另外，在通信控制电路103中，除了具备移位寄存器131来替代移位寄存器121的方面之外，也具有同样的结构。在图5中，移位寄存器121具备对应于被发送的数据信号DAT的位数的10个串联连接的延迟型触发电路(下面称为D—FF)311～320构成。移位寄存器121根据时钟信号CLK，由D—FF311～320边依次移位边取入来自主控制器101的数据信号DAT，串行/并行转换后，将D—FF311及312的各输出信号作为2位锁存选择信号CLS输出至数据锁存选择器122，将D—FF313～320的各输出信号作为8位控制信号CDAT1输出至数据锁存电路123。

数据锁存电路123具备D—FF321～328及选择器329～336构成。若将数据信号DAT的全部位取入移位寄存器121中，则接着从主控制器101输入选通信号STB。取入移位寄存器121中的信号中控制信号CDAT1以选通信号STB的上升沿作为触发器，取入数据锁存电路123的D-FF电路321～328的各D输入端子中。这时，利用数据锁存选择器122，比较数据锁存定义信号CLAC和锁存选择信号CLS。例如，在数据锁存选择器122及数据锁存电路123存在于连接于锁存选择数据“11”所对应的受控单元127的数据控制电路126中的情况下，在锁存选择信号CLS为“11”时，判断为地址一致，数据锁存选择器122输出用于控制选择器329～336的信号，以使移位寄存器121的D-FF电路313～320的Q输出端子连接于D-FF电路321～328的D输入端子。由此，数据锁存电路123取入并保持移位寄存器121的控制信号CDAT1。锁存选择信号CLS为“11”以外时，判断为地址不一致，数据锁存选择器122输出用于控制选择器329～336的信号，以使D-FF电路321～328的Q输出端子选择至D-FF电路321～328的D输入端子。这时，即便输入选通信号STB，数据锁存电路123也不取入移位寄存器121的控制信号CDAT1，继续保持前一个控制数据。

图6是表示图2的控制数据选择器124的详细结构的电路图。在图6中，控制数据选择器124具备AND电路412～419、OR电路420～423和NOT电路411构成。对AND电路412、414、416、418的一个输入端子输入来自数据锁存电路123的控制信号CDAT2对应的各位，对另一个输入端子经NOT电路411输入装置定义信号CDEV。对AND电路413、415、417、419的一个输入端子输入来自数据锁存电路123的控制信号CDAT2对应的各位，对另一个输入端子输入装置定义信号CDEV。对OR电路420～423的各输入端子分别输入AND电路412，413的各输出信号、AND电路414，415的各输出信号、AND电路416，417的各输出信号、及AND电路418，419的各输出信号。

在控制数据选择器124中，例如在装置定义信号CDEV是表示通信控制电路102的“0”时，从控制数据选择器124输出与控制信号CDAT2的位B0～B3等效的输出控制信号CDAT3，丢弃除此之外的控制信号CDAT2的位B4～B7。同样地，在装置定义信号CDEV为表示通信控制电路103 的“1”时，输出与控制信号CDAT2的位B4～B7等效的输出控制信号CDAT3，丢弃除此之外的控制信号CDAT2的位B0～B3。

因此，由于可根据装置定义信号CDEV来选择控制信号CDAT2的任意位，所以在控制信号CDAT2的位B0～B3中存储连接于通信控制电路102的受控单元127的控制数据，在控制信号CDAT2的位B4～B7中存储连接于通信控制电路103的受控单元127的控制数据，从而可通过1次串行数据通信，同时控制连接于通信控制电路102及103的受控单元127。

另外，如图2所示，也可对受控单元127也输入由控制数据选择器124选择的前面8位控制信号CDAT2，利用8位控制信号CDAT2共同控制。

图7是表示使用了图1的通信系统的便携电话机1的结构框图。在图7中，便携电话机1具备天线2～6、蓝牙无线收发电路7、GPS(GlobalPositioning System)无线接收电路8、视频及音频无线收发电路9、控制部10、充电池11、电源管理电路12、存储器13、SD(Secure Digital)存储卡14、扬声器15、耳机16、USB(Universal Serial Bus)接口17、照相机18、显示器19和调谐器电路20构成。视频及音频无线收发电路9具备开关90、低噪声放大器(LNA：Low Noise Amplifier)91、功率放大器(PA：Power Amplifier)92、电压控制振荡(VCO：Voltage Controlled Oscillator)电路93、相位同步环(PLL：Phase Locked Loop)电路94和频率转换电路95构成。控制部10具备基带处理电路96和CPU97构成。调谐器电路20具备OFDM(Orthogonal Frequency Division Multiplexing)解调电路21和调谐器22、23。

控制部10经蓝牙无线收发电路7及天线2，基于蓝牙标准，收发数据，经GPS无线接收电路8及天线3，接收来自GPS卫星的GPS数据，经视频及音频无线收发电路9及天线4，收发视频数据及声音数据。无线接收到的视频数据及声音数据分别输出至显示器19及扬声器15。

控制部10经电源管理电路12从充电池11供给电源。存储器13例如存储地址簿的数据等。SD存储卡14是可拆卸地安装的外部存储器。另外，便携电话机1可利用照相机18拍摄，也可连接可拆卸的耳机16使用，可经USB接口17与其他装置连接。

在调谐器电路20中，调谐器IC芯片105具备调谐器22和通信控制电路102构成，调谐器IC芯片106具备调谐器23和通信控制电路103构成，OFDM解调电路21具备主控制器101构成。调谐器22、23例如也可具备放大输入到天线5，6的微弱信号的低噪声放大器、进行频率转换的混合器、去除不需要的频率成分的滤波器、生成用于进行频率转换的本振信号的振荡器、使本振信号稳定动作的相位同步环电路等。OFDM解调电路21形成在1个IC芯片上。通信控制电路102、103经OFDM解调电路21的主控制器101，根据来自控制部10的CPU97的信号，如上述那样动作，分别控制调谐器22、23中的各受控单元。

如上所述，根据本实施方式的通信控制电路，由于具备控制数据选择器124，其从来自移位寄存器121的并行转换后的控制信号CDAT1中选择用于控制对应的受控单元27的控制信号CDAT3并进行输出，所以，通过1次串行通信，可同时控制多个受控单元127，因此，可使用从主控制器101经3条串行信号线输入的信号，不增加串行信号线的布线条数，缩短串行通信时间。

另外，由于具备：数据锁存选择器122，其比较锁存选择信号CLS与数据锁存定义信号CLAC；和数据锁存电路，其在锁存选择信号CLS与所输入的数据锁存定义信号CLAC一致时，根据选通信号STB，保持来自移位寄存器121的控制信号CDAT1，输出至控制数据选择器124。因此，可根据数据锁存定义信号CLAC，控制连接于各通信控制电路102、103的多个受控单元127。

另外，在本实施方式中，将2个通信控制电路102、103连接于主控制器101。可是，本发明不限于该结构，也可连接3个以上的通信控制电路。

并且，发送的数据信号DAT包含8位控制数据及2位锁存选择数据，但各数据的位数不限于此。但是，这时，若设装置定义信号CDEV为n(n为自然数)位，发送的控制数据为m(其中，m≧k×2n：k＝1，2，3…)位，则2n个通信控制电路通过1次串行数据通信，可同时控制k个受控单元127。并且，图4中示例的每个锁存选择数据的数据结构只是一实例，也可有其他的数据结构。

并且，成为移位寄存器121的各D—FF电路311～320的触发器的时钟信号CLK、选通信号STB的取入沿也可是下降沿，来替代上升沿。这时，在数据信号DAT中无变化的大致中央的计时，必须进行时钟信号CLK、选通信号STB的下降变化。

产业上的可利用性

如上所述，根据本发明的通信控制电路及方法、和通信系统及使用其的电子设备，由于具备控制数据选择部件，其根据用于识别通信控制电路的所输入的装置定义信号，从来自移位寄存器的转换后的数据信号中，选择用于控制对应的受控单元的控制数据并进行输出，所以，可使用从主控制部件经3条串行信号线输入的信号，不增加串行信号线的布线条数，缩短串行通信时间。

本发明的通信控制电路及方法、和通信系统及使用其的电子设备例如可利用于便携电话机等。

Claims

1.一种通信控制电路，根据经3条串行信号线输入的数据信号、时钟信号及选通信号，控制多个受控单元，

所述数据信号包含用于控制所述多个受控单元中至少任一个受控单元的控制数据、和锁存选择数据，

所述通信控制电路具备：

移位寄存器，其根据所述时钟信号依次取入所述数据信号，进行串行/并行转换，输出转换后的数据信号；

控制数据选择部件，其根据用于识别所述通信控制电路的所输入的装置定义信号，从来自所述移位寄存器的转换后的数据信号中选择用于控制对应的受控单元的控制数据并进行输出；

数据锁存选择部件，其比较所述锁存选择数据与用于识别所述受控单元的所输入的数据锁存定义信号，并输出比较结果的信号；和

数据锁存部件，其在所述比较结果的信号表示所述锁存选择数据与所输入的数据锁存定义信号一致时，根据所输入的所述选通信号，保持来自所述移位寄存器的转换后的数据信号中的控制数据，并输出至所述控制数据选择部件，另一方面，在所述比较结果的信号表示所述锁存选择数据与所输入的数据锁存定义信号不一致时，中止保持来自所述移位寄存器的转换后的数据信号中的控制数据。

2.根据权利要求1所述的通信控制电路，其特征在于：

所述控制数据选择部件由AND电路和OR电路构成。

3.一种通信控制系统，其具备一个或多个通信控制电路，所述一个或多个通信控制电路根据经3条串行信号线输入的数据信号、时钟信号及选通信号，分别控制多个受控单元，

所述通信控制系统具备主控制部件，其产生所述数据信号、所述时钟信号及所述选通信号，经所述3条串行信号线发送至所述多个通信控制电路，

所述各通信控制电路具备：

4.根据权利要求3所述的通信控制系统，其特征在于：

所述控制数据选择部件由AND电路和OR电路构成。

5.一种电子设备，其具备通信控制系统，所述通信控制系统具备一个或多个通信控制电路，所述一个或多个通信控制电路根据经3条串行信号线输入的数据信号、时钟信号及选通信号，分别控制多个受控单元，

所述各通信控制电路具备：

数据锁存部件，其在所述比较结果的信号表示所述锁存选择数据与所输入的数据锁存定义信号一致时，根据所输入的所述选通信号，保持来自所述移位寄存器的转换后的数据信号中的控制数据，并输出至所述控制数据选择部件，另外，在所述比较结果的信号表示所述锁存选择数据与所输入的数据锁存定义信号不一致时，中止保持来自所述移位寄存器的转换后的数据信号中的控制数据。

6.根据权利要求5所述的电子设备，其特征在于：

所述控制数据选择部件由AND电路和OR电路构成。

7.一种通信控制方法，用于通信控制电路，所述通信控制电路根据经3条串行信号线输入的数据信号、时钟信号及选通信号，控制多个受控单元，

所述数据信号包含用于控制所述多个受控单元中至少任一个受控单元的控制数据、和，

所述通信控制方法包括：

根据所述时钟信号依次取入所述数据信号，进行串行/并行转换，输出转换后的数据信号的步骤；

根据用于识别所述通信控制电路的所输入的装置定义信号，从所述转换后的数据信号中选择用于控制对应的受控单元的控制数据并进行输出的步骤；

比较所述锁存选择数据与用于识别所述受控单元的所输入的数据锁存定义信号，并输出比较结果的信号的步骤；和

在所述比较结果的信号表示所述锁存选择数据与所输入的数据锁存定义信号一致时，根据所输入的所述选通信号，保持所述转换后的数据信号中的控制数据并进行输出，另一方面，在所述比较结果的信号表示所述锁存选择数据与所输入的数据锁存定义信号不一致时，中止保持所述转换后的数据信号中的控制数据的步骤。