CN101378072A - 自旋fet和磁阻元件 - Google Patents

自旋fet和磁阻元件 Download PDF

Info

Publication number
CN101378072A
CN101378072A CNA2008102130979A CN200810213097A CN101378072A CN 101378072 A CN101378072 A CN 101378072A CN A2008102130979 A CNA2008102130979 A CN A2008102130979A CN 200810213097 A CN200810213097 A CN 200810213097A CN 101378072 A CN101378072 A CN 101378072A
Authority
CN
China
Prior art keywords
work function
low work
ferromagnetic material
function material
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008102130979A
Other languages
English (en)
Inventor
齐藤好昭
杉山英行
井口智明
石川瑞惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101378072A publication Critical patent/CN101378072A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Magnetic Heads (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明的一个方面的自旋FET包括源/漏区域(13，14)，源/漏区域(13，14)之间的沟道区域，和沟道区域之上的栅电极(16)。源/漏区域(13，14)中的每一个包括由低逸出功材料(13)和铁磁物质(14)组成的堆结构。低逸出功材料(13)是由非氧化Mg，K，Ca，Sc中的一种组成的非氧化物或包含50at％或更多的所述非氧化物的合金。

Description

自旋FET和磁阻元件
技术领域
本发明涉及自旋FET和磁阻元件。
背景技术
近年来，已经研究并且积极地开发了使用电子的自旋自由度的自旋电子设备。已经提出在磁头、磁传感器等和磁随机访问存储器(MRAM)和自旋晶体管中使用采用磁体膜的磁阻元件。
例如，已经提出了以自旋晶体管实现具有可重新配置功能的逻辑电路的技术。
当前的逻辑电路由普通的MOSFET的组合组成，并且在该情况下，MOSFET的布置需要根据诸如AND、NOR、OR和EX-OR的逻辑而改变。与此相反，根据可重新配置的逻辑电路，通过仅仅改变将被记录在自旋晶体管的记录材料内的数据(例如，二进制数据)，就可以用一种电路实现所有的逻辑。
然而，可重新配置的逻辑电路具有这样的问题，即，由于必需有用于在记录材料中记录数据的新电路，因此它的布线可能是复杂的。
虽然自旋晶体管包括各种类型，诸如扩散型、Supriyo Datta型(自旋轨道控制型)、自旋阀型、单电子型和谐振型，然而不能在室温下对任意结构进行操作，并且任意结构都没有放大功能。
附带地，由于使用铁磁物质的自旋MOSFET在室温下具有放大功能，因此它是可重新配置的逻辑电路的潜在的候选(见，例如Appl.Phys.Lett.84(13)2307(2004))。
然而，在使用铁磁物质的自旋MOSFET中，半导体和铁磁物质彼此直接接触，从而在其间产生了肖特基势垒。因此产生了导通电阻(ON电阻)，这是一个问题。另外，如果通过混合半导体和铁磁物质来降低铁磁转变温度，则不能在室温下进行操作，这是另一个问题。
因此，已经提出了在半导体和铁磁物质之间布置有隧道势垒的自旋MOSFET(见例如，JP-A 2006-32915(KOKAI))。
虽然具有隧道势垒的自旋MOSFET可以解决关于半导体衬底和铁磁物质的混合的问题，但是由于隧道势垒的存在，难以解决关于降低导通电阻的问题。
关于导通电阻的降低，已经提出了通过在隧道势垒和铁磁物质之间布置稀土元素诸如Gd、Er，从而减少有效势垒高度来解决这个问题的技术(例如，见Byoung-Chul Min等，Nature Materials Vol.5，817(2006))。
然而，在该情况下，随着降低了导通电阻，自旋注入效率也降低了，从而降低了MR率，这仍是另一个问题。
发明内容
本发明的一个方面的自旋FET由源/漏区域、源/漏区域之间的沟道区域和沟道区域之上的栅电极组成。源/漏区域中的每一个包括由低逸出功材料和铁磁物质组成的堆结构。低逸出功材料是由Mg，K，Ca和Sc之一组成的非氧化物，或包括50％或更多的非氧化物的合金。
附图说明
图1是示出了自旋FET的基本结构的剖视图；
图2是示出了自旋FET的基本结构的剖视图；
图3是示出了结型FET的基本结构的剖视图；
图4是示出了MESFET的基本结构的剖视图；
图5是示出了磁阻元件的基本结构的剖视图；
图6是示出了自旋FET的基本结构的剖视图；
图7是示出了自旋FET的基本结构的剖视图；
图8是示出了结型FET的基本结构的剖视图；
图9是示出了MESFET的基本结构的剖视图；
图10是示出了源/漏区域的结构的剖视图；
图11是示出了一个带结构的能量状态图；
图12是示出了该带结构的能量状态图；
图13是示出了作为一个应用例子的自旋FET的剖面图；
图14是示出了作为一个应用例子的该自旋FET的剖面图；
图15是示出了作为一个应用例子的该自旋FET的剖面图；
图16是示出了作为一个应用例子的该自旋FET的剖面图；
图17是示出了作为一个应用例子的磁阻元件的剖面图；
图18是示出了第一实施例的MTJ结构的剖面图；
图19是示出了设备特性的图；
图20是示出了退火之后的MTJ结构的剖面图；
图21是示出了设备特性的图；
图22是示出了设备特性的图；
图23是示出了第二实施例的自旋FET的剖面图；
图24是示出了设备特性的图；
图25是示出了退火之后的自旋FET的剖面图；
图26是示出了第四实施例的磁盘单元的透视图；
图27是示出了磁头组件的透视图；
图28是示出了该磁头使用的MTJ结构的剖面图；
图29是示出了设备特性的图；
图30是示出了退火之后的MTJ结构的剖面图；
图31是示出了作为比较例的MTJ的剖面图；
图32是示出了设备特性的图；
图33是示出了设备特性的图；
图34是示出了作为比较例的MTJ的剖面图；和
图35是示出了设备特性的图。
具体实施方式
下面将参考附图详细描述本发明的一个方面的自旋FET和磁阻元件。
1.概述
本发明的自旋FET的特征在于：如果源/漏区域包括至少由半导体衬底/隧道势垒/铁磁物质组成的结构，则将低逸出功材料布置在隧道势垒和铁磁物质之间。
本发明的自旋FET的另一个特征在于：如果自旋FET的源/漏区域包括至少由半导体衬底、肖特基势垒、铁磁物质组成的结构，则将低逸出功材料布置在半导体衬底和铁磁物质之间。
低逸出功材料被定义如下：
低逸出功材料是非氧化Mg，K，Ca，Sc中的任意一种或对于原子数目比来说包含50％或更多的非氧化Mg，K，Ca，Sc中的任意一种的合金。在本说明书中，没有以逸出功的值来定义低逸出功材料。而是在本说明书中使用单词“低”，这是由于低逸出功材料具有相对低的逸出功。
此处，at％的含意是基于原子比例的原子％。
磁阻元件的另一个特征是磁阻元件具有至少由衬底/铁磁物质/隧道势垒/低逸出功材料/铁磁物质组成的结构，并且低逸出功材料是非氧化Mg，K，Ca，Sc中的任意一种或包含原子数目比为50at％或更多的任意一种非氧化Mg，K，Ca，Sc的合金。
关于所述结构，除了单词“源/漏”之外，单词“A/B/C”的含意是“A”，“B”和“C”的堆结构。单词“源/漏”的含意是“源”或“漏”。
关于所述材料，词语“A-B-C”的含意是“A”，“B”和“C”的合金。单词(A，B，C)的含意是从“A”，“B”和“C”的组中选择的一种材料。
在传导电荷和旋转的自旋MOSFET中，当自旋极化的电子被馈入半导体时，由于在半导体和铁磁物质之间的分界面处的阻抗失配较大，进入半导体内的自旋注入效率被降低了。
如果在半导体和铁磁物质之间插入隧道势垒，则抑制了半导体和铁磁物质之间的相互扩散，并且还抑制了两者之间的分界面处的铁磁物质的氧化。这对于提高自旋MOSFET的性能是有利的。另外，如果存在隧道势垒，在理论上，可以解决电导失配的问题。
然而，在半导体/隧道势垒/铁磁物质的结构中，几乎在每种情况下都会形成肖特基势垒。
由铁磁物质的逸出功、半导体的电子亲合性和费米能级电子确定肖特基势垒的高度。相对于施加在肖特基势垒上的电压的增加，通过肖特基势垒的电子隧穿概率指数地增加。出于这个原因，增加了自旋MOSFET中的操作电压下的阻抗分散，从而不能进行自旋MOSFET的集成。
如果形成了隧道势垒和肖特基势垒，需要控制势垒厚度和高度。因此，增加了分界面阻抗的分散。如果该分散增加了，则更难以实现自旋MOSFET的集成。
另外，由于如果同时形成隧道势垒和肖特基势垒，则分界面阻抗(RA)增加，会出现这样的问题，即，当使得自旋MOSFET小型化时，它的阻抗值变得比预期值大得多。
例如，由于具有高极化率的金属铁磁物质(合金或包含Ni，Fe，Co的混合物)的逸出功比硅(Si)的电子亲和性大，因此在n型半导体和铁磁物质间的分界面上形成高的肖特基势垒。因此，出现了分界面阻抗增加太多的问题。
如果在隧道势垒和铁磁物质之间插入Gd(钆)作为低逸出功材料，则可以降低肖特基势垒的高度，从而降低分界面阻抗。
虽然Gd是室温下的铁磁物质，但是如果它与不同于Gd的铁磁物质毗连，则相对于其它铁磁物质的磁化方向，它倾向于易于被逆平行(anti-parallel)地磁化。
因此，当将其它铁磁物质的自旋注入半导体时，该其它铁磁物质的电子不能保持自旋地通过Gd。虽然所有设备需要经受至少大约300℃的退火，但是在Gd/隧道势垒/半导体的结构中会出现这样的问题，即，退火后自旋注入效率被极度降低，从而降低了MR值。
当使用Gd之外的稀土元素时也会出现相同的问题。
例如，Er的情况具有类似于Gd的MR值下降的问题。
虽然插入稀土元素诸如Gd、Er的结构具有降低有效势垒高度的优点，同时会出现由于自旋注入效率的减小而引起的MR率下降的缺点。
根据本发明，如上所述，通过使用非氧化Mg，K，Ca，Sc中的任意一种或包含50at％或更多的Mg，K，Ca，Sc中任意一种的合金，可以同时实现由于有效势垒高度的降低而引起的导通阻抗的降低和由于自旋注入效率的提高引起的MR率的改进。
另外，根据本发明，即使不将隧道势垒制作得很薄，由于可以降低导通阻抗，因此可以提高自旋FET的电介质强度，从而保证高可靠性。
虽然当将非氧化Mg，K，Ca，Sc中的任意一种或包含50at％或更多的非氧化Mg，K，Ca，Sc中任意一种的合金插入半导体和隧道势垒之间时，可以获得相同的效果，但是在这种情况下需要考虑下面的要点。
在这种堆结构中，在形成低逸出功材料诸如Mg，K，Ca，Sc之后形成了隧道势垒。在该情况下，低逸出功材料在隧道势垒形成过程中可能被氧化的概率较高。如果增加氧化量，则不能获得导通阻抗降低的效果。
因此，如果将低逸出功材料插入半导体和隧道势垒之间，则在隧道势垒形成过程中采用使得低逸出功材料难以氧化的处理，并且同时需要增加低逸出功材料的厚度tLW(例如tLW≥1.2nm(经验值))。
同时，本发明不局限于自旋FET的种类，而是可以广泛地应用。另外，本发明的自旋FET使得可以形成可重新配置的逻辑电路。另外，可将本发明应用于磁头(TMR头)，并且在该情况下，可以以低阻抗获得具有大MR值的TMR头。
2.实施例
将描述本发明的自旋FET的实施例。
在对下面的实施例的描述中，附图是示意性的，并且每个组件的大小、组件之间的大小的比例、能量高度和能量比与实际情况不同。即使在不同的附图中出现相同的组件，某些组件也以不同的大小或比例出现。
(1)基本结构
首先，将以自旋MOSFET、结型FET和金属半导体FET(MESFET)为例描述本发明的基本结构。
A隧道势垒型自旋MOSFET(第一个例子)
图1示出了隧道势垒型自旋MOSFET的剖面结构。
该自旋MOSFET具有这样的结构，其中以铁磁物质取代普通的MOSFET的源/漏扩散层。
隧道势垒12、低逸出功材料13和铁磁物质14被布置在半导体衬底11的凹入部分内。半导体衬底11可以是P型或n型。低逸出功材料13由非氧化Mg，K，Ca，Sc中的任意一种或包含50at％或更多的非氧化Mg，K，Ca，Sc中任意一种的合金组成。
低逸出功材料13需要具有非氧化部分，并且可以包含氧化部分。
栅电极16通过栅绝缘膜15布置在铁磁物质14之间的沟道区域上。
在这个自旋MOSFET中，源/漏区域由半导体衬底11、隧道势垒12、低逸出功材料13和铁磁物质14的堆结构组成。
B.隧道势垒型自旋MOSFET(第二个例子)
图2示出了隧道势垒型自旋MOSFET的剖面结构。
该自旋MOSFET具有这样的结构，其中铁磁物质被布置在普通MOSFET的源/漏扩散层上。
源/漏扩散层11A、11B布置在半导体衬底11的表面区域上。如果半导体衬底11是p型的，源/漏扩散层11A、11B是n型的，并且如果半导体衬底11是n型的，源/漏扩散层11A、11B是p型的。
隧道势垒12、低逸出功材料13和铁磁物质14布置在源/漏扩散层11A、11B上。低逸出功材料13由非氧化Mg，K，Ca，Sc中的任意一种或包含50at％或更多的非氧化Mg，K，Ca，Sc中任意一种的合金组成。
低逸出功材料13需要具有非氧化部分，并且可以包含氧化部分。
栅电极16通过栅绝缘膜15布置在源/漏扩散层11A、11B之间的沟道区域上。
在这个自旋MOSFET中，源/漏区域由半导体衬底(源/漏扩散层)11、隧道势垒12、低逸出功材料13和铁磁物质14的堆结构组成。
C.隧道势垒型结型FET
图3示出了隧道势垒型结型FET的剖面结构。
n型区域22布置在p型半导体衬底21的表面区域上。p型栅扩散层23布置在n型区域22内。隧道势垒24、低逸出功材料25和铁磁物质26布置在n型区域22上。低逸出功材料25由非氧化Mg，K，Ca，Sc中的任意一种或包含50at％或更多的非氧化Mg，K，Ca，Sc中任意一种的合金组成。
低逸出功材料25需要具有非氧化部分，并且可以包含氧化部分。
栅电极27布置在栅扩散层23上。
其间，可以用n型取代p型半导体衬底21和p型栅扩散层23，并且可以将n型区域22改变为p型。
在这个结型FET中，源/漏区域由半导体衬底21、隧道势垒24、低逸出功材料25和铁磁物质26的堆结构组成。
D.隧道势垒型MESFET
图4示出了隧道势垒型MESFET的剖面结构。
n型GaAs层32布置在半绝缘GaAs衬底31的表面区域上。n型GaAs层32的一部分是薄的，并且栅电极36布置在该薄的部分上。隧道势垒33、低逸出功材料34和铁磁物质35布置在n型GaAs层32的厚的部分上。低逸出功材料34由非氧化Mg，K，Ca，Sc中的任意一种或包含50at％或更多的非氧化Mg，K，Ca，Sc中任意一种的合金组成。
低逸出功材料34需要具有非氧化部分，并且可以包含氧化部分。
其间，可以用p型取代n型GaAs层32。
在这个MESFET中，源/漏区域由混合物半导体层32、隧道势垒33、低逸出功材料34和铁磁物质35的堆结构组成。
E.隧道势垒型磁阻元件
图5示出了隧道势垒型磁阻元件的剖面结构。
隧道势垒42布置在铁磁物质41上，并且低逸出功材料43由非氧化Mg，K，Ca，Sc中的任意一种或包含50at％或更多的非氧化Mg，K，Ca，Sc中任意一种的合金组成，该低逸出功材料43布置在隧道势垒42上。另外，铁磁物质44布置在低逸出功材料43上。
低逸出功材料43需要具有非氧化部分，并且可以包含氧化部分。
这种类型的隧道势垒型磁阻元件适用于磁头(TMR头)或MRAM。
F.肖特基势垒型自旋MOSFET(第一个例子)
图6示出了肖特基势垒型自旋MOSFET的剖面结构。
该自旋MOSFET具有这样的结构，其中以铁磁物质取代普通MOSFET的源/漏扩散层。
低逸出功材料13和铁磁物质14布置在半导体衬底11的凹入部分内。半导体衬底11可以是p型或n型。低逸出功材料13由非氧化Mg，K，Ca，Sc中的任意一种或包含50at％或更多的非氧化Mg，K，Ca，Sc中任意一种的合金组成。
低逸出功材料13需要具有非氧化部分，并且可以包含氧化部分。
栅电极16通过栅绝缘膜15布置在铁磁物质14之间的沟道区域上。
在这个自旋MOSFET中，如图10所示，源/漏区域由半导体、肖特基势垒、低逸出功材料和铁磁物质的堆结构组成。
G.肖特基势垒型自旋MOSFET(第二个例子)
图7示出了肖特基势垒型自旋MOSFET的剖面结构。
该自旋MOSFET具有这样的结构，其中铁磁物质被布置在普通MOSFET的源/漏扩散层上。
源/漏扩散层11A、11B布置在半导体衬底11的表面区域上。如果半导体衬底11是p型的，则源/漏扩散层11A、11B是n型的，并且如果半导体衬底11是n型的，则源/漏扩散层11A、11B是p型的。
低逸出功材料13和铁磁物质14布置在源/漏扩散层11A、11B上。低逸出功材料13由非氧化Mg，K，Ca，Sc中的任意一种或包含50at％或更多的非氧化Mg，K，Ca，Sc中任意一种的合金组成。
低逸出功材料13需要具有非氧化部分，并且可以包含氧化部分。
栅电极16通过栅绝缘膜15布置在源/漏扩散层11A、11B之间的沟道区域上。
在这个自旋MOSFET中，源/漏区域由半导体(源/漏扩散层)、肖特基势垒、低逸出功材料和铁磁物质的堆结构组成。
H.肖特基势垒型结型FET
图8示出了肖特基势垒型结型FET的剖面结构。
n型区域22布置在p型半导体衬底21的表面区域上。p型栅扩散层23布置在n型区域22内。低逸出功材料25和铁磁物质26布置在n型区域22上。低逸出功材料25由非氧化Mg，K，Ca，Sc中的任意一种或包含50at％或更多的非氧化Mg，K，Ca，Sc中任意一种的合金组成。
低逸出功材料25需要具有非氧化部分，并且可以包含氧化部分。
栅电极27布置在栅扩散层23上。
其间，可以用n型取代p型半导体衬底21和p型栅扩散层23，并且可以将n型区域22改变为p型。
在这个结型FET中，如图10所示，源/漏区域由半导体、肖特基势垒、低逸出功材料和铁磁物质的堆结构组成。
I.肖特基势垒型MESFET
图9示出了肖特基势垒型MESFET的剖面结构。
n型GaAs层32布置在半绝缘GaAs衬底31的表面区域上。n型GaAs层32的一部分是薄的，并且栅电极36布置在该薄区域上。另外，低逸出功材料34和铁磁物质35布置在n型GaAs层32的厚的部分上。低逸出功材料34由非氧化Mg，K，Ca，Sc中的任意一种或包含50at％或更多的非氧化Mg，K，Ca，Sc中任意一种的合金组成。
低逸出功材料34需要具有非氧化部分，并且可以包含氧化部分。
其间，n型GaAs可以改变为p型。
在这个MESFET中，如图10所示，源/漏区域由半导体、肖特基势垒、低逸出功材料和铁磁物质的堆结构组成。
(2)能量状态图
将以隧道势垒型为例描述通过使用本发明的低逸出功材料获得的效果。
图11是磁阻元件的能量状态图。
隧道势垒布置在两个铁磁物质之间。如果将本发明的低逸出功材料x布置在铁磁物质和隧道势垒之间，则包含低逸出功材料x的铁磁层的杂化带位置变高，从而减小了隧道势垒的有效高度，从而获得了低阻抗的磁阻元件。
图12是该自旋FET的堆结构的能量状态图。
隧道势垒布置在半导体和铁磁物质之间。在半导体带中，在相对于隧道势垒的分界面上出现带弯曲。在该情况下，如果将本发明的低逸出功材料x布置在铁磁物质和隧道势垒之间，则包含低逸出功材料x的铁磁层的杂化带的位置变高，从而减小了隧道势垒的有效高度，从而获得低阻抗自旋FET。
同样，在肖特基势垒型中，由包含低逸出功材料的铁磁层减小了肖特基势垒的有效高度。从而，可以实现低阻抗磁阻元件和自旋FET。
作为低逸出功材料，可以使用钇(Y)、铽(Tb)、镝(Dy)、钬(Ho)、钆(Gd)、铒(Er)、镱(Yb)，以及本发明所涉及的Mg，K，Ca，Sc。
然而，那些材料对于实现本发明的目的——即，降低阻抗并且提高自旋注入效率——来说是不利的。根据本发明，作为对各个低逸出功材料的验证结果，发现Mg，K，Ca，Sc，尤其是Mg可以同时实现降低阻抗和提高自旋注入效率。
(3)应用
通过与如下技术相结合，本发明的效果将更为显著，所述技术是，降低在铁磁物质和半导体之间的结中以及在铁磁物质、隧道势垒和半导体的堆结构中产生的肖特基势垒高度的技术。
此后，将以自旋FET作为例子描述降低肖特基势垒的高度的技术。
图13示出了本发明的自旋FET的剖面结构。
该结构的特征在于通过在Si、Ge、GaAs等的半导体衬底的表面区域上形成高密度n+扩散层，从而解决由半导体和铁磁物质之间的电导增加导致的电导失配问题。
因此，可以防止自旋极化在半导体和铁磁物质之间的分界面上饱和的现象，从而可以将自旋有效地注入半导体。
将描述特定结构。
p型半导体衬底51由Si、Ge、GaAs等组成。
如果GaAs被用于半导体衬底51，则n沟道MOSFET内的电子迁移率被加强，这是有利的。在该情况下，一般地在GaAs中掺杂Si。
在半导体衬底51内形成具有浅槽隔离(STI)结构的元件分离绝缘层58。在由元件分离绝缘层58围绕的元件区域内形成n型源/漏扩散层51A、51B。
在源/漏扩散层51A、51B上堆叠隧道势垒52、低逸出功材料53和铁磁物质54。在源/漏扩散层51A、51B之间的区域上通过栅绝缘膜55形成栅电极56。
在与半导体衬底51的隧道势垒52邻接的部分内形成高密度n+扩散层57。
其间，通过以20KeV或更少的加速能量的离子注入杂质诸如磷(P)、砷(As)从而形成n+扩散层57。
在离子注入之后，在氮气氛中执行快速热退火(RTA)。在该RTA过程中，如果半导体衬底51是Si，退火温度设置为1000到1100℃，如果是Ge，退火温度设置为400到500℃，并且如果是GaAs，退火温度设置为300到600℃。
半导体衬底51可以是n型的。在该情况下，n型源/漏扩散层51A、51B和n+型扩散层57是p型的。
图14和15示出了本发明的自旋FET的其它应用例子的剖面结构。
该结构与图13的结构的不同之处在于，在源/漏区域中形成的两个堆结构中的一个是磁钉扎层。在该磁钉扎层内，铁磁物质的磁化方向被钉住。可以通过例如反铁磁性物质(IrMn，PtMn，NiMn等)钉住铁磁物质的磁化方向。
图16示出了图14的自旋FET的特定例子。
源/漏扩散层51A上的堆结构(磁钉扎层)是MgO/Mg/铁磁物质/IrMn/Ru。源/漏扩散层51B上的堆结构(MTJ叠层膜)是MgO/Mg/铁磁物质/MgO/Mg/铁磁物质/Ru/CoFe/IrMn/Ru。
当使用该结构时，自旋扭矩根据电流方向作用于铁磁物质(A)上。因此，可以容易地改变铁磁物质(A)的自旋方向，并且可以通过该半导体，由自旋相关的传导输出增强信号输出。
该结构的另一个特征在于经由Mg将铁磁物质布置在作为隧道势垒的所有MgO上。因此，可以在所有隧道势垒内实现阻抗降低。自然地，可以取代Mg而使用K、Ca、Sc中的任意一种。
如果如图17所示提供p型半导体、隧道势垒、低逸出功材料和铁磁物质的堆结构，则优选地将Pd，Os，Ir，Pt，Au和C中的至少任意一种混合在铁磁物质中。
3.实施例
下面将描述实施例。
关于所述材料，A/B意味着A和B的层叠，(A，B，C)意味着A，B，C中任意一种的选择，并且A-B意味着包含A和B的混合物或合金。另外，A(1nm)意味着A的厚度是1nm。
(1)第一实施例
图18示出了根据第一实施例的磁阻元件。
MTJ结构包括底部电极(300nm)/Ta(5nm)/CoFeB(3nm)/Mg(0.6nm)/MgO(0.5nm)/Mg(tMg nm)/CoFeB(4nm)/Ru(0.9nm)/CoFe(3nm)/IrMn(10nm)/Ta(5nm)/顶部电极(300nm)。
与底部电极相邻的磁层相应于Ta(5nm)/CoFeB(3nm)，并且与顶部电极相邻的磁层相应于CoFeB(4nm)/Ru(0.9nm)/CoFe(3nm)/IrMn(10nm)/Ta(5nm)。
图19示出了图18的磁阻元件的特性。
横坐标轴指示低逸出功材料Mg顶的厚度tMg，并且纵坐标轴指示MR率(左标尺)和元件阻抗RA(右标尺)。
针对低逸出功材料Mg顶的厚度tMg是0nm，0.5nm，0.8nm，1.0nm的每种情况，获得在磁场中退火(350℃，1小时)之后的MR率和元件阻抗RA。因此，获得在相同图中示出的结果。
如从该结果明显可见的，与不存在本发明的低逸出功材料Mg顶的情况相比，由于本发明的低逸出功材料Mg顶的存在，可以同时实现元件阻抗(隧道势垒)的降低和MR率的提高。
在磁场中的退火之后，如图20所示，在图18的磁阻元件中，隧道势垒和磁层之间的Mg的一部分被氧化为MgO。
重要的一点在于，在退火之后，非氧化低逸出功材料Mg留在了隧道势垒上。
为了确认非氧化Mg的存在，实际上，在退火之后执行XPS试验。随后，在所有样本中观察到非氧化Mg，其中低逸出功材料Mg顶的厚度tMg是0.5nm或更多。
隧道势垒的底部电极侧上的所有Mg(0.6nm)被改变为MgO的原因如下。虽然在磁层上形成厚度为0.6nm的Mg之后形成了隧道势垒，但是此时Mg的一部分被氧化为MgO。
因此，在图18中虽然磁阻元件被描述为Mg(0.6nm)，这是设计层面上的，并且实际上，在退火之前，隧道势垒之下的Mg比0.6nm薄，或全部被改变为MgO。
取代低逸出功材料Mg顶，对K，Ca，Sc执行相同的试验，并且因此，获得大体上相同的结果。
图21示出了使用Sc作为低逸出功材料的结果，并且图22示出了使用Ca的结果。
由于本发明可以同时实现阻抗的降低和MR率的提高，因此将该磁阻元件应用于诸如自旋FET、磁头和MRAM的设备是非常优选的。
(2)第二实施例
图23示出了第二实施例的自旋MOSFET。
首先，准备硅衬底，其中形成多晶硅(栅)、二氧化硅(栅氧化膜)、p型掺杂硅(p沟道)，并且将磷(P)掺杂在以1017原子/cm2形成铁磁物质的区域内，以便形成n型硅(n-Si)。
另外，使用高真空室，通过溅射在n型硅上连续地形成Mg(0.6nm)/MgO(1nm)/Mg(0.8nm)/铁磁物质Co2FeSi0.5Al0.5(5nm)。在铁磁物质上形成Ru(钌)作为帽层。
此处，取代Co2FeSi0.5Al0.5(5nm)单个层，此处的铁磁物质可以是Heusler合金：Co2FeSi0.5Al0.5(5nm)/Ru(1nm)/CoFe(5nm)/IrMn(10nm)。虽然这个实施例采用MTJ结构，但是允许采用电流正交平面垂直巨磁阻(CPP-GMR)结构来取代这种结构。
由照相平版印刷术形成抗蚀剂图案。通过离子铣形成源/漏扩散层上的堆结构。
在分离抗蚀剂图案之后，根据CVD方法形成SiO2作为隔层绝缘膜，并且再次通过照相平版印刷术形成抗蚀剂图案。另外，通过反应离子蚀刻(RIE)使用这个图案作为掩模蚀刻隔层绝缘膜，以便形成过孔。
在分离抗蚀剂图案之后，通过溅射形成Ti/Al/Ti层叠的布线层，并且再次通过照相平版印刷术形成抗蚀剂图案。另外，通过将其用作掩模，以RIE蚀刻布线层以便形成布线图案。
在上述的自旋MOSFET中，通过Co2FeSi0.5Al0.5/Mg/MgO/n-Si/p-沟道/n-Si/MgO/Mg/Co2FeSi0.5Al0.5的路径传递自旋极化电子。该路径的分界面阻抗(RA)是110Ωμm2，并且磁阻抗变化率(MR率)是24.6％。
图24示出了图23的自旋MOSFET的特性。
横坐标轴指示低逸出功材料Mg顶的厚度tMg，并且纵坐标轴指示MR率(左标尺)和元件阻抗RA(右标尺)。
针对低逸出功材料Mg顶的厚度tMg是0nm，0.5nm，0.8nm，1.0nm的每个情况，获得在磁场中退火(350℃，1小时)之后的MR率和元件阻抗RA。因此，获得在相同图中示出的结果。
如从该结果明显可见的，与不存在本发明的低逸出功材料Mg顶的情况相比，由于本发明的低逸出功材料Mg顶的存在，可以同时实现元件阻抗(隧道势垒)的降低和MR率的提高。
在磁场中的退火之后，如图25所示，在图23的自旋NOSFET中，隧道势垒和磁层之间的Mg的一部分被氧化为MgO。
重要的一点在于，如第一实施例中所述，即使在退火之后，任何非氧化低逸出功材料Mg被留在隧道势垒上。
为了确认非氧化Mg的存在，实际上，在退火之后执行XPS试验。因此，在所有样本中观察到非氧化Mg，其中低逸出功材料Mg顶的厚度tMg是0.5nm或更多。
取代低逸出功材料Mg顶，对K，Ca，Sc执行相同的试验，并且因此，获得大体上相同的结果。
如上所述，根据本发明，可以在自旋MOSFET中同时实现阻抗的降低和MR率的提高。
作为用于形成自旋MOSFET的半导体衬底，可以使用硅(Si)、砷化镓(GaAs)、锗(Ge)、锗化硅(SiGe)、硒化锌(ZnSe)。
作为用于n型源/漏扩散层和n+型扩散层的掺杂剂，可以使用硼(B)、铝(Al)、镓(Ga)、硅(Si)和锗(Ge)。
作为隧道势垒，可以使用绝缘物，诸如氧化镁(MgO)、氧化铝(Al2O3)、氧化硅(SiO2)、氮化铝(AlN)、氧化铋(Bi2O3)、氟化镁(MgF2)、氟化钙(CaF2)、钛酸锶(SrTiO3)、铝酸镧(LaAlO3)、铝的氮氧化物(Al-N-O)和氧化铪(HfO)。
隧道势垒的厚度需要为0.42nm或更大，以便完全覆盖表面，并且需要为5nm或更小，以便获得隧道电流。另外，如果自旋MOSFET被高度集成，则隧道势垒为2.1nm或更小，更优选地为1.1nm或更小，以便获得低的分界面阻抗RA。
所述铁磁物质由薄膜组成，该薄膜是从由Ni-Fe，Co-Fe，Co-Fe-Ni，CoFeB，(Co，Fe，Ni)-(Si，B)，(Co，Fe，Ni)-(Si，B)-(P，Al，Mo，Nb，Mn)基，无定形材料诸如Co-(Zr，Hf，Nb，Ta，Ti)膜，以及Heusler材料诸如CO2(MnxFe1-x)Si，Co2Fe(AlxSi1-x)，Co2Mn(AlxSi1-x)，或Co2MnGe，其中0≤x≤1，或是它们的多层膜组成的组中选择的至少一种。
对于这些铁磁物质，通过添加非磁性元素，诸如银(Ag)、铜(Cu)、金(Au)、铝(Al)、镁(Mg)、硅(Si)、铋(Bi)、铊(Ta)、硼(B)、碳(C)、氧(O)、氮(N)、钯(Pd)、铂(Pt)、锆(Zr)、铱(Ir)、钨(W)、钼(Mo)和铌(Nb)，可以调整各种物理属性，诸如磁特性、结晶度、机械特性、化学特性。
该低逸出功材料需要具有较低的逸出功。另外，它需要不降低自旋注入的效率。作为对满足这些需要的材料的搜索结果，发明人发现镁(Mg)、钪(Sc)、钙(Ca)和钾(K)是优选的。
低逸出功材料可以是主要由上述元素镁(Mg)、钪(Sc)、钙(Ca)和钾(K)组成的具有低逸出功的合金。如果使用具有低逸出功的任何合金，则以原子数目比表示的合金组分而言，镁(Mg)、钪(Sc)、钙(Ca)和钾(K)的总和优选地为50％或更多。
低逸出功材料的厚度是0.2nm或更多，以便获得低逸出功，更优选地为0.25nm或更多。另外，低逸出功材料的厚度优选地是5nm或更少，以便防止自旋极化的电子的自旋发生扩散，并且优选地为2nm或更小，以便获得高的自旋注入效率。
(3)第三实施例
第三实施例涉及自旋MOSFET，其中在p型半导体上形成隧道势垒、非磁性低逸出功材料、铁磁物质和Pt。
下面将描述其形成方法。
首先，准备硅衬底，其中形成多晶硅(栅)、二氧化硅(栅氧化膜)、n型掺杂硅(n沟道)，并且将硼(B)掺杂在以1017原子/cm2形成铁磁物质的区域内，以便形成p型硅(p-Si)。
另外，使用高真空室，通过溅射在p型硅上连续地形成Mg(0.7nm)/MgO(0.45nm)/Mg(1nm)/铁磁物质(CoFe)50Pt50(1nm)/CoFeB(3nm)。在铁磁物质上形成Ru(钌)作为帽层。
对于MTJ结构，在铁磁物质CoFeB(3nm)上形成Mg(0.7nm)/MgO(0.45nm)/Mg(1nm)/CoFeB(3nm)/Ru(0.9nm)/CoFe(4nm)/IrMn(10nm)/Ru。
根据与第二实施例相同的方法生产自旋MOSFET的整个结构。
关于以离子研磨进行蚀刻，连续地蚀刻CoFe和(CoFe)50Pt50。
关于以这种方式形成的自旋MOSFET，已经证实在施加栅电压时，通过所述半导体实现自旋注入。
作为导通时观察通过半导体的自旋相关传导的结果，分界面阻抗RA为232Ωμm2，并且磁阻变化率(MR率)为89％。
在第三实施例中，可以实现高MR率和低阻抗RA。
其间，与第二实施例类似，可以使用各种半导体材料、铁磁物质材料和隧道势垒材料。
在第三实施例中，通过在铁磁物质中包括50at％或更多的钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)和碳(C)中的至少一种，可以形成具有低逸出功材料的这些元素的合金层。
在该情况下，当碳(C)被包括在铁磁物质材料中时，可以最多地提高MR率(99％)。
(4)第四实施例
下面，将描述一个实施例，其中将本发明的磁阻元件应用于被用作硬盘驱动器(HDD)读取头的TMR头。
图26示出了磁盘单元的内部结构。图27示出了装有TMR头的磁头组件。
致动臂61具有孔，该孔被固定于磁盘单元内的固定轴60，并且悬架62连接到致动臂61的一端。
装有TMR头的头滑块63被附于悬架62的前端。引线64安置在悬架62上以便写/读数据。
引线64的一端电连接到集成在头滑块63内的TMR头的电极。
引线64的另一端连接到电极焊盘65。
磁盘66安装在心轴67上，并且根据来自驱动控制部分的控制信号被电机驱动。
通过磁盘66的旋转，头滑块63以预定的量漂浮。以这种状态，使用TMR头记录或再现数据。
致动臂61具有保持驱动线圈的线轴部分。作为一种线性电机的音圈电机68连接到致动臂61。
音圈电机68具有磁路，该磁路包括缠绕在致动臂61的线轴部分上的驱动线圈，永磁体和以相反关系布置以便将线圈夹在中间的相对轭。
由在固定轴60的上部和下部两个位置提供的球轴承支撑致动臂61。并且由音圈电机68驱动致动臂61。
图28示出了在上述的TMR头中使用的磁阻元件的结构例子。
MTJ结构包括底部电极(300nm)/Ta(3nm)/CoFeB(3nm)/Mg(0.6nm)/MgO(0.35nm)/Mg(tMg nm)/CoFeB(4nm)/Ru(0.9
nm)/CoFe(3nm)/IrMn(9nm)/Ta(5nm)/顶部电极(300nm)。
与底部电极相邻的磁层相应于Ta(3nm)/CoFeB(3nm)，并且与顶部电极相邻的磁层相应于CoFeB(4nm)/Ru(0.9nm)/CoFe(3
nm)/IrMn(9nm)/Ta(5nm)。被钉扎了铁磁物质的磁化方向的反铁磁物质相应于IrMn。
图29示出了这种磁阻元件的特性。
横坐标轴指示低逸出功材料Mg顶的厚度tMg，并且纵坐标轴指示MR率(左标尺)和元件阻抗RA(右标尺)。
针对低逸出功材料Mg顶的厚度tMg是0nm，0.5nm，0.8nm，1.0nm的每个情况，获得在磁场中退火(350℃，1小时)之后的MR率和元件阻抗RA。因此，获得在相同图中示出的结果。
如从该结果明显可见的，与不存在本发明的低逸出功材料Mg顶的情况相比，由于本发明的低逸出功材料Mg顶的存在，可以同时实现元件阻抗(隧道势垒)的降低和MR率的提高。
这个结果作为磁头的特性是非常优选的。
与第一实施例类似，为了确认非氧化Mg的存在，实际上，在退火之后执行XPS试验。因此，如图30所示，在所有样本中观察到了非氧化Mg，其中低逸出功材料Mg顶的厚度tMg是0.5nm或更多。
优选地，低逸出功材料的厚度是0.5nm或更多到5nm或更小。
取代低逸出功材料Mg顶，对K，Ca，Sc执行相同的试验，并且因此，获得大体上相同的结果。
作为对势垒介电强度的测量的结果，直到1.5V未发现击穿，从而确认可靠性未退化。
虽然此处使用氧化镁(MgO)作为隧道势垒材料，当使用氧化铝(Al2O3)、氧化硅(SiO2)、氮化铝(AlN)、氧化铋(Bi2O3)、氟化镁(MgF2)、氟化钙(CaF2)、钛酸锶(SrTiO3)、铝酸镧(LaAlO3)、铝的氮氧化物(Al-N-O)和氧化铪(HfO)时，可以确认阻抗降低和MR率提高的效果。
由于根据本发明可以同时实现阻抗的降低和MR率的提高，因此可以改进磁头的特性。
(5)比较例
图31示出了根据比较例的磁阻元件。
MTJ结构包括底部电极(300nm)/Ta(5nm)/CoFeB(3nm)/Gd(tGdbottom nm)/MgO(0.5nm)/Gd(tGdtop nm)/CoFeB(4nm)/Ru(0.9nm)/CoFe(3nm)/IrMn(10nm)/Ta(5nm)/顶部电极(300nm)。
与底部电极相邻的磁层相应于Ta(5nm)/CoFeB(3nm)，并且与顶部电极相邻的磁层相应于CoFeB(4nm)/Ru(0.9nm)/CoFe(3nm)/IrMn(10nm)/Ta(5nm)。
图32示出了图31的磁阻元件的特性。
横坐标轴指示低逸出功材料Gd的厚度tGdbottom、tGdtop，并且纵坐标轴指示MR率(左标尺)和元件阻抗RA(右标尺)。
针对低逸出功材料Gd的厚度tGdbottom是0nm，0.3nm，0.5nm，0.8nm的每个情况，获得在磁场中退火(350℃，1小时)之后的MR率和元件阻抗RA。因此，获得在相同图中示出的结果。
如从该结果明显可见的，当Gd被用作低逸出功材料时，如果恰好在隧道势垒上存在Gd(MR率：黑色圆圈，RA：白色圆圈)，则元件阻抗值未被很大地改变，并且MR率减小了。如果恰好在隧道势垒之下存在Gd(MR率：黑色方块，RA：白色方块)，则元件阻抗值增加了，并且MR率减小了。
图33示出了当Er用作低逸出功材料时的比较例。
假设MTJ结构与Gd的情况(图31)相同。
横坐标轴指示低逸出功材料Er的厚度tErbottom、tErtop，并且纵坐标轴指示MR率(左标尺)和元件阻抗RA(右标尺)。
针对低逸出功材料Er的厚度tErbottom是0nm，0.3nm，0.5nm，0.8nm的每个情况，获得在磁场中退火(350℃，1小时)之后的MR率和元件阻抗RA。因此，获得在相同图中示出的结果。
如从该结果明显可见，当Er被用作低逸出功材料时，如果恰好在隧道势垒上存在Er(MR率：黑色圆圈，RA：白色圆圈)，元件阻抗值未被很大地改变，并且MR率减小了。如果恰好在隧道势垒之下存在Er(MR率：黑色方块，RA：白色方块)，元件阻抗值增加了，并且MR率减小了。
图34示出了根据该比较例的磁阻元件。
MTJ结构包括底部电极(300nm)/Ta(5nm)/CoFeB(3nm)/Mg(tMgbottom nm)/MgO(0.5nm)/CoFeB(4nm)/Ru(0.9nm)/CoFe(3nm)/IrMn(10nm)/Ta(5nm)/顶部电极(300nm)。
与底部电极相邻的磁层相应于Ta(5nm)/CoFeB(3nm)，并且与顶部电极相邻的磁层相应于CoFeB(4nm)/Ru(0.9nm)/CoFe(3nm)/IrMn(10nm)/Ta(5nm)。
图35示出了图34的磁阻元件的特性。
横坐标轴指示低逸出功材料Mg的厚度tMgbottom，并且纵坐标轴指示MR率(左标尺)和元件阻抗RA(右标尺)。
针对低逸出功材料Mg的厚度tMgbottom是0nm，0.6nm，1.0nm的每个情况，获得了在磁场中退火(350℃，1小时)之后的MR率和元件阻抗RA。因此，获得在相同图中示出的结果。
如从该结果明显可见，当低逸出功材料Mg仅仅恰好被布置在隧道势垒之下时，元件阻抗增加了，同时MR率增加了。
此处，恰好在隧道势垒之下布置诸如Mg的金属的常规目的是在形成隧道势垒时，防止已经形成的磁层的氧化。
即，根据常规的概念，由于可以防止磁层的氧化，当形成隧道势垒时，恰好在隧道势垒之下的Mg可被完全氧化。
因此，当Mg被恰好形成在隧道势垒之下时的Mg的厚度大体上为1nm或更小。
然而，在本发明中恰好在隧道势垒之下形成Mg的主要目的不是防止磁层的氧化，而是降低元件的阻抗。
因此，当将低逸出功材料Mg恰好布置在隧道势垒之下时，恰好在隧道势垒之下的Mg被形成得较厚，从而在形成隧道势垒之后留下非氧化的Mg。
作为以试验验证的结果，已经发现在隧道势垒的厚度为0.42到5nm时，该厚度优选地为1.2nm或更大。
以这种方式，图35的曲线图未指出tMgbottom为1.2nm或更大的数据。在tMgbottom为1.2nm或更大的区域内，分界面阻抗RA表现为处于减小方向。
如果恰好在隧道势垒之下形成Mg，自然地，同时可以获得防止磁层被氧化的效果。
(6)有效性
在本发明的MTJ结构中，磁体/隧道势垒(肖特基势垒)/半导体(磁体)的堆结构的阻抗被降低了，自旋迁移率提高了，并且提高了势垒介电强度，从而增强了到半导体的自旋注入效率。
另外，在本发明的自旋MOSFET中，通过非磁体和隧道势垒将铁磁物质的极化自旋注入半导体，从而获得高自旋注入效率。
还可以在磁阻头中获得本发明的效果。
4.结论
根据本发明，可以同时实现自旋FET和磁阻元件的阻抗的降低和MR率的提高。
本领域的技术人员可以容易地想到附加的优点和修改。因此，本发明在其较宽的方面不限于此处示出和所述的特定细节和代表性的实施例。因此，可以做出各种修改而不脱离由所附的权利要求和其等同物定义的一般发明概念的精神和范围。

Claims (20)

1.一种自旋FET，其特征在于包括：
源/漏区域(11A，11B，13，14，25，26，34，35，51A，51B，53，54，57)；
所述源/漏区域之间的沟道区域；和
所述沟道区域之上的栅电极(16，27，36，56)；
其中所述源/漏区域中的每一个包括由低逸出功材料(13，25，34，53)和铁磁物质(14，26，35，54)组成的堆结构，
其中所述低逸出功材料是Mg，K，Ca，Sc中的一种组成的非氧化物或包含50at％或更多的所述非氧化物的合金。
2.如权利要求1的自旋FET，其特征在于还包括：半导体衬底(11，21，31，51)，和所述半导体衬底和所述低逸出功材料之间的隧道势垒(12，24，33，52)，其中在所述隧道势垒和所述铁磁物质之间提供所述低逸出功材料。
3.如权利要求1的自旋FET，其特征在于还包括所述低逸出功材料和所述铁磁物质之间的隧道势垒(12，24，33，52)。
4.如权利要求1的自旋FET，其特征在于所述低逸出功材料具有0.2nm或更大到5nm或更小的厚度。
5.如权利要求1的自旋FET，其特征在于还包括半导体衬底(11，21，31，51)，其中所述低逸出功材料直接与所述半导体衬底接触。
6.如权利要求1的自旋FET，其特征在于还包括半导体衬底(11，21，31，51)，其中在所述半导体衬底和所述铁磁物质之间提供所述低逸出功材料。
7.如权利要求1的自旋FET，其特征在于还包括第一导电类型的半导体衬底(11，21，31，51)，和在所述半导体衬底的表面区域内提供的第二导电类型的扩散层(11A，11B，51A，51B)，
其中在所述扩散层上提供所述堆结构，并且所述源/漏区域包括所述扩散层和所述堆结构。
8.如权利要求1的自旋FET，其特征在于在所述半导体衬底的凹入部分内提供所述堆结构。
9.如权利要求1的自旋FET，其特征在于所述铁磁物质包括50at％或更少的Pd，Os，Ir，Pt，Au和C中的至少一种。
10.如权利要求1的自旋FET，其特征在于所述铁磁物质是由Ni-Fe，Co-Fe，Co-Fe-Ni，(Co，Fe，Ni)-(B)和(Co，Fe，Ni)-(Si，B)中的一种组成的无定形材料。
11.如权利要求1的自旋FET，其特征在于所述铁磁物质是由CO2(MnxFe1-x)Si，Co2Fe(AlxSi1-x)，Co2Mn(AlxSi1-x)和Co2MnGe中的一种组成的Heusler合金，其中0≤x≤1。
12.如权利要求1的自旋FET，其特征在于所述铁磁物质包括非磁性材料。
13.如权利要求1的自旋FET，其特征在于所述隧道势垒是由Si，Ge，Al，Ga和Mg中的一种组成的氧化物或氮化物。
14.如权利要求1的自旋FET，其特征在于所述半导体衬底的所述表面区域由Si，Ge，GaAs和ZnSe中的一种组成。
15.如权利要求1的自旋FET，其特征在于由反铁磁物质钉扎所述源/漏区域之一的铁磁物质的磁化方向。
16.如权利要求15的自旋FET，其特征在于所述反铁磁物质由IrMn，PtMn和NiMn中的一种组成。
17.一种可重新配置的逻辑电路，其特征在于包括：
如权利要求1的自旋FET，其中由数据确定逻辑，所述数据被存储为所述源/漏区域的所述铁磁物质的磁化方向的关系。
18.一种磁阻元件，其特征在于包括：
第一铁磁物质；
第二铁磁物质；
所述第一铁磁物质和第二铁磁物质之间的低逸出功材料；和
所述第一铁磁物质和所述低逸出功材料之间的隧道势垒，
其中所述低逸出功材料是由Mg，K，Ca和Sc中的一种组成的非氧化物或包含50at％或更多的所述非氧化物的合金。
19.如权利要求18的磁阻元件，其特征在于所述低逸出功材料具有0.2nm或更大到5nm或更小的厚度。
20.如权利要求18的磁阻元件，其特征在于由反铁磁物质钉扎所述第一和第二铁磁物质之一的磁化方向。
CNA2008102130979A 2007-08-28 2008-08-28 自旋fet和磁阻元件 Pending CN101378072A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007221600A JP4996390B2 (ja) 2007-08-28 2007-08-28 スピンｆｅｔ及び磁気抵抗効果素子
JP2007221600 2007-08-28

Publications (1)

Publication Number Publication Date
CN101378072A true CN101378072A (zh) 2009-03-04

Family

ID=40405969

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008102130979A Pending CN101378072A (zh) 2007-08-28 2008-08-28 自旋fet和磁阻元件

Country Status (4)

Country Link
US (2) US20090057654A1 (zh)
JP (1) JP4996390B2 (zh)
KR (1) KR20090023238A (zh)
CN (1) CN101378072A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104303326A (zh) * 2012-05-09 2015-01-21 高通股份有限公司 采用压电层的自旋晶体管以及相关存储器、存储器系统和方法
CN105745761A (zh) * 2013-11-20 2016-07-06 Tdk株式会社 磁阻效应元件、自旋金属氧化物半导体场效应晶体管和自旋传导元件
CN112349831A (zh) * 2019-08-08 2021-02-09 Tdk株式会社 磁阻效应元件以及惠斯勒合金

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4580966B2 (ja) * 2007-08-24 2010-11-17 株式会社東芝 ホイスラー合金を有する積層体、この積層体を用いたスピンｍｏｓ電界効果トランジスタ及びトンネル磁気抵抗効果素子
JP4762285B2 (ja) * 2008-09-24 2011-08-31 株式会社東芝 スピントランジスタ、集積回路、及び、磁気メモリ
JP5075863B2 (ja) * 2009-03-24 2012-11-21 株式会社東芝 スピントランジスタ、このスピントランジスタを備えたリコンフィギャラブル論理回路および磁気メモリ
JP5144569B2 (ja) * 2009-03-24 2013-02-13 株式会社東芝 スピントランジスタ及び論理回路装置
JP4908540B2 (ja) 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
JP5326841B2 (ja) * 2009-06-10 2013-10-30 Ｔｄｋ株式会社 スピン伝導素子
WO2011033716A1 (ja) * 2009-09-16 2011-03-24 株式会社日立製作所 スピン注入素子およびそれを用いた磁界センサ並びに磁気記録メモリ
JP2012039010A (ja) * 2010-08-10 2012-02-23 Tdk Corp 磁気センサー及び磁気検出装置
JP5598975B2 (ja) * 2010-09-02 2014-10-01 独立行政法人理化学研究所 スピン注入源およびその製造方法
JP5651826B2 (ja) * 2010-09-03 2015-01-14 Tdk株式会社 スピン注入電極構造、スピン伝導素子及びスピン伝導デバイス
JP5565238B2 (ja) * 2010-09-24 2014-08-06 Ｔｄｋ株式会社 磁気センサ及び磁気ヘッド
JP2013012554A (ja) * 2011-06-28 2013-01-17 Handotai Rikougaku Kenkyu Center:Kk 半導体装置
WO2013122023A1 (ja) * 2012-02-14 2013-08-22 Tdk株式会社 スピン注入電極構造、及びスピン伝導素子
JP6148450B2 (ja) * 2012-10-29 2017-06-14 株式会社東芝 積層構造、スピントランジスタおよびリコンフィギャラブル論理回路
US9034491B2 (en) * 2012-11-30 2015-05-19 Seagate Technology Llc Low resistance area magnetic stack
EP3235018A4 (en) * 2014-12-18 2018-08-15 Intel Corporation Method for fabricating spin logic devices from in-situ deposited magnetic stacks
US9831422B2 (en) 2015-10-21 2017-11-28 Samsung Electronics Co., Ltd. Magnetic memory devices having perpendicular magnetic tunnel junction
WO2018004700A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Transistors with metal source and drain contacts including a heusler alloy
CN110391300B (zh) * 2019-08-13 2023-06-09 上海华力集成电路制造有限公司 肖特基场效应管及其制造方法
US11682514B2 (en) * 2020-08-19 2023-06-20 Globalfoundries U.S. Inc. Memory cell having a free ferromagnetic material layer with a curved, non-planar surface and methods of making such memory cells
KR20220030374A (ko) 2020-08-28 2022-03-11 삼성전자주식회사 반도체 장치
US20220181061A1 (en) * 2020-12-08 2022-06-09 Jannier Maximo Roiz-Wilson Warped Magnetic Tunnel Junctions and Bit-Patterned media
US20230170403A1 (en) * 2021-11-26 2023-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and forming method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6295225B1 (en) * 1999-05-14 2001-09-25 U.S. Philips Corporation Magnetic tunnel junction device having an intermediate layer
US7411235B2 (en) * 2004-06-16 2008-08-12 Kabushiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
JP4528660B2 (ja) * 2005-03-31 2010-08-18 株式会社東芝 スピン注入ｆｅｔ
US7780820B2 (en) * 2005-11-16 2010-08-24 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with natural oxidized double MgO barrier
US7800868B2 (en) * 2005-12-16 2010-09-21 Seagate Technology Llc Magnetic sensing device including a sense enhancing layer
JP4693634B2 (ja) * 2006-01-17 2011-06-01 株式会社東芝 スピンｆｅｔ
US20070253120A1 (en) * 2006-04-28 2007-11-01 Kabushiki Kaisha Toshiba Magnetoresistive effect element and magnetic memory
JP4455558B2 (ja) * 2006-09-08 2010-04-21 株式会社東芝 スピンｍｏｓｆｅｔ
US7920363B2 (en) * 2006-12-22 2011-04-05 Hitachi Global Storage Technologies Netherlands B.V. TMR sensor having magnesium/magnesium oxide tunnel barrier
US7978439B2 (en) * 2007-06-19 2011-07-12 Headway Technologies, Inc. TMR or CPP structure with improved exchange properties
JP4580966B2 (ja) * 2007-08-24 2010-11-17 株式会社東芝 ホイスラー合金を有する積層体、この積層体を用いたスピンｍｏｓ電界効果トランジスタ及びトンネル磁気抵抗効果素子
US7488609B1 (en) * 2007-11-16 2009-02-10 Hitachi Global Storage Technologies Netherlands B.V. Method for forming an MgO barrier layer in a tunneling magnetoresistive (TMR) device
US9021685B2 (en) * 2008-03-12 2015-05-05 Headway Technologies, Inc. Two step annealing process for TMR device with amorphous free layer
JP6148450B2 (ja) * 2012-10-29 2017-06-14 株式会社東芝 積層構造、スピントランジスタおよびリコンフィギャラブル論理回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104303326A (zh) * 2012-05-09 2015-01-21 高通股份有限公司 采用压电层的自旋晶体管以及相关存储器、存储器系统和方法
CN104303326B (zh) * 2012-05-09 2016-10-19 高通股份有限公司 采用压电层的自旋晶体管以及相关存储器、存储器系统和方法
CN105745761A (zh) * 2013-11-20 2016-07-06 Tdk株式会社 磁阻效应元件、自旋金属氧化物半导体场效应晶体管和自旋传导元件
CN105745761B (zh) * 2013-11-20 2019-04-09 Tdk株式会社 磁阻效应元件、自旋mosfet和自旋传导元件
CN112349831A (zh) * 2019-08-08 2021-02-09 Tdk株式会社 磁阻效应元件以及惠斯勒合金
CN112349831B (zh) * 2019-08-08 2023-09-26 Tdk株式会社 磁阻效应元件以及惠斯勒合金

Also Published As

Publication number Publication date
KR20090023238A (ko) 2009-03-04
US20140291744A1 (en) 2014-10-02
JP4996390B2 (ja) 2012-08-08
JP2009054880A (ja) 2009-03-12
US20090057654A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
CN101378072A (zh) 自旋fet和磁阻元件
US11594575B2 (en) Magnetic tunnel junction structures and related methods
US9112131B2 (en) Spin MOSFET and reconfigurable logic circuit
KR100900109B1 (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
CN102194848B (zh) 自旋存储器和自旋晶体管
US8335059B2 (en) Tunneling magnetoresistive effect element and spin MOS field-effect
KR20070057673A (ko) 기억 소자 및 메모리
US8487359B2 (en) Spin MOSFET and reconfigurable logic circuit using the spin MOSFET
US10573449B2 (en) Tunnel magnetoresistive effect element
US10923531B2 (en) Nonvolatile memory device having an oxidized magnetic material film around a magnetic material layer and method of manufacturing the same
KR20180128399A (ko) 수직 자기 터널 접합(pmtjs)의 변형 엔지니어링에 대한 접근법 및 결과적 구조체
US11081153B2 (en) Magnetic memory device with balancing synthetic anti-ferromagnetic layer
CN102412257A (zh) 半导体存储器元件及其制法
US20100224920A1 (en) Magnetoresistive memory cell and method of manufacturing memory device including the same
US20200052191A1 (en) Magnetic tunnel junction element with a robust reference layer
JP4997194B2 (ja) スピントランジスタ、およびリコンフィギャラブル論理回路
US11763972B2 (en) Magnetic tunnel junction element with a robust reference layer
JP5075863B2 (ja) スピントランジスタ、このスピントランジスタを備えたリコンフィギャラブル論理回路および磁気メモリ
WO2019005082A1 (en) JUNCTION DEVICES WITH MAGNETIC TUNNEL EFFECT WITH SIDE WALL DEGREASER
KR20120085135A (ko) 자기 랜덤 액세스 메모리 및 그의 제조 방법
KR101144211B1 (ko) 자기저항소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090304