CN102412257A - 半导体存储器元件及其制法 - Google Patents

半导体存储器元件及其制法 Download PDF

Info

Publication number
CN102412257A
CN102412257A CN2011100494614A CN201110049461A CN102412257A CN 102412257 A CN102412257 A CN 102412257A CN 2011100494614 A CN2011100494614 A CN 2011100494614A CN 201110049461 A CN201110049461 A CN 201110049461A CN 102412257 A CN102412257 A CN 102412257A
Authority
CN
China
Prior art keywords
layer
ferromagnetic layer
magnetic
ferromagnetic
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100494614A
Other languages
English (en)
Other versions
CN102412257B (zh
Inventor
赖志煌
黄胜煌
黄国峰
刘明德
林春荣
高雅真
陈文正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102412257A publication Critical patent/CN102412257A/zh
Application granted granted Critical
Publication of CN102412257B publication Critical patent/CN102412257B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1657Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供一种半导体存储器元件及其制法,包括:一第一铁磁性层磁性固定且位于一基板的一第一区域中;一第二铁磁性层近似于第一铁磁性层,以及一阻挡层介于第一铁磁性层与第二铁磁性层的第一部分之间。第二铁磁性层包括一第一部分为磁性自由且位于第一区域中;一第二部分磁性固定于一第一方向且位于基板的一第二区域中,其中第二区域从一第一侧边与第一区域接触;以及一第三部分磁性固定于一第二方向且位于基板的一第三区域中,其中第三区域从一第二侧边与第一区域接触。本发明可降低写入电流而不会劣化(degrading)磁阻(magnetoresistance,MR)及/或热稳定性。

Description

半导体存储器元件及其制法
技术领域
本发明涉及一种半导体元件,特别是涉及一种半导体存储器元件及其制法。
背景技术
在半导体集成电路元件中,自旋力矩转移磁性随机存取存储器(spintorque transfer magnetic random access memory,STT-MRAM)是一项新兴技术,可应用于次世代嵌入式存储器件。随着密度的不断提升,半导体集成电路技术也在持续进步,以实现具有更小特征尺寸的电路布局。然而,写入电流(writing current)过大将限制晶体管的尺寸,并且会导致元件单元的尺寸过大。因此对于此技术的持续发展而言,降低写入电流(writing current)是一具有挑战性的问题。一些既有的方法能够降低写入电流,但是同时也会降低穿隧磁阻(tunnel magnetoresistance,TMR)及自旋力矩转移磁性随机存取存储器(STT-MRAM)元件的热稳定性。因此,业界亟需一种更佳的自旋力矩转移磁性随机存取存储器(STT-MRAM)结构及其制造方法,以避免产生上述所讨论的缺点。
发明内容
为克服现有技术的缺陷,本发明提供一种半导体存储器元件(semiconductor memory device),包括:一第一铁磁性层磁性固定且位于一基板的一第一区域中;一第二铁磁性层近似于该第一铁磁性层,其中该第二铁磁性层包括一第一部分为磁性自由且位于该第一区域中;一第二部分磁性固定于一第一方向且位于该基板的一第二区域中,其中该第二区域从一第一侧边与该第一区域接触;以及一第三部分磁性固定于一第二方向且位于该基板的一第三区域中,其中该第三区域从一第二侧边与该第一区域接触;以及一阻挡层介于该第一铁磁性层与该第二铁磁性层的该第一部分之间。
本发明还包括提供一种半导体存储器元件的制法,包括以下步骤:形成一反铁磁性层于一基板上;形成一铁磁性层于该反铁磁性层上,其中该铁磁性层包括一第一、第二及第三部分;以及该第二部分设置于一该第一及第三部分之间;实施一第一次离子照射至该铁磁性层的其中一部分;以及实施一第二次离子照射至该铁磁性层的另一部分。
本发明也包括一种半导体存储器元件,包括:一反铁磁性层形成于一半导体基板上且设置于该半导体基板的一第一区域中;一磁性固定的铁磁性层相邻于该反铁磁性层,且受到该反铁磁性层所固定,并且设置于该第一区域中;一磁性自由的铁磁性层近似于该磁性固定的铁磁性层,并且设置于该第一区域中;一介电阻挡层介于该磁性固定的铁磁性层与该磁性自由的铁磁性层之间,以产生穿隧效应(tunneling effect);以及一延伸的铁磁性层从该磁性自由的铁磁性层开始延伸,且受到一额外的反铁磁性特征所固定,并且设置于该半导体基板的一第二区域中,其中该第二区域与该第一区域接触。
本发明可降低写入电流而不会劣化(degrading)磁阻(magnetoresistance,MR)及/或热稳定性。
为让本发明的上述及其他目的、特征、及优点能更明显易懂,下文特举出较佳实施例,并配合附图,作详细说明如下。
附图说明
图1为一剖面图,用以说明本发明一实施例的半导体存储器元件。
图2a-图2d为一系列剖面图,用以说明本发明一实施例的经过修饰的自由层(modified free layer)。
图3为一流程图,用以说明本发明一实施例的形成经过修饰的自由层(modified free layer)的方法。
图4-图6为一系列剖面图,用以说明本发明一实施例的形成经过修饰的自由层(modified free layer)的工艺阶段。
图7为一流程图,用以说明本发明一实施例的形成经过修饰的自由层(modified free layer)的方法。
图8-图10为一系列剖面图,用以说明本发明一实施例的形成经过修饰的自由层(modified free layer)的工艺阶段。
图11为一剖面图,用以说明本发明一实施例的半导体集成电路。
【主要附图标记说明】
100~半导体存储器元件
100~磁性穿隧结(magnetic tunnel junction,MTJ)
102~第一电极(或底部电极)
104~经过修饰的自由层(modified free layer)
104a~自由层第一部分
104b~自由层第二部分
104c~自由层第三部分
106~阻挡层
108~固定层(pinned layer或fixed layer)
110~针扎层
112~第二电极
114~第一区域
116~第二区域
118~第三区域
120~铁磁性(ferromagnetic,FM)层
120a~铁磁性层第一部分
120b~铁磁性层第二部分
120c~铁磁性层第三部分
L~铁磁性层第一尺寸
H~铁磁性层第二尺寸
L1~铁磁性层第一部分长度
L2~铁磁性层第二部分长度
L3~铁磁性层第三部分长度
W~铁磁性层第三尺寸
122~反铁磁性(anti-ferromagnetic,AFM)层
122a~反铁磁性层第一部分
122b~反铁磁性层第二部分
122c~反铁磁性层第三部分
150~形成经过修饰的自由层104的方法
152~在一磁场下形成一反铁磁性(AFM)层
154~形成一铁磁性(FM)层
156~退火以使铁磁性与反铁磁性层磁性耦合
158~形成一盖层于铁磁性层上
160~对铁磁性层的第一部分实施一第一次离子照射(first ionirradiation)
162~在一磁场下对铁磁性层的第二部分实施一第二次离子照射(secondion irradiation)
164~移除盖层
172~盖层
174~第一次离子照射
176~经过图案化的光致抗蚀剂层
178~第二次离子照射
180~经过图案化的光致抗蚀剂层
182~磁化器(magnetic mechanism)
N~N极
S~S极
200~形成经过修饰的自由层104的方法
202~在一磁场下形成一反铁磁性(AFM)层
204~形成一铁磁性(FM)层
206~形成一盖层于铁磁性层上
208~在一第一磁场下对铁磁性层的第二部分实施一第一次离子照射(first ion irradiation)
210~在一第二磁场下对铁磁性层的第三部分实施一第二次离子照射(second ion irradiation)
212~移除盖层
216~第一次离子照射
218~经过图案化的光致抗蚀剂层
220~磁化器(magnetic mechanism)
230~集成电路
232~硅基板
234~金属氧化硅(metal-oxide-silicon,MOS)晶体管
236~源极与漏极区域
238~栅极介电材料
240~栅极电极
242~第一导电结构特征
244~第二导电结构特征
246~第三导电结构特征
248~介电材料
具体实施方式
图1为一剖面图,显示依据本发明公开的一实施例所构成的半导体存储器元件100。请参照图1,此图一并描述半导体存储器元件100及其制造方法。半导体存储器元件100为一自旋力矩转移磁性随机存取存储器(STT-MRAM)的一部分。在一实施例中,半导体存储器元件100包括一由许多材料层所形成的堆叠体,其功能在于作为一磁性穿隧结(magnetic tunneljunction,MTJ),并且根据本发明所公开的不同实施例而有不同的配置方式。
半导体存储器元件100形成于一半导体基板上,例如硅基板或其他合适的半导体基板。半导体存储器元件100包括第一电极(或底部电极)102,其中第一电极是由导电材料所形成。在一实施例中,第一电极102包括钽(tantalum,Ta)。第一电极102可通过物理气相沉积(PVD或溅镀)或其他合适的工艺形成。
半导体存储器元件100包括经过修饰的自由层(modified free layer)104形成于第一电极102之上。在一实施例中,经过修饰的自由层104包括铁磁性材料(ferromagnetic material)。经过修饰的自由层104包括第一部分104a位于第一区域114之中,且第一部分104a具有磁性自由(magnetically free)的特性。经过修饰的自由层104还包括自第一部分104a延伸的其他部分,且这些部分具有磁性固定(magnetically pinned)的特性。在一实施例中,该经过修饰的自由层包括第二部分104b位于第二区域116之中,以及第三部分104c位于第三区域118之中。第二部分104b是自第一部分104a的一侧延伸,且在第一方向上为磁性固定(magnetically pinned)。第三部分104c是自第一部分104a的另一侧延伸,且在第二方向上为磁性固定(magnetically pinned),其中第二方向与第一方向相反的方向。第一部分104a介于第二部分104b及第三部分104c之间,如图1所示。经过修饰的自由层104的这三个部分形成一连续的铁磁性材料层。
半导体存储器元件100包括阻挡层106位于经过修饰的自由层104的第一部分104a之上。元件100还包括固定层(pinned layer或fixed layer)108位于阻挡层106之上。阻挡层106包括一介电材料层并且设置于经过修饰的自由层104的第一部分104a与固定层108之间以产生穿隧效应。在一实施例中,阻挡层106包括氧化镁(magnesium oxide,MgO)。此外,阻挡层106可包括氧化铝(aluminum oxide,AlO),氮化铝(aluminum nitride,AlN),氧氮化铝(aluminum oxynitride,AlON)或其他合适的非磁性材料。由于阻挡层106的厚度够薄,因此当施加一偏压(bias voltage)时,电子可以通过穿隧效应穿过阻挡层。在一实施例中,阻挡层106的厚度介于约
Figure BSA00000442316200061
至约
Figure BSA00000442316200062
之间。在另一实施例中,阻挡层106的厚度约为
Figure BSA00000442316200063
阻挡层106可通过一物理气相沉积(PVD)工艺形成。例如,将镁靶材置于溅镀腔体中与氧气反应可形成氧化镁。另外,也可先利用溅镀法形成一层镁薄膜,然后利用氧气等离子体将其转换成氧化镁(MgO)薄膜。
固定层108相邻于阻挡层106并且设置于第一区域114之内。在一实施例中,固定层108包括铁磁性材料层。铁磁性材料能够形成永久磁铁及/或能够与磁铁具有强大的交互作用。在一实施例中,铁磁性材料层108包括钴铁硼(cobalt-iron-boron,CoFeB)薄膜。在另一实施例中,铁磁性材料层108可以同时包括其他材料,例如钽(tantalum,Ta)、钌(ruthenium,Ru)或镍铁合金(NiFe)。在又一实施例中,铁磁性材料层还可包括其他材料,例如钴铁钽合金(CoFeTa)、镍铁合金(NiFe)、钴(cobalt,Co)、钴铁合金(CoFe)、钴铂合金(CoPt)、钴钯合金(CoPd)、铁铂合金(FePt),或镍、钴及铁的合金。固定层108的厚度可介于约
Figure BSA00000442316200064
至约之间。在一实施例中,固定层108是通过物理气相沉积(PVD)或其他合适的工艺形成。
半导体存储器元件100包括针扎层110相邻于固定层108以产生针扎效应(pinning effect),且针扎层110设置于第一区域114之内。在一实施例中,针扎层110包括反铁磁性(antiferromagnetic)材料。在反铁磁性材料中,原子或分子的磁矩排列成一规律的图样并且与相邻的自旋指向相反的方向旋转。在一实施例中,针扎层110包括铂锰合金(platinum manganese,PtMn)。在另一实施例中,针扎层110包括铱锰(Iridium manganese,IrMn)。在又一实施例中,针扎层110的厚度介于约至约
Figure BSA00000442316200072
之间。
半导体存储器元件100还包括第二电极112形成于针扎层110之上。在一实施例中,第二电极112直接接触针扎层110。在另一实施例中,第二电极112包括钽(tantalum)。此外,第二电极112包括其他合适的导电材料,借此使元件电性连接到预先设计(pre-designed)的电路互连线结构的其他部分。在一实施例中,第二电极112可通过物理气相沉积(PVD)工艺形成。
经过修饰的自由层104的第一部分104、阻挡层106、固定层108及针扎层110形成一堆叠(stack)且设置于第一区域114之内。经过修饰的自由层104、阻挡层106、固定层108及针扎层110形成磁性穿隧结(MTJ)。经过修饰的自由层104将通过图2a到图2d进一步详细地介绍。
图2a为一剖面图,显示在一实施例中的经过修饰的自由层104。经过修饰的自由层104包括铁磁性(ferromagnetic,FM)层120。铁磁性层120包括第一、第二及第三部分120a/120b/120c分别设置于第一、第二及第三区域114/116/118。第一部分120a并非磁性固定,而是类似于在一现有磁性穿隧结(MTJ)中的自由层。铁磁性层120的第二及第三部分120b及120c为磁性固定。在一实施例中,第二及第三部分120b及120c为磁性固定于相反的方向。在另一实施例中,第二及第三部分120b及120c为磁性固定于水平方向(平行于基板或铁磁性层120)。例如,第二部分120b为磁性固定于x方向,第三部分120c为磁性固定于-x方向,如图2b所示。在又一实施例中,第二及第三部分120b及120c为磁性固定于垂直方向(垂直于基板或铁磁性层120)。例如,第二部分120b为磁性固定于y方向,第三部分120c为磁性固定于-y方向,如图2c所示。
请参照图2a并进一步参照图2d,图2d为铁磁性层120的俯视图,其中铁磁性层120的配置与几何尺寸包括第一尺寸L在x方向,第二尺寸H在y方向,第三尺寸W在z方向。在一实施例中,铁磁性层120被设计为一矩形。在这种情况下,第一尺寸L是长度,第二尺寸H是高度及第三尺寸W是宽度。在另一实施例中,L大于W。在本发明的实施例中,L∶W的比例范围介于约2∶1至约4∶1之间。铁磁性层120第一、第二及第三部分各自包括一长度L1、L2及L3。在一实施例中,L2及L3大致相同。在另一实施例中,L1为L2或L3的约两倍。在本发明的实施例中,L1∶L2∶L3的比例为约2∶1∶1。
在一实施例中,铁磁性层120包括钴铁硼(CoFeB)薄膜。在另一实施例中,铁磁性材料层120还可包括其他材料,例如钽(tantalum,Ta)、钌(ruthenium,Ru)或镍铁合金(NiFe)。在又一实施例中,铁磁性材料层还可包括其他材料,例如钴铁钽合金(CoFeTa)、镍铁合金(NiFe)、钴(cobalt,Co)、钴铁合金(CoFe)、钴铂合金(CoPt)、钴钯合金(CoPd)、铁铂合金(FePt),或镍、钴及铁的合金。铁磁性层120具有一厚度(或高度)范围介于约3nm至约5nm之间。在一实施例中,铁磁性层120是通过溅镀工艺(物理气相沉积,physical vapordeposition或PVD)或其他合适的工艺所形成。
仍请参照图2a,经过修饰的自由层104还包括反铁磁性(anti-ferromagnetic,AFM)层122,设置反铁磁性层122并经过处理以提供铁磁性层120适当的磁性固定(magnetic pinning)功能。反铁磁性层122相邻于铁磁性层120。在一实施例中,反铁磁性层122包括铂锰合金(platinummanganese,PtMn)。在另一实施例中,反铁磁性层122包括铱锰合金(iridiummanganese,IrMn)。在又一实施例中,铁磁性层122的厚度范围介于约
Figure BSA00000442316200081
至约
Figure BSA00000442316200082
之间。同样地,在俯视图中,反铁磁性层122包括一大致上类似的几何图形。例如,反铁磁性层122有一矩形形状的俯视图。又例如,反铁磁性层122包括三个部分122a,122b及122c分别设置在区域114,116及118。经过修饰的自由层104是在一工艺中形成,以使得铁磁性层120的第一部分120a是磁性自由。铁磁性层120的第二及第三部分120b及120c为磁性固定于相反的方向。因此,于自由部分120a及固定部分120b/120c之间的结形成磁域壁(domain walls)。磁域壁(domain walls)能够降低MRAM元件的切换电流(switch current),并且提高MRAM的性能。
请参照图3到图6,其中显示一实施例,描述形成经过修饰的自由层104的一方法150。图3为一流程图,描述形成经过修饰的自由层104的方法150。
图4-图6为剖面图,显示根据本发明所公开的不同实施例中,各个工艺阶段的经过修饰的自由层104。
请参照图3及图4,方法150起始于步骤152,形成反铁磁性层122于一半导体基板上。在此一工艺步骤中,可对反铁磁性层122施加一磁场。磁场经过设计及配置以使反铁磁性层122呈现磁性导向(magnetically oriented)。在一实施例中,反铁磁性层122的磁性方向受到磁场的引导而导向水平方向。在另一实施例中,反铁磁性层122的磁性方向受到磁场的引导而导向垂直方向。在一实施例中,反铁磁性层122是通过溅镀工艺形成。值得注意的是,半导体基板包括先前已形成于其上的第一电极102。在本实施例中,反铁磁性层122形成于第一电极102上。
仍请参照图3及图4,方法150持续进行到步骤154,形成铁磁性层120于反铁磁性层122上。在一实施例中,铁磁性层120是由另一溅镀工艺形成。铁磁性层120包括钴铁硼(CoFeB)薄膜或同时包括其他材料,例如钽(tantalum,Ta)、钌(ruthenium,Ru)或镍铁合金(NiFe)。铁磁性层120的厚度范围介于约3nm至约5nm之间。
形成反铁磁性层122及铁磁性层120还包括一个或多个图案化工艺(patterning processes),借以对反铁磁性层122及铁磁性层120定义出合适的几何形状及尺寸。在一实施例中,沉积反铁磁性层122及铁磁性层120之后,通过一光刻工艺(photolithography process)使经过图案化的光致抗蚀剂层形成于反铁磁性层及铁磁性层上。经过图案化的光致抗蚀剂层包括一个或多个开口以暴露出反铁磁性层及铁磁性层122/120的部分区域,这些暴露区域的反铁磁性层及铁磁性层122/120将被移除。随后利用经过图案化的光致抗蚀剂层作为蚀刻掩模,通过一蚀刻工艺移除位于这些开口中的反铁磁性层及铁磁性层122/120。
仍请参照图3及图4,方法150持续进行到步骤156,对铁磁性层120实施一退火工艺,以使铁磁性层120与反铁磁性层122进行磁性耦合。在一实施例中,退火温度为约300℃。在本实施例中,铁磁性层120的磁性方向于退火之后呈现朝向x方向。在另一实施例中,可在退火工艺中对铁磁性层120施加一磁场以使其进行适当的磁性耦合。
仍请参照图3及图4,方法150持续进行到步骤158,形成一盖层(cappinglayer)172于铁磁性层120上。盖层172包括钽(Ta)、钌(Ru)、氧化铝(aluminumoxide,AlO)或其他合适的材料。在一实施例中,盖层172的厚度范围介于约
Figure BSA00000442316200101
Figure BSA00000442316200102
至约
Figure BSA00000442316200103
之间。在另一实施例中,盖层172是通过溅镀工艺形成。另外,盖层172可在步骤156的退火工艺前形成。盖层172的功能是在后续的离子注入(ion implantation)工艺中作为一保护层。
请参照图3及图5,方法150持续进行到步骤160,对位于第一区域114中的铁磁性层120的第一部分120a实施第一次离子照射(first ionirradiation)174。实施第一次离子照射174可使铁磁性层120的第一部分120a与反铁磁性层122进行磁性去耦合(magnetically decouple),如此一来,铁磁性层120的第一部分120a即为磁性自由。第一次离子照射174可在局部区域内完成去耦合效应(decoupling effect)。特别是,经过图案化的光致抗蚀剂层176通过一光刻工艺形成于铁磁性层120上。经过图案化的光致抗蚀剂层176包括一开口与第一区域114对齐,如此即可暴露出位于第一区域114内的盖层。利用经过图案化的光致抗蚀剂层176作为离子照射的掩模,将第一次离子照射174施加于第一区域114内的铁磁性层120上。在第一次离子照射174的工艺中,并无任何外部磁场施加于铁磁性层120上。
在一实施例中,第一次离子照射174包括一铜(copper,Cu)离子。第一次离子照射174可使用其他不会改变反铁磁性层122的磁性结构的非磁性(nonmagnetic)或弱磁性(weak magnetic)材料。在第一次离子照射174的另一实施例中,离子(例如铜)转移其大部分的能量至铁磁性层120上,并且可能停止在反铁磁性层122中。在又一实施例中,第一次离子照射174包括一离子剂量范围介于1×1014ions/cm2至约10×1014ions/cm2之间。在另一实施例中,第一次离子照射174包括一离子能量范围介于约30千电子伏特(KeV)至约100千电子伏特(KeV)之间。
之后,通过一工艺移除经过图案化的光致抗蚀剂层176,例如湿式剥离(wet stripping)或等离子体灰化(plasma ashing)。在一实施例中,也可使用其他介电材料作为离子照射的掩模。在本实施例中,首先利用一光刻工艺使离子照射的掩模进行图案化。
请参照图3及图6,方法150持续进行到步骤162,对铁磁性层120的第二部分120b及第三部分120c其中之一实施第二次离子照射(second ionirradiation)178,以改变相应部分的磁性方向(magnetic orientation),使得铁磁性层120的第二及第三部分的磁性固定朝向相反的方向。在本实施例中,第二次离子照射178施加于铁磁性层120的第三部分120c,如此一来使得第三部分120c的磁性方向改变为相反的方向。例如,磁性方向切换到-x的方向。
第二次离子照射178改变位于第三区域118的第三部分120c的磁性方向。值得注意的是,经过图案化的光致抗蚀剂层180通过一光刻工艺形成于铁磁性层120上。经过图案化的光致抗蚀剂层180包括一开口与第三区域118对齐,如此即可暴露出位于第三区域118内的盖层。利用经过图案化的光致抗蚀剂层180作为离子照射的掩模,将第二次离子照射178施加于第三区域118内的铁磁性层120上。在第二次离子照射178的工艺中,通过磁化器(magnetic mechanism)182将外部磁场施加于铁磁性层120上。磁化器182经过适当的设计及配置,因此能够使相应的磁场朝向正确的方向,并且具有足够的强度切换铁磁性层120的第三部分120c的磁性方向。在一实施例中,由磁化器182所产生的磁场大于约50特斯拉(Tesla)。
在离子种类及离子剂量方面,第二次离子照射178大致与第一次离子照射174相似。在一实施例中,第二次离子照射178包括铜离子作为照射用离子。第二次离子照射178可使用其他不会改变反铁磁性层122的磁性结构的非磁性(nonmagnetic)或弱磁性(weak magnetic)材料。在第二次离子照射178的另一实施例中,离子(例如铜)转移其大部分的能量至铁磁性层120上,并且可能停止在反铁磁性层122中。在又一实施例中,第二次离子照射178包括一离子剂量范围介于1×1014ions/cm2至约10×1014ions/cm2之间。在另一实施例中,第二次离子照射178包括一离子能量范围介于约30千电子伏特(KeV)至约100千电子伏特(KeV)之间。
之后,通过一工艺移除经过图案化的光致抗蚀剂层180,例如湿式剥离(wet stripping)或等离子体灰化(plasma ashing)。在一实施例中,也可使用其他介电材料作为离子照射的掩模。在本实施例中,首先利用光刻工艺使离子照射的掩模进行图案化。随后通过蚀刻工艺移除该硬掩模。
方法150持续进行到步骤164,通过蚀刻工艺或其他合适的方法移除盖层172。在另一制法中(in an alternative method),显示于图1中的磁性穿隧结(MTJ)的阻挡层106可作为盖层使用。在本实施例中,在经过第一次离子照射及第二次离子照射之后,盖层172仍继续存在以进一步作为磁性穿隧结的阻挡层。
在磁性穿隧结形成之后可进行其他工艺步骤。例如,形成阻挡层106于铁磁性层120之上。形成固定层108于阻挡层106之上。随后形成针扎层110于固定层108之上。再形成第二电极112于针扎层110之上。阻挡层106、固定层108及针扎层110形成于第一区域114之中。
请参照图7到图10,其中显示另一实施例,描述形成经过修饰的自由层104的方法200。图7为一流程图,描述形成经过修饰的自由层104的方法200。图8-图10为剖面图,显示根据本发明所公开的不同实施例中,各个工艺阶段的经过修饰的自由层104。
请参照图7及图8,方法200起始于步骤202,形成反铁磁性层122于一半导体基板上(图中未显示)。在此一工艺步骤中,可对反铁磁性层122施加一磁场。磁场经过设计及配置以使反铁磁性层122呈现磁性导向(magnetically oriented)。在一实施例中,反铁磁性层122的磁性方向受到磁场的引导而导向水平方向。在另一实施例中,反铁磁性层122的磁性方向受到磁场的引导而导向垂直方向。在一实施例中,反铁磁性层122是通过溅镀工艺形成。值得注意的是半导体基板包括先前已形成于其上的第一电极102。反铁磁性层122形成于第一电极102上。
仍请参照图7及图8,方法200持续进行到步骤204,形成铁磁性层120于反铁磁性层122上。在一实施例中,铁磁性层120是由另一溅镀工艺形成。铁磁性层120包括钴铁硼(CoFeB)薄膜或同时包括其他材料,例如钽(tantalum,Ta)、钌(ruthenium,Ru)或镍铁合金(NiFe)。铁磁性层120的厚度范围介于约3nm至约5nm之间。
形成反铁磁性层122及铁磁性层120还包括一个或多个图案化工艺(patterning processes),借以对反铁磁性层122及铁磁性层120定义出合适的几何形状及尺寸。在一实施例中,沉积反铁磁性层及铁磁性层122/120之后,通过一光刻工艺(photolithography process)使经过图案化的光致抗蚀剂层形成于反铁磁性层及铁磁性层122/120上。经过图案化的光致抗蚀剂层包括一个或多个开口以暴露出反铁磁性层及铁磁性层122/120的部分区域,这些暴露区域的反铁磁性层及铁磁性层122/120将被移除。随后利用该经过图案化的光致抗蚀剂层作为蚀刻掩模,通过一蚀刻工艺移除位于这些开口中的反铁磁性层及铁磁性层122/120。
仍请参照图7及图8,方法200持续进行到步骤206,形成盖层(cappinglayer)172于铁磁性层120上。盖层172包括钽(Ta)、钌(Ru)、氧化铝(aluminumoxide,AlO)或其他合适的材料。在一实施例中,盖层172的厚度范围介于约
Figure BSA00000442316200131
Figure BSA00000442316200132
至约
Figure BSA00000442316200133
之间。在另一实施例中,盖层172是通过溅镀工艺形成。盖层172的功能是在后续的离子注入(ion implantation)工艺中作为保护层。值得注意的是,在形成铁磁性层120的步骤204到形成盖层172的步骤206之间,并未实施退火工艺。因此,铁磁性层120的第一部分120a为磁性自由。
请参照图7及图9,方法200持续进行到步骤208,对位于第二区域116中的铁磁性层120的第二部分120b实施第一次离子照射(first ionirradiation)216。实施第一次离子照射216可改变第二部分120b的磁性方向(magnetic orientation),如此一来,可使铁磁性层120的第二部分120b的磁性方向磁性固定于一特定方向上。在本实施例中,第一次离子照射216施加于铁磁性层120的第二部分120b,如此一来,可使第二部分120b的磁性方向改变而朝向x方向。
第一次离子照射216改变位于第二区域116中的第二部分120b的磁性方向。值得注意的是,经过图案化的光致抗蚀剂层218通过一光刻工艺形成于铁磁性层120之上。经过图案化的光致抗蚀剂层218包括一开口与第二区域116对齐,如此即可暴露出位于第二区域116内的盖层。利用经过图案化的光致抗蚀剂层218作为离子照射的掩模,将第一次离子照射216施加于第二区域116内的铁磁性层120上。在第一次离子照射216的工艺中,通过磁化器(magnetic mechanism)220将外部磁场施加于铁磁性层120上。磁化器220经过适当的设计及配置,因此能够使相应的磁场朝向正确的方向,并且具有足够的强度切换铁磁性层120的第二部分120b的磁性方向。在一实施例中,由磁化器220所产生的磁场大于约50特斯拉(Tesla)。
在另一实施例中,第一次离子照射216包括一铜(copper,Cu)离子。第一次离子照射216可使用其他不会改变反铁磁性层122的磁性结构的非磁性(nonmagnetic)或弱磁性(weak magnetic)材料。在第一次离子照射216的另一实施例中,离子(例如铜)转移其大部分的能量至铁磁性层120上,并且可能停止在反铁磁性层122中。在又一实施例中,第一次离子照射216包括一离子剂量范围介于1×1014ions/cm2至约10×1014ions/cm2之间。在另一实施例中,第一次离子照射216包括一离子能量范围介于约30千电子伏特(KeV)至约100千电子伏特(KeV)之间。
之后,通过一工艺移除经过图案化的光致抗蚀剂层176,例如湿式剥离(wet stripping)或等离子体灰化(plasma ashing)。在一实施例中,也可使用其他介电材料作为离子照射的掩模。在本实施例中,首先利用光刻工艺使离子照射的掩模进行图案化。
请参照图7及图10,方法200持续进行到步骤210,对铁磁性层120的第三部分120c其中之一实施第二次离子照射(second ion irradiation)178,以改变其磁性方向,使得铁磁性层120的第三部分的磁性固定朝向与第二部分120b的磁性方向相反的方向。在本实施例中,第二次离子照射178施加于铁磁性层120的第三部分120c,如此一来使得第三部分120c的磁性方向改变为朝向-x的方向。
第二次离子照射178改变位于第三区域118的第三部分120c的磁性方向。值得注意的是,经过图案化的光致抗蚀剂层180通过一光刻工艺形成于铁磁性层120上。经过图案化的光致抗蚀剂层180包括一开口与第三区域118对齐,如此即可暴露出位于第三区域118内的盖层。利用经过图案化的光致抗蚀剂层180作为离子照射的掩模,将第二次离子照射178施加于第三区域118内的铁磁性层120上。在第二次离子照射178的工艺中,通过磁化器(magnetic mechanism)182将外部磁场施加于铁磁性层120上。磁化器182经过适当的设计及配置,因此能够使相应的磁场朝向正确的方向,并且具有足够的强度切换铁磁性层120的第三部分120c的磁性方向。在一实施例中,由磁化器182所产生的磁场大于约50特斯拉(Tesla)。
在离子种类及离子剂量方面,第二次离子照射178大致与第一次离子照射216相似。在一实施例中,第二次离子照射178包括铜离子作为照射用离子。第二次离子照射178可使用其他不会改变反铁磁性层122的磁性结构的非磁性(nonmagnetic)或弱磁性(weak magnetic)材料。在第二次离子照射178的另一实施例中,离子(例如铜)转移其大部分的能量至铁磁性层120上,并且可能停止在反铁磁性层122中。在又一实施例中,第二次离子照射178包括一离子剂量范围介于1×1014ions/cm2至约10×1014ions/cm2之间。在另一实施例中,第二次离子照射178包括一离子能量范围介于约30千电子伏特(KeV)至约100千电子伏特(KeV)之间。
之后,通过一工艺移除经过图案化的光致抗蚀剂层180,例如湿式剥离(wet stripping)或等离子体灰化(plasma ashing)。在一实施例中,也可使用其他介电材料作为离子照射的掩模。在本实施例中,首先利用光刻工艺使离子照射的掩模进行图案化。随后通过蚀刻工艺移除该硬掩模。
方法200持续进行到步骤212,通过蚀刻工艺或其他合适的方法移除盖层172。在另一制法中(in an alternative method),显示于图1中的磁性穿隧结(MTJ)的阻挡层106可作为盖层使用。在本实施例中,在经过第一次离子照射及第二次离子照射之后,盖层172仍继续存在以进一步作为磁性穿隧结的阻挡层。
图11为一实施例的剖面图,显示依据本发明所公开的方法而制造的集成电路。图1所显示的半导体存储器元件100应用于集成电路230中。集成电路230及其制作方法详述于图11及图1至图2d。集成电路230包括硅基板232。在其它实施例中,基板232可另外或同时包括其他半导体材料,例如锗(germanium,Ge)、砷化镓(gallium arsenic)及钻石。基板232还包括各种掺杂特征,例如n型阱(n-type wells)及/或p型阱(p-type wells),这些掺杂特征是通过离子注入或扩散而形成。基板230还包括各种隔离特征,如浅沟槽隔离(shallow trench isolation,STI),这些掺杂特征是通过本技术领域的现有技术而形成,例如一工艺包括蚀刻以形成各种沟槽,然后利用化学气相沉积法(chemical vapor deposition,CVD)沉积介电材料以填补这些沟槽。
集成电路230还包括一示范性金属氧化硅(metal-oxide-silicon,MOS)晶体管234。此MOS晶体管234包括源极与漏极区域236,其中这些源极与漏极区域236是通过一工艺所形成,例如离子注入(ion implantation)工艺。MOS晶体管234还包括一栅极堆叠(gate stack)设置于源极与漏极236之间。栅极堆叠包括栅极介电材料238设置于基板上以及栅极电极240设置于栅极介电材料238上。栅极介电材料238包括一或多个介电薄膜垂直地设置于栅极电极与基板之间。在一实施例中,栅极介电材料238包括一氧化硅薄膜,其中氧化硅薄膜是通过热氧化法(thermal oxidation)形成。在另一实施例中,栅极介电材料238包括高介电常数(high-k)薄膜并且可同时包括一热氧化硅。高介电常数(high-k)薄膜是一种介电材料,其介电常数较氧化硅物的介电常数更大。可利用一工艺,例如原子层沉积(atomic layer deposition,ALD)或其他合适的方法形成该高介电常数(high-k)薄膜,例如氧化铪(hafnium oxide)。栅极电极240包括一或多种导电材料,例如经过掺杂的多晶硅(doped polysilicon)、金属、金属合金或其组合。可利用化学气相沉积法(CVD)、物理气相沉积法(PVD)或其他合适的方法形成栅极电极240。在另一实施例中,可形成间隙壁(spacers)相邻于栅极电极。
集成电路230还包括互连线结构(interconnects)位于基板上。互连线结构(interconnects)被设计用于电性连接并且形成电子线路,以使集成电路依据其设计的功能而进行运行。在一实施例中,这些互连线结构扩展到并且电性连接到示范性MOS晶体管234。互连线结构包括各种导电特征形成于介电材料248之中以进行适当的隔离。其中各种导电特征包括接触插塞(contacts)、金属导线(例如M1)、导通孔(vias)及高阶层金属线(high level metal lines)。各种导电特征可包括铜(copper)、钨(tungsten)、钛(titanium)、氮化钛(titaniumnitride)、金(gold)、铝(aluminum)、合金(alloy)、碳纳米管(carbon nano-tubes)及/或其他合适的材料,并可利用化学气相沉积法(CVD)、物理气相沉积法(PVD)、电镀(plating)及/或其他工艺形成。这些互连线结构可能具有同质(homogenous)或异质(heterogeneous)结构。例如,每一导电特征包括一衬层(lining layer)可能含有钛(titanium)、氮化钛(titanium nitride)、钽(tantalum)或氮化钽(tantalum nitride);以及块材导电层(bulk conductive layer)含有铜(copper)、钨(tungsten)、铝(aluminum)或铝合金(aluminum alloy)。在另一实施例中,导电特征形成于一镶嵌工艺(damascene process),包括沟槽蚀刻(trenchetch)、沉积(deposition)及化学机械研磨(chemical mechanical polishing,CMP)。
在本实施例中,互连线结构包括第一、第二及第三导电结构特征242、244及246。在本实施例中,第一导电结构特征242座落于一源极/漏极区域236之上并且电性耦合至一磁性穿隧结(MTJ)100。第二导电结构特征244是一接触座落于另一源极/漏极区236之上。第三导电结构特征246相邻于磁性穿隧结(MTJ),然而并未电性连接至磁性穿隧结(MTJ)100。
集成电路230还包括磁性穿隧结(MTJ)100,如图11所示。磁性穿隧结(MTJ)100通过互连线结构耦合到各种特征,例如MOS晶体管234。在一实施例中,磁性穿隧结(MTJ)100即为图1中的存储器元件100。例如,磁性穿隧结(MTJ)100包括经过修饰的自由层104形成于第一电极102上。磁性穿隧结(MTJ)100还包括阻挡层106形成经过修饰的自由层104上;固定层108位于阻挡层106上;以及针扎层110位于固定层108上。磁性穿隧结(MTJ)100还包括第二电极112形成于针扎层110上。阻挡层106、固定层108及针扎层110形成一堆叠并且座落于经过修饰的自由层104的中央部分104a。经过修饰的自由层104包括磁性自由的中心部分104a,还包括第二部分104b从中央部分104a的一侧向外延伸,以及第三部分104c从中央部分104a相反侧向外延伸。
在一实施例中,经过修饰的自由层104即为图2a中的经过修饰的自由层104。值得注意的是,请进一步参照图2a至图2d,经过修饰的自由层104包括反铁磁性层122及铁磁性层120形成于反铁磁性层122上。反铁磁性122磁性耦合到铁磁性层120。相应地,铁磁性层120包括中央部分(第一部分)120a条及外侧部分(第二及第三部分)120b及120c。中央部分120a为磁性自由。第二及第三部分120b及120c为磁性固定于相反方向。在一实施例中,第二部分120b及第三部分120c为磁性固定于相反的水平方向。在另一实施例中,第二部分120b及第三部分120c为磁性固定于相反的垂直方向。由阻挡层106、固定层108及针扎层110组成的堆叠形成于铁磁性层120的中央部分120a上。
集成电路230还可包括其他特征,并且可通过实施各种工艺以形成这些其他特征。在一实施例中,经过修饰的自由层104是通过图3的方法150形成。在另一实施例中,经过修饰的自由层104是通过图7的方法200形成。在本实施例中,磁性穿隧结(MTJ)100与MOS晶体管234配置而形成一随机存取存储器(RAM)元件,也被称为自旋力矩转移磁性随机存取存储器(STT-MRAM)元件。
在一实施例中,存储器元件230通过一磁场执行写入功能并且利用导电特征246作为一写入线(write line)。栅极电极240为一读取线(read line)。在又一实施例中,多个自旋力矩转移磁性随机存取存储器(STT-MRAM)元件整合在集成电路230中并且配置成一阵列以实现大容量的数据存取。通过在一个或多个实施例中所公开的结构及方法,磁域壁(domain wall)形成于铁磁性层120的中央部分与外侧部分之间的界面。在一实施例中,可降低写入电流而不会劣化(degrading)磁阻(magnetoresistance,MR)及/或热稳定性。
因此,本发明提供一种半导体存储器元件。该半导体存储器元件包括一第一铁磁性层磁性固定且位于一基板的一第一区域中;一第二铁磁性层近似于该第一铁磁性层;及一阻挡层介于该第一铁磁性层与该第二铁磁性层的该第一部分之间。其中该第二铁磁性层包括一第一部分为磁性自由且位于该第一区域中;一第二部分磁性固定于一第一方向且位于该基板的一第二区域中,其中该第二区域从一第一侧边与该第一区域接触;及一第三部分磁性固定于一第二方向且位于该基板的一第三区域中,其中该第三区域从一第二侧边与该第一区域接触。
本发明也提供一种半导体存储器元件的制法。该制法包括形成一反铁磁性层于一基板上;形成一铁磁性层于该反铁磁性层上;实施一第一次离子照射至该铁磁性层的其中一部分;及实施一第二次离子照射至该铁磁性层的另一部分。其中该铁磁性层包括一第一、第二及第三部分;及该第二部分设置于一该第一及第三部分之间。
本发明也提供另一半导体存储器元件。该半导体存储器元件包括一反铁磁性层形成于一半导体基板上且设置于该半导体基板的一第一区域中;一磁性固定的铁磁性层相邻于该反铁磁性层,且受到该反铁磁性层所固定,并且设置于该第一区域中;一磁性自由的铁磁性层近似于该磁性固定的铁磁性层,并且设置于该第一区域中;一介电阻挡层介于该磁性固定的铁磁性层与该磁性自由的铁磁性层之间,以产生穿隧效应(tunneling effect);及一延伸的铁磁性层从该磁性自由的铁磁性层开始延伸,且受到一额外的反铁磁性特征所固定,并且设置于该半导体基板的一第二区域中,其中该第二区域与该第一区域接触。
虽然本发明已以多个较佳实施例公开如上,然其并非用以限定本发明,任何所属技术领域中的技术人员,在不脱离本发明的精神及范围内,当可作任意的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (9)

1.一种半导体存储器元件,包括:
一第一铁磁性层磁性固定且位于一基板的一第一区域中;
一第二铁磁性层近似于该第一铁磁性层,其中该第二铁磁性层包括
一第一部分为磁性自由且位于该第一区域中;
一第二部分磁性固定于一第一方向且位于该基板的一第二区域中,其中该第二区域从一第一侧边与该第一区域接触;以及
一第三部分磁性固定于一第二方向且位于该基板的一第三区域中,其中该第三区域从一第二侧边与该第一区域接触;以及
一阻挡层介于该第一铁磁性层与该第二铁磁性层的该第一部分之间。
2.如权利要求1所述的半导体存储器元件,其中该第一方向与该第二方向彼此相反。
3.如权利要求1所述的半导体存储器元件,其中该第一方向与该第二方向垂直或平行于该基板。
4.如权利要求1所述的半导体存储器元件,还包括一第一反铁磁性层相邻于该第一铁磁性层借以磁性固定该第一铁磁性层。
5.如权利要求1所述的半导体存储器元件,其中
该第一部分沿着一第一方向从该第一侧边跨越至该第二侧边;
该第二部分沿着一第二方向从该第一侧边跨越至该第二部分的一最远侧边;以及
该第三部分沿着一第三方向从该第二侧边跨越至该第三部分的一最远侧边,其中沿着该第二及该第三方向跨越的距离大致上相等,且沿着该第一方向跨越的距离约为沿着该第二方向跨越距离的两倍。
6.如权利要求1所述的半导体存储器元件,还包括一磁域壁形成于该第二铁磁性层的该第二部分与该第一及该第三部分之一之间。
7.一种半导体存储器元件的制法,包括以下步骤:
形成一反铁磁性层于一基板上;
形成一铁磁性层于该反铁磁性层上,其中
该铁磁性层包括一第一、第二及第三部分;以及
该第二部分设置于一该第一及第三部分之间;
实施一第一次离子照射至该铁磁性层的其中一部分;以及
实施一第二次离子照射至该铁磁性层的另一部分。
8.如权利要求7所述的半导体存储器元件的制法,其中
实施一退火工艺,以使该铁磁性层与该反铁磁性层进行磁性耦合;
在不施加外部磁场的条件下实施该第一次离子照射至该铁磁性层的第二部分;以及
在施加一外部磁场的条件下实施该第二次离子照射至该铁磁性层的第一部分。
9.如权利要求7所述的半导体存储器元件的制法,其中
实施该第一次离子照射至该铁磁性层的第一部分包括提供一第一外部磁场于一第一方向;以及
实施该第二次离子照射至该铁磁性层的第三部分包括提供一第二外部磁场于一第二方向,其中该第二方向与该第一方向相反。
CN201110049461.4A 2010-09-17 2011-02-28 半导体存储器元件及其制法 Expired - Fee Related CN102412257B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/884,351 US8648401B2 (en) 2010-09-17 2010-09-17 Domain wall assisted spin torque transfer magnetresistive random access memory structure
US12/884,351 2010-09-17

Publications (2)

Publication Number Publication Date
CN102412257A true CN102412257A (zh) 2012-04-11
CN102412257B CN102412257B (zh) 2015-07-01

Family

ID=45816984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110049461.4A Expired - Fee Related CN102412257B (zh) 2010-09-17 2011-02-28 半导体存储器元件及其制法

Country Status (2)

Country Link
US (2) US8648401B2 (zh)
CN (1) CN102412257B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379312B2 (en) * 2009-12-24 2016-06-28 Nec Corporation Magnetoresistive effect element and magnetic random access memory using the same
CN102226835A (zh) * 2011-04-06 2011-10-26 江苏多维科技有限公司 单一芯片双轴磁场传感器及其制备方法
FR3002690B1 (fr) * 2013-02-27 2016-07-29 Centre Nat De La Rech Scient - Cnrs - Procede de traitement d'une structure magnetique
US9818931B2 (en) 2015-01-05 2017-11-14 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions using thermally assisted spin transfer torque switching
US9472750B2 (en) 2015-01-05 2016-10-18 Samsung Electronics Co., Ltd. Method and system for providing a bottom pinned layer in a perpendicular magnetic junction usable in spin transfer torque magnetic random access memory applications
TWI634680B (zh) * 2016-04-19 2018-09-01 國立清華大學 具熱穩定性之自旋軌道扭力式磁性隨存記憶體
US10482987B2 (en) * 2016-04-21 2019-11-19 Tdk Corporation Magnetic wall utilization spin MOSFET and magnetic wall utilization analog memory
US10056126B1 (en) 2017-10-27 2018-08-21 Honeywell International Inc. Magnetic tunnel junction based memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040651A1 (ja) * 2002-10-31 2004-05-13 Nec Corporation 磁気ランダムアクセスメモリ、及びその製造方法
US20040170054A1 (en) * 2001-06-15 2004-09-02 Roland Mattheis Digital memory cell device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929342B2 (en) * 2005-08-15 2011-04-19 Nec Corporation Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory
JP2009081390A (ja) 2007-09-27 2009-04-16 Nec Corp 磁壁移動型mram及びその製造方法
JP5366014B2 (ja) 2008-01-25 2013-12-11 日本電気株式会社 磁気ランダムアクセスメモリ及びその初期化方法
WO2009101827A1 (ja) 2008-02-13 2009-08-20 Nec Corporation 磁壁移動素子及び磁気ランダムアクセスメモリ
JP2010141283A (ja) 2008-07-08 2010-06-24 Central Glass Co Ltd 広帯域な波長可変レーザ装置
US8363461B2 (en) 2008-07-10 2013-01-29 Nec Corporation Magnetic random access memory, method of initializing magnetic random access memory and method of writing magnetic random access memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040170054A1 (en) * 2001-06-15 2004-09-02 Roland Mattheis Digital memory cell device
WO2004040651A1 (ja) * 2002-10-31 2004-05-13 Nec Corporation 磁気ランダムアクセスメモリ、及びその製造方法
US20050002229A1 (en) * 2002-10-31 2005-01-06 Hisao Matsutera Magnetic random access memory, and production method therefor

Also Published As

Publication number Publication date
US20140141533A1 (en) 2014-05-22
US8648401B2 (en) 2014-02-11
US9379316B2 (en) 2016-06-28
US20120068279A1 (en) 2012-03-22
CN102412257B (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
US10937956B2 (en) Magnetoresistive random access memory structure and method of forming the same
US7834410B2 (en) Spin torque transfer magnetic tunnel junction structure
TWI576992B (zh) 磁阻式隨機存取記憶體裝置及其形成方法
US9379316B2 (en) Method of fabricating a magnetoresistive random access structure
CN109524542A (zh) 制造磁阻随机存取存储器件的方法
US8772845B2 (en) Technique for smoothing an interface between layers of a semiconductor device
US20210391530A1 (en) Magnetic tunnel junction structures and related methods
CN111564468A (zh) 半导体元件及其制作方法
JP2024518876A (ja) 低抵抗率スピンホール効果(she)書き込みラインを有するスピン軌道トルク(sot)磁気抵抗ランダムアクセスメモリ(mram)
US20240090336A1 (en) Method of fabricating magneto-resistive random access memory (mram)
US8477531B2 (en) Spin torque transfer magnetoresistive random access memory in disk base with reduced threshold current
US11844284B2 (en) On-chip integration of a high-efficiency and a high-retention inverted wide-base double magnetic tunnel junction device
US11631803B2 (en) Semiconductor device
US11706995B2 (en) Semiconductor device
US11864468B2 (en) Magnetoresistive random access memory
US11637233B2 (en) Semiconductor device and method for fabricating the same
US11374055B2 (en) Layout pattern for magnetoresistive random access memory
US20230031478A1 (en) In-array magnetic shield for spin-transfer torque magneto-resistive random access memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150701

CF01 Termination of patent right due to non-payment of annual fee