CN101369569B - 载体衬底和集成电路 - Google Patents

载体衬底和集成电路 Download PDF

Info

Publication number
CN101369569B
CN101369569B CN2008101458562A CN200810145856A CN101369569B CN 101369569 B CN101369569 B CN 101369569B CN 2008101458562 A CN2008101458562 A CN 2008101458562A CN 200810145856 A CN200810145856 A CN 200810145856A CN 101369569 B CN101369569 B CN 101369569B
Authority
CN
China
Prior art keywords
contact
carrier substrates
logical
logical contact
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101458562A
Other languages
English (en)
Other versions
CN101369569A (zh
Inventor
哈里·赫德勒
托尔斯滕·迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN101369569A publication Critical patent/CN101369569A/zh
Application granted granted Critical
Publication of CN101369569B publication Critical patent/CN101369569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明涉及载体衬底和集成电路。载体衬底包括：通接触件，将载体衬底的顶面上的第一接触区连接至载体衬底的底面上的第二接触区；以及衬底材料，设置在通接触件的周围。

Description

载体衬底和集成电路
技术领域
本发明一般地涉及一种制造的产品，尤其是一种具有通孔的集成电路以及制造该集成电路的方法。
背景技术
集成电路包括通过内部电气布线连接至彼此以及下一个结构层次的电子器件。硅载体衬底常被用于高引线数、高布线密度、以及高信号速度。硅衬底给出了应用高密度薄膜金属化和具有传统工具的绝缘材料的可能性。此外，硅表面的高平坦度使细线多级再分配(thin line multi level redistribution)可行。此外，硅衬底的优良匹配允许高密度细距连接。然而，将硅用作载体衬底的问题在于通孔的制造，尤其是其钝化和其填充。
发明内容
本发明的实施例主要提供了制造具有通孔的产品和制造该产品的方法。
在一个实施例中，载体衬底包括：通接触件(through contact)，将载体衬底的顶面上的第一接触区连接至载体衬底的底面上的第二接触区；以及衬底材料，至少部分地形成在通接触件的周围。
附图说明
为了能够详细地理解本发明的上述特征，可以通过参照实施例对上面概括总结的本发明进行更具体地描述，其中，在附图说明中示出了一些实施例。然而，应当注意，附图仅示出了本发明的典型实施例，因此不应认为是对本发明范围的限制，本发明可允许其他等效的实施例。
图1A至图1H示出根据本发明实施例的集成电路的示意图；
图2A至图2D示出根据本发明实施例的结合了电路板的集成电路的示意图；
图3A至图3H示出根据本发明实施例的在制造期间的多个阶段中的集成电路的示意图；
图4A至图4F示出根据本发明实施例的在制造期间的多个阶段中的集成电路的示意图；
图5A至图5G示出根据本发明实施例的在制造期间的多个阶段中的集成电路的示意图；
图6A至图6D示出根据本发明实施例的在制造期间的多个阶段中的集成电路的示意图；
图7A和图7B示出根据本发明实施例的集成电路和结合了电路板的集成电路的示意图；
图8A和图8B示出根据本发明实施例的在制造期间的阶段中的集成电路的示意图；
图9A至图9C示出根据本发明实施例的在制造期间的多个阶段中的集成电路的示意图；以及
图10A至图10D示出根据本发明实施例的在制造期间的多个阶段中的集成电路的示意图。
具体实施方式
对于本发明的一个实施例，提供了一种载体衬底，该载体衬底包括：通接触件，将载体衬底的顶面上的第一接触区连接至载体衬底的底面上的第二接触区；以及衬底材料层，设置在通接触件的周围。
对于本发明的又一实施例，提供了一种集成电路，该集成电路包括：载体衬底，该载体衬底包括将该载体衬底的顶面上的第一接触区连接至该载体衬底的底面上的第二接触区的通接触件以及设置在通接触件的周围的衬底材料；电路芯片，包括又一接触区；以及连接件，将电路芯片的又一接触区连接至载体衬底的第一接触区。
对于本发明的又一实施例，提供了一种制造载体衬底的方法，该方法包括：设置通接触件；以及一旦设置了通接触件就在该通接触件的周围径向地设置衬底材料。
本发明的特征将从以下结合附图所进行的描述中变得清晰。然而，应当注意到，附图仅示出本发明的典型实施例，因此，不被认为是限制本发明范围。本发明可以许可等效的实施例。在所有附图中，相同的参考号识别相同的或相似的元件。
图1A示出根据本发明实施例的集成电路。集成电路100包括载体衬底110、电路芯片130、及封装150。载体衬底110包括通接触件120，其将载体衬底110的顶面上的第一接触区1201连接至载体衬底110的底面上的第二接触区1202。在载体衬底110的顶面上配置接触层123和焊接掩模140。接触层123通过焊接连接件124连接至电路芯片130。在载体衬底110的底面上配置接触焊盘(contact pad)121，又在接触焊盘上配置焊球122。
根据本发明的实施例可以形成包括通接触件120的载体衬底110。已经在通接触件120的周围设置了衬底材料1101。衬底材料1101的合适的材料和其组合物包括树脂、金属、半导体、聚合体、陶瓷、以及粒状材料。
在衬底材料1101包含粒状材料的情况下，粒状材料可以悬浮在树脂中或聚合体中，其在设置在通接触件120的周围之后硬化。然而，还可以烧结粒状材料，以形成坚固且稳定的衬底材料1101。在这种情况下，可以放弃使用附加的诸如树脂的载体材料。粒状材料可以包括球体、微球体、纳球体、圆柱体、柱形物、立方体、或颗粒，其可以包括半导体材料、电介质材料、金属、绝缘体等。
此外，衬底材料1101可以拥有以下的热性质和结构性质：允许和通接触件120的材料一起来降低或消除内部机械应力，以避免载体衬底110的翘曲。此外，可以选择衬底材料1101的组成材料的热性质(诸如热膨胀系数)，以同样顾及到载体衬底110的热稳定性。此外，热膨胀系数(CTE)的合适匹配可以顾及到高密度倒装焊芯片的互连。
电路芯片130可以包括集成器件、半导体衬底、半导体芯片、集成电路芯片、存储芯片、中央处理单元芯片、处理器芯片、微芯片、逻辑集成电路、信号处理芯片、模拟和/或数字电路芯片。封装150可以包括封装模具材料(诸如树脂或聚合体)，并且包围和/或密封电路芯片130，以使电路芯片130免于机械的、电的、化学的、和/或其他周围环境的影响。
图1B示出根据本发明实施例的集成电路的示意图。集成电路200包括载体衬底210，载体衬底包括功能元件(诸如第一功能元件161和第二功能元件162)。功能元件可以包括有源部件或无源部件，例如，电容器、感应器、电阻器、二极管、保险丝、滤波器、和/或晶体管。更多的实例包括发光二极管、半导体激光器、光敏元件、发光体、导体、电介质、绝缘体、用于免于静电放电事件(ESD-保护)的装置、和/或集成电路。
因此，可以将功能元件(诸如第一功能元件161)配置在载体衬底210中，例如，在顶面上。第一功能元件161可以通过接触层123的相应的信号线223与通接触件120和/或电路芯片130接触。此外，可以将功能元件(诸如第二功能元件162)配置在载体衬底210的底面上。在这种情况下，例如，第二功能元件162可以通过接触焊盘120连接至电路衬底130、连接至通接触件120、或连接至焊球122。对于这种情况，可以延伸接触焊盘120以连接至功能元件(诸如第二功能元件162)。然而，还可以将功能元件配置在载体衬底的内部，从而完全被载体衬底所密封。
图1C示出根据本发明实施例的集成电路。集成电路300包括载体衬底310，可以根据本发明实施例来形成载体衬底。载体衬底310包括通接触件321和/或通接触件321的组320。通接触件321的组320可以提供接触层123的几个点的连接、可以提供增加的导电率、可以提供增加的电流的传导、可以提供降低的电阻、和/或可以提供用于高频信号或波导的给定的和明确定义的阻抗。通接触件321包括载体衬底310的顶面上的第一接触区域3211，其经由接触层123连接至电路芯片130。
根据本实施例，通接触件321从载体衬底310的底面延伸出，并且包括第二接触区3212，第二接触区位于通接触件321的延伸端的区域中。焊球322被配置在载体衬底310的底面上，并且该焊球连接至通接触件321。可以在第二接触区3212的区域中将焊球322的材料焊接至通接触件321。通接触件321还可以提供与焊球322的材料邻接的表面，该表面可以被焊球322的材料所弄湿(wet)。此外，通接触件321的涂层可以在第二接触区3212的至少一部分区域中提供这种变湿。同样，为了顾及到良好且稳定的电连接件，通接触件321可以包括焊球322的材料。第二类焊球323可以提供到通接触件321的组320的连接。为了此目的，焊球323在尺寸和/或覆盖区(footprint)上比焊球322更大。
图1D示出根据本发明实施例的集成电路。集成电路400包括载体衬底410，可以通过本发明实施例来形成载体衬底。载体衬底410包括通接触件421和/或通接触件421的组420。根据该实施例，集成电路400可以通过将通接触件421的延伸的下端焊接至各自的接触焊盘来连接至其他电路(诸如印刷电路板)。
此外，可以将通接触件421的延伸端机械地连接至其他电路。机械接触的实例可以包括将通接触件421的延伸端插入到各自的孔眼和/或孔中。通接触件421的延伸端可以是针脚栅格阵列(PGA)的一部分。通接触件421的延伸部的延伸可以在20μm至50μm的范围内。除此之外，可以将通接触件421的延伸端熔焊、焊接、和/或粘合至外部电路。可应用的焊接技术可以包括波峰焊接、红外钎焊、回流焊接。可应用的熔焊技术可以包括激光焊接和/或超声波焊接。
图1E示出根据本发明实施例的集成电路。集成电路500包括载体衬底510，在载体衬底中配置了通接触件520。可以将多个通接触件安排为组523，组523包括围绕的多个通接触件521和至少一个中心通接触件522。可以将围绕的多个通接触件521连接至公共电位，例如，参考电位和/或地电位。中心的通接触件522可以传导高频信号和/或某一频率的电磁波，其可以确定围绕的多个通接触件521的半径和/或距离、通接触件521、522的直径、和/或载体衬底510的模具材料的电介质性质。然后，可以按照这种同轴配置将各个接触区5221连接至另外的电路。
图1F示出根据本发明实施例的集成电路。根据该实施例，集成电路600包括多于一个的电路芯片，例如，第一电路芯片631和第二电路芯片632。可以用包括封装模具材料650的单个集成电路封装来密封第一电路芯片631和第二电路芯片632。载体衬底610可以包括通接触件620和/或通接触件620的组621。配置在载体衬底610的顶面上的接触层623可以提供从电路芯片631、632到各个通接触件620的连接。此外，接触层622可以包括信号线，信号线将第一电路芯片631的多个部分连接至第二电路芯片632的多个部分。
图1G示出根据本发明实施例的集成电路。集成电路700包括载体衬底710，通过本发明实施例来形成载体衬底。因此，载体衬底710包括通接触件720，通接触件可以包括球、球体、截平的或平坦的球体、和/或其他导电元件。这些元件可以包括金属球体、焊球、半导体球体、微球体、立柱、柱状物、立方体、颗粒等。将衬底材料1101设置在通接触件720的周围，从而将通接触件720嵌入到衬底材料1101中。
根据该实施例，将焊球722配置在载体衬底710的底面上。焊球722的材料可以包括焊料金属，该焊料金属在第一温度处熔化，同时，通接触件720可以包括导电材料(诸如金属)，该导电材料在第二温度处熔化，其中，第二温度比第一温度高。以这种方式，可以将焊球722液化以形成焊接连接，而在这个工艺期间，球720可以仍保持固态。这可以抑制通接触件720的液化，因此可以防止通接触件720的材料从载体衬底710的各个凹槽中排出。例如，可以由通接触件720的熔化了的材料的表面张力引起这种排出。
图1H示出根据本发明实施例的集成电路。集成电路800包括载体衬底810，通过本发明实施例来形成该载体衬底。载体衬底810包括通接触件820，通接触件可以包括单面截平的或平坦的球体。可以将这种平面配置为朝向载体衬底810的顶面，用于经由接触层840恰当地互联到电路芯片130。
例如被设置为单面截平的球体的通接触件820可以从载体衬底810的底面延伸出。以这种方式，通接触件820可以建立与又一电路元件(诸如印刷电路板(PCB)的接触焊盘)的机械接触。通接触件820可以包括焊接材料，可以将其焊接到外部电路的各个接触焊盘，例如，焊接到印刷电路板的接触焊盘。通接触件820延伸通过的位于载体衬底810的底面处的载体衬底810的开口可以设置恰当的孔(这就尺寸和形状而论)来防止液化时(例如，在焊接工艺期间)通接触件820的材料从载体衬底810的各个洞中排出。
图2A示出根据本发明实施例的集成电路和电路板的配置。因此，将集成电路900(例如，已经结合本发明实施例描述的集成电路)焊接到电路板904。集成电路900包括集成电路900的底面上的接触焊盘901。电路板904包括印刷电路板904的顶面上的各个接触焊盘903，接触焊盘面向集成电路900的底面。接触焊盘901、903的配置和尺寸可以使得集成电路900的接触焊盘901至少部分地与印刷电路板904的接触焊盘903重叠。
接触焊盘901通过焊接连接件902连接至相应的接触焊盘903。可以通过熔化的和焊接的焊球来形成焊接连接件902，在焊接工艺之前，已经将焊球放置在接触焊盘902上或接触焊盘903上。此外，可以通过焊膏来形成焊接连接件902，该焊膏在焊接工艺之前已经设置在集成电路900的底面上或在印刷电路板904的顶面上。
图2B示出根据本发明实施例的包括集成电路和印刷电路板的配置的示意图。集成电路1000(例如，作为结合本发明实施例描述的多种集成电路之一)包括从集成电路1000的底面延伸出的通接触件1001。延伸的通接触件1001通过焊接连接件1002连接至电路板1004的接触焊盘1003。焊接连接件1002可以连接单个的通接触件(诸如通接触件1001)，或通接触件1001的组1005。在这种情况下，各个焊接连接件1006可以包括更多的焊接材料，并且可以将通接触件的组1005的多个通接触件1001的全部或一部分连接至电路板1004的一个或多个接触焊盘1003。
图2C示出根据本发明实施例的包括集成电路和印刷电路板的配置的示意图。集成电路1100包括通接触件的组1005，其被配置为在中心的通接触件1106的周围围绕的多个通接触件1107。印刷电路板1104可以包括各个接触焊盘1109，各个接触焊盘连接至通接触件的组1105的各个通接触件。这个接触焊盘1109可以是圆形的，因为可以将中心的通接触件1106连接至信号线，而可以将组1105的围绕的多个通接触件1107连接至公共电位(例如，参考电位或地电位)。这种同轴配置顾及了载体衬底中的通接触件的明确定义的(well-defined)阻抗，并且可以提供改进的高频信号和/或电磁波的传输特性。
图2D示出根据本发明实施例的具有集成电路和电路板的配置。因此，集成电路1200包括通接触件1201，通接触件可以包括球体和/或截平的球体。通接触件1201还可以包括焊接材料。根据该实施例，可以将通接触件1201直接地焊接至电路板1203的接触焊盘1202，因此，可以通过载体衬底和焊接接触件将通接触件同时地提供给外部电路或印刷电路板。
图3A至图3H示出根据本发明实施例的在制造期间的多个阶段中的集成电路的示意图。如图3A所示，设置了第一接触层30。第一接触层30可以包括导体材料(诸如铜、铝、金、铁、铬、钴、锰、FeCrCo、FeMn等)。可以通过框架上的金属片、熔敷金属膜或层、或带子来设置接触层30。接触层30的厚度可以在5μm至150μm的范围内。此外，可以将第一接触层30配置在处理载体(processcarrier)上，在处理期间处理载体可以提供机械稳定性和加工简易性。
如图3B所示，可以将通接触件31设置在第一接触层30上。可以将通接触件31配置为基本垂直于接触层30。可以彼此平行地配置单个通接触件31，例如，设置为低于一度、低于半度、或低于0.1度的中间角度。可以将该中间角度定义为由两个邻近的通接触件31所包围的中间角度。这个中间角度可以是关于通接触件31的平行的优值。以这种方式，可以向通接触件31提供高密度和高针脚数。
通接触件31可以包括接合线(bond wire)、立柱键(stud bond)、半导体柱状物、金属柱状物等。在包括结合线的通接触件31的情况下，可以在相应的位置处将结合线联结至第一接触层30，可以将结合线垂直地向上通向第一接触层30、并且可以在明确定义的长度处切割结合线。这些导线的直径可以在15μm至150μm的范围内。所有通接触件31的长度可以使得保持通接触件31的最小长度。通接触件31的中间长度可以在75μm至650μm的范围内。此外，可以通过沉积技术来生长通接触件31。在这种情况下，可以将沉积晶种(deposition seed)放置在接触层30上或任何基板上，这些晶种的位置决定了所生长的通接触件31的位置。
如图3C所示，可以将衬底材料32设置在第一接触层30上和通接触件31的周围，使得通接触件31由衬底材料32包围至少至最小长度。此外，在制造期间的这个阶段中，衬底材料32可以整个地覆盖通接触件31。衬底材料32可以包括树脂、聚合体、聚酰亚胺、环氧树脂、模具化合物、陶瓷、半导体、金属、绝缘体、电介质、和/或其组合物。例如，衬底材料32可以包括悬浮在树脂中的粒状硅或硅球体。作为又一实例，具有硅颗粒或球体的聚合体和/或树脂，其中，硅含量按重量计算高于50％，按重量计算高于75％、或按重量计算高于90％。粒状材料的颗粒单位的中径可以与多个邻近的通接触件31之间的间距和/或距离匹配。
在以液态提供衬底材料32的情况下，可以在通接触件31的周围浇铸该液态衬底材料32，并且随后该液态衬底材料可以凝固。液态可以包括部分地液态，其中，例如，可以将固态粒状材料悬浮于液态树脂中。凝固可以通过树脂的聚合来实现，其可以通过热处理来坚固。凝固还可以通过将熔化的液态衬底材料32冷却到熔化温度以下来实现。通常，衬底材料32的粘性状态可以具有将衬底材料32浇铸在通接触件31的周围的可能性的特征。粘性状态可以包括液态、气态、颗粒态、和/或汽相态。
然而，还可以以固体、气态、或蒸汽态将衬底材料32设置在第一接触层30上和通接触件31的周围。在这种情况下，实例包括通用的沉积技术，例如，物理汽相沉积(PVD)、化学汽相沉积(CVD)、以及热沉积，后者涉及在第一接触层30上以及通接触件31的周围的冷凝气态或蒸汽材料。
如图3D所示，将衬底材料32从顶面变平直至暴露通接触件31。变平也可以涉及通接触件31的变平，以提供具有明确定义的高度及可靠的暴露的载体衬底39和/或所有通接触件31的功能性。变平可以通过(例如)磨光、研磨、或化学机械研磨(CMP)来实现。
如图3E所示，将第二接触层34设置在载体衬底10的顶面上。可以首先将接触层34设置为连续层，然后随后被图样化或构造，从而将信号线和/或接触焊盘设置在载体衬底10的顶面上，这些信号线和接触焊盘连接至相应的通接触件31。用于第二接触层34的合适的材料包括铜、镍、金、和/或其组合物。
载体衬底10的顶面可以设置得足够平坦，以顾及到信号的高密度再分配，其中，线宽可以低于50μm、低于15μm、或低于10μm。这种窄的线宽度可以为交流信号(例如，高于500MHz或高于1GHz)提供改进的信号传输。对于多级再分配，可以设置多于一个的接触层34和中间的绝缘层。可以设置用于多级再分配的多于一个的接触层和/或绝缘层以及单独的接触层34。
如图3F所示，可以将焊接掩模35设置在载体衬底32上和第二接触层34上。焊接掩模35可以包括开口，以暴露接触层34的多个部分。此外，焊接掩模35可以提供比接触层34更大的厚度，以提供接触层34的多个部分的绝缘。以这种方式，接触层34可以充当再分配层和/或可以包括信号线，该信号线用于将信号从载体衬底32的平面的一个位置重新路由至另一个位置。
如图3G所示，对载体衬底32的底面上的第一接触层30加工图案，以设置接触焊盘36。可以将一个接触焊盘36连接至单独的通接触件31、多于一个的通接触件31、或一组通接触件31。
如图3H所示，示出了准备好的集成电路，将电路芯片372配置在载体衬底39上，并且将电路芯片连接至载体衬底39的通接触件31。连接可以通过接触层34和焊接连接件371来实现。可以通过焊球来形成焊接连接件371，在焊接工艺之前已经将该焊球配置在了第二接触层34上或电路芯片372上。可以将焊接连接件371配置在焊接掩模35的相应的开口中。此外，可以将一个或多个电路芯片372配置在载体衬底39上，以设置多芯片封装(MCP)集成电路、多芯片模块(MCM)、系统级封装(SiP)、或具有芯片堆叠的集成电路。以这种方式，载体衬底可以提供存储芯片和处理器芯片(诸如RAM/DRAM核与处理器核)的连接。
可以用封装373来包围电路芯片371和/或焊接掩模35和/或集成电路的其他元件，以提供封装的和密封的集成电路。此外，可以将焊球38配置在载体衬底39的底面上的接触焊盘36上，以提供用于将准备好的集成电路电连接至外部电路(诸如计算机系统、电路系统、存储模块、和/或印刷电路板)的装置。这些焊球38可以是球栅阵列(BGA)的一部分。
可以将载体衬底39的组成材料的热性质(诸如热膨胀系数(CTE))与电路芯片371的热性质相匹配。以这种方式，可以提供载体衬底39与电路芯片371的可靠和持久的互连，其又可以提供集成电路的改进的可靠性。
根据本发明的实施例，可以将多于一个的电路芯片连接至载体衬底。这是为了形成包括多于一个电路芯片的集成电路或同时形成多于一个的集成电路。在后一情况下，将多个电路芯片或其多个组连接至一个载体衬底，稍后可以将其分开(singularize)以提供多个集成电路。
图4A至图4F示出根据本发明实施例的在制造期间的多个阶段中的集成电路的示意图。如图4A和4B所示，提供了第一接触层40，并且在第一接触层40上提供了通接触件41。第一接触层40和通接触件41分别与结合图3A和图3B已经描述的第一接触层30和通接触件31类似或相同。
如图4C所示，将衬底材料42设置在第一接触层40上和通接触件41的周围，使得通接触件41由衬底材料42所包围。根据该实施例，将衬底材料42设置为使得通接触件41也易于接近或甚至从衬底材料42延伸出。因此，通接触件41的易于接近的区域和/或其延伸端可以用作进一步连接的接触区。此外，可以放弃使用变平工艺，这会有助于简化整个制造工艺。衬底材料42可以与已经结合图3C描述的衬底材料32类似或相同。
如图4D所示，衬底48已经被颠倒翻转，并如所指的从图4D向上示出。因此，在其上配置有第一接触层40的载体衬底48的面被称为载体衬底48的顶面。此外，对接触层40加工图案，以在载体衬底48的顶面上设置接触焊盘48和/或信号线43。信号线43可以在载体衬底48的顶面上提供信号的再分布。
如图4E所示，将焊接掩膜44配置在载体衬底48的顶面上，以提供焊接掩膜和/或信号线43的至少部分的绝缘。可从载体衬底48的底面接近通接触件41，或通接触件从载体衬底48的底面延伸出。
如图4F所示，电路芯片47通过焊接连接件46连接至接触焊盘48和/或信号线43。此外，将焊球45配置在载体衬底48的底面上，以将焊球焊接到通接触件41的延伸端。可以将一个焊球配置在一个通接触件41的周围，以及可以将一个焊球配置在多于一个的通接触件41的周围或一组通接触件41的周围。焊球45的材料可以将接触区的区域中的通接触件41弄湿，因此可以将焊球的材料直接焊接至通接触件4。可以将空隙涂层或沾湿材料(wettingmaterial)配置在通接触件41和焊球41的焊料之间，以促进或顾及到焊接连接。电路芯片47和/或焊接掩膜44和/或集成电路的其他元件至少部分地被封装49所包围，以提供封装的和密封的集成电路。
图5A至图5G示出根据本发明实施例的在制造期间的多个阶段中的集成电路。如图5A所示，设置了基层50。基层50可以包括粘性材料和/或弹性材料，例如，橡胶、聚合体、硅树脂、和/或粘合剂。此外，基层50可以包括玻璃衬底上的胶带。
如图5B所示，将通接触件51设置在基层50上。通接触件51可以包括包含导体材料的任何合适的单元(unit)，这种单元包括球体、球、圆柱、柱状物、立方体、颗粒、和/或其他几何结构。导体材料包括金属、金、铜、铝、焊料、锡、银、铅、铋、半导体、掺杂的半导体、和/或非晶态半导体。其他实例包括焊球、金属微球(metal microspheres)、硅微球、金属立杆、金属柱状物、半导体立杆。
如图5C所示，将衬底材料52设置在基层50上和通接触件51的周围，使得通接触件51被衬底材料52所包围。将衬底材料52设置为使得仍易于接近通接触件51或者甚至通接触件从衬底材料延伸出，或者通接触件51完全被衬底材料52所覆盖。衬底材料52可以与结合图3C已经描述的衬底材料32类似或相同。
如图5D所示，将衬底材料52从顶面变平，从而暴露通接触件51。这可以包括截断通接触件51，以在载体衬底53的顶面上提供接触区。然而，类似于已经结合图4C所描述的配置，如果将衬底材料52设置在基层50上和通接触件51的周围，使得仍易于接近通接触件51或者甚至通接触件从衬底材料52延伸出，则可以放弃再使用变平。以这种方式，载体衬底53有可能直接连接至又一电路。
如图5E所示，颠倒地反转载体衬底53，使得变平的面成为底面。将在其中暴露通接触件51或易于接近通接触件的平面接触区配置在载体衬底53的底面上。在载体衬底53的顶面上，通接触件51可以从顶面延伸出，也可以将通接触件变平和/或研磨，以提供平面。可以在准备接触层54和/或焊接掩膜55之前将基层50从载体衬底53除去。
如图5F所示，将接触层54和焊接掩膜55设置在载体衬底53的顶面上。接触层54可以设置接触、接触焊盘、信号线和/或电连接至通接触件51的重新选择路由。
如图5G所示，将电路芯片58配置在载体衬底53上，并且电路芯片通过焊接连接件57连接至接触层54以及连接至通接触件51，其中，焊接连接件可以至少部分地配置在焊接掩膜55的开口中。已经通过焊接焊球来形成焊接连接件57，该焊球已经配置在载体衬底53的顶面上或电路芯片58的底面上。
此外，可以将电路芯片58密封到封装59中。将焊球56配置在载体衬底53的底面上的接触区上，由载体衬底53的通接触件51的暴露的截面形成该接触区。焊球56可以包括与通接触件51的材料相同的材料，或可以包括焊料金属，其在通接触件51还保持固态的温度处被熔化和/或液化。以这种方式，可以提供形成至集成电路的可靠的通接触件和电连接件，因为通接触件51将保持固态而防止通接触件51的材料的排出。
除此之外，焊球56可以包括同时加热和/或液化的通接触件51的材料。在这种情况下，具有相应接触焊盘的各个的电路板附近的集成电路的排列可以防止通接触件51的材料的排出。此外，在通接触件51的暴露的截面的区域中的载体衬底53的底面处的孔可以使得抑制通接触件51的液态材料的排出，这通过这种孔的形状和/或尺寸来实现。
图6A至图6D示出根据本发明实施例的在制造期间的多个阶段中的集成电路。如图6A中所示，设置了焊接框架60。焊接框架60可以包括浮雕(embossed)结构，例如，为了提供垂直的通接触件61可以向上折叠的柱61。此外，焊接框架60可以包括浮雕结构，以提供多个垂直的通接触件61的组62。
如图6B中所示，分开焊接框架60的单个部件，以设置连接至通接触件61的单个接触焊盘63。这可以在诸如处理载体的基板上实现。此外，可以通过切割或湿法蚀刻工艺来实现单个接触焊盘63的分离。可以在制造的这个阶段期间、或在准备衬底材料64之后、或在已经将接触层684和/或焊接掩膜67设置在载体衬底69的顶面上之后实现该分离。
如图6C所示，将衬底材料64设置在包括通接触件61的单个单元周围，使得通接触件61被衬底材料64所包围。将衬底材料64设置为仍易于接近通接触件61或甚至通接触件从衬底材料62延伸出，或通接触件61可以完全由衬底材料64所覆盖。衬底材料64可以与结合图3C已经描述的衬底材料32相似或相同。在衬底材料64完全覆盖通接触件61的情况下，可以从顶面使衬底材料64和/或通接触件变平，以暴露通接触件61。
如图6D所示，将电路芯片682配置在载体衬底69上，并且电路芯片通过焊接连接件684连接至接触层60以及连接至通接触件61。可以将焊接掩膜67配置在电路芯片682、接触层684、和载体衬底69之间。还可以将电路芯片682密封于封装683中。将焊球65配置在载体衬底69的底面上的接触区63上，该接触区63由焊接框架60的多个单个单元的一部分所形成。
图7A和图7B示出根据本发明实施例的集成电路。如图7A所示，集成电路70包括从集成电路70的底面延伸出的通接触件71。集成电路70和/或通接触件71可以通过本发明的实施例来形成。根据该实施例，由涂层(coating)72覆盖通接触件71的延伸端。涂层72可以包括弹性材料，例如，弹性黄铜、镍、钴、钯、树脂、尿素、氯化锌、焊料金属等。
因此，通接触件71的延伸端的机械性质可以使得集成电路70按照原状被处理和/或连接至外部电路。机械性质可以使得延伸端更不易于机械偏转，因此，如图7B所示，可以将集成电路70直接焊接至电路板75。电路板75包括通接触件71对应位置处的接触焊盘74。具有涂层72的通接触件71的延伸端通过焊接连接件73连接至接触焊盘74。
图8A和图8B示出根据本发明实施例的在制造期间的两个阶段中的集成电路。如图8A所示，设置了基板(base)80和通接触件81。基板80可以是或包括基层、接触层、和/或处理载体，例如，结合本发明实施例所描述的接触层30、40、60、或基层50。通接触件81可以是或包括通接触件，例如，也结合本发明实施例所描述的通接触件31、41、51、或61。
根据本发明的这个实施例，用诸如电介质涂层(dielectriccoating)的材料83来涂布通接触件81。材料83可以是电介质材料，提供明确定义的绝缘和/或介电常数。可以用材料83单独地覆盖通接触件81、和/或可以共同地覆盖通接触件81的组82。材料83的涂布可以通过沉积和/或化学镀技术(electroless plating technique)来实现，并且材料的涂布可以提供改进的绝缘、改进的机械稳定性、改进的焊接性质、改进的电介质性质、改进的和/或匹配的阻抗、和/或改进的交流信号传输。涂布还可以使能对通接触件81的寄生电容的控制。材料83的合适材料包括可以包括通过化学汽相沉积(CVD)所沉积的聚对二甲苯。涂布的层厚度可以在0.1μm至5μm的范围内。
如图8B所示，准备完毕的集成电路84包括具有用材料83所涂布和包围的通接触件81的载体衬底。集成电路84还可以包括用于与又一电路(诸如电路系统、计算机系统、存储系统、或印刷电路板)互连的接触焊盘85和焊球86。材料83的准备可以向集成电路84提供改进的信号传输性质和改进的性能。
图9A至图9C示出了根据本发明实施例在制造期间的多个阶段中的集成电路的示意图。如图4A所示，根据本发明实施例设置第一接触层90、通接触件91、以及衬底材料91。第一接触层90、通接触件91、以及衬底材料92分别与结合图3A至图3H已经描述的第一接触层30、通接触件31、以及衬底材料32相似或相同。相应地将衬底材料92设置为使得其覆盖通接触件91。
如图9B所示，将通接触件91之上的衬底材料92的一部分除去以暴露通接触件91。这可以通过激光开口(laser opening)、各向异性蚀刻、湿法蚀刻、和/或光学增强蚀刻(optically enhancedetching)来实现。衬底材料92的去除在通接触件91之上的区域中形成了孔93。
如图9C所示，孔93被填充有导电材料，以形成接触焊盘94，以及接触载体衬底95的通接触件91。随后，载体衬底95可以经历结合本发明实施例描述的又一工艺。例如，可以构造接触层90以形成接触焊盘，并且在形成包括载体衬底95、电路芯片、和/或封装的集成电路之前可以设置另外的接触层和/或焊接掩膜。
图10A至图10D示出了根据本发明实施例在制造期间的多个阶段中的集成电路。如图10A所示，设置了第一接触层1300。第一接触层1300可以与结合图3A至图3H和/或图4A至图4F已经描述的第一接触层30或第一接触层40相似或相同。
如图10B所示，将镀金属(metallization)1301设置在第一接触层1300上。该镀金属1301可以通过沉积金属层以及随后对金属层进行构造来设置，以形成镀金属1301的焊盘(pad)和焊盘组。
如图10C所示，将通接触件1302设置在镀金属1301的所现定的焊盘上。根据该实施例，通接触件1302可以包括碳纳米管(CNT)。该CNT可以是单壁的或多壁的CNT、并且可以提供金属的和/或半导体的导电性、并且可以包括掺杂剂。通接触件1301还可以包括一串CNT和/或定向碳纳米管(aligned carbon nanotube，简称ACNT)，以在另外的工艺和/或操作期间设置可靠的且可再生的通接触件1302。
CNT可以通过生长和/或沉积技术(诸如化学汽相淀积(CVD)技术)来设置。在这个沉积期间，可以在镀金属1301的焊盘上专门地或主要地形成通接触件1302的CNT。在这个准备期间的处理温度可以高于300℃、高于400℃、或高于500℃。此外，在准备热敏感元件(thermally sensitive element)或拥有受限制的热预算(thermal budget)的元件(例如，半导体衬底、和/或电路芯片)之前，在这个升高的温度处进行通接触件1302的准备。
如图6D所示，集成电路1311包括载体衬底1303，该载体衬底又包括通接触件1302。可以根据本发明的实施例来形成载体衬底1303，其包括衬底材料1101。集成电路1311还包括可以通过第二接触层1304和连接件1305连接至通接触件1302的电路芯片1307。可以将焊接掩膜1306配置在电路芯片1307和载体衬底1303之间。此外，集成电路1311可以包括封装1308和/或接触焊盘1309上的焊球1310。
第二接触层1304、连接件1305、焊接掩膜1306、电路芯片1307、封装1308、接触焊盘1309、和/或焊球1310可以与结合本发明实施例已经描述的各个元件相似或相同。
前面的描述仅描述了本发明的示例性实施例。因此，在本发明单独或任何组合形式的各种实施例中，本文所公开的特征和权利要求以及附图对于实现本发明而言是重要的。虽然前面主要描述了本发明的实施例，但在不背离本发明范围的情况下可以设计其他和另外的实施例，通过随后的权利要求确定本发明的范围。

Claims (38)

1.一种产品，包括：
载体衬底，具有所述载体衬底的顶面上的第一接触区以及所述载体衬底的底面上的第二接触区；所述载体衬底包括：
通接触件，将所述第一接触区连接至所述第二接触区；以及
衬底材料层，至少部分地形成在所述通接触件的周围，
其中，所述衬底材料径向地浇铸在所述通接触件的周围。
2.根据权利要求1所述的产品，其中，所述通接触件包括导线。
3.根据权利要求1所述的产品，其中，所述通接触件包括焊球，所述焊球包括接触区的区域中的平面。
4.根据权利要求1所述的产品，其中，所述载体衬底包括焊接框架，以及所述焊接框架包括所述通接触件。
5.根据权利要求1所述的产品，其中，所述通接触件包括碳纳米管。
6.根据权利要求1所述的产品，其中，所述衬底材料包括树脂。
7.根据权利要求1所述的产品，其中，所述衬底材料包括粒状材料。
8.根据权利要求7所述的产品，其中，所述粒状材料包括硅球体。
9.根据权利要求1所述的产品，其中，所述载体衬底包括选自下组中的任一个功能单元：电容器、感应器、电阻器、二极管、保险丝、滤波器、以及晶体管，所述功能单元连接至所述通接触件。
10.根据权利要求1所述的产品，其中，所述载体衬底包括邻近于所述通接触件配置的电介质涂层。
11.根据权利要求1所述的产品，其中，所述通接触件的至少一部分从所述载体衬底延伸出，并且将弹性涂层设置在所述通接触件的所述至少一部分的区域中。
12.根据权利要求1所述的产品，还包括附加的通接触件组，所述附加的通接触件组包围所述通接触件。
13.根据权利要求1所述的产品，其中，所述载体衬底包括所述顶面上的接触层。
14.根据权利要求13所述的产品，其中，所述载体衬底包括所述顶面上的所述接触层上的焊接掩膜。
15.根据权利要求1所述的产品，所述载体衬底包括所述底面上的接触焊盘，所述接触焊盘连接至所述通接触件。
16.一种集成电路，包括：
载体衬底，所述载体衬底包括：通接触件，将所述载体衬底的顶面上的第一接触区连接至所述载体衬底的底面上的第二接触区；以及衬底材料，设置在所述通接触件的周围；
电路芯片，包括第二接触区；以及
连接件，所述连接件将所述电路芯片的所述第二接触区连接至所述载体衬底的所述第一接触区，
其中，所述衬底材料径向地浇铸在所述通接触件的周围。
17.根据权利要求16所述的集成电路，其中，所述集成电路包括配置在所述电路芯片上的另一电路芯片。
18.根据权利要求16所述的集成电路，其中，所述集成电路包括配置在所述载体衬底上并且邻近于所述电路芯片的另一电路芯片。
19.根据权利要求16所述的集成电路，其中，所述载体衬底包括所述底面上的接触焊盘，所述接触焊盘连接至所述通接触件。
20.根据权利要求19所述的集成电路，还包括配置在所述接触焊盘上的焊球。
21.根据权利要求16所述的集成电路，还包括配置在所述载体衬底的所述底面上的焊球，所述焊球连接至所述通接触件。
22.根据权利要求21所述的集成电路，其中，所述通接触件延伸至所述焊球中。
23.一种制造产品的方法，包括：
在载体衬底中设置通接触件；以及
径向地围绕所述通接触件设置衬底材料。
24.根据权利要求23所述的方法，其中，设置所述通接触件包括设置接合线。
25.根据权利要求23所述的方法，其中，设置所述通接触件包括将所述通接触件放置在所述载体衬底的基板部分上，所述通接触件是来自下组中的任一种：焊球、球体、柱状物、立杆、和/或颗粒。
26.根据权利要求23所述的方法，其中，设置所述通接触件包括设置焊接框架。
27.根据权利要求23所述的方法，其中，设置所述通接触件包括设置碳纳米管。
28.根据权利要求27所述的方法，其中，设置所述通接触件包括设置镀金属焊盘，以及在所述镀金属焊盘的区域上化学汽相沉积碳纳米管。
29.根据权利要求23所述的方法，其中，设置所述衬底材料包括：
浇铸粘性状态的所述衬底材料；以及
固化所述衬底材料。
30.根据权利要求23所述的方法，还包括：
将所述衬底材料和所述通接触件变平，从而暴露接触区的区域中的所述载体衬底的顶面上的所述通接触件。
31.根据权利要求23所述的方法，还包括设置接触层，在所述接触层上设置所述通接触件。
32.根据权利要求31所述的方法，还包括构造所述接触层。
33.根据权利要求23所述的方法，还包括设置弹性层，在所述弹性层上设置所述通接触件。
34.根据权利要求23所述的方法，还包括在所述通接触件上设置电介质涂层。
35.根据权利要求23所述的方法，还包括在所述通接触件上设置弹性涂层。
36.根据权利要求23所述的方法，还包括在所述载体衬底的顶面上设置接触层。
37.根据权利要求36所述的方法，还包括在所述载体衬底的所述顶面上的所述接触层上设置焊接掩膜。
38.根据权利要求23所述的方法，其中，设置所述通接触件和径向地围绕所述通接触件设置所述衬底材料定义了制造集成电路的至少部分工艺；所述方法还包括将电路芯片连接至所述载体衬底。
CN2008101458562A 2007-08-15 2008-08-07 载体衬底和集成电路 Active CN101369569B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/839,440 US7919868B2 (en) 2007-08-15 2007-08-15 Carrier substrate and integrated circuit
US11/839,440 2007-08-15

Publications (2)

Publication Number Publication Date
CN101369569A CN101369569A (zh) 2009-02-18
CN101369569B true CN101369569B (zh) 2011-03-09

Family

ID=40362316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101458562A Active CN101369569B (zh) 2007-08-15 2008-08-07 载体衬底和集成电路

Country Status (2)

Country Link
US (1) US7919868B2 (zh)
CN (1) CN101369569B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4270282B2 (ja) * 2007-01-23 2009-05-27 セイコーエプソン株式会社 半導体装置の製造方法
US7872346B1 (en) * 2007-12-03 2011-01-18 Xilinx, Inc. Power plane and land pad feature to prevent human metal electrostatic discharge damage
US7894199B1 (en) * 2008-02-20 2011-02-22 Altera Corporation Hybrid package
US7986048B2 (en) * 2009-02-18 2011-07-26 Stats Chippac Ltd. Package-on-package system with through vias and method of manufacture thereof
US8008125B2 (en) * 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
US8786062B2 (en) * 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TWI427716B (zh) * 2010-06-04 2014-02-21 矽品精密工業股份有限公司 無載具之半導體封裝件及其製法
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
CN103563072B (zh) * 2011-05-24 2017-09-26 三菱电机株式会社 高频封装
US8680647B2 (en) * 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
KR101953396B1 (ko) * 2013-10-23 2019-03-04 앰코테크놀로지코리아(주) 반도체 패키지 및 그 제작 방법
US9553059B2 (en) 2013-12-20 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Backside redistribution layer (RDL) structure
US9888577B2 (en) 2014-03-28 2018-02-06 Intel Corporation Passive electrical devices with a polymer carrier
US9478443B2 (en) * 2014-08-28 2016-10-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package and method of forming the same
US9659844B2 (en) * 2015-08-31 2017-05-23 Texas Instruments Incorporated Semiconductor die substrate with integral heat sink
US10396003B2 (en) * 2017-10-18 2019-08-27 Micron Technology, Inc. Stress tuned stiffeners for micro electronics package warpage control
TWM562483U (zh) * 2018-03-20 2018-06-21 全何科技股份有限公司 假性記憶體電路板
US20200294914A1 (en) * 2019-03-13 2020-09-17 Rahul Agarwal Fan-out packages with warpage resistance
US20220328394A1 (en) * 2021-04-07 2022-10-13 Mediatek Inc. Three-dimensional pad structure and interconnection structure for electronic devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365974B1 (en) * 1999-03-23 2002-04-02 Texas Instruments Incorporated Flex circuit substrate for an integrated circuit package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940729A (en) * 1996-04-17 1999-08-17 International Business Machines Corp. Method of planarizing a curved substrate and resulting structure
JP3846094B2 (ja) * 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
US6596395B1 (en) * 1999-07-23 2003-07-22 Ntn Corporation Balls of single crystal silicon and method of making the same
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
JP4019837B2 (ja) * 2002-07-19 2007-12-12 松下電器産業株式会社 固体電解コンデンサ及びその製造方法
US7015585B2 (en) * 2002-12-18 2006-03-21 Freescale Semiconductor, Inc. Packaged integrated circuit having wire bonds and method therefor
JP3696208B2 (ja) * 2003-01-22 2005-09-14 株式会社東芝 半導体装置
US7894203B2 (en) * 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
US7111149B2 (en) * 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
JP4448356B2 (ja) * 2004-03-26 2010-04-07 富士通株式会社 半導体装置およびその製造方法
TWI240399B (en) * 2004-04-06 2005-09-21 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
US20060097400A1 (en) * 2004-11-03 2006-05-11 Texas Instruments Incorporated Substrate via pad structure providing reliable connectivity in array package devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365974B1 (en) * 1999-03-23 2002-04-02 Texas Instruments Incorporated Flex circuit substrate for an integrated circuit package

Also Published As

Publication number Publication date
CN101369569A (zh) 2009-02-18
US7919868B2 (en) 2011-04-05
US20090045512A1 (en) 2009-02-19

Similar Documents

Publication Publication Date Title
CN101369569B (zh) 载体衬底和集成电路
US10128214B2 (en) Substrate and the method to fabricate thereof
US12009343B1 (en) Stackable package and method
US6489676B2 (en) Semiconductor device having an interconnecting post formed on an interposer within a sealing resin
CN100438024C (zh) 半导体封装及层叠型半导体封装
TWI325626B (en) Method for packaging a semiconductor device
US8802475B2 (en) Method of fabricating a 3D integrated electronic device structure including increased thermal dissipation capabilities
TWI451551B (zh) 於多元件封裝中的互連體
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
US20140264808A1 (en) Chip arrangements, chip packages, and a method for manufacturing a chip arrangement
CN105637633A (zh) 具有预形成过孔的嵌入式封装
CN104051395A (zh) 芯片堆叠封装及其方法
US7498203B2 (en) Thermally enhanced BGA package with ground ring
US20100207266A1 (en) Chip package structure
KR20160057421A (ko) 본드 소자 및 순응성 재료 층을 갖는 마이크로전자 소자
CN107968084A (zh) 具有集成天线的半导体封装及其形成方法
US9595509B1 (en) Stacked microelectronic package assemblies and methods for the fabrication thereof
CN103915405B (zh) 半导体器件和制造半导体器件的方法
TWI809234B (zh) 半導體封裝件
JP2004282072A (ja) インタポーザ、インタポーザパッケージ、及びそれらを使用したデバイス組立体
CN107808873A (zh) 在管芯之间的多个互连件
TWI702709B (zh) 用以製造具有多層模製導電基板和結構之半導體封裝的方法
CN107958893A (zh) 改进的扇出球栅阵列封装结构及其制造方法
US20200152614A1 (en) Electronic module for high power applications
US6373125B1 (en) Chip scale package with direct attachment of chip to lead frame

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151231

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG