CN101369454B - 降低氮化物只读存储器的编程干扰的方法 - Google Patents
降低氮化物只读存储器的编程干扰的方法 Download PDFInfo
- Publication number
- CN101369454B CN101369454B CN2007100449720A CN200710044972A CN101369454B CN 101369454 B CN101369454 B CN 101369454B CN 2007100449720 A CN2007100449720 A CN 2007100449720A CN 200710044972 A CN200710044972 A CN 200710044972A CN 101369454 B CN101369454 B CN 101369454B
- Authority
- CN
- China
- Prior art keywords
- voltage
- programming
- storage unit
- source
- disturbed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明公开一种降低氮化物只读存储器的编程干扰的方法,用以降低氮化物只读存储器的字线干扰,该氮化物只读存储器具有一存储单元阵列,该阵列中的存储单元的栅极连接多条字线,该阵列中的存储单元的源极或漏极连接多条位线,其中,该方法包括以下步骤:对选中的存储单元编程;以及与此同时,对与选中的存储单元相邻的未选中单元的悬空的一端施加一特定的源极电压。
Description
技术领域
本发明涉及一种氮化物只读存储器(Nitride Read Only Memory,NROM)的编程方法。尤其涉及一种可降低NROM存储器的编程干扰的方法。
背景技术
图1是一种氮化物只读存储器(以下称NROM存储器)单元的半导体结构图。该存储器单元100包括一基体101、一多晶硅栅极层102、一第一源/漏极层103、一第二源/漏极层104,在栅极层102与基体101之间具有一三层结构105,此三层结构105进一步包括氧化物层105a、氮化物层105b和氧化物层105c。此外,该三层结构105中具有2个可充电区域106a、106b,其中每个充电区域106定义一个二进制位。当对基体101、栅极层102、第一源/漏极层103和第二源/漏极层104施加适当的电压时,便可分别形成第一方向(如图1中的水平方向)的电场和第二方向(如图1中的垂直方向)的电场,以将充电区域106a、106b充电到一定电压。由于NROM结构的对称性,一般以施加低电压的一极为源极,施加高电压的一极为漏极。举例来说,若对第一源/漏极层103施加低电压,将其视为源极,而第二源/漏极层104施加高电压,将其视为漏极,相应地,被充电的区域为106b。反之亦然,而被充电的区域是106a。
NROM单元适合构成一阵列结构,以作为非易失性存储器(Non-volatilememory)。图2是一种包含NROM单元的非易失性存储器的阵列结构,如图2所示,该阵列结构包括一NROM单元阵列、多条字线(Word Line)WL1~WLn+1和多条位线(Bit Line)BL1~BLm(图中示出5条),其中多条字线WL1~WLn+1连接各行NROM单元的栅极g,多条位线BL1~BLm连接各列NROM单元的第一源/漏极或第二源/漏极。每个NROM单元具有两个存储位,以NROM单元201为例,其具有存储位201a和存储位201b。
对上述存储阵列的编程时,若需对某个NROM单元编程,则由字线和位线共同选中该NROM单元。仍以NROM单元201为例,以字线WL1和位线BL1和BL2选中此NROM单元,以其第一源/漏极为源极201s,以其第二源/漏极为漏极201d,并施加适当的栅极电压Vg、源极电压Vs、漏极电压Vd、基体偏压(Substrate Bias)Vb使其存储位201b充电(或放电)达到某一电压。然而此编程过程中存在编程干扰的问题。举例来说,当只对选中的NROM单元201编程时,由于栅极电压Vg被施加于整条字线WL1,这些电压不仅施加于选中的NROM单元201,并且会施加于同一字线的未选中NROM单元(例如NROM单元211),此外,漏极电压Vd不仅施加于NROM单元201的漏极201d,也施加于NROM单元211的漏极211d,而虽然NROM单元211的源极211s处于一悬空状态,但其仍然具有一定的电压,这就使NROM单元211的存储位211a被错误地影响(充电或放电)而具有一个不正常的电压,这些由于字线导致的错误干扰称为“WL干扰”(字线干扰)。需要指出的是,无论该相邻的NROM单元211是否已被编程,即无论其处于本原(native)状态(即未编程)或是已编程(programmed)状态,WL干扰都会对其产生影响。
发明内容
因此,本发明所要解决的技术问题是提供一种降低NROM存储器的编程干扰的方法,以降低WL干扰。
本发明为解决上述技术问题而采用的技术方案是一种降低氮化物只读存储器的编程干扰的方法,用以降低氮化物只读存储器的字线干扰,该氮化物只读存储器具有一存储单元阵列,该阵列中的存储单元的栅极连接多条字线,该阵列中的存储单元的源极或漏极连接多条位线,该方法包括以下步骤:对选中的存储单元编程;与此同时,对与选中的存储单元相邻的未选中单元的悬空的一端施加一特定的源极电压,该源极电压是根据对字线干扰的容忍度,从包含存储单元的源极电压与字线干扰的对应关系的表格中选取,该字线干扰是以该未选中单元的电压变动量来衡量。
上述的降低氮化物只读存储器的编程干扰的方法中,对选中的存储单元编程的步骤进一步包括:通过一字线施加一栅极电压至选中的存储单元的栅极,以及通过两位线分别施加一源极电压和一漏极电压至选中的存储单元的源极和漏极。
上述的降低氮化物只读存储器的编程干扰的方法中,该相邻的未选中单元的悬空的一端为源极,该源极电压是通过与该源极相连的一位线施加。
上述的降低氮化物只读存储器的编程干扰的方法,还包括测量一组源极电压与字线干扰的对应关系,以预先建立该表格。
上述的降低氮化物只读存储器的编程干扰的方法中,预先建立该表格的步骤包括:以一编程模式对一存储单元进行编程,检测其存储位电压;以一干扰模式对该存储单元施加电压,其中选择一组不同的源极电压,并检测该存储单元在不同的源极电压作用下,其存储位电压的变动量;以及建立该组源极电压与该存储单元的存储位电压的变动量的对应关系表。
上述的降低氮化物只读存储器的编程干扰的方法中,该相邻未选中单元的状态为已编程。
上述的降低氮化物只读存储器的编程干扰的方法中,该源极电压为正电压,该正电压例如介于0.8~1.3V之间。
本发明由于采用以上技术方案,使之与现有技术相比,具有如下显著优点:通过施加一特定的源极电压至选中NROM单元的相邻单元,可以降低WL干扰对该相邻单元的影响,且不影响NROM存储器的编程效能。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明,其中:
图1是氮化物只读存储器NROM单元的半导体结构图。
图2是包含NROM单元的非易失性存储器的阵列结构图。
图3是本发明中不同源极电压与相邻编程单元的编程干扰的关系图。
具体实施方式
本发明的基本构思是寻找使未选中存储单元的编程干扰最小化的条件,且同时保持选中的存储单元具有良好的编程效能。
在以下描述中,如无特别说明,将NROM单元的源/漏极中施加高电压的一极视为漏极,而施加低电压的一极视为源极。
仍然参阅图2所示,来考察单个NROM单元中的存储位电压在编程后受到WL干扰时的情形。以NROM单元211为例,当对字线WL1施加栅极电压Vg,对位线BL2和BL3分别施加源极电压Vs和漏极电压Vd,且同时施加一基体偏压Vb。对NROM单元211的存储位211a编程后,存储位211a将处于一高开启电压Vt。而当对NROM单元201编程时,将对字线WL1施加栅极电压Vg,对位线BL1和BL2分别施加源极电压Vs和漏极电压Vd,同时施加一基体偏压Vb,此时对于NROM单元211来说,其栅极电压仍然为Vg,漏极电压为NROM单元201的漏极电压Vd,源极悬空。由于WL干扰的作用,存储位211a的电压Vt将下降至Vt’,由此产生一变动量DVtR=Vt’-Vt。可以用|DVtR|大小来衡量WL干扰的程度,|DVtR|越大,则WL干扰越大,反之,则WL干扰越小。
注意到WL干扰部分是由于NROM单元211的源极211s与漏极211d之间的电压差所形成的电场造成的,若能使该电压差缩小,则WL干扰可望减小。通过未选中的位线BL3施加一源极电压Vs,亦即对NROM单元211的悬空的源极211s施加源极电压Vs。如果选择不同的源极电压Vs,存储位211a的变动量DVtR将呈现截然不同的值,当选取特定的源极电压Vs,例如选取一适当的正电压时,可以使该变动量DVtR的绝对值明显降低,由此可以降低WL干扰对已编程的NROM单元的影响。
下面以实际的例子来说明源极效应对字线干扰的影响。需要指出的是,下面所列举的各参数的值仅仅是特定情形下的例子,对于不同的存储器件,其编程的条件往往各不相同,因此需要针对其特定的特征参数进行选取和试验。
首先,以一编程模式对NROM单元211编程,即对其存储位211a充电,其充电条件为:Vs=0.3V(对BL3),Vg=7.5V+native Vt,Vd=2.5~6.5V(对BL2),Vd step=0.1V,PW=0.5usec,Vb=0V。其中native Vt为存储位211a未编程前本身所具有的电压,其通过测量获得。漏极电压Vd为不断升高的阶梯形电压,其每阶增加的幅度为0.1V,而每阶的脉冲宽度(Pulse Width,PW)为0.5微秒。编程后,通过检测可知存储位211a处于一高电压Vt。
其次,以一干扰模式对NROM单元211施加电压,亦即模拟NROM单元211处于WL干扰影响下(如此刻正对NROM单元201的存储位201b编程)被施加的电压。保持Vg=9.5V,Vb=0V,Vd=2.5~3.8V(对BL2),Vd step=0.1V,PW=0.5usec,选择不同的Vs。下表1示出干扰模式下各电压的选取。
表1
测量在不同源极电压Vs(对BL3)下所产生的变动量DVtR,其结果以如图3所示的图表示出。在图3中,横轴表示漏极电压Vd阶梯式升高的过程,纵轴表示存储位211a的电压Vt的变动量DVtR。由图3可以看出,当未选中位线所施加的源极电压Vs约为0.1V时,相邻单元211的WL干扰可达到0.40V。而当施加未选中位线所施加的电压为0.8V~1.3V时,相邻单元211的WL干扰可锐减到约0.03V,仅为原来的7%。因此,通过建立此组电压Vs与该NROM单元的WL干扰(以存储位电压的变动量DVtR衡量)的对应关系表,可以在编程时作为选取合适源极电压Vs的依据。
上述过程是以字线上相邻的两个NROM单元201、211为例进行说明的,其字线干扰为两个相邻单元共享一作为漏极电压的高电压的情形。在本发明中,“相邻单元”一词也是指与选中的NROM单元共享漏极电压的NROM单元。
根据上述结果,设计本发明的降低NROM存储器的编程干扰的方法,其中,对选中的NROM单元进行编程,与此同时,对相邻单元的悬空的一端施加一特定的源极电压。
在一个实施例中,该特定的源极电压Vs可从一表格中选取,其中该表格包含NROM单元的电压与存储位的电压变动量的对应关系,根据该对应关系,可根据对存储位的电压变动量的容忍度选择适当的源极电压。
上述表格可通过预先进行的试验建立并储存,其建立的详细过程已如前文所述,在此不再重复。此外,对于不同种类的存储器,可分别进行试验以建立各自的表格。
在一个实施例中,该特定的源极电压Vs为一个正电压,而其范围介于0.8~1.3V之间,视具体NROM存储器而定。需要指出的是,虽然随着Vs的增大,其对WL干扰的降低效果愈加明显,然而Vs的值超过一定限度时将影响存储器的编程效能。因此Vs的选取以使WL干扰降低到可容忍的程度,且不影响存储器的编程效能为限。
综上所述,本发明的降低NROM存储器的编程干扰的方法,通过施加一特定的源极电压至选中NROM单元的相邻单元,可以降低WL干扰对该相邻单元的影响,且不影响NROM存储器的编程效能。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的修改和完善,因此本发明的保护范围当以权利要求书所界定的为准。
Claims (8)
1.一种降低氮化物只读存储器的编程干扰的方法,用以降低氮化物只读存储器的字线干扰,该氮化物只读存储器具有一存储单元阵列,该阵列中的存储单元的栅极连接多条字线,该阵列中的存储单元的源极或漏极连接多条位线,其特征在于,该方法包括以下步骤:
a.对选中的存储单元编程;以及
b.在步骤a的同时,对与选中的存储单元相邻的未选中单元的悬空的一端施加一特定的源极电压,该源极电压是根据对字线干扰的容忍度,从包含存储单元的源极电压与字线干扰的对应关系的表格中选取,该字线干扰是以该未选中单元的电压变动量来衡量。
2.如权利要求1所述的降低氮化物只读存储器的编程干扰的方法,其特征在于,该步骤a进一步包括:通过一字线施加一栅极电压至选中的存储单元的栅极,以及通过两位线分别施加一源极电压和一漏极电压至选中的存储单元的源极和漏极。
3.如权利要求1所述的降低氮化物只读存储器的编程干扰的方法,其特征在于,该相邻的未选中单元的悬空的一端为源极,该源极电压是通过与该源极相连的一位线施加。
4.如权利要求1所述的降低氮化物只读存储器的编程干扰的方法,其特征在于,还包括测量一组源极电压与字线干扰的对应关系,以预先建立该表格。
5.如权利要求4所述的降低氮化物只读存储器的编程干扰的方法,其特征在于,预先建立该表格的步骤包括:
以一编程模式对一存储单元进行编程,检测其存储位电压;
以一干扰模式对该存储单元施加电压,其中选择一组不同的源极电压,并检测该存储单元在不同的源极电压作用下,其存储位电压的变动量;
建立该组源极电压与该存储单元的存储位电压的变动量的对应关系表。
6.如权利要求1所述的降低氮化物只读存储器的编程干扰的方法,其特征在于,该相邻未选中单元的状态为已编程。
7.如权利要求1所述的降低氮化物只读存储器的编程干扰的方法,其特征在于,该源极电压为正电压。
8.如权利要求1所述的降低氮化物只读存储器的编程干扰的方法,其特征在于,该源极电压介于0.8~1.3V之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100449720A CN101369454B (zh) | 2007-08-17 | 2007-08-17 | 降低氮化物只读存储器的编程干扰的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100449720A CN101369454B (zh) | 2007-08-17 | 2007-08-17 | 降低氮化物只读存储器的编程干扰的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101369454A CN101369454A (zh) | 2009-02-18 |
CN101369454B true CN101369454B (zh) | 2010-09-15 |
Family
ID=40413225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100449720A Expired - Fee Related CN101369454B (zh) | 2007-08-17 | 2007-08-17 | 降低氮化物只读存储器的编程干扰的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101369454B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1444231A (zh) * | 2002-02-27 | 2003-09-24 | 三因迪斯克公司 | 减少非易失性存储器的编程和读取干扰的操作技术 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185133B1 (en) * | 1998-06-26 | 2001-02-06 | Amic Technology, Inc. | Flash EPROM using junction hot hole injection for erase |
US6996012B2 (en) * | 2003-12-31 | 2006-02-07 | Dongbuanam Semiconductor Inc. | Nonvolatile memory device capable of preventing over-erasure via modified tunneling through a double oxide layer between a floating gate and a control gate |
-
2007
- 2007-08-17 CN CN2007100449720A patent/CN101369454B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1444231A (zh) * | 2002-02-27 | 2003-09-24 | 三因迪斯克公司 | 减少非易失性存储器的编程和读取干扰的操作技术 |
Also Published As
Publication number | Publication date |
---|---|
CN101369454A (zh) | 2009-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10090053B2 (en) | Apparatus, systems, and methods to operate a memory | |
US7031210B2 (en) | Method of measuring threshold voltage for a NAND flash memory device | |
CN101315813B (zh) | 用于降低读取干扰的读取闪速存储器件的方法 | |
US6891754B2 (en) | Nonvolatile semiconductor memory with a programming operation and the method thereof | |
US7035143B2 (en) | NAND flash memory device and method of reading the same | |
CN102349112B (zh) | 具有改进的编程操作的存储器装置 | |
KR101632428B1 (ko) | 전류 검출회로 및 반도체 기억장치 | |
CN102136293A (zh) | 非易失性半导体存储装置的编程方法 | |
CN104021814A (zh) | 半导体存储装置 | |
CN107204203B (zh) | 一种存储器阵列及其读、编程和擦除操作方法 | |
CN102272850A (zh) | 对空间和温度变化的敏感性减少的感测电路和方法 | |
KR20130071689A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
CN106601291B (zh) | 闪存的参考电流产生电路和方法 | |
KR101761652B1 (ko) | 3d nand 메모리에서의 전류 누설 감소 | |
KR940008204B1 (ko) | 낸드형 플래쉬 메모리의 과도소거 방지장치 및 방법 | |
JP2015172989A (ja) | 半導体不揮発性メモリ装置 | |
CN103903650A (zh) | 存储器阵列及其控制方法和闪存 | |
CN101783173A (zh) | 非易失性存储设备及使用其的编程和读取方法 | |
CN101369455B (zh) | 降低氮化物只读存储器的编程干扰的方法 | |
CN101369454B (zh) | 降低氮化物只读存储器的编程干扰的方法 | |
CN100449646C (zh) | 非易失性记忆体的编程方法及装置 | |
CN105931667A (zh) | 一种闪存的编程方法 | |
KR20090075535A (ko) | 넓은 패스 전압 윈도우를 얻는 플래쉬 메모리 장치의프로그램 검증 방법 | |
US7301820B2 (en) | Non-volatile memory dynamic operations | |
CN106024060A (zh) | 存储器阵列 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100915 Termination date: 20180817 |