CN101350600B - D级放大器 - Google Patents
D级放大器 Download PDFInfo
- Publication number
- CN101350600B CN101350600B CN2008101281543A CN200810128154A CN101350600B CN 101350600 B CN101350600 B CN 101350600B CN 2008101281543 A CN2008101281543 A CN 2008101281543A CN 200810128154 A CN200810128154 A CN 200810128154A CN 101350600 B CN101350600 B CN 101350600B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- capacity cell
- signal
- level
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007704 transition Effects 0.000 claims description 16
- 230000000052 comparative effect Effects 0.000 claims description 12
- 238000006073 displacement reaction Methods 0.000 claims description 4
- 230000008676 import Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 238000007599 discharging Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 2
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 2
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 102100024829 DNA polymerase delta catalytic subunit Human genes 0.000 description 1
- 102100028138 F-box/WD repeat-containing protein 7 Human genes 0.000 description 1
- 101000868333 Homo sapiens Cyclin-dependent kinase 1 Proteins 0.000 description 1
- 101000909198 Homo sapiens DNA polymerase delta catalytic subunit Proteins 0.000 description 1
- 101001060231 Homo sapiens F-box/WD repeat-containing protein 7 Proteins 0.000 description 1
- 101000632319 Homo sapiens Septin-7 Proteins 0.000 description 1
- 102100027981 Septin-7 Human genes 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Abstract
本发明提供一种D级放大器，能够得到较强的抗干扰性。由输入到输入端子(IN)的输入信号(s1)生成作为二值信号的输出信号(y1)及输出信号(y2)，驱动连接在输出端子(OUTP)和输出端子(OUTN)之间的负载。脉冲生成电路(10)由输入信号(s1)、输出信号(y1)的反转信号以及输出信号(y2)，生成进行了脉冲宽度调制的脉冲信号(y0)；差动脉冲生成电路(14)输入脉冲信号(y0)，分别反转脉冲信号(y0)的低电平和高电平，生成脉冲信号(y0)的半周期移位的脉冲信号(y3)；脉冲放大电路(11a)输入脉冲信号(y0)，生成输出信号(y1)，提供到输出端子(OUTP)脉冲放大电路(11b)输入脉冲信号(y3)，生成输出信号(y2)，提供到输出端子(OUTN)。
Description
技术领域
本发明涉及一种D级放大器，尤其是驱动线圈等负载的进行脉冲宽度调制(PWM：Pulse Width Modulation)的放大器。
背景技术
D级放大器是对输入信号进行脉冲宽度调制，进行电力放大的放大器，例如作为便携电话等声频放大器而被广泛使用。这种D级放大器将输入的模拟信号和其差动信号分别与三角波传送波信号相当进行比较，输出进行了脉冲宽度调制的正相及反相的输出脉冲信号。D级放大器能够以低饱和的脉冲状的电压驱动输出脉冲信号，因此与线性放大器相比，具有低消耗的特点。
在例如专利文献1、2中公开了这种D级放大器。图7是表示专利文献1中公开的D级放大器的结构的框图。在图7中，比较器140、142分别比较AUDIO IN输入、由电压反馈用的积分放大器124、126分别生成的差动信号、由三角波信号发生器123生成的三角波信号RAMP、反转三角波信号RAMPB。作为比较器140的比较结果的进行了脉冲宽度调制的脉冲信号在半桥128被放大，输出到输出端子OUTP。并且，作为比较器142的比较结果的进行了脉冲宽度调制的脉冲信号在半桥130被放大，输出到输出端子OUTN。在输出端子OUTP、OUTN之间连接有负载131。输出端子OUTP，作为反馈路径，经由电阻器Rfb2连接有积分放大器124，电容C102连接在该积分放大器124的输入输出间。输出端子OUTN，作为反馈路径，经由电阻器Rfb1连接有积分放大器126，电容C101连接在该积分放大器126的输入输出间。这种结构的D级放大器通过正侧电路121和负侧电路122将分别被进行了脉冲宽度调制的正相及反相的输出脉冲信号输出到负载131的两端。
并且，图8是表示专利文献2中公开的D级放大器的结构的框图。在图8中，D级放大器具有：电压控制电流源电路F1，其将输入的声音电压信号Sin电流转换成极性不同的两个信号；积分用电容元件C101、C102，其分别存储被电流转换了的各信号和反馈信号的电荷；PWM转换用磁滞比较器COMP1、COMP2，分别比较积分用电容元件C101、C102的电位与基准电位Vcom；输出缓冲器B1、B2，分别将其输出放大；以及定电流源反馈电路I1、I2，分别将其输出反馈。
将输入信号Sin转换成极性反转的差动电流，利用电容器C1、C2将反馈电流Ifb和电流振荡器电路2的电流相加，与基准电压Vcom进行比较，从而向输出端子OUTP、OUTN输出进行了脉冲宽度调制的脉冲信号。在图8的电路结构的情况下，并不利用三角波传送波，利用电流振荡器的电流，作为传送波，但能够过电容器合成差动电流与传送波脉冲电流的差分，通过基准电压Vcom进行比较，与通过三角波传送波电压比较差动电压的情况具有同样的效果。
专利文献1 美国专利第6262632号说明书
专利文献2 日本特开2005-303814号公报
发明内容
以下的分析在本发明中可以得到。
图9表示说明专利文献1、2等现有的D级放大器中的放大动作的框图。在图9中，由输入到输入端子IN的输入信号s1生成作为二值信号的输出信号x1及输出信号x2，驱动连接在输出端子OUTP和输出端子OUTN之间的负载。对于输入信号s1与以系数器102a(系数β)对输出信号x1进行了反馈的信号的差，通过放大器101a(增益A1)进行放大并输出输出信号x1。并且，对于输入信号s1的反转信号(通过差动电路104而增益-1的信号)与以系数器102b(系数β)对输出信号x2进行了反馈的信号的差，通过放大器101b(增益A2)进行放大并输出输出信号x2。在此，放大器101a、101b相当于由积分器及比较器构成的电路。
在这里，假设放大器101a、101b各自的输出中混入有噪声信号d1、d2。在这种条件下，下述式子成立。
x1＝A1(s-β·x1)+d1
x2＝A2(-s-β·x2)+d2
∴x1-x2＝A1·s/(1+A1·β)+A2·s/(1+A2·β)+d1/(1+A1·β)-d2/(1+A2·β)
然而，由于放大器101a、101b分别由不同的积分器、比较器构成，因此无法准确地使A1＝A2。因此，即使在电源噪声或客户端噪声等噪声信号d1、d2为同相、同振幅的信号的情况下，对被提供x1-x2的负载输出噪声信号，无法得到较强的抗干扰性。
本发明的一个方式(侧面)涉及的D级放大器，由输入信号生成作为二值信号的第1及第2输出信号，驱动连接在第1输出端子和第2输出端子之间的负载，其特征在于，具有：脉冲生成电路，由输入信号、第1输出信号的反转信号以及第2输出信号，生成进行了脉冲宽度调制的第1脉冲信号；差动脉冲生成电路，输入第1脉冲信号，分别反转第1脉冲信号的低电平和高电平，生成第1脉冲信号的半周期移位的第2脉冲信号；第1脉冲放大电路，输入第1脉冲信号，生成第1输出信号，提供到第1输出端子；以及第2脉冲放大电路，输入第2脉冲信号，生成第2输出信号，提供到第2输出端子。
发明效果
根据本发明，决定D级放大器的增益的脉冲生成电路被第1及第2输出信号共用。因此，在第1及第2脉冲放大电路中重叠同相且同振幅的噪声信号的情况下，不会向负载输出噪声信号，能够得到较强的抗干扰性。
附图说明
图1是说明本发明的实施方式的D级放大器的放大动作的框图。
图2是表示本发明的第1实施例的D级放大器的结构的框图。
图3是表示本发明的第1实施例的差动脉冲生成电路的结构的框图。
图4是表示本发明的第1实施例的差动脉冲生成电路的动作的时序图。
图5是表示本发明的第2实施例的差动脉冲生成电路的结构的框图。
图6是表示充放电电路及选择电路的详细内容的电路图。
图7是表示专利文献1中公开的D级放大器的结构的框图。
图8是表示专利文献2中公开的D级放大器的结构的框图。
图9是说明现有的D级放大器的放大动作的框图。
具体实施方式
图1是说明本发明的实施方式的D级放大器的放大动作的框图。在图1中，D级放大器由输入到输入端子IN的输入信号s1生成作为二值信号的输出信号(第1输出信号、+侧输出信号)y1及输出信号(第2输出信号、-侧输出信号)y2，驱动输出端子(第1输出端子)OUTP和输出端子(第2输出端子)OUTN之间连接的负载。脉冲生成电路10由输入信号s1、输出信号y1的反转信号以及输出信号y2，生成进行了脉冲宽度调制的脉冲信号(第1脉冲信号)y0。差动脉冲生成电路14输入脉冲信号y0，分别反转脉冲信号y0的低电平及高电平，生成脉冲信号y0的半周期移位的脉冲信号(第2脉冲信号)y3。脉冲放大电路(第1脉冲放大电路)11a输入脉冲信号y0，生成输出信号y1，提供给输出端子OUTP。脉冲放大电路(第2脉冲放大电路)11b输入脉冲信号y3，生成输出信号y2，提供给输出信号OUTN。
在上述的D级放大器中，脉冲生成电路10能够被看作是求出输入信号s1、将输出信号y1通过系数器12a(系数β)进行了反馈并反转的信号以及将输出信号y2通过系数器12b(系数β)进行了反馈的信号的和，进行增益A的放大，得到信号y0的电路。并且，差动脉冲生成电路14不改变占空比，仅进行反转，因此能够看作是增益为-1的电路。进而，脉冲放大电路11a、11b不改变占空比，因此能够看作增益为1的电路。在此，可以假设脉冲放大电路11a、11b各自的输出中混入有噪声信号d1、d2。在这种条件下，以下的式子成立。
y1＝A(s-β·y1+β·y2)+d1
y2＝-A(s-β·y1+β·y2)+d2
∴y1-y2＝2A·s+d1-d2-2A·β(y-y2)
∴y1-y2＝2A·s/(1+2A·β)+(d1-d2)/(1+2A·β)
通过上述式子，在噪声信号d1、d2为同相且同振幅的信号的情况下，不会向被提供y1-y2的负载中输出噪声信号，能够得到较强的抗干扰性。
另外，在本发明的实施方式的D级放大器中，脉冲生成电路也可以具有：电流供给电路，生成与输入信号对应的第1电流、对应于第1输出信号的反转信号的电平变成正或负的第2电流、对应于第2输出信号的电平变成正或负的第3电流、以及对应于方波信号的电平变成正或负的第4电流；第1电容元件，分别通过第1、第2、第3及第4电流而被充放电；以及第1比较电路，比较第1电容元件的电压和参照电压，将比较结果作为第1脉冲信号输出。
并且，差动脉冲生成电路优选将第1脉冲信号为第1电平的期间作为第2脉冲信号中的下一周期的第2电平的期间，将第1脉冲信号为第2电平的期间作为第2脉冲信号中的下一周期的第1电平的期间。
进而，差动脉冲生成电路具有：第2及第3电容元件；通过一定电流对第2电容元件进行充电及放电的第1充放电电路；通过其他一定电流对第3电容元件进行充电及放电的第2充放电电路；比较第2电容元件的电压与第1预定电压的第2比较器；比较第3电容元件的电压与第2预定电压的第3比较器；以及控制第1及第2充放电电路，基于第2及第3比较器的比较结果，生成第2脉冲信号的控制电路，控制电路将第2电容元件的电压设定为第1预定电压，在方波信号的第1边界，开始第2电容元件的充电或放电，在第1脉冲信号的电平转变，停止第2电容元件的充电或放电，在方波信号的与第1边界相反方向的第2边界，开始第2电容元件的放电或充电，在第2电容元件的电压和第1预定电压一致的时刻，使第2脉冲信号从第1电平转变到第2电平，将第3电容元件的电压设定为第2预定电压，在方波信号的第2边界，开始第3电容元件的充电或放电，在第1脉冲信号的电平转变，停止第3电容元件的充电或放电，在方波信号的第1边界，开始第3电容元件的放电或充电，在第3电容元件的电压和第2预定电压一致的时刻，使第2脉冲信号从第2电平转变到第1电平。
并且，差动脉冲生成电路具有：第2及第3电容元件；通过一定电流对第2电容元件进行充电及放电的第1充放电电路；通过其他一定电流对第3电容元件进行充电及放电的第2充放电电路；将第2电容元件的电压或第3电容元件的电压与预定电压进行比较的比较器；选择第2电容元件的电压或第3电容元件的电压，提供给比较器的选择电路；以及控制第1及第2充放电电路，基于比较器的比较结果，生成第2脉冲信号的控制电路，控制电路将第2电容元件的电压设定为预定电压，在方波信号的第1边界，开始第2电容元件的充电或放电，在第1脉冲信号的电平转变，停止第2电容元件的充电或放电，在方波信号的与第1边界相反方向的第2边界，开始第2电容元件的放电或充电，并控制选择电路选择第2电容元件的电压，在第2电容元件的电压和预定电压一致的时刻，使第2脉冲信号从第1电平转变到第2电平，将第3电容元件的电压设定为预定电压，在方波信号的第2边界，开始第3电容元件的充电或放电，在第1脉冲信号的电平转变，停止第3电容元件的充电或放电，在方波信号的第1边界，开始第3电容元件的放电或充电，并控制选择电路选择第3电容元件的电压，在第3电容元件的电压和预定电压一致的时刻，使第2脉冲信号从第2电平转变到第1电平。
以下根据实施例，参照附图进行详细说明。
实施例1
图2是表示本发明的第1实施例的D级放大器的结构的框图。在图2中，D级放大器具有输入端子Iin；输出端子OUTP、OUTN；电流源电路I1～I6；Nch晶体管MN1～MN3；Pch晶体管MP1～MP3；缓冲器电路BUF1～BUF3；电平移动电路22a、22b；电容元件C1；比较器CMP1；差动脉冲生成电路14；以及半桥21a、21b。
输入端子Iin与另一端接地的电容元件C1的一端以及比较器CMP1的非反转输入端子(+)连接。
比较器CMP1比较电容元件C1的一端的电压与反转输入端子(-)的基准电压Vr，将作为比较结果的脉冲信号OUT1输出到半桥21a及差动脉冲生成电路14。
差动脉冲生成电路14输入矩形信号OSC、基准电压Vr、脉冲信号OUTP1，分别反转脉冲信号OUTP1的低电平及高电平，生成脉冲信号OUTP1的半周期移位的脉冲信号OUTN1。即，将脉冲信号OUTP1为H电平的期间作为脉冲信号OUTN1中的下一周期的L电平的期间，将脉冲信号OUTP1为L电平的期间作为脉冲信号OUTN1中的下一周期的H电平的期间。
半桥21a不改变脉冲信号OUTP1的占空比地进行放大，输出到输出端子OUTP。半桥21b不改变脉冲信号OUTN1的占空比地进行放大，输出到输出端子OUTN。输出端子OUTP、OUTN之间连接有负载15。
输出端子OUTP经由电平移动电路22a以及具有反转功能的缓冲器电路BUF1，与Nch晶体管MN1、Pch晶体管MP1的栅极连接。
Pch晶体管MP1的源极经由电流源电路I1与电源连接，漏极与电容元件C1的一端连接。Nch晶体管MN1的源极经由电流源电路I2接地，漏极与电容元件C1的一端连接。在此，电流源电路I1、I2中的供给电流为相同的值。即，Pch晶体管MP1导通时的电流源电路I1向电容元件C1的充电电流与Nch晶体管MN1导通时的电流源电路I2向电容元件C1的放电电流为相同的值。
输出端子OUTN经由电平移动电路22b以及缓冲器电路BUF2，与Nch晶体管MN2、Pch晶体管MP2的栅极连接。
Pch晶体管MP2的源极经由电流源电路I3与电源连接，漏极与电容元件C1的一端连接。Nch晶体管MN2的源极经由电流源电路I4接地，漏极与电容元件C1的一端连接。在此，电流源电路I3、I4中的供给电流为相同的值。即，Pch晶体管MP2导通时的电流源电路I3向电容元件C1的充电电流与Nch晶体管MN2导通时的电流源电路I4向电容元件C1的放电电流为相同的值。进而，电流源电路I3、I4中的供给电流与电流源电路I1、I2中的供给电流也为相同的值。
矩形信号OSC经由缓冲器电路BUF3提供到Nch晶体管MN3、Pch晶体管MP3的栅极。
Pch晶体管MP3的源极经由电流源电路I5与电源连接，漏极与电容元件C1的一端连接。Nch晶体管MN3的源极经由电流源电路I6接地，漏极与电容元件C1的一端连接。在此，电流源电路I5、I6中的供给电流为相同的值。即，Pch晶体管MP3导通时的电流源电路I5向电容元件C1的充电电流与Nch晶体管MN3导通时的电流源电路I6向电容元件C1的放电电流为相同的值。
在以上结构的D级放大器中，由电平移动电路22a、缓冲器电路BUF1、Pch晶体管MP1、电流源电路I1、Nch晶体管MN1、电流源电路I2构成的电路相当于图1中作为反馈电路的系数器12a，电流源电路I1、I2中的供给电流的值与反馈量β对应(其中包括反转的-1)。并且，由电平移动电路22b、缓冲器电路BUF2、Pch晶体管MP2、电流源电路I3、Nch晶体管MN2、电流源电路I4构成的电路相当于图1中作为反馈电路的系数器12b，电流源电路I3、I4中的供给电流的值与反馈量β对应。
进而，通过与矩形信号OSC的H、L电平分别对应地从电流源电路I5、I6向电容元件C1的充放电电流，电容元件C1的一端产生作为三角波的电压。并且，对应于与提供到输入端子Iin的输入信号所对应的电流，电容元件C1的一端的电压发生变动(产生波动)。即，电容元件C1的一端的电压为在输入信号重叠三角波信号，进而加上了输出端子OUTP、OUTN各自的信号的反馈量β所对应的值而得到的值。
比较器CMP1比较电容元件C1的一端的电压和基准电压Vr，将作为比较结果的进行了脉冲宽度调制的脉冲信号OUTP1输出到半桥21a及差动脉冲生成电路14。差动脉冲生成电路14反转脉冲信号OUTP1，错开相位，作为脉冲信号OUTN1输出到半桥21b。
通过电流源电路I1～I6、电容元件C1、比较器CMP1，构成图1中的脉冲生成电路10。并且，脉冲生成电路10输出的脉冲信号OUTP1由正侧的半桥21a和负侧的半桥21b共用。
接着，对差动脉冲生成电路14的详细内容进行说明。图3是表示本发明的第1实施例的差动脉冲生成电路的结构的框图。在图3中，差动脉冲生成电路具有控制电路31a、充放电电路32、电容元件C2、C3、比较器CMP2、CMP3。
控制电路31a输入脉冲信号OUTP1、矩形信号OSC、比较器CMP2、CMP3的各自的信号，根据这些信号的时序，控制充放电电路32，输出脉冲信号OUTN1。
充放电电路32根据来自控制电路31a的控制，进行电容元件C2、C3的充放电。
比较器CMP2比较电容元件C2和基准电压Vr2，将比较结果输出到控制电路31a。并且，比较器CMP3比较电容元件C3和基准电压Vr3，将比较结果输出到控制电路31a。
图4是表示本发明的第1实施例的差动脉冲生成电路的动作的时序图。在图4中，将矩形信号OSC为H电平的期间作为T1，为L电平的期间作为T2。另外，在此，将矩形信号OSC的成倍的频率的信号图示为时钟信号CLK。矩形信号OSC是将时钟信号CLK进行1/2分频而生成。
在矩形信号OSC的上升时刻t11，控制电路31a对于充放电电路32进行控制，使电容元件C2的充电开始，使电容元件C3的放电开始。
在时刻t12，比较器CMP3判断出电容元件C3的电压Vc3到达了基准电压Vr3时，控制电路31a对于充放电电路32停止电容元件C3的放电，并且脉冲信号OUTN1下降。
在时刻t13，脉冲信号OUTP1下降。此时，控制电路31a对于充放电电路32使电容元件C2的充电停止。
在矩形信号OSC下降的时刻t21，控制电路31a对于充放电电路32进行控制，使电容元件C2的放电开始，使电容元件C3的充电开始。
在时刻t22，脉冲信号OUTP1上升。此时控制电路31a对于充放电电路32使电容元件C3的充电停止。
在时刻t23，比较器CMP2判断出电容元件C2的电压Vc2到达了基准电压Vr2时，控制电路31a对于充放电电路32停止电容元件C2的放电，并且脉冲信号OUTN1上升。
差动脉冲生成电路14如上所述地动作，使时刻t21～t22间的时间与时刻t11～t12间的时间相等，使时刻t11～t13间的时间与时刻t21～t23间的时间相等，生成脉冲信号OUTN1。在此，如果时刻t11中的电压Vc2为基准电压Vr2，电容元件C2的充电电流和放电电流的值相同，则时刻t11～t13间的时间和时刻t21～t23间的时间相同。并且，如果时刻t21中的电压Vc3为基准电压Vr3，电容元件C3的充电电流和放电电流的值相同，则时刻t11～t12间的时间和时刻t21～t22间的时间相同。
这样一来，差动脉冲生成电路14可以将脉冲信号OUTP1为H电平的期间作为脉冲信号OUTN1中的下一周期的L电平的期间，将脉冲信号OUTP1为L电平的期间作为脉冲信号OUTN1中的下一周期的H电平的期间。充放电电路32为电流镜结构，由此能够以较少的元件数高精度地达到“充电电流＝放电电流”。因此，差动脉冲生成电路14可以使电容元件中的充电电流与放电电流的值相等，输出脉冲信号OUTP1中的占空比准确地反转了的脉冲信号OUTN1。因此，能够使差动脉冲生成电路14中的增益准确地为“-1”。
实施例2
图5是表示本发明的第2实施例的差动脉冲生成电路的结构的框图。在图5中，与图3相同的标号表示相同部件，省略其说明。图5的差动脉冲生成电路具有选择电路33，代替图3的控制电路31a而具有控制电路31b。并且，图3的比较器CMP2、CMP3为共用的比较器CMP4，图3的基准电压Vr2、Vr3为共用的基准电压Vr。
图6是表示充放电电路32及选择电路33的详细内容的电路图。在图6中，充放电电路32具有电流源电路I11～I14；Nch晶体管MN11、M12；以及Pch晶体管MP11、MP12。并且，选择电路33具有Nch晶体管MN13、MN14、倒相电路INV。
控制电路31b在图4的时刻t11～t13期间，将信号CDC1作为L电平，Pch晶体管MP11导通，通过电流源电路I11的电流对电容元件C2充电。并且，在图4的时刻t21～t23期间，将信号CDC2作为H电平，Nch晶体管MN11导通，通过电流源电路I12的电流将电容元件C2放电。
进而，控制电路31b在图4的时刻t21～t22期间，将信号CDC3作为L电平，Pch晶体管MP12导通，通过电流源电路I13的电流对电容元件C3充电。并且，在图4的时刻t11～t12期间，将信号CDC4作为H电平，Nch晶体管MN12导通，通过电流源电路I14的电流将电容元件C3放电。
并且，控制电路31b在图4的期间T1，将信号SEL作为L电平，经由倒相电路INV提供给Nch晶体管MN14的栅极，Nch晶体管MN14导通。通过导通的Nch晶体管MN14，电容元件C3的电压Vc3提供给比较器CMP4的非反转输入端子(+)。
进而，控制电路31b在图4的期间T2，将信号SEL作为H电平，提供给Nch晶体管MN13的栅极，Nch晶体管MN13导通。通过导通的Nch晶体管MN13，电容元件C2的电压Vc2提供给比较器CMP4的非反转输入端子(+)。
这种结构的差动脉冲生成电路的动作与第1实施例中说明的差动脉冲生成电路相同。
在本实施例中，如上所述，比较器为1个，通过选择电路33进行切换，能够实现电路的简化。
在此，在第1及第2实施例中，当在集成电路内实现D级放大器时，电容元件C2、C3的电容不会受到模拟开关或定电流源的切换开关的寄生电容的影响，且没有必要增大到不会出现保持期间的泄漏电流导致的电荷缺少的影响的程度。但是，生成作为差动脉冲的脉冲信号OUTN1所需要的2个时序精度，对于电容元件，使得“充电电流＝放电电流”，从而可以达成，因此电容的绝对精度或相对于其他电容元件的相对精度都不需要。
并且，由充放电而成对的电流管为电流镜结构，从而能够以较少的元件数高精度地实现“充电电流＝放电电流”，模拟开关也可以分别由一个MOS晶体管构成。并且，控制电路能够由100栅极左右的逻辑电路构成，因此能够以及足够小的面积实现。另一方面，在现有例的情况下，高精度的差动放大器是必要的、不可欠缺的，在同一处理中构成差动放大电路的情况下需要较大的面积。
另外，假设半桥21a、21b的电源电压与其他模块的电源电压不同的情况，插入有电平移动电路22a、22b。但是，如果是同一电源电压，则不需要电平移动电路22a、22b。
并且，如果根据半桥21a、21b的电源电压，而构成为使电流源电路I1～I4的电流值变化的电路，则能够提高PSRR(Power SupplyRejection Ratio，电源抑制比)性能。
进而，输入端子Iin作为电流输入的结构，但也可以通过将电压电流转换电路附加到输入端子Iin来进行电压输入。
另外，上述专利文献等的各公开内容援引入本说明书。在本发明公开(包括权利要求书)的范围内，进而基于其基本的技术思想可以进行实施方式或实施例的变更、调整。并且，在本发明的权利要求范围内，各种公开要素可以进行多种组合和选择。即，本发明当然包括根据包含权利要求的范围在内的全部公开、技术思想，本领域技术人员能够得到的各种变形、修改。
Claims (5)
1.一种D级放大器，由输入信号生成作为二值信号的第1及第2输出信号，驱动连接在第1输出端子和第2输出端子之间的负载，其特征在于，具有：
脉冲生成电路，由上述输入信号、上述第1输出信号的反转信号、上述第2输出信号以及矩形信号，生成进行了脉冲宽度调制的第1脉冲信号；
差动脉冲生成电路，输入上述第1脉冲信号和上述矩形信号，分别反转上述第1脉冲信号的低电平和高电平，将反转后得到的脉冲信号进行上述第1脉冲信号的半周期移位，生成第2脉冲信号；
第1脉冲放大电路，输入上述第1脉冲信号，生成上述第1输出信号，提供到上述第1输出端子；以及
第2脉冲放大电路，输入上述第2脉冲信号，生成上述第2输出信号，提供到上述第2输出端子。
2.根据权利要求1所述的D级放大器，其特征在于，
上述脉冲生成电路具有：
电流供给电路，接收与上述输入信号对应的第1电流，提供根据上述第1输出信号的反转信号的电平变成正或负的第2电流；根据上述第2输出信号的电平变成正或负的第3电流；以及根据方波信号的电平变成正或负的第4电流，
第1电容元件，通过上述第1、第2、第3及第4电流被充放电；
第1比较电路，比较上述第1电容元件的电压和参照电压，将比较结果作为上述第1脉冲信号输出。
3.根据权利要求1所述的D级放大器，其特征在于，
上述第1脉冲信号在第1期间为第一电平时上述第2脉冲信号在第2期间为第二电平，上述第1脉冲信号在第1期间为第二电平时上述第2脉冲信号在第2期间为第一电平，上述第1脉冲信号在上述第2期间为第二电平时上述第2脉冲信号在下一第1期间为第一电平，上述第1脉冲信号在上述第2期间为第一电平时上述第2脉冲信号在下一第1期间为第二电平，其中上述第2期间由上述第1期间延迟上述第1脉冲信号的上述半周期，上述下一第1期间由上述第2期间延迟上述第1脉冲信号的所述半周期。
4.根据权利要求2所述的D级放大器，其特征在于，
上述差动脉冲生成电路具有：
第2及第3电容元件；
通过一定电流对上述第2电容元件进行充电及放电的第1充放电电路；
通过其他一定电流对上述第3电容元件进行充电及放电的第2充放电电路；
比较上述第2电容元件的电压与第1预定电压的第2比较器；
比较上述第3电容元件的电压与第2预定电压的第3比较器；以及
控制上述第1及第2充放电电路，基于上述第2及第3比较器的比较结果，生成上述第2脉冲信号的控制电路，
上述控制电路，
将上述第2电容元件的电压设定为上述第1预定电压，在上述方波信号的第1边界，开始上述第2电容元件的充电或放电，在上述第1脉冲信号的电平转变，停止上述第2电容元件的充电或放电，在上述方波信号的与第1边界相反方向的第2边界，开始上述第2电容元件的放电或充电，在上述第2电容元件的电压和上述第1预定电压一致的时刻，使上述第2脉冲信号从第1电平转变到第2电平，
将上述第3电容元件的电压设定为上述第2预定电压，在上述方波信号的第2边界，开始上述第3电容元件的充电或放电，在上述第1脉冲信号的电平转变，停止上述第3电容元件的充电或放电，在上述方波信号的第1边界，开始上述第3电容元件的放电或充电，在上述第3电容元件的电压和上述第2预定电压一致的时刻，使上述第2脉冲信号从第2电平转变到第1电平。
5.根据权利要求2所述的D级放大器，其特征在于，
上述差动脉冲生成电路具有：
第2及第3电容元件；
通过一定电流对上述第2电容元件进行充电及放电的第1充放电电路；
通过其他一定电流对上述第3电容元件进行充电及放电的第2充放电电路；
将上述第2电容元件的电压或上述第3电容元件的电压与预定电压进行比较的比较器；
选择上述第2电容元件的电压或上述第3电容元件的电压，提供给上述比较器的选择电路；以及
控制上述第1及第2充放电电路，基于上述比较器的比较结果，生成上述第2脉冲信号的控制电路，
上述控制电路，
将上述第2电容元件的电压设定为上述预定电压，在上述方波信号的第1边界，开始上述第2电容元件的充电或放电，在上述第1脉冲信号的电平转变，停止上述第2电容元件的充电或放电，在上述方波信号的与第1边界相反方向的第2边界，开始上述第2电容元件的放电或充电，并控制上述选择电路选择上述第2电容元件的电压，在上述第2电容元件的电压和上述预定电压一致的时刻，使上述第2脉冲信号从第1电平转变到第2电平，
将上述第3电容元件的电压设定为上述预定电压，在上述方波信号的第2边界，开始上述第3电容元件的充电或放电，在上述第1脉冲信号的电平转变，停止上述第3电容元件的充电或放电，在上述方波信号的第1边界，开始上述第3电容元件的放电或充电，并控制上述选择电路选择上述第3电容元件的电压，在上述第3电容元件的电压和上述预定电压一致的时刻，使上述第2脉冲信号从第2电平转变到第1电平。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007189768A JP4785801B2 (ja) | 2007-07-20 | 2007-07-20 | Ｄ級増幅器 |
| JP2007189768 | 2007-07-20 | ||
| JP2007-189768 | 2007-07-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101350600A CN101350600A (zh) | 2009-01-21 |
| CN101350600B true CN101350600B (zh) | 2012-11-14 |
Family
ID=40264362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101281543A Active CN101350600B (zh) | 2007-07-20 | 2008-07-21 | D级放大器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7825725B2 (zh) |
| JP (1) | JP4785801B2 (zh) |
| CN (1) | CN101350600B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110057030A1 (en) * | 2009-09-04 | 2011-03-10 | Omesh Persaud | Card Including Account Number With Value Amount |
| JP2012015650A (ja) | 2010-06-29 | 2012-01-19 | Renesas Electronics Corp | Ｄ級増幅器 |
| CN102545800B (zh) * | 2010-12-29 | 2015-09-23 | 意法半导体研发(深圳)有限公司 | 放大信号的电路及其方法 |
| US9161122B2 (en) * | 2012-10-18 | 2015-10-13 | Tritan Technology Inc. | Apparatus for differential interpolation pulse width modulation digital-to-analog conversion and output signal coding method thereof |
| EP2972424B1 (en) * | 2013-03-15 | 2018-07-11 | Bird Technologies Group Inc. | Passive intermodulation testing using pulse stimulus |
| US9461595B2 (en) | 2014-03-14 | 2016-10-04 | Qualcomm Incoporated | Integrator for class D audio amplifier |
| CN108092634A (zh) * | 2018-01-11 | 2018-05-29 | 福建星海通信科技有限公司 | 一种宽频带、大功率水声d类功率放大器 |
| IT202000014302A1 (it) * | 2020-06-16 | 2021-12-16 | St Microelectronics Srl | Circuito modulatore, dispositivo e procedimento corrispondenti |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1594223A1 (en) * | 2004-05-06 | 2005-11-09 | NEC Electronics Corporation | Class D amplifier |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6262632B1 (en) * | 1999-11-16 | 2001-07-17 | Texas Instruments Incorporated | Concept and method to enable filterless, efficient operation of Class-D amplifiers |
| JP4161545B2 (ja) * | 2001-06-07 | 2008-10-08 | サンケン電気株式会社 | スイッチングアンプ |
| JP4731828B2 (ja) | 2004-04-14 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | Ｄ級アンプ |
| TWI361559B (en) * | 2005-03-07 | 2012-04-01 | Monolithic Power Systems Inc | Audio amplifier with high power and high efficiency |
-
2007
- 2007-07-20 JP JP2007189768A patent/JP4785801B2/ja active Active
-
2008
- 2008-07-21 US US12/219,349 patent/US7825725B2/en active Active
- 2008-07-21 CN CN2008101281543A patent/CN101350600B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1594223A1 (en) * | 2004-05-06 | 2005-11-09 | NEC Electronics Corporation | Class D amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009027540A (ja) | 2009-02-05 |
| US7825725B2 (en) | 2010-11-02 |
| US20090021305A1 (en) | 2009-01-22 |
| JP4785801B2 (ja) | 2011-10-05 |
| CN101350600A (zh) | 2009-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101350600B (zh) | D级放大器 | |
| EP3202025B1 (en) | A multiple output boost dc-dc power converter | |
| CN101026332B (zh) | 充电泵电路 | |
| CN100374965C (zh) | 电源电路 | |
| US9515617B2 (en) | Audio amplifier using multi-level pulse width modulation | |
| CN108880492A (zh) | D类音频放大器及其输出级功率消耗的降低方法 | |
| CN101635504B (zh) | 频率抖动电路和方法及其在开关电源中的应用 | |
| EP3378148B1 (en) | Multiple input/multiple output switching converter | |
| CN102624042A (zh) | 电池充电器数字控制电路和方法 | |
| CN102761244A (zh) | 电荷泵反馈控制装置及其方法 | |
| CN101465622B (zh) | D类音频功率放大器 | |
| CN103125067B (zh) | 优化的开关模式电源 | |
| JP5362905B2 (ja) | チャージ・ポンプ回路及びその制御方法、半導体集積回路 | |
| CN101656473B (zh) | 改善动态反应的pwm电源转换器及其控制方法 | |
| CN102844982B (zh) | 单电源d类放大器 | |
| CN100508344C (zh) | Dc-dc开关转换器器件 | |
| CN102549920B (zh) | 共模电压控制 | |
| JP6868492B2 (ja) | パルス発生回路 | |
| JP5713543B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
| KR101230862B1 (ko) | 단일 전원으로 구동되는 멀티레벨 인버터 장치 | |
| US8970269B2 (en) | Pulse width modulator and switching amplifier | |
| CN113472201B (zh) | 电压转换器及具有该电压转换器的电子设备 | |
| Chen et al. | Grid-tied inverter with current-mode asynchronous sigma-delta modulation | |
| JP5978988B2 (ja) | パルス幅変調回路及びスイッチングアンプ | |
| CN101510738A (zh) | 驱动信号产生电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: RENESAS ELECTRONICS CO., LTD. Free format text: FORMER OWNER: NEC CORP. Effective date: 20101124 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20101124 Address after: Kanagawa, Japan Applicant after: Renesas Electronics Corporation Address before: Kanagawa, Japan Applicant before: NEC Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: Renesas Electronics Corporation |
|
| CP02 | Change in the address of a patent holder |