CN101344716A - 半色调掩模、制造方法和有源矩阵型显示设备 - Google Patents
半色调掩模、制造方法和有源矩阵型显示设备 Download PDFInfo
- Publication number
- CN101344716A CN101344716A CNA2008101361459A CN200810136145A CN101344716A CN 101344716 A CN101344716 A CN 101344716A CN A2008101361459 A CNA2008101361459 A CN A2008101361459A CN 200810136145 A CN200810136145 A CN 200810136145A CN 101344716 A CN101344716 A CN 101344716A
- Authority
- CN
- China
- Prior art keywords
- pattern
- mask
- mask pattern
- corrosion
- resisting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/66—Containers specially adapted for masks, mask blanks or pellicles; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
一种用于形成具有不同膜厚度的不同抗蚀图案的半色调掩模,所述半色调掩模包括:用于形成第一抗蚀图案的第一掩模图案;用于形成具有小于第一抗蚀图案的膜厚度的第二抗蚀图案的第二掩模图案;以及形成第二掩模图案的至少部分边缘区域的第三掩模图案。第三掩模图案用于形成具有大于第二抗蚀图案的膜厚度的第三抗蚀图案。
Description
本申请根据并主张于2007年7月10日提出申请的日本专利申请第2007-181383号的优先权利益,该申请的公开内容在此整体并入本文供参考。
技术领域
本发明涉及一种半色调掩模(halftone mask)、制造方法以及有源矩阵型显示设备。
背景技术
液晶显示(LCD)装置和有机电致发光(OEL)显示装置为有源矩阵型显示设备的实例。在这种有源矩阵型显示设备的制造中,采用利用回流抗蚀图案降低光刻加工过程的数量的方法。
日本专利申请公开出版物第2002-334830号(此后称为文献1)公开了一种通过进行具有不同膜厚度的抗蚀图案的回流处理形成回流抗蚀图的技术。此抗蚀图通过利用作为曝光掩模的半色调掩模形成。
回流处理方法包括加热回流处理方法和医用流体溶解回流处理方法。通过医用流体溶解回流处理方法的抗蚀剂的散布度大于加热回流处理方法。
因此,医用流体溶解回流处理方法可以容易地使相邻的抗蚀图案合成为一体。通过医用流体溶解回流处理方法在抗蚀剂和基板之间的粘接比通过加热回流处理方法获得的粘接强。
回流抗蚀图用于诸如LCD装置的薄膜晶体管的非晶硅(a-Si)膜的图案形成。在下文中,“非晶硅膜的图案”表述为“a-Si图案”。a-Si图案存在于TFT区域(源电极和漏电极的下区域以及栅电极的上区域等)中以及数据线区域(数据线和数据线端子等的下区域)中。
在上述文献1所公开的回流抗蚀图中,由于TFT区域和数据线区域的a-Si图案宽度变得比漏电极、源电极以及数据线的宽度大(参见文献1的图5-图7),所以TFT区域和栅电极之间的寄生电容增加。由于数据线区域的a-Si图案宽度变大,所以数据线和像素电极之间的寄生电容也增加。
这种寄生电容的增加使得信号传递延迟并减缓了转换速度,而且在LCD装置的显示图像中也造成显示不均衡。
已经知道利用用于抑制数据线区域中的a-Si图案宽度的增加的半色调掩模的方法。图19A到图19F显示了通过利用相关技术领域中的半色调掩模在TFT基板上形成抗蚀图案的过程。图19A是对应于TFT区域的半色调掩模的俯视图,而图19B是在图19A中的x1-x1的横截面处的截面图。
形成于显示在图19A和图19B中的玻璃基板211上的半色调掩模200包括第一掩模图案221和222以及第二掩模图案241和242。第一掩模图案221是对应于靠近TFT通道的漏极区域的掩模图案,而第二掩模图案241是对应于远离TFT通道的漏极区域的掩模图案。第一掩模图案222是对应于靠近TFT通道的源极区域的掩模图案,第二掩模图案242是对应于远离TFT通道的源极区域的掩模图案。
图19C显示了通过利用此半色调掩模200形成的抗蚀图案221a、222a、241a和242a的截面图。使用的抗蚀剂为正性抗蚀剂。抗蚀图案221a、222a、241a和242a形成于a-Si膜251和金属膜252层叠在其上的基板250上。
如图19C所示,抗蚀图案241a和242a对应于第二掩模图案241和242形成,而抗蚀图案221a和222a对应于第一掩模图案221和222形成。用第二掩模图案241和242形成的抗蚀图案241a和242a的膜厚度比用第一掩模图案221和222形成的抗蚀图案221a和222a的膜厚度薄。金属膜252通过利用这种抗蚀图案221a、222a、241a和242a作为蚀刻掩模被蚀刻。
图19D是通过蚀刻金属膜252形成的金属膜图案252a的截面图。当形成金属膜图案252a后,对抗蚀图案221a、222a、241a和242a进行回流处理。
图19E是通过回流处理形成的回流抗蚀图案221b、222b、241b和242b的截面图。由于厚膜抗蚀图案221a和222a通过回流处理广泛散布,所以回流抗蚀图案221b和222b合成为一体。另一方面,由于薄膜抗蚀图案241a和242a通过回流处理没有更多地散布,回流抗蚀图案241b和242b的形状变化都很小。
图19F是通过利用作为蚀刻掩模的回流抗蚀图案221b、222b、241b和242b蚀刻a-Si膜251形成的a-Si图案251a的截面图。因此,即使进行回流处理,由于回流抗蚀图案241b和242b的形状变化很小,所以也会抑制a-Si图案251a宽度的增加(参见文献1的图8-图11)。
然而,存在的问题是使得对应于第二掩模图案241和242形成的a-Si图案251a中的宽度尺寸变化。这种宽度尺寸的变化使有源矩阵型显示设备的性能和可靠性变差。
这是因为如果由于曝光光线的环绕造成膜厚度变得较薄,则容易增加抗蚀图案的宽度尺寸的变化。
薄膜抗蚀图案241a和242a的边缘在金属膜252的蚀刻步骤中容易减小,且抗蚀图案的边缘在干燥步骤等步骤中也容易收缩。
发明内容
本发明的示例目的是提供一种可以用于形成具有精确尺寸的图案的半色调掩模、一种制造方法和一种有源矩阵型显示设备。
一种用于形成不同膜厚度的抗蚀图案的半色调掩模包括:用于形成第一抗蚀图案的第一掩模图案;用于形成具有小于第一抗蚀图案的膜厚度的膜厚度的第二抗蚀图案的第二掩模图案;以及形成第二掩模图案的至少一部分边缘区域的第三掩模图案。第三掩模图案用于形成具有大于第二抗蚀图案的膜厚度的膜厚度的第三抗蚀图案。
附图说明
本发明的示例特征和优点将从以下参考附图的具体说明变得清晰,其中:
图1A和图1B显示了第一示例实施例的半色调掩模,其中图1A是俯视图,图1B是截面图;
图2A到图2E显示了通过利用第一示例实施例的半色调掩模在基板上形成图案的过程简图;其中图2A涉及曝光步骤,图2B和图2C涉及蚀刻步骤,图2D涉及回流步骤,图2E涉及利用回流抗蚀剂的蚀刻步骤;
图3A到图3F是显示根据第二示例实施例的半色调掩模的各实例的简图,其中图3A是属于TET区域的所使用的掩模图案的俯视图,图3B是X6-X6截面图,图3C是用在数据线端子区域的掩模图案的俯视图,图3D是X7-X7截面图,图3E是设置有用在数据线端子区域的第三掩模图案的掩模图案俯视图,图3F是X8-X8截面图。
图4A到图4E显示了用于制造根据第二示例实施例的半色调掩模的过程简图,其中图4A和图4B涉及用于形成对应于第一遮光膜图案的潜像的曝光步骤,图4C到图4E涉及用于形成第一遮光膜图案的图案形成步骤;
图5A到图5D仍然显示用于制造根据第二示例实施例的半色调掩模的过程简图,其中图5A和图5B涉及用于形成对应于第二遮光膜图案的另一潜像的曝光步骤,图5C和图5D涉及用于在第一遮光膜图案上形成第二遮光膜图案的图案形成步骤;
图6A到图6E显示了用于制造根据第二示例实施例的半色调掩模的另一过程简图,其中图6A和图6B涉及用于形成对应于第二遮光膜图案的潜像的曝光步骤,图6C到图6E涉及用于形成第二遮光膜图案的图案形成步骤;
图7A到图7D仍然显示用于制造根据第二示例实施例的半色调掩模的另一过程简图,其中图7A和图7B涉及用于形成对应于第一遮光膜图案的另一潜像的曝光步骤,图7C和图7D涉及用于在第二遮光膜图案上形成第一遮光膜图案的图案形成步骤;
图8A到图8F进一步显示了用于制造根据第二示例实施例的半色调掩模的另一过程简图,其中图8A和图8B涉及曝光步骤,图8C到图8F分别涉及用于形成第二遮光膜图案和第一遮光膜图案的图案形成步骤;
图9是显示第二示例实施例的第三掩模图案的形成条件的图式;
图10显示了确定第三图案对根据第二示例实施例形成的抗蚀图案的宽度尺寸精度的影响的实验结果;
图11是第三示例实施例的TFT基板的部分俯视图;
图12是第三示例实施例的像素的俯视图;
图13A和图13B显示了根据第三示例实施例的TFT的细节,其中图13A是TFT的俯视图,图13B是在图13A的x3-x3横截面处的截面图;
图14A到图14C显示了根据第三示例实施例的数据线端子单元的细节,其中图14A是数据线端子单元的俯视图,图14B是X4-X4横截面,图14C是X5-X5横截面;
图15A到图15F是一直到形成用于制造根据第三示例实施例的TFT的抗蚀图案的过程简图,其中图15A涉及掩模图案的结构,图15B到图15E涉及曝光步骤,图15F涉及用于形成抗蚀图案的显影步骤;
图16A到图16E是进行用于制造根据第三示例实施例的TFT的回流处理的过程简图,其中图16A和16B涉及蚀刻步骤,图16C涉及回流步骤,图16D和图16E涉及另一蚀刻步骤;
图17A到图17E是一直到形成用于制造根据第三示例实施例的TFT的透明电极的过程简图,其中图17A到图17C涉及用于形成接触孔的步骤,图17D和图17E涉及用于形成透明电极的步骤;
图18是使用通过第三示例实施例制造的TFT基板的LCD装置的截面图;以及
图19A到图19F是用于通过利用根据相关技术的半色调掩模在TFT基板上形成抗蚀图案的过程简图,其中图19A涉及对应于TFT区域的半色调掩模的俯视图,图19B涉及在图19A中的X1-X1横截面处的截面图,图19C到图19F涉及用于形成抗蚀图案的各截面图。
具体实施方式
下面将根据附图具体说明本发明的示例实施例。虽然每个以下示例实施例说明了将作为实例用于曝光到正性抗蚀剂的正性类型的半色调掩模,但也可以应用到负性类型的半色调掩模。
当指定掩模图案和抗蚀图案的形状和尺寸时,用“宽度”、“厚度”、“矩形”、“线形”等说明。“宽度”是基板的平面方向的尺寸,“厚度”是基板的垂直尺寸,而“矩形”和“线形”是当从顶部观看基板时的形状。
首先说明本发明的第一示例实施例。图1A显示了半色调掩模500的俯视图,而图1B显示了图1A中的X2-X2的横截面处的截面图。
半色调掩模500设置有第一掩模图案502、具有比第一掩模图案502大的透射系数的第二掩模图案503、以及第三掩模图案504。第三掩模图案504为形成于第二掩模图案503的至少一些边缘区域中的线形掩模图案。
设置第三掩模图案504的第二掩模图案503的边缘区域为需要抑制第二掩模图案503的尺寸变化的区域。这种区域的实例为沿第二掩模图案的边缘的区域和为在距离第二掩模图案的边缘预定距离处的内侧的区域。当沿第二掩模图案503的边缘形成第三掩模图案504时,第二掩模图案503和第三掩模图案504的边缘重叠。
接下来,将参照图2A到2E说明利用半色调掩模500在基板510上形成图案的步骤。两种蚀刻层形成于基板510上,并进一步涂敷抗蚀剂513。为便于说明,a-Si膜511和金属膜512预示两种蚀刻层。
首先,进行利用半色调掩模500的曝光(图2A)。由此,形成分别与第一掩模图案502、第二掩模图案503以及第三掩模图案504相对应的第一抗蚀图案502a、第二抗蚀图案503a和第三抗蚀图案504a(图2B)。
在图2A中显示的部分放大图中,“h1”显示了第二掩模图案503的厚度,“h2”显示了第三掩模图案504的厚度。“La”显示了第三掩模图案504的宽度。在图2B中同样显示的部分放大图中,“h3”显示了第二抗蚀图案503a的厚度,“h4”显示了第三抗蚀图案504a的厚度。“Lb”显示了第三抗蚀图案504a的宽度。
金属膜512通过利用作为蚀刻掩模的抗蚀图案502a、503a和504a被刻蚀,并形成金属图512a(图2C)。
接下来,通过进行回流处理形成回流抗蚀图案502b、503b和504b(图2D)。a-Si膜511通过利用作为蚀刻掩模的回流抗蚀图案502b、503b和504b被蚀刻,并形成a-Si图511a(图2E)。
第三抗蚀图案504a至少形成在第二抗蚀图案503a的一些边缘区域中,且该第三抗蚀图案的宽度较窄。由于第二抗蚀图案503a的边缘区域受到第三抗蚀图案504a保护,所以第二抗蚀图案503a的边缘在金属膜512的蚀刻步骤中不会减小。因此,可以抑制第二抗蚀图案503a的宽度尺寸的变化。
由于第二抗蚀图案503a的边缘区域通过第三抗蚀图案504a保护,因此第二抗蚀图案503a的边缘既不会由于回流处理收缩,也不会由于干燥处理收缩。
另外,由于第三抗蚀图案504a的膜厚度h4比第二抗蚀图案503a的膜厚度h3厚,所以第三抗蚀图案504a倾向于在回流处理中广泛散布,并具有尺寸改变的可能性。然而,由于第三抗蚀图案504a的宽度Lb窄,所以朝向宽度方向的散布在回流处理中受到金属抗蚀剂的表面张力的抑制。因此,通过作为蚀刻掩模的第三抗蚀图案504a形成的a-Si图案511a的尺寸变化变小。
接下来将说明第二示例实施例。此示例实施例涉及半色调掩模的详细制造方法。图3A到图3F是显示半色调掩模300的各实例的简图。图3A显示了对应于TFT的掩模图案的俯视图,图3B显示了图3A的X6-X6截面图。图3C显示了对应于数据线端子的掩模图案的俯视图,图3D是图3C中的X7-X7截面图。图3E显示了对应于设置有第三掩模图案333的数据线端子的掩模图案,图3F显示了图3E中的X8-X8截面图。
半色调掩模300设置有为矩形的第一掩模图案321,322和323、为矩形的第二掩模图案341,342,343和344、以及为线形的第三掩模图案331,332和333。第一掩模图案323形成于第二掩模图案341中。
第二掩模图案341、342、343和344的膜厚度比第一掩模图案321、322、331和332以及第三掩模图案331、332和333薄。
这种半色调掩模300根据图4A到图4E、图5A到图5D显示的加工步骤制造。为便于说明,半色调掩模300将具有在图5D中显示的掩模图案,所述掩模图案具有第一遮光膜图案23和第二遮光膜图案24。在此情况下,第一掩模图案30和/或第三掩模图案32对应于具有第一遮光膜图案23和第二遮光膜图案24的重叠区域,而第二掩模图案31对应于只具有第二遮光膜图案24的区域。
首先,第一遮光膜23a形成于玻璃基板21上,第一抗蚀剂25a涂敷在此第一遮光膜23a上(图24A)。而潜像25c通过利用曝光掩模26曝光形成。然后,进行显影并形成第一抗蚀图案25b(图4B和图4C)。第一抗蚀图案25b对应于第一掩模图案30和/或第三掩模图案32的形状。
第一遮光膜23a通过利用作为蚀刻掩模的该第一抗蚀膜25b被蚀刻,并形成第一遮光膜图案23(图4D和图4E)。
接下来,形成第二遮光膜24a并将第二抗蚀剂27a涂敷到该第二遮光膜上(图5A)。利用曝光掩模28曝光并形成潜像27c(图5B)。
然后,进行显影,并形成第二抗蚀图案27b(图5C)。此第二抗蚀图案27b对应于第二掩模图案31的形状。第二遮光膜24a通过利用作为蚀刻掩模的第二抗蚀图案27b被蚀刻,并形成第二遮光膜图案24(图5D)。
在上述半色调掩模制造方法中,第二遮光膜图案24在第一遮光膜图案23已经形成后形成。然而,第二遮光膜图案24可以如下所述在第一遮光膜图案23之前形成。
下面将参照图6A到6E和图7A到7D说明此半色调掩模制造方法。首先,第二遮光膜24a形成于玻璃基板21上,将第二蚀刻剂27a涂敷到该第二遮光膜上。并通过利用曝光掩模28曝光,形成潜像27c(图6A和图6B)。
显影第二曝光抗蚀剂27a并形成第二抗蚀图案27b(图6C)。第二遮光膜24a通过利用作为蚀刻掩模的此第二抗蚀图案27b被蚀刻,并形成第二遮光膜图案24(图6D和图6E)。
接下来,形成第一遮光膜23a并将第一抗蚀剂25a涂敷到该第一遮光膜上(图7A)。然后,通过利用曝光掩模26曝光(图7B),并形成第一抗蚀图案25b(图7C)。
第一遮光膜23a通过利用作为蚀刻掩模的此第一抗蚀图案25b被蚀刻,并形成第一遮光膜图案23(图7D)。
由此,第一掩模图案30和/或第三掩模图案32对应于具有第一遮光膜图案23和第二遮光膜图案24的重叠区域,而第二掩模图案31对应于只具有第二遮光膜图案24的区域。
在上述半色调掩模制造方法中,曝光步骤在膜形成步骤之后进行。在这种情况下,遮蔽了对准标记,使得膜无法覆盖对准标记。或是在曝光步骤之前,进行去除对准标记上的覆盖膜的去除步骤。这种处理防止了掩模的对准精度的降低。
在上述半色调掩模制造方法中,曝光步骤进行两次。然而,只进行一次曝光步骤的制造如下也可实现。此制造方法参照图8A到8F说明。
首先,第二遮光膜24a和第一遮光膜23a在玻璃基板21上顺序形成,并将抗蚀剂29a涂敷到上面(图8A)。并通过曝光形成潜像29c。通过对该潜像显影,形成包括厚膜抗蚀层和薄膜抗蚀层的抗蚀图案29b(图8B和图8C)。
第一遮光膜23a和第二遮光膜24a通过利用作为蚀刻掩模的抗蚀图案29b被蚀刻,并形成第一遮光图案23b和第二遮光图案24b(图8D)。
然后,抗蚀图案29d通过利用灰化或类似方式均匀地只去除预定量的抗蚀图案29b而形成。在此,待去除的预定量为等于薄抗蚀层的厚度量。而第一遮光膜图案23通过利用抗蚀图案29d蚀刻第一遮光图案23b而形成(图8E和图8F)。
由此,第一掩模图案30和/或第三掩模图案32对应于具有第一遮光膜图案23和第二遮光膜图案24的重叠区域,而第二掩模图案31对应于只具有第二遮光膜图案24的区域。
由于上述半色调掩模的第一掩模图案和第三掩模图案具有相同的膜厚度,所以这些透射系数为相同的值。
然而,还可能存在需要通过第一掩模图案和第三掩模图案改变透射系数的情况。在这种情况下,第三掩模图案的膜厚度应该具有与第一掩模图案相比不同的膜厚度。然而,在线形的第三掩模图案中,曝光光线的环绕比(wraparound ratio)变大。为此,对应于第三掩模图案形成的抗蚀图案的膜厚度倾向于变为比具有大宽度的第一掩模图案薄。因此,当确定第三掩模图案的膜厚度时,必须考虑上述实际情况。
铬、钽和硅化钼可以作为第二遮光膜的材料使用。可以使用主要成分包含铬的氧化铬、氮氧化铬和氟氧化铬。
作为第一遮光膜的材料,可以使用主要成分包含铬的膜、以及层叠主要成分包含铬的膜和主要成分包含钽、硅化钼以及铬中的一种的膜的多层膜。铬、氮化铬以及氟化铬可以作为主要成分包含铬的膜的示例。作为多层膜,可以示例主要成分包含氮化铬的膜的层叠膜和主要成分包含氧化铬或氮氧化铬的膜。
还可以提供间层膜以插入第一遮光膜和第二遮光膜之间。作为这种间层膜,可以示例包含主要成分为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪、氧化锆、氧化钽、氧化钼、氧化硅钽、氧化硅钼、氟化铬、氟氧化铬、氧化锡、氧化铟、氧化铟锡以及氧化锌中的至少一种的膜,该膜具有组合的纯度。
曝光的第一掩模图案的透射系数T1、第二掩模图案的透射系数T2以及第三掩模图案的透射系数T3确定这种材料的种类和膜厚度,使得可以满足0%≤T1<5%、10≤T2≤70%以及5%≤T3≤10%。通过这些,通过利用半色调掩模形成的抗蚀图案变为适当的膜厚度。
如图9所示,优选形成为第三掩模图案和第二掩模图案的边缘之间的距离d可以满足0μm≤d≤1.5μm。对于第三掩模图案的线宽Lw1,优选满足0.5μm≤Lw1<3μm,而对于相邻图案的间隙Lw2,优选满足0.1μm≤Lw2<10.0μm。对于第二掩模图案的面积,优选为第一掩模图案和第三掩模图案的面积和的10%或更多。通过设立掩模图案所包含的材料、膜厚度、尺寸等以便满足上述条件,可以形成具有适当的膜厚度的抗蚀图案。
图10显示了通过测量两个样品抗蚀图案的宽度L1的36个点确定第三图案对抗蚀图案的宽度尺寸精度的影响的实验结果。样品1是通过利用具有在图3F所示的第二掩模图案的边缘中的第三掩模图案的掩模图案形成的抗蚀图案。样品2是通过利用图3D所示的仅有第二掩模图案的掩模图案形成的抗蚀图案。
在图10中,由于一些测量结果具有相同的值,因此只说明了20个点的测量结果。矩形区域中的条状区域显示了样品1和样品2的每个抗蚀图案。
如图10所示,样品1的线宽L1的测量结果为平均值是7.24μm,且标准偏差值的三倍(3σ)为0.762μm,而样品2的线宽L1的测量结果为平均值是7.63μm,且标准偏差值的三倍(3σ)为1.565μm。
如上所述,第三掩模图案抑制了抗蚀膜的尺寸的变化且提高了尺寸精度。由于第三掩模图案可以与第一掩模图案同时形成,所以该第三掩模图案可以获得尺寸精度的改进,而不会增加任何特殊的步骤。
接下来将说明第三示例实施例。此实施例涉及通过利用上述半色调掩模制造的垂直电场型LCD装置。本实施例的半色调掩模还可应用到共面转换(In Plane Switching)型液晶显示器。由于所述LCD装置用作说明有源矩阵型显示设备的实例,所以该LCD装置还可以应用到有机电致发光显示装置等。
虽然反交错型(inverted stagger type)(底部栅极型)作为TFT的实例说明,但TFT也可以为交错类型(顶部栅极形式)。反交错型TFT具有栅电极在半导体层的下侧形成而源电极和漏电极在半导体层的上侧形成的结构。
图11显示了液晶显示装置中的TFT基板1的俯视图,而图12显示了一个像素3的示意图。
TFT基板1设置有玻璃基板2,扫描线4、数据线5、栅极端子7和数据线端子9形成于此玻璃基板2上。栅极端子7和数据线端子9形成于TFT基板1的端部区域中。
彼此相互连接的多个扫描线4和数据线5将显示区域分隔成多个区域。一个分隔部分的区域对应于一个像素3,而TFT11和像素电极3a形成于每个像素3中。扫描线4通过栅极导线6与栅极端子7电连接,数据线5通过信号导线8与数据线端子9电连接。TFT11的栅电极4a连接到扫描线4,TFT11的漏电极5a连接到数据线5。
当栅电极4a的电势根据扫描线4的信号改变时导通及截止TFT11。当TFT11在导通状态时,数据线5的信号通过漏电极5a和源电极5b施加到像素电极3a。
图13A和图13B具体显示了TFT11的细节。图13A详细显示了TFT11的平面视图,图13B显示了图13A的X3-X3的截面图。图14A到图14C显示了图11中显示的数据线端子9的细节。图14A显示了数据线端子9的平面视图,图14B显示了图14A的X4-X4的截面图,图14C显示了图14A的X5-X5截面图。
如图13B所示,接触层10a、漏电极5a以及源电极5b形成于半导体层10上。栅极绝缘膜12和栅电极4a形成于半导体层10下方。源电极5b通过形成于钝化膜12a中的接触孔12b与像素电极3a连接。栅电极4a和扫描线4由相同的金属膜形成,而漏电极5a和数据线5由相同的金属膜形成。
如图14B以及图14C所示,数据线端子9和信号导线8为栅极绝缘膜12、半导体层10、接触层10a、数据线端子电极5c以及钝化膜12a的层状产品。然而,数据线端子9与信号导线8的不同之处在于,接触孔12b形成于数据线端子9的钝化膜12a中,并且数据线端子电极5c和像素电极3a连接到数据线端子9。数据线端子9和信号导线8中的半导体层10的宽度尺寸与数据线端子电极5c的宽度尺寸相同。
下面将参照图15A到图15F、图16A到16E以及图17A到图17E说明这种TFT基板1的制造方法。
图15A到图15F显示了一直到形成抗蚀图案的过程简图,图16A到16E显示了一直到通过回流抗蚀图案蚀刻的过程简图,图17A到图17E显示了一直到形成透明电极的过程简图。
在图15A中,左侧图是对应于图3A的TFT区域的俯视图,中间图是对应于图3C的数据线端子的俯视图,右侧图是设置有与图3E相对应的第三掩模图案的数据线端子的俯视图。而在图15B到图15F、图16A到16E以及图17A到图17E的每个中,图的左侧部分显示了图15A的X9-X9截面图,图的中间部分显示了X10-X10截面图,图的右侧部分显示了X11-X11截面图。此后,当区分图的左侧部分、图的中间部分和图的右侧部分时,“L”、“M”和和“R”附加到图号的后面。例如,图15A的左侧部分表示为图15A-L,图15A的中间部分表示为图15A-M,图15A的右侧部分表示为图15A-R。
下面将参照图15A到图15F说明一直到形成抗蚀图案的制造方法。首先,栅电极4a通过在玻璃基板2上形成金属膜、并利用公知的光刻加工技术、蚀刻技术等加工此金属膜形成(图15B)。此时,扫描线(未示出)也通过加工与栅电极4a相同的金属膜形成。然而,由于数据线端子9和数据线5都没有对应于栅电极4a的配线层,所以蚀刻且不保留此区域的金属膜(图15B-M和图15B-R)。
由铝、钼、铬以及包含这些金属作为主要成分的合金等制成的金属膜通过利用溅射法形成100nm-500nm的厚度。
接下来,诸如氮化硅膜等的栅极绝缘膜12、包含非晶硅(a-Si)的半导体层10、包含高杂质浓度n+非晶硅(a-n+Si)的接触层10a、以及包含铬和铝等的合金的数据线端子电极5c中的每个膜以此顺序层叠(图15C)。栅极绝缘膜12、半导体层10以及接触层10a通过利用离子-CVD法形成,并且每个膜的厚度分别为大约400nm、300nm和50nm。数据线端子电极5c的膜厚度为大约250nm。
接着,涂敷正性类型的光致抗蚀剂,并在80℃-100℃的温度下进行热处理。通过热处理去除光致抗蚀剂中的溶剂成分并形成抗蚀膜13(图15D)。
然后,通过利用具有预定图案的上述半色调掩模16进行曝光处理(图15E)。半色调掩模16的图案包括第一掩模图案321,322和323、第二掩模图案341和342、以及第三掩模图案331和332。
由于图15E为图15A的X9-X9截面图,因此第三掩模图案331在图15E中未示出。抗蚀膜13根据第一掩模图案321,322和323、第二掩模图案341和342、以及第三掩模图案331和332的透射系数曝光。当曝光后,通过显影液(例如,碱溶液)进行显影处理(图15F)。
由此,形成其对应于第一掩模图案321、322和323的膜厚度为大约1.5μm-2.5μm的第一抗蚀图案321a、322a以及323a。形成其对应于第二掩模图案341和342的膜厚度为大约0.2μm-1.5μm的第二抗蚀图案341a和342a。形成其对应于第三掩模图案331和332形成膜厚度为大约1.5μm-2.5μm的第三抗蚀图案332a。第一抗蚀图案321a、322a以及323a的膜厚度比第二抗蚀图341a和342a的膜厚度厚。
第三抗蚀图案332a形成于具有高精度宽度尺寸的第二抗蚀图案341a和342a的边缘中,并通过其抑制宽度尺寸的变化。
接下来将参照图16A到图16E说明进行抗蚀图案的回流处理的制造方法。
首先,通过利用作为蚀刻掩模的第一抗蚀图案321a,322a以及323a、第二抗蚀图案341a和342a、以及辅助抗蚀图案332a对数据线端子电极5c和接触层10a进行干燥蚀刻。(图16B)。
通过此蚀刻步骤形成漏电极5a、源电极5b、数据线5以及接触层10a。通过将源极区域的接触层10a和漏极区域分开在半导体层10中形成通道(图16B-L)。
数据线5、数据线端子9和信号导线8在图11中示出而在图16A到16E中未示出。形成数据线5、数据线端子9和信号导线8中的每一个的数据线端子电极5c和接触层10a(图16B-M、图16B-R)。
当蚀刻数据线端子电极5c和接触层10a后,通过将玻璃基板2曝光在有机溶剂的蒸气中进行回流处理(图16C)。作为有机溶剂,可以示例丙酮和丙二醇单乙醚。作为曝光时间,可以示例为大约0.1到3分钟。
有机溶剂渗透抗蚀剂且抗蚀剂熔化并开始回流。当抗蚀图案开始回流时,厚膜的第一抗蚀图案321a、322a和323a散布,并形成第一回流抗蚀图案321b、322b和323b。
此时,第一回流抗蚀图案321b和第一回流抗蚀图案322b在区域K中合为一体(图16D-L)。此合为一体的区域对应于TFT的通道区域。
回流还进行到第二抗蚀图案341a和342a,且回流转入到第二回流抗蚀图案341b和342b。然而,即使第二抗蚀图案341a和342a进行回流,由于抗蚀剂的表面张力,所述第二抗蚀图案也不会散布很多,且形状的变化很小。
因此,由于回流程度依赖于抗蚀图案的厚度变化,所以抗蚀图案的厚度根据通过回流减少的抗蚀剂厚度以及以下蚀刻步骤要求的抗蚀特性设立。
由于与平坦部分相比,抗蚀图案的边缘部分容易通过蚀刻步骤去除,所以宽度尺寸倾向于容易变化。如上所述,宽度尺寸的变化造成增加寄生电容,所以损坏了图像显示特性。
因此,在本发明中,通过预测抗蚀剂的边缘部分通过蚀刻过程被去除,第三抗蚀图案331a和332a形成有厚膜。由于第三抗蚀图案331a和332a为具有窄宽度的线形,所以当抗蚀图案的熔化散布很小时具有表面张力的效果。因此,所述第三抗蚀图案变为可能抑制第二抗蚀图案341a和342a的尺寸的变化。
对于第三掩模图案,当在第二掩模图案中对应于漏电极5a和源电极5b的相对区域设置第三掩模图案时,该第三掩模图案优选具有大于至少9μm2的面积。对于第三掩模图案,当在第二掩模图案中对应于接触孔设置第三掩模图案时,优选具有大于至少9μm2的面积。因此,通过设立第三掩模图案的面积,平衡试图散布的力和通过表面张力产生的力,并抑制第二抗蚀图案341a和342a的尺寸变化。
接下来,这种回流抗蚀剂用作蚀刻掩模,并蚀刻半导体层10(图16D)。例如,通过反应性离子蚀刻方法进行蚀刻。
由于对应于源极区域和漏极区域的第一回流抗蚀图案321b和第一回流抗蚀图案322b在区域K中合为一体,所以形成与源极区域、通道区域和漏极区域形成一体的半导体区域。
接着将参照图17A到17E说明一直到形成透明电极的制造方法。当剥离回流抗蚀剂后,氮化硅膜或氧化硅膜的钝化膜12a形成于整个表面上(图17A)。
抗蚀剂50涂敷在钝化膜12a上,然后,通过利用设置有对应于接触孔12b的掩模图案55a的掩模54进行曝光处理并形成潜像50a(图17B)。
然后,通过利用作为蚀刻掩模的显影抗蚀图案蚀刻钝化膜12a并形成接触孔12b(图17C)。
接下来,透明导电膜56(例如,ITO(氧化铟锡))形成于整个表面上,并将抗蚀剂57涂敷到该透明导电膜上。当通过利用掩模58并形成潜像57a进行曝光处理后,进行显影处理并形成抗蚀图案(图17D)。
通过利用作为刻蚀掩模的此抗蚀图案蚀刻透明导电膜56,并形成数据线端子区域的像素电极3a和透明电极3b(图17E)。
图18是利用以此方式形成的TFT基板的液晶显示器的截面图。
LCD装置70包括通过上述方法生产的TFT基板71、彩色滤光片、黑矩阵、相对电极、其上形成对准膜等的相对基板72、填充在相对基板72和TFT基板71之间的液晶73、在TFT基板71中辐射光线的背光单元74以及偏光板75等。
TFT通过来自扫描线的信号进行选择,且TFT执行导通和截止控制。当TFT在导通状态时,数据线的信号被施加到像素电极。
由于固定电压施加到相对电极,所以在像素电极和相对电极之间产生电场。液晶73的偏转方向根据电场改变。因此,改变对来自背光单元74的入射光线的透射系数。由此可以显示图像。
此时,因为扫描线和数据线的线宽以及TFT的通道宽度具有设计值尺寸,所以抑制了寄生电容的增加,且没有显示不均衡的高清晰度的图像显示变为可能。
虽然本发明已经参照其示例实施例进行了特别显示和说明,但本发明不局限于这些实施例。应该理解,本领域的普通技术人员在不脱离由权利要求限定的本发明的本质和范围的前提下可以做出形式和细节上的各种变更。
Claims (14)
1.一种用于形成具有不同膜厚度的抗蚀图案的半色调掩模,包括:
第一掩模图案,所述第一掩模图案用于形成第一抗蚀图案;
第二掩模图案,所述第二掩模图案用于形成具有小于所述第一抗蚀图案的膜厚度的膜厚度的第二抗蚀图案;以及
第三掩模图案,所述第三掩模图案形成所述第二掩模图案的至少部分边缘区域,并用于形成具有大于所述第二抗蚀图案的膜厚度的膜厚度的第三抗蚀图案。
2.根据权利要求1所述的半色调掩模,其中:
所述半色调掩模用于正性抗蚀剂的曝光所采用的第三掩模图案的透射系数被设定为小于所述第二掩模图案的透射系数的值,而所述半色调掩模用于负性抗蚀剂的曝光所采用的第三掩模图案的透射系数被设定为大于所述第二掩模图案的透射系数的值。
3.根据权利要求1所述的半色调掩模,其中:
所述第三掩模图案为具有预定宽度的线形图案。
4.根据权利要求3所述的半色调掩模,其中:
所述第三掩模图案的线宽在0.5μm-3μm的范围内。
5.根据权利要求3所述的半色调掩模,其中:
所述第三掩模图案的形成位置在向该图案内部的方向上距离所述第二掩模图案的边缘0μm-1.5μm。
6.根据权利要求3所述的半色调掩模,其中:
所述第三掩模图案以1.0μm-3μm的相对间隔形成到所述第二掩模图案的相对边缘中。
7.根据权利要求1所述的半色调掩模,其中:
所述第二掩模图案的面积比所述第一掩模图案和所述第三掩模图案的总面积大10%或更多。
8.根据权利要求1所述的半色调掩模,其中:
所述第一掩模图案的透射系数T1为0%≤T1<5%,所述第二掩模图案的透射系数T2为10%≤T2≤70%,所述第三掩模图案的透射系数T3为5%≤T3≤10%。
9.根据权利要求1所述的半色调掩模,其中:
所述第二掩模图案为主要成分包括钽、硅化钼以及铬中的一种的膜;以及
所述第一掩模图案和所述第三掩模图案为至少层叠主要成分包括铬的膜以及主要成分包括钽、硅化钼以及铬中的一种的膜的多层膜。
10.根据权利要求9所述的半色调掩模,其中:
所述多层膜包括包含主要成分为氮化铬的膜以及包含主要成分为氧化铬或氮氧化铬的膜。
11.根据权利要求9所述的半色调掩模,其中:
所述多层膜通过间层层叠在所述第二掩模图案上;
所述间层包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪、氧化锆、氧化钽、氧化钼、氧化硅钽、氧化硅钼、氟化铬、氟氧化铬、氧化锡、氧化铟、氧化铟锡以及氧化锌中的至少一种。
12.一种具有漏电极、源电极和数据线至少利用半色调掩模形成的TFT的有源矩阵型显示设备,包括:
半色调掩模,所述半色调掩模包括第一掩模图案、具有小于所述第一掩模图案的透射系数的透射系数的第二掩模图案、以及形成至少部分所述第二掩模图案的边缘区域的第三掩模图案,并且所述半色调掩模具有介于所述第一掩模图案和所述第二掩模图案的透射系数之间的透射系数;以及
TFT通道附近的漏电极和源电极对应于所述第一掩模图案并被形成,并且远离所述TFT通道附近的漏电极和源电极以及数据线对应于所述第二掩模图案和所述第三掩模图案并被形成。
13.一种制造具有不同透射系数的掩模图案的半色调掩模的方法,包括:
形成第一遮光膜的步骤;
通过使所述第一遮光膜形成图案形成第一图案和窄宽度的第三图案的步骤;
在所述第一图案上形成第二遮光膜的步骤;以及
通过使所述第二遮光膜形成图案形成第二图案的步骤,其中:
至少只有所述第二图案的区域的透射系数小于所述第一图案和所述第三图案的重叠区域的透射系数。
14.一种制造具有不同透射系数的掩模图案的半色调掩模的方法,包括:
顺序形成第二遮光膜、第一遮光膜以及抗蚀剂的步骤;
通过使所述抗蚀剂形成图案形成不同膜厚度的抗蚀图案的步骤;
通过利用用于蚀刻掩模的所述抗蚀图案并蚀刻所述第二遮光膜和所述第一遮光膜形成第二图案的步骤;
通过均匀地蚀刻所述抗蚀图案去除与所述抗蚀图案中的薄膜区域的厚度相对应的量的步骤;以及
通过利用用于蚀刻掩模的被均匀蚀刻的所述抗蚀图案,并蚀刻所述第一遮光膜,形成第一图案和第三图案的步骤,其中:
至少只有所述第二图案的区域的透射系数小于所述第一图案和所述第三图案的重叠区域的透射系数。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181383 | 2007-07-10 | ||
JP2007-181383 | 2007-07-10 | ||
JP2007181383 | 2007-07-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101344716A true CN101344716A (zh) | 2009-01-14 |
CN101344716B CN101344716B (zh) | 2013-02-27 |
Family
ID=40246737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101361459A Active CN101344716B (zh) | 2007-07-10 | 2008-07-10 | 半色调掩模、制造方法和有源矩阵型显示设备 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5429590B2 (zh) |
KR (2) | KR20090006024A (zh) |
CN (1) | CN101344716B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103399459B (zh) * | 2013-08-07 | 2016-06-08 | 中国科学院光电技术研究所 | 一种用于制备金属/介质纳米多层膜高质量断面的方法 |
CN107589582A (zh) * | 2017-09-04 | 2018-01-16 | 深圳市华星光电技术有限公司 | Coa显示面板及其制作方法、coa显示装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200457964Y1 (ko) * | 2009-08-31 | 2012-01-16 | 장용건 | 테이블 상판 고정부재 |
JP5983979B2 (ja) | 2010-09-15 | 2016-09-06 | Nltテクノロジー株式会社 | レンズシート、表示パネル及び電子機器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970009825B1 (ko) * | 1993-12-31 | 1997-06-18 | 현대전자산업 주식회사 | 하프톤형 위상반전 마스크 및 그 제조 방법 |
JP2001296647A (ja) * | 2000-02-10 | 2001-10-26 | Nec Corp | フォトマスクおよびこれを用いた露光方法 |
JP3616584B2 (ja) * | 2000-06-12 | 2005-02-02 | 鹿児島日本電気株式会社 | パターン形成方法及びそれを用いた表示装置の製造方法 |
JP2002006472A (ja) * | 2000-06-21 | 2002-01-09 | Oki Electric Ind Co Ltd | レジストパターンの形成方法 |
JP4920140B2 (ja) * | 2001-05-18 | 2012-04-18 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置及びその製造方法 |
JP2003029393A (ja) * | 2001-07-12 | 2003-01-29 | Matsushita Electric Ind Co Ltd | マスク、それを用いたパターン形成方法およびリソグラフィ方法 |
JP3759914B2 (ja) * | 2002-04-30 | 2006-03-29 | 松下電器産業株式会社 | フォトマスク及びそれを用いたパターン形成方法 |
JP4210166B2 (ja) * | 2003-06-30 | 2009-01-14 | Hoya株式会社 | グレートーンマスクの製造方法 |
JP2006030319A (ja) * | 2004-07-12 | 2006-02-02 | Hoya Corp | グレートーンマスク及びグレートーンマスクの製造方法 |
JP4339232B2 (ja) * | 2004-11-26 | 2009-10-07 | Nec液晶テクノロジー株式会社 | アクテイブマトリクス型表示装置用フォトマスク及びその製造方法 |
JP2008026668A (ja) * | 2006-07-21 | 2008-02-07 | Dainippon Printing Co Ltd | 階調マスク |
JP4896671B2 (ja) * | 2006-11-06 | 2012-03-14 | 三菱電機株式会社 | ハーフトーンマスク及びこれを用いたパターン基板の製造方法 |
JP4563409B2 (ja) * | 2007-01-19 | 2010-10-13 | 東京エレクトロン株式会社 | リフロー処理方法およびtftの製造方法 |
-
2008
- 2008-06-13 JP JP2008154941A patent/JP5429590B2/ja active Active
- 2008-07-10 CN CN2008101361459A patent/CN101344716B/zh active Active
- 2008-07-10 KR KR1020080067292A patent/KR20090006024A/ko not_active Application Discontinuation
-
2010
- 2010-09-24 KR KR1020100092908A patent/KR101120440B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103399459B (zh) * | 2013-08-07 | 2016-06-08 | 中国科学院光电技术研究所 | 一种用于制备金属/介质纳米多层膜高质量断面的方法 |
CN107589582A (zh) * | 2017-09-04 | 2018-01-16 | 深圳市华星光电技术有限公司 | Coa显示面板及其制作方法、coa显示装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20100119734A (ko) | 2010-11-10 |
JP2009037218A (ja) | 2009-02-19 |
KR20090006024A (ko) | 2009-01-14 |
JP5429590B2 (ja) | 2014-02-26 |
CN101344716B (zh) | 2013-02-27 |
KR101120440B1 (ko) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100937173B1 (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
WO2018214727A1 (zh) | 柔性显示基板及其制作方法、显示装置 | |
US11087985B2 (en) | Manufacturing method of TFT array substrate | |
US8691639B2 (en) | Manufacture methods of thin film transistor and array substrate and mask | |
US7935583B2 (en) | Fabrication method of pixel structure | |
US7678619B2 (en) | Method of manufacturing a thin film transistor matrix substrate | |
US10504926B2 (en) | Thin film transistor, method for fabricating the same, array substrate, and display panel | |
KR20050067934A (ko) | 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법 | |
US6461886B1 (en) | Method of manufacturing a semiconductor device | |
CN101344716B (zh) | 半色调掩模、制造方法和有源矩阵型显示设备 | |
US6376288B1 (en) | Method of forming thin film transistors for use in a liquid crystal display | |
KR20170084386A (ko) | 박막 트랜지스터 어레이 패널 및 그 제조 방법 | |
KR101294689B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치의 제조방법 | |
TW201322340A (zh) | 畫素結構及其製作方法 | |
TWI567998B (zh) | 灰階式光罩、薄膜電晶體及主動元件陣列基板 | |
US8530144B2 (en) | Photomask and method for fabricating source/drain electrode of thin film transistor | |
CN113219749B (zh) | 主动元件阵列基板以及显示面板 | |
US7589030B2 (en) | Liquid crystal display device and fabricating method thereof | |
TW201606861A (zh) | 薄膜電晶體的製造方法 | |
KR20080048103A (ko) | 표시기판 및 이의 제조 방법 | |
WO2023108429A1 (zh) | 薄膜晶体管的制备方法、阵列基板及显示面板 | |
KR101252480B1 (ko) | 액정표시소자 및 그 제조방법 | |
TW201921070A (zh) | 陣列基板 | |
US20160027930A1 (en) | Pixel array structure and manufacturing method thereof, array substrate and display device | |
KR100417915B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |