CN101315888A - 低阻导电结构、包括其的器件和系统以及形成其的方法 - Google Patents

低阻导电结构、包括其的器件和系统以及形成其的方法 Download PDF

Info

Publication number
CN101315888A
CN101315888A CNA2008101087948A CN200810108794A CN101315888A CN 101315888 A CN101315888 A CN 101315888A CN A2008101087948 A CNA2008101087948 A CN A2008101087948A CN 200810108794 A CN200810108794 A CN 200810108794A CN 101315888 A CN101315888 A CN 101315888A
Authority
CN
China
Prior art keywords
layer
nucleating layer
nucleating
composition
process chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101087948A
Other languages
English (en)
Inventor
朴津镐
崔吉铉
李相遇
李虎基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101315888A publication Critical patent/CN101315888A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种低阻导电结构、包括其的器件和系统以及形成其的方法，所述导电结构包括通过在衬底上执行循环淀积工艺形成的第一成核层、通过CVD工艺形成于所述第一成核层上的第二成核层以及形成于所述第二成核层上的体金属层。

Description

低阻导电结构、包括其的器件和系统以及形成其的方法
技术领域
本发明的实施例总体涉及电子器件中的各种导电结构。更具体而言，本发明的实施例涉及包括体金属(bulk metal)层的低电阻导电结构、包括其的器件和系统、形成其的方法以及能够制造其的系统。
背景技术
近来致力于提高现代电子器件的速度和集成密度的努力导致了对这些器件内的诸如线连接、接触、电极结构等的导电结构的更高的性能和和质量要求。例如，随着电子器件内的信号切换速率的提高和形成所述器件的各个元件的平均尺寸的降低，器件内的各种导电结构的几何结构、性态和电阻特性也变得越来越重要。必须仔细考虑这些特性，从而避免产生信号讹误、不希望的信号时延、数据误差、过量热散逸等的可能性。此外，随着形成所述器件的各个元件的平均尺寸的降低，所能够容许的制造变化的范围也越来越有限，因为不断变小的物理缺陷或工艺偏差均能够在以几何结构非常小的元件实现的器件和系统内引发更为显著的问题。
一般而言，导电结构的性能是其电阻抗的函数，电阻抗是电阻率或者单位面积电阻的函数。例如，随着导电结构的电阻的增大，其对信号噪声的抗扰性就会降低。导电结构还倾向于在信号传输过程中散发更多的热量，并且通过导电结构的总电子迁移率倾向于降低。
概况而言，导电结构的电阻是其几何结构和电阻率特性的函数。具体而言，随着导电结构的长度的增大，或者其截面面积的减小，其电阻倾向于按比例增大。类似地，随着导电结构的电阻率的增大，其总电阻和阻抗也增大。
由于现代电子器件的集成密度要求越来越高，因此必须降低各个导电结构的尺寸，以提供越来越有限的芯片面积。结果，导电结构诸如现代电子器件内的构图信号线正在变得越来越薄和窄。其他导电结构，例如接触(contact)，也在变得越来越小且汇集得越来越紧密。为了补偿几何结构中的这些变化，通常采用诸如钨(W)的特定低电阻率材料形成导电结构。例如，现代存储器件，尤其是闪速存储器件，通常包括由包括钨的一个或多个材料层形成的位线。
令人遗憾的是，体金属层-包括具有钨的体金属层-的常规形成方法存在各种缺点，这些缺点阻碍了具有所需几何结构和足够性能的导电结构的实现。
在近来的旨在提高具有缩小的几何结构的导电结构的性能的尝试中，采用了某些成核工艺。希望由各种成核工艺形成的材料层允许制造具有适当的电阻率特性的、更薄、更窄和/或更小的导电结构。
但是，一些成核层，例如，由各种循环淀积法(cyclical deposition method)形成的成核层在表现出良好的核分布均匀性的同时，还表现出了较高的电阻率。相反，其他成核层，例如，通过化学气相淀积(CVD)法形成的成核层，或多或少表现出了好的电阻率特性，但是核分布均匀性差。因此，仍然难以由具有可接受的集料性能品质(aggregate performance quality)的体金属层制造具有小几何结构的导电结构。
发明内容
本发明的实施例提供了包括体金属层的低电阻率导电结构、其形成方法、包括所述导电结构的器件和系统以及制造所述导电结构的制造系统。与采用常规方法形成的体金属层相比，在所选的本发明的实施例中，形成了具有均匀分布的核的、带有相对较大的材料晶粒的体金属层。
在一个实施例中，本发明提供了一种导电结构的形成方法，包括：采用循环淀积工艺在衬底上形成第一成核层；采用化学气相淀积(CVD)工艺在所述第一成核层上形成第二成核层；以及在所述第二成核层上形成体金属层。
在另一实施例中，本发明提供了一种导电结构，其包括：形成于衬底上且具有第一材料晶粒尺寸的第一成核层；形成于所述第一成核层上并具有大于所述第一材料晶粒尺寸的第二材料晶粒尺寸的第二成核层；以及形成于所述第二成核层上的体金属层。
在另一实施例中，本发明提供了一种晶体管，其包括：形成于衬底上的栅极结构；以及在所述衬底内形成于所述栅极结构的两侧的相对的源极区/漏极区。所述栅极结构包括栅电极，所述栅电极包括：形成于所述衬底上并具有第一材料晶粒尺寸的构图的第一成核层；形成于所述构图的第一成核层上的具有大于所述第一材料晶粒尺寸的第二材料晶粒尺寸的构图的第二成核层；以及形成于所述构图的第二成核层上的构图的体金属层。
在一个相关方面，所述晶体管还包括：形成于所述衬底上的构图的栅极绝缘层；形成于所述构图的栅极绝缘层上的构图的多晶硅层；以及形成于所述构图的多晶硅层上的构图的导电层，其中，所述构图的第一成核层形成于所述构图的导电层上。在另一相关方面，所述晶体管还包括：形成于所述衬底上的构图的绝缘层、形成于所述构图的绝缘层上的构图的电荷存储层、形成于所述构图的电荷存储层上的构图的阻挡绝缘层、以及形成于所述构图的阻挡绝缘层上的构图的导电层，其中，所述构图的第一成核层形成于所述构图的导电层上。
在另一实施例中，本发明提供了一种完全在单个工艺室(process chamber)内在衬底上形成导电结构的方法，所述工艺室包括通过至少一个气帘(aircurtain)相互隔离的多个工艺室区域，所述方法包括：将所述衬底加载到设置在第一工艺室区域内的第一加热器卡盘上；通过在所述第一工艺室内执行循环淀积工艺在所述衬底上形成第一成核层；采用在所述工艺室内处于中央位置的晶片传送单元将所述晶片通过所述气帘从所述第一工艺室区域转移至设置在第二工艺室区域内的第二加热器卡盘上；通过在所述第二工艺室区域内执行化学气相淀积(CVD)工艺在所述第一成核层上形成第二成核层；以及在所述第二成核层上形成包括钨的体金属层。
附图说明
在下文中将参考附图说明本发明的实施例。在所有的附图中，采用类似的附图标记标识类似的特征。在附图中：
图1A到1C是示出了根据本发明的实施例的包括体金属层的导电结构的形成方法的相关示意图；
图2A是总结了图1A到1C中示出的方法的总流程图；
图2B是与图2A的方法相关的概念性时序图；
图3是流程图，概括了在图1A到图1C以及图2所示的方法的情形中形成第一成核层的工艺；
图4A到4D是示出了根据本发明的实施例的形成线图案的方法的相关示意图；
图5A和5B是示出了根据本发明的实施例的形成晶体管的方法的相关示意图；
图6A和6B是示出了根据本发明的实施例的形成于开口内的导电结构的示意图；
图7A和7B是示出了根据本发明的实施例的形成用于非易失存储器件的晶体管的方法的相关示意图；以及
图8是示出了根据本发明的各实施例的可以适于制造包括体金属层的导电结构的处理设备的俯视示意图。
具体实施方式
将参考附图说明所选的本发明的实施例。将这些实施例作为教导实例提供，而本发明的实际范围则由权利要求界定。
在本发明的各个实施例中，包括体金属层的导电结构的特征在于具有相对低的电阻率，以及在形成所述导电结构的构成材料内相对均匀的核(nuclei)分布。在通过依次形成采用循环淀积工艺的第一成核层(nucleation layer)、采用化学气相淀积(CVD)工艺的第二成核层、及之后的体金属层而得到的导电结构中可获得这些特性。
在本发明的某些实施例中，采用循环淀积工艺的多次重复在衬底或下层材料层上淀积第一成核层。之后，可采用CVD工艺在第一成核层上淀积第二成核层(以及也可能体金属层)。
图1A到1C是示出了根据本发明的实施例形成包括体金属层的导电结构的示范性方法的相关示意图。出于说明的目的，假设在图1A到图1C中描述的体金属层主要由钨(W)或钨合金构成。在下文中，所有对示范性金属的引用，包括形成金属硅化物和金属氮化物的金属，均表示常规理解的合金以及单质金属。也就是说，本领域技术人员将理解，在电子器件内的导电元件的制造过程中，既可以采用单质金属，又可以采用相关合金。类似地，本领域技术人员将认识到，可以采用各种不同的金属和/或金属合金替代下述实施例中引用的示范性金属，或者还与之一起提供。
现在参考图1A，第一成核层32利用循环淀积工艺形成于衬底31上。此时，应当注意，“形成于......上”一词可以表示“直接形成于......上”，或者可以表示“在存在一个或多个中间层的情况下形成于......上”。衬底31可以由各种材料构成，其包括通常理解的诸如硅的半导体材料，以及诸如碳化硅的半绝缘材料和/或诸如玻璃或陶瓷的绝缘材料。因而，与上述理解一致，“形成于衬底31上”意味着在第一成核层32和衬底31之间可以存在一个或多个中间材料层(例如，绝缘、半绝缘或导电材料层)。
参考图1B，第二成核层33利用CVD工艺形成于第一成核层32上。如图1B所示，与在衬底上直接形成常规成核层相比，第一成核层32的存在允许以更为规则的形态形成第二成核层33。也就是说，由于形成第一和第二成核层32和33的材料的各核之间的在原子级(atomic level)上的某些改善的物理相互作用特性，第二成核层33在其形成之后表现更为均匀及可预测的形态(morphology)。相反，试图采用CVD工艺直接在衬底上淀积成核层的常规工艺经常导致材料层表现出不良的形态(例如，在形成成核层的材料中核的分布不均匀以及可预测性差)。不良的形态源自于在向衬底上淀积成核材料的CVD工艺中的长或高度变化的成核延迟。相反，通过图1B所示的实施例的CVD工艺形成的第二成核层33表现出了非常好的形态(例如，均匀得多的核分布)，这是因为在第一成核层32上的第二成核层33的材料形成过程中，成核延迟很小或者没有成核延迟。
此外，如图1C所示，利用CVD工艺形成第二成核层33得到了用于后继形成的体金属层34的各种各样良好的“润湿层(wetting layer)”，润湿层特征在于具有较大的平均材料晶粒尺寸。与通过常规工艺形成的材料层相比，体金属层34下面的润湿层中这一提高的平均材料晶粒尺寸、形成润湿层的上表面的更相容的材料边界、以及第二成核层33的改善的形态在其效果上综合起来从而降低了所得到的包括体金属层34的导电结构的电阻率。
尽管在图1A到1C所示的实施例中，将第一成核层32、第二成核层和体金属层34示为直接形成于彼此之上，但是可以在不妨碍上述益处的情况下在这些层的形成之间交替执行某些中间工艺。例如，在衬底31上形成第一成核层32之后，可以在第一成核层32上执行一个或多个等离子体处理工艺，以降低其表面粗糙度。
但是，虽然可以在形成第一成核层32、第二成核层33和/或体金属层34之前执行一个或多个中间工艺，但是应当注意，至少第一成核层33表现出来的均匀形态和体金属层34表现出的改善的电阻率可受到材料边界之间原子级上的物理相互作用的影响。相应地，所执行的任何与衬底31的制备、第一和第二成核层32和33的形成以及体金属层的形成相关的中间工艺都应当得到适当的限定和控制，从而避免(或抑制)形成可能干扰衬底31上的第一成核层32的规则形成、第一成核层32上的第二成核层33的形成和/或第二成核层33上的体金属层34的形成的任何不希望的中间材料边界、污染层(例如，自然氧化层)和/或表面不规则性。
例如，应当以避免破坏形成第二成核层33的材料中核的均匀分布的方式来实现和控制表面准备工艺，例如在第一成核层32上执行的等离子体处理工艺。
图2A是对图1A到1C中所示的方法进行了一般总结的流程图。图2B是进一步说明图2A的方法的概念性时序图。在下述说明中，在括号(XXX)内表示示范性方法步骤。
在说明图2A和图2B之前，应当注意有很多已知工艺(或工艺序列)能够形成成核层。循环淀积工艺和CVD工艺是尤其与这里给出的图示实施例相关的工艺的宽泛的子集。但是，本领域技术人员将认识到，在图1A到1C、图2A和2B的背景下描述的具体工艺都只是示范性的。它们的目的并非在于提供可以采用的所有可能工艺(或乃至所有循环淀积工艺和/或CVD工艺)的穷尽目录。例如，其他可能的工艺包括脉冲成核层(pulsed nucleationlayer：PNL)工艺和原子层淀积(ALD)工艺。在本发明的某些实施例中，可以应用在美国专利NO.7141494中描述的工艺，在此将其主题内容引入以供参考。
一起参考图2A和图2B，采用循环淀积工艺在衬底31上形成第一成核层32(401)。在某种意义上，可以将第一成核层32看作是辅助成核层，其被形成为用于第二成核层33的润湿层。可以采用一个或多个淀积循环(deposition cycle)将第一成核层32形成为具有所需厚度。在本发明的某些实施例中，第一成核层32将具有处于大约5到
Figure A20081010879400101
的范围内的厚度。
在图2B所示的例子中，通过将衬底31放到工艺室内，之后执行一个或多个淀积循环来形成第一成核层32。在图示的例子中，循环淀积工艺(401)的每一循环包括在规定的给料周期(dosing period)中向工艺室提供“一定剂量”的硅烷(SiH4)。之后，在第一净化周期内净化所述工艺室，从而去除硅烷的任何残留部分或相关副产物气体(净化1)。第一净化周期之后，向工艺室提供一定剂量的六氟化钨(WF6)。在配给了六氟化钨之后，在第二净化周期(净化2)中再次净化所述工艺室，从而将任何残留的六氟化钨和/或任何相关副产物气体从工艺室清除。
图3是总结了适于在图2A所示的方法的背景下形成第一成核层32的一般循环淀积工艺的流程图。在图3的例子中，通过向含有衬底31的工艺室提供牺牲气体执行每一淀积周期(501)。所述牺牲气体可以包括一种或多种气体，在本发明的一些实施例中，其将包括至少一种具有硼或硅的任一种的气体。接下来，采用一种或多种诸如氩(Ar)的惰性净化气体执行第一净化工艺，从而将牺牲气体的任何残留部分或副产物气体从工艺室清除(502)。在第一净化工艺之后，向工艺室提供金属源气体(503)。在本发明的某些实施例中，所述金属源气体将包括至少一种含有钨的气体。之后，采用惰性气体执行第二净化过程，从而将任何残留的金属源气体或相关副产物气体从工艺室清除(504)。
返回图2A和2B，采用CVD工艺在第一成核层32上形成第二成核层33(402)。在本发明的某些实施例中，将第二成核层33形成为具有处于大约50到
Figure A20081010879400111
的范围内的厚度。如上所述，可以采用从多种不同的常规工艺中选出的一种或多种工艺形成第二成核层33，但是在一个实施例中采用了CVD工艺。
如图2B所示，在本发明的一个实施例中，通过使金属源气体与牺牲气体反应形成了第二成核层33。例如，为了形成第二成核层33，可以将六氟化钨(WF6)用作金属源气体，并且可以将含有硼或硅的气体用作牺牲气体。在这些假设下，所述牺牲气体可以包括二硼烷(B2H6)、硅烷(SiH4)或乙硅烷(8i2H6)等。在本发明的某些实施例中，与上述假设一致，所述金属气体和牺牲气体可以在大约3到400Torr范围内的压力下、在大约250℃到450℃范围内的温度发生反应。
在图2B所示的具体实施例中，通过在所规定的给料周期内向工艺室提供一定剂量的硅烷(SiH4)形成第二成核层33。在所规定的这一给料周期内，向工艺室提供一定剂量的六氟化钨(WF6)。
无论怎样由工艺场境具体形成，第二成核层33应当以大于第一成核层32的平均材料晶粒尺寸为特征。相应地，包括形成于第二成核层33上的体金属层34的最终导电结构将表现出较低的电阻率和良好的形态。
再次返回至图2A和2B，在第二成核层33上形成体钨层34(403)。在本发明的某些实施例中，采用CVD工艺在第二成核层33上形成体钨层34。如图2B的进一步图示，通过向工艺室同时提供六氟化钨和双原子氢(H2)形成体钨层34，并且直到体钨层34形成至所需厚度为止。例如，在美国专利No.7141494中公开了用于形成体金属层的选择的额外工艺。但是，不应认为美国专利No.7141494提供的一组例子是穷尽的。
图4A到4C是示出了包括符合本发明的实施例的体金属层的导电结构的示范性形成和构图方法的相关示意图。在图示的例子中，所述导电结构可以用作信号线图案。在图4A到4C的方法中，可以采用与上文参考图1A到1C、图2A和2B和/或图3描述的方法类似的方法形成包括体金属层的导电结构。
参考图4A，在衬底100上形成绝缘层102。接下来，在绝缘层102上形成可包括一种或多种金属的导电层152。之后，采用循环淀积工艺在导电层152上形成第一成核层154。如图4A所示，通过使导电层152的上表面上具有清晰的均匀材料分布的方式形成第一成核层152的各材料晶粒153。
导电层152可以包括各式各样的不同金属中的一种或多种。例如，导电层152可以包括金属氮化物、金属硅化物和/或金属氮化物/硅化物。氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钼(MoN)、氮化铌(NbN)、氮硅化钛(TiSiN)、氮硅化钽(TaSiN)、硅化钨(WSix)、硅化钴(CoSix)和/或硅化镍(NiSix)是所选的例子。供选或额外地，可以采用诸如钴(Co)、镍(Ni)、铂(Pt)、金(Au)、铱(Ir)或钌(Ru)的单质金属和/或其合金。
参考图4B，在第一成核层154上形成第二成核层156。与第一成核层154的材料晶粒结构153类似，形成第二成核层156的各材料晶粒155将在第一成核层154的表面上具有均匀分布。但是，如图4B示意性所示，形成第二成核层156的材料晶粒155明显大于形成第一成核层154的材料晶粒153。
参考图4C，在第二成核层156上形成体金属层158。在操作实例中，设定金属层158包括钨。如图4C示意性所见，体金属层158由材料晶粒157形成，所述材料晶粒157在其各边界处与形成第二成核层156的材料晶粒155良好对齐。这样，体金属层158具有与第二成核层156一致的较大的、充分均匀的晶粒尺寸，并且所得的导电结构的总电阻率低。
图4D是进一步示出了作为根据图4A到4C的方法制造的导电结构的一个例子的线图案160的透视图。在本发明的某些具体实施例中，可以将线图案160作为跨越存储单元阵列延伸的字线和/或位线结合到半导体存储器件内。
在这些更为具体的实施例的情形中，可以通过依次对体金属层158、第二成核层156、第一成核层154和导电层152构图直到暴露绝缘层102来形成线图案160。这样的构图形成了蚀刻的体金属层158a、蚀刻的第二成核层156a、蚀刻的第一成核层154a和蚀刻的导电层152a。一般而言，可以采用一系列通常理解的光刻、掩模、蚀刻和清洁工艺完成上述材料层构图。本领域技术人员都能很好地理解，可能需要不同的蚀刻工艺对不同的材料层进行有效地构图。
图5A和5B是示出了在本发明的另一实施例的情形中包括体金属层的导电结构的示范性形成和构图方法的相关示意图。但是，在这一实施例中，所述导电结构可以作为晶体管的部分(例如，栅电极)。所述晶体管可以是电子器件中通常使用的很多种不同的晶体管类型之一。设定这一实施例中包括体金属层的导电结构是根据本发明的实施例制造的，例如，采用上文图1A到1C、图2A和2B、图3和/或图4A到4B的情形中说明的工艺、材料和条件。
在一般应用中，示范性晶体管形成为包括图5B所示的栅极结构170。在形成包括构件栅电极的栅极结构170之后，可以通过有选择地引入杂质在衬底100内形成源极区/漏极区172(例如，采用一种或多种常规离子注入工艺)。
图5A示出了由其制作栅极结构170的初始金属层结构99。可以根据上文结合图4A到4C描述的方法制造初始金属层结构99，只是所述初始金属层结构采用栅极绝缘层105和形成于栅极绝缘层105上的掺杂多晶硅层110替代了绝缘层102。因而，初始金属层结构99内的导电层152形成于掺杂多晶硅层110上。
现在参考图5B，通过依次对体金属层158、第二成核层156、第一成核层154、导电层152、掺杂多晶硅层110和栅极绝缘层105构图形成栅极结构170。通过这一构图在半导体衬底100上形成了蚀刻的体金属层158a、蚀刻的第二成核层156a、蚀刻的第一成核层154a、蚀刻的导电层152a、蚀刻的掺杂多晶硅层110a和蚀刻的栅极绝缘层105a。蚀刻的层的这一叠置布置共同构成了包括栅电极的栅极结构170。一旦形成了栅极结构170，就可以在半导体衬底100内选择地形成源极区/漏极区172。
如前所述，本领域技术人员将理解用于对初始金属层结构99构图的各种光刻、掩模、蚀刻和清洁工艺的选择和应用。这些工艺的选择和应用将随着栅极结构170的预期几何结构和构成初始金属层结构99的材料而变化。
本领域技术人员还将认识到，可以在各种各样的电子器件和/或系统中采用通过结合图5A和5B描述的工艺实现的晶体管。例如，可以将晶体管用作逻辑电路中的开关，或者用作诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的存储器件中的存储元件的部分。
图6A和6B是示出了形成于材料层125的开口内的导电结构的相关示意图。一般将这样的开口与某些导电元件的形成结合使用，例如，所述导电元件可以是金属插塞、接触通孔、信号线、掩埋接触、信号再分配线、凹陷电极、金属镶嵌结构等。更具体而言，图6A和6B示出了可以充当接触孔的示范性导电结构，例如，一般用于促进多层器件中的元件之间的电连接这种类型。
在图6A和6B描述的结构和方法中，可以采用与上文中参考图1A到1C、图2A、图2B、图3、图4A到4D和/或图5A和5B描述的类似的工艺、材料和条件形成包括体金属层的导电结构。
参考图6A，在衬底100上形成绝缘层125。之后，对绝缘层125构图，以形成开口(例如，接触孔)130，暴露衬底100、形成于衬底100内的导电区域、或者形成于衬底100上的某一元件(未示出)。(在供选实施例中，可以在形成于衬底100上的一个或多个材料层内形成开口130，其可以不完全贯穿所述材料层。在这样的实施例中，开口130将不会“暴露”衬底100的一部分或者形成于衬底100上/内的某一结构或区域。相反，可以将开口130仅形成至衬底100之上的诸如绝缘层125的材料层中的规定深度。本领域技术人员将容易理解这样的供选方案，并且可以对针对接触孔的图6所示的实施例进行便捷地修改，以支持这样的供选方案。)
接下来，在绝缘层125和开口130的内表面上形成可包括金属的导电层152。之后，采用循环淀积工艺在导电层152上形成第一成核层154，采用CVD工艺在第一成核层154上形成第二成核层156。最后，在第二成核层156上形成体金属层158。在这一情形下，所述导电结构180的形成可以完全或部分填充开口130。
可以采用图6B所示的导电结构180提供多层器件或系统内的叠置特征之间的连接。但是，不应将图6A和6B所示的实施例推断为仅局限于公开简单的接触的形成。相反，本领域技术人员能够容易地将这一例子引申到更为复杂的导电结构的制造当中，例如，引申到双金属镶嵌结构和其他凹陷导电结构的制造当中。
返回图6B，通过依次蚀刻或抛光处于开口130之外的体金属层158、第二成核层156、第一成核层154和导电层152的背面部分(例如，采用绝缘层125的上表面作为蚀刻阻挡)完成导电结构180。所得的导电结构包括蚀刻的体金属层158d、蚀刻的第二成核层156d、蚀刻的第一成核层154d和蚀刻的导电层152d。此后，可以在绝缘层125上形成导电图185(例如，信号线)，从而对导电结构180进行电连接。
图7A和7B是示出了包括体金属层的导电结构的示范性形成方法的相关图示，其中，所述导电结构可以用作在各种类型的非易失存储器中采用的包括栅电极的栅极结构。例如，可以将所述栅极结构用作诸如浮动栅或电荷陷获非易失存储器件的非易失存储器件内的栅晶体管(gate transistor)的部分。这样的存储器的一般架构和工作原理是本领域公知的，因此在这里将不再对其做进一步的详细讨论。
不管所构成的非易失存储器件的具体形式和/或工作原理如何，均可以采用由包括根据本发明的实施例制造的体金属层的导电结构形成的栅电极实现栅极结构。换言之，可以采用上述实施例中的任何一个制造非易失存储器件中采用的晶体管栅极结构，其将得益于本发明的实施例所提供的低电阻率和高材料层均匀性并具有小的几何结构。
参考图7A所示的例子，在半导体衬底100上形成绝缘层112。接下来，在绝缘层112上形成电荷存储层115。此后，在电荷存储层115上形成阻挡绝缘层118。之后，在阻挡绝缘层118上形成导电层152。接下来，如前所述，在导电层152上形成第一成核层154，在第一成核层154上形成第二成核层156，在第二成核层156上形成体金属层158。
参考图7B，通过依次对体金属层158、第二成核层156、第一成核层154、导电层152、阻挡绝缘层118、电荷存储层115和绝缘层112构图而形成构成了非易失存储器件内的一般栅晶体管的包括栅电极175和电荷存储结构176的栅极结构。也就是说，栅电极175包括蚀刻的体金属层158c、蚀刻的第二成核层156c、蚀刻的第一成核层154c和蚀刻的导电层152c。电荷存储结构176包括蚀刻的阻挡绝缘层118a、蚀刻的电荷存储层115a和蚀刻的绝缘层112a。在所述电荷存储结构176内，蚀刻的绝缘层112a使作为用于栅晶体管的电荷存储元件的蚀刻的电荷存储层115a绝缘。
在形成栅电极175和电荷存储结构176之后，采用一种和多种常规掩模和掺杂工艺在衬底100内选择地形成源极区/漏极区177。一般而言，相对的源极区/漏极区177与通过栅电极175和电荷存储结构176形成的栅极结构的组合形成了可以在非易失存储器件内工作的有效栅晶体管。
与前面的讨论一致，可以采用若干种常规工艺，包括相对于形成每一前述材料层的具体材料而有效确定的若干种蚀刻工艺，完成对体金属层158、第二成核层156、第一成核层154、导电层152、阻挡绝缘层118、电荷存储层115和绝缘层112的依次构图。相关光刻和掩模工艺以及中间的清洁和表面准备工艺将根据预期材料和对应的蚀刻工艺的选择。但是，在这一常规理解的制造工艺的选择和应用当中，根据本发明的实施例实现的栅电极175的存在带来了兼备的益处，即，能够实现具有小几何结构的栅极结构的界定，同时还能够为用于构成的晶体管的栅极连接路径提供可接受的电阻率特性。随着现代非易失存储器件的集成密度的持续提高，这些兼备的益处将变得越来越重要。
图8是能够有效地制造符合本发明的实施例的上述导电结构中的任何一个的示范性工艺室的俯视示意图。但是，应该注意，可以使任何数量的常规可用的工艺室(或者工艺室的序列)适于执行能够实现本发明的实施例的制造序列。但是，已经发现下述工艺室布局对符合本发明的实施例的包括体金属层的导电结构的制造尤其有效。
参考图8，利用两个垂直取向的气帘350将工艺室300划分成第一到第四工艺室区域301到304。在图示的例子中，示出了具有近似相等的面积的第一到第四工艺室区域301到304，但是不必一定是这种情况。实际上，可以实现任何合理数量的具有变化尺寸和不同配置的工艺室区域。此外，可以采用一种或多种惰性气体(例如，氦、氩、氖、氪等)气帘界定工艺室300内的各个工艺室区域的尺寸和配置。或者，或此外，可以采用其他分隔机制(例如，带有气帘绝缘入口(doorway)的壁)来隔离在每一不同的工艺室区域内执行的工艺。这一环境隔离允许在不同的工艺室区域301到304之间同时执行不同的制造工艺。通过这种方式，可以在工艺室300内处理多个晶片，由此提高制造吞吐量。
在图示的例子中，工艺室300还包括位于中央的晶片传送单元360。采用晶片传送单元360在第一到第四工艺室区域301到304之间传送各个晶片或者晶片的集合。就此而言，采用气帘隔离的工艺室区域允许采用单个的处于中央位置的晶片传送单元360以非常有效的方式在各个工艺室区域之间进行晶片(或晶片搁架)的物理操纵。
第一到第四区域301到304分别包括第一到第四加热器卡盘(chuck)310、320、330和340。按照常规的方式使用加热器卡盘在各工艺室区域内执行各种工艺。例如，可在不同的温度执行用于形成第一和第二成核层以及体金属层的工艺，因此可以采用加热器卡盘310到340保持所规定的温度。
每一工艺室区域301到304还包括对应的气体供应管线和气体释放管线。在工艺室300内，气体供应和释放管线的提供可以采取很多不同的形式，但是，在图示的例子中，第一到第四工艺室区域301到304分别包括相关气体供应管线312、322、332和342以及气体释放管线314、324、334和344。气体供应管线312到342可以分别包括用于向第一到第四区域301到304提供不同气体的一个或多个物理气体管线(physical gas line)。气体释放管线314到344可以包括分别围绕第一到第四区域301到304布置的一个或多个放气口和/或气体排放管线。可以利用这些独立操作的气体供应和气体释放管线在每一工艺室区域310到304内实现不同的制造工艺。
在一个具体的例子中，可以采用图8的工艺室300形成结合上述实施例描述的包括体金属层的导电结构。这一导电结构包括形成于第二成核层33上的体金属层34，所述第二成核层33形成于在衬底31上形成的第一成核层32上。
就此而言，将第一工艺室区域301准备为执行图2A或图3中所示的示范性方法中的步骤(401)。在准备第一工艺室301之后，将一个或多个晶片(例如，在其上将制造各种半导体器件的硅衬底)加载到加热器卡盘310上。在工艺室区域301内，加热器卡盘310具有常规布置和操作。在加载了晶片的情况下，按照所规定的条件执行气体施加和气体排放序列，所述规定条件包括具体的定时要求、温度、压力等。例如，在根据结合图3描述的循环淀积工艺(401)在衬底31上形成第一成核层32的情况下，在所规定的给料周期内向第一工艺室区域301中配给诸如硅烷(SiH4)的牺牲气体。之后，在第一净化周期内，净化第一工艺室区域301，从而去除任何残余的牺牲气体部分(即，任何未反应的硅烷部分和/或任何副产品气体部分)。在第一净化周期之后，向第一工艺室区域301内配给诸如六氟化钨(WF6)的金属源气体。在金属源气体的规定反应周期之后，在第二净化周期内，再次净化第一工艺室区域301，以去除金属源气体的任何残留部分。可以重复这一序列，直到在衬底31上将第一成核层32形成至所需厚度。
一旦形成了第一成核层32，就可以将晶片从第一工艺室区域301通过气帘350转移至另一可用工艺室区域302到304。或者，可以将晶片保留在第一工艺室区域301内，以接受额外的处理，或者可以将晶片转移到工艺室300外的等候区。
但是，在一个示范性实施例中，通过晶片传送单元360将具有形成于其上的第一成核层32的晶片从第一工艺室区域301经过气帘350转移至第二工艺室区域302。在第二工艺室区域302内，在第一成核层32上形成第二成核层33。如上文指出的，可以在第一成核层32上形成第二成核层33之前执行一个或多个中间处理。例如，可以在第三工艺室区域303内执行这样的中间处理。
类似地，可以在第四工艺室区域304内在第二成核层33上形成体金属层34。
本领域技术人员应当认识到，可以通过中央控制/监视系统(未示出)控制每一工艺室区域内的工艺条件以及对应的气体供应和释放。这样的系统在本领域是公知的，可以通过对其编程来完成各种顺次执行或同时执行的制造过程。根据上述教导，对这样的系统进行调适，以实现能够制造符合本发明实施例的导电结构的方法是本领域技术人员公知的。在一个具体的实现实施例中，通过控制/监视系统控制与图8所示的类似的工艺室，从而有效地形成如上所述的一个或多个导电结构。
无论在具体工艺室和/或相关设备的情形中如何制造，本发明的实施例提供了各种包括体金属层的导电结构，其能够以小几何结构实现，但能够提供良好的表面形态(即，高度均匀的材料核分布)和改善的电阻率特性。上述实施例已经描述了导电线路图案、接触通孔、金属镶嵌结构以及易失和非易失存储器件的栅电极作为所选的例子。但是，本发明的范围并非仅限于上文结合这些例子讨论的具体的导电结构或示范性方法(条件、材料等)。本领域技术人员将认识到这些只是教导实例。本领域技术人员还将认识到，在不背离由权利要求界定的本发明的范围的情况下可以对这些实施例的形式和细节做出各种修改。
本申请要求2007年6月01日提交的韩国专利申请No.2007-0053855的优先权，在此引入其主题内容以供参考。

Claims (24)

1.一种形成导电结构的方法，包括：
采用循环淀积工艺在衬底上形成第一成核层；
采用化学气相淀积工艺在所述第一成核层上形成第二成核层；以及
在所述第二成核层上形成体金属层。
2.根据权利要求1的方法，其中，所述体金属层包括钨。
3.根据权利要求1的方法，其中，采用CVD工艺形成所述体金属层。
4.根据权利要求1的方法，还包括：
在形成所述第二成核层之前，对所述第一成核层执行一项或多项等离子体处理。
5.根据权利要求1的方法，其中，所述第一成核层具有第一材料晶粒尺寸，所述第二成核层具有大于第一晶粒尺寸的第二材料晶粒尺寸。
6.根据权利要求1的方法，其中，形成所述第一成核层的循环淀积工艺的循环包括：
向含有所述衬底的工艺室提供牺牲气体；
在第一净化周期内执行第一净化工艺，从而从所述工艺室去除残留的牺牲气体；
在所述第一净化周期之后，向所述工艺室提供金属源气体；以及
在所述第二净化周期内执行第二净化工艺，从而从所述工艺室去除残留金属源气体。
7.根据权利要求6的方法，其中，重复所述循环淀积工艺的循环，直到将所述第一成核层形成至所需厚度。
8.根据权利要求7的方法，其中，所述所需厚度处于5到
Figure A2008101087940002C1
之间的范围内。
9.根据权利要求6的方法，其中，所述牺牲气体包括硼或硅。
10.根据权利要求1的方法，还包括：
在所述衬底上形成所述第一成核层之前，在所述衬底上形成导电层，从而使所述第一成核层形成于所述导电层上；以及
依次对所述体金属层、第二成核层、第一成核层和导电层构图，从而形成金属线图案。
11.根据权利要求10的方法，其中，所述导电层包括从由氮化钛、氮化钽、氮化钨、氮化钼、氮化铌、氮硅化钛TiSiN、氮硅化钽TaSiN、硅化钨WSix、硅化钴CoSix、硅化镍NiSix、钴Co、镍Ni、铂Pt、金Au、铱Ir或钌Ru构成的材料集合中选出的至少一种材料。
12.根据权利要求1的方法，还包括：
在所述衬底上形成所述第一成核层之前，在所述衬底上形成绝缘层，对所述绝缘层构图从而形成开口，并且在所述绝缘层上和所述开口的内表面上形成导电层；
其中，在所述导电层上依次形成所述第一成核层、第二成核层和体金属层，从而至少部分填充所述开口。
13.根据权利要求11的方法，其中，所述开口至少部分界定接触孔、沟槽结构或金属镶嵌结构。
14.一种导电结构，包括：
形成于衬底上并具有第一材料晶粒尺寸的第一成核层；
直接形成于所述第一成核层上并具有大于所述第一材料晶粒尺寸的第二材料晶粒尺寸的第二成核层；以及
形成于所述第二成核层上的体金属层。
15.根据权利要求14的导电结构，其中，所述体金属层包括钨。
16.根据权利要求14的导电结构，还包括：
形成于所述衬底上的绝缘层和形成于所述绝缘层上的导电层，从而使所述第一成核层形成于所述导电层上。
17.根据权利要求14的导电结构，还包括：
其内形成有开口的绝缘层，其中，所述开口至少部分填充以所述第一成核层、第二成核层和体金属层的组合。
18.一种晶体管，包括：
形成于衬底上的栅极结构和在所述衬底内形成于所述栅极结构的两侧的相对的源极区/漏极区，其中，所述栅极结构包括导电结构，所述导电结构包括：
形成于所述衬底上并具有第一材料晶粒尺寸的构图的第一成核层；
形成于所述构图的第一成核层上的具有大于所述第一材料晶粒尺寸的第二材料晶粒尺寸的构图的第二成核层；以及
形成于所述构图的第二成核层上的构图的体金属层。
19.根据权利要求18的晶体管，还包括：
形成于所述衬底上的构图的栅极绝缘层、形成于所述构图的栅极绝缘层上的构图的多晶硅层、以及形成于所述构图的多晶硅层上的构图的导电层，从而使所述构图的第一成核层形成于所述构图的导电层上。
20.根据权利要求18的晶体管，还包括：
形成于所述衬底上的构图的绝缘层、形成于所述构图的绝缘层上的构图的电荷存储层、形成于所述构图的电荷存储层上的构图的阻挡绝缘层、以及形成于所述构图的阻挡绝缘层上的构图的导电层，从而使所述构图的第一成核层形成于所述构图的导电层上。
21.根据权利要求20的晶体管，其中，所述构图的绝缘层是隧道绝缘层，所述晶体管包括浮动栅晶体管。
22.一种完全在单工艺室内在衬底上形成导电结构的方法，该工艺室包括通过至少一个惰性气体气帘相互隔离的多个工艺室区域，所述方法包括：
将所述衬底加载到设置在第一工艺室区域内的第一加热器卡盘上；
通过在所述第一工艺室内执行循环淀积工艺在所述衬底上形成第一成核层；
采用在所述工艺室内处于中央位置的晶片传送单元将所述晶片经过所述气帘从所述第一工艺室区域转移至设置在第二工艺室区域内的第二加热器卡盘上；
通过在所述第二工艺室区域内执行化学气相淀积工艺在所述第一成核层上形成第二成核层；以及
在所述第二成核层上形成包括钨的体金属层。
23.根据权利要求22的方法，其中，在所述第二成核层上形成所述体金属层包括：
采用所述晶片传送单元将所述晶片通过所述气帘从所述第二工艺室区域转移至设置在第三工艺室区域内的第三加热器卡盘上；以及
通过在所述第三工艺室区域内执行CVD工艺在所述第二成核层上形成体金属层。
24.根据权利要求22的方法，其中，所述多个工艺室区域中的每者包括可独立控制的气体供应管线和可独立控制的气体释放管线。
CNA2008101087948A 2007-06-01 2008-06-02 低阻导电结构、包括其的器件和系统以及形成其的方法 Pending CN101315888A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR53855/07 2007-06-01
KR1020070053855A KR100830590B1 (ko) 2007-06-01 2007-06-01 텅스텐막, 그 형성 방법, 이를 포함한 반도체 소자 및 그반도체 소자의 형성 방법
US11/947,006 2007-11-29

Publications (1)

Publication Number Publication Date
CN101315888A true CN101315888A (zh) 2008-12-03

Family

ID=39664608

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101087948A Pending CN101315888A (zh) 2007-06-01 2008-06-02 低阻导电结构、包括其的器件和系统以及形成其的方法

Country Status (4)

Country Link
US (1) US20080296660A1 (zh)
KR (1) KR100830590B1 (zh)
CN (1) CN101315888A (zh)
TW (1) TW200903719A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107742616A (zh) * 2017-09-29 2018-02-27 睿力集成电路有限公司 一种半导体结构及其制备方法
CN108346619A (zh) * 2017-01-25 2018-07-31 三星电子株式会社 包括具有晶核结构的导电结构的半导体器件及其形成方法
CN109799564A (zh) * 2017-11-16 2019-05-24 三星显示有限公司 显示装置
WO2023010652A1 (zh) * 2021-08-04 2023-02-09 武汉华星光电技术有限公司 阵列基板及显示面板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956463B2 (en) * 2009-09-16 2011-06-07 International Business Machines Corporation Large grain size conductive structure for narrow interconnect openings
US8734514B2 (en) 2011-06-16 2014-05-27 Zimmer, Inc. Micro-alloyed porous metal having optimized chemical composition and method of manufacturing the same
US8956683B2 (en) 2011-06-16 2015-02-17 Zimmer, Inc. Chemical vapor infiltration apparatus and process
JP5959991B2 (ja) * 2011-11-25 2016-08-02 東京エレクトロン株式会社 タングステン膜の成膜方法
KR20130106906A (ko) * 2012-03-21 2013-10-01 주식회사 윈텔 기판 처리 장치 및 기판 처리 방법
CN104979181B (zh) * 2014-04-09 2018-07-20 中国科学院微电子研究所 一种半导体器件的制造方法
CN105097474B (zh) * 2014-05-09 2018-03-06 中国科学院微电子研究所 一种半导体器件的制造方法
CN105514024B (zh) * 2014-09-22 2018-11-16 中芯国际集成电路制造(上海)有限公司 金属填充塞的制备方法
CN106653678A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(上海)有限公司 导电插塞结构及其形成方法
KR20170120443A (ko) * 2016-04-21 2017-10-31 삼성전자주식회사 텅스텐 박막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US10453744B2 (en) 2016-11-23 2019-10-22 Entegris, Inc. Low temperature molybdenum film deposition utilizing boron nucleation layers
US10497811B2 (en) 2016-12-15 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structures and methods of forming the same
US10796996B2 (en) 2017-03-10 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
US10763207B2 (en) 2017-11-21 2020-09-01 Samsung Electronics Co., Ltd. Interconnects having long grains and methods of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576062B2 (en) * 2000-01-06 2003-06-10 Tokyo Electron Limited Film forming apparatus and film forming method
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
KR20020011478A (ko) 2000-08-02 2002-02-09 박종섭 반도체소자의 금속배선방법
US7262125B2 (en) * 2001-05-22 2007-08-28 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
KR100431990B1 (ko) 2001-06-29 2004-05-22 주식회사 하이닉스반도체 텅스텐 막의 형성방법
KR100528069B1 (ko) 2003-09-02 2005-11-15 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346619A (zh) * 2017-01-25 2018-07-31 三星电子株式会社 包括具有晶核结构的导电结构的半导体器件及其形成方法
CN108346619B (zh) * 2017-01-25 2024-02-13 三星电子株式会社 包括具有晶核结构的导电结构的半导体器件及其形成方法
CN107742616A (zh) * 2017-09-29 2018-02-27 睿力集成电路有限公司 一种半导体结构及其制备方法
CN109799564A (zh) * 2017-11-16 2019-05-24 三星显示有限公司 显示装置
US11189671B2 (en) 2017-11-16 2021-11-30 Samsung Display Co., Ltd. Display device
CN109799564B (zh) * 2017-11-16 2022-07-12 三星显示有限公司 显示装置
WO2023010652A1 (zh) * 2021-08-04 2023-02-09 武汉华星光电技术有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
US20080296660A1 (en) 2008-12-04
KR100830590B1 (ko) 2008-05-21
TW200903719A (en) 2009-01-16

Similar Documents

Publication Publication Date Title
CN101315888A (zh) 低阻导电结构、包括其的器件和系统以及形成其的方法
JP7372247B2 (ja) 堆積方法
US5389570A (en) Method of forming boron doped silicon layer and semiconductor
US7390743B2 (en) Methods for forming a structured tungsten layer and forming a semiconductor device using the same
US7504333B2 (en) Method of forming bit line of semiconductor device
CN107689397A (zh) 半导体器件及其制造方法
CN108206181A (zh) 半导体装置
US11758716B2 (en) Electronic devices including vertical memory cells and related methods
US20230148107A1 (en) Memory devices including strings of memory cells, and related electronic systems
KR102504958B1 (ko) 박막 증착 방법 및 박막 증착 장치
TW202347725A (zh) 用於三維（３ｄ）動態隨機存取記憶體（ｄｒａｍ）元件的自對準垂直位元線
US11742382B2 (en) Method for preparing semiconductor device with air gap and boron nitride cap
US7704878B2 (en) Contact spacer formation using atomic layer deposition
US11220748B2 (en) Gas supply and layer deposition apparatus including the same
US20230352524A1 (en) Semiconductor device with air gap and boron nitride cap and method for preparing the same
TWI757895B (zh) 柱狀記憶胞及其製造方法、積體電路記憶體裝置
US20230395507A1 (en) Microelectronic devices comprising a boron-containing material, and related electronic systems and methods
CN110112119B (zh) 位线的制作方法
KR102388800B1 (ko) 박막 증착 방법 및 박막 증착 장치
US7341950B2 (en) Method for controlling a thickness of a first layer and method for adjusting the thickness of different first layers
US10008456B1 (en) Laminated spacers for field-effect transistors
TW202318576A (zh) 用於三維dram的選擇性矽化物沉積
TW202249124A (zh) 用於dram觸點形成之系統與方法
TW202213735A (zh) 用於３ｄ ｎａｎｄ之選擇閘極隔離
KR20040086858A (ko) 반도체소자의 비트라인 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081203